TWI730638B - 半導體裝置之製造方法、基板處理裝置及記錄媒體 - Google Patents

半導體裝置之製造方法、基板處理裝置及記錄媒體 Download PDF

Info

Publication number
TWI730638B
TWI730638B TW109105947A TW109105947A TWI730638B TW I730638 B TWI730638 B TW I730638B TW 109105947 A TW109105947 A TW 109105947A TW 109105947 A TW109105947 A TW 109105947A TW I730638 B TWI730638 B TW I730638B
Authority
TW
Taiwan
Prior art keywords
underlayer
film
adsorption
temperature
bottom layer
Prior art date
Application number
TW109105947A
Other languages
English (en)
Other versions
TW202104633A (zh
Inventor
出貝求
中谷公彦
中川崇
早稲田崇之
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW202104633A publication Critical patent/TW202104633A/zh
Application granted granted Critical
Publication of TWI730638B publication Critical patent/TWI730638B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明係包括有：(a)在第1溫度下，對表面露出第1底層與第2底層的基板，供應吸附抑制劑，使吸附於第1底層與第2底層中之其中一底層表面上的步驟；(b)在高於第1溫度的第2溫度下，將經使吸附抑制劑吸附於其中一底層表面後的基板，施行熱退火的步驟；以及(c)在低於第2溫度的第3溫度下，藉由對經熱退火後的基板供應成膜氣體，而在第1底層與第2底層中之不同於其中一底層的另一底層表面上形成膜的步驟。

Description

半導體裝置之製造方法、基板處理裝置及記錄媒體
本揭示係關於半導體裝置之製造方法、基板處理裝置及記錄媒體。
半導體裝置之製造步驟的一步驟，係針對基板表面露出的複數種底層中，施行選擇性在特定底層表面上成長形成膜的處理(以下，亦將該處理稱為「選擇成長或選擇成膜」)(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
專利文獻1：日本專利特開2013-243193號公報
(發明所欲解決之問題)
本揭示目的係於提供可使半導體裝置之製造步驟簡單化的技術。 (解決問題之技術手段)
根據本揭示一態樣所提供的技術，係施行： (a)在第1溫度下，對表面露出第1底層與第2底層的基板，供應吸附抑制劑，使其吸附於上述第1底層與上述第2底層中之其中一底層之表面上的步驟； (b)在高於上述第1溫度的第2溫度下，將經使上述吸附抑制劑吸附於上述其中一底層之表面後的上述基板，施行熱退火的步驟； (c)在低於上述第2溫度的第3溫度下，藉由對經上述熱退火後的上述基板供應成膜氣體，而在上述第1底層與上述第2底層中之不同於上述其中一底層的另一底層之表面上形成膜的步驟。 (對照先前技術之功效)
根據本揭示，可使半導體裝置之製造步驟簡單化。
＜本揭示一態樣＞ 以下，針對本揭示一態樣，主要參照圖1~圖4進行說明。
(1)基板處理裝置之構成 如圖1所示，處理爐202係設有作為加熱機構(溫度調整部)的加熱器207。加熱器207係圓筒形狀，藉由以保持板支撐而呈垂直安設。加熱器207亦具有利用熱使氣體活化(激發)的活化機構(激發部)之機能。
在加熱器207的內側，配設有與加熱器207呈同心圓狀的反應管203。反應管203係由例如石英(SiO 2)或碳化矽(SiC)等耐熱性材料構成，形成上端封閉而下端開口的圓筒形狀。在反應管203的下方，配設有與反應管203呈同心圓狀的歧管209。歧管209係由例如不鏽鋼(SUS)等金屬材料構成，形成上端與下端均呈開口的圓筒形狀。歧管209的上端部係卡合於反應管203的下端部，構成為支撐反應管203。在歧管209與反應管203之間，設有作為密封構件的O形環220a。反應管203係與加熱器207同樣地呈垂直安設。主要由反應管203與歧管209構成處理容器(反應容器)。處理容器的筒中空部形成處理室201。處理室201係構成為可收容作為基板之晶圓200。在該處理室201內對晶圓200施行處理。
在處理室201內分別依貫穿歧管209側壁的方式設置作為第1~第3供應部的噴嘴249a~249c。噴嘴249a~249c分別亦稱為第1~第3噴嘴。噴嘴249a~249c係由例如石英或SiC等耐熱性材料構成。噴嘴249a~249c分別連接於氣體供應管232a~232c。噴嘴249a~249c係各自不同的噴嘴，噴嘴249a、249c分別鄰接噴嘴249b設置。
在氣體供應管232a~232c中，從氣流上游側起依序分別設有：屬於流量控制器(流量控制部)的質量流量控制器(MFC)241a~241c、及屬於開閉閥的閥243a~243c。氣體供應管232a~232c之較閥243a~243c更靠下游側，分別連接著氣體供應管232d~232f。在氣體供應管232d~232f，從氣流上游側起分別依序設有：MFC241d~241f、及閥243d~243f。氣體供應管232a~232f係由例如SUS等金屬材料構成。
如圖2所示，噴嘴249a~249c係在反應管203內壁與晶圓200間俯視下呈圓環狀的空間中，從反應管203的內壁下部起沿上部，分別設置成朝晶圓200排列方向上方立起。即，噴嘴249a~249c係分別在晶圓200所排列的晶圓排列區域之側邊、水平包圍晶圓排列區域的區域中，設置成沿著晶圓排列區域狀態。俯視下，噴嘴249b係配置成包夾被搬入處理室201內的晶圓200中心，且與後述排氣口231a在一直線上相對向。噴嘴249a、249c係配置成沿反應管203內壁(晶圓200外周部)、從二側夾置通過噴嘴249b與排氣口231a中心之直線L。直線L亦為通過噴嘴249b與晶圓200中心的直線。即，噴嘴249c亦可設置成呈夾置直線L而配置於噴嘴249a相反側。噴嘴249a、249c係以直線L為對稱軸呈線對稱配置。在噴嘴249a~249c的側面，分別設有供應氣體的氣體供應孔250a~250c。氣體供應孔250a~250c分別於俯視下依與排氣口231a呈相對向(對面)方式開口，可朝晶圓200供應氣體。氣體供應孔250a~250c係從反應管203下部起涵括至上部複數設置。
從氣體供應管232a，經由MFC241a、閥243a、噴嘴249a，朝處理室201內供應原料氣體，該原料氣體係含有構成晶圓200上所形成膜之主元素之鈦(Ti)與鹵元素的氣體、亦即鹵化鈦氣體。鹵化鈦氣體係具有成膜氣體、亦即Ti源(原料氣體、前驅物)的作用。鹵元素係包含有：氯(Cl)、氟(F)、溴(Br)、碘(I)等。鹵化鈦氣體係可使用例如屬於氯化鈦氣體的四氯化鈦(TiCl 4)氣體。
從氣體供應管232b，經由MFC241b、閥243b、噴嘴249b，朝處理室201內供應作為吸附抑制劑(吸附阻礙劑)之有機系矽烷化合物等有機系吸附抑制劑。有機系吸附抑制劑係可使用例如屬於胺基矽烷化合物的二甲基胺基三甲基矽烷((CH 3) 2NSi(CH 3) 3，簡稱：DMATMS)氣體。
從氣體供應管232c，經由MFC241c、閥243c、噴嘴249c，朝處理室201內供應作為反應氣體之屬於含氮(N)氣體的氮化氫系氣體。氮化氫系氣體係具有成膜氣體、亦即N源(氮化氣體、氮化劑)的作用。氮化氫系氣體係可使用例如：氨(NH 3)氣體。
從氣體供應管232d~232f，分別經由MFC241d~241f、閥243d~243f、氣體供應管232a~232c、噴嘴249a~249c，朝處理室201內供應作為惰性氣體之例如氮(N 2)氣體。N 2氣體係具有迫淨氣體、載體氣體、稀釋氣體等作用。
主要係由氣體供應管232a、232c、MFC241a、241c、閥243a、243c，構成成膜氣體供應系統(原料氣體供應系統、反應氣體供應系統)。主要係由氣體供應管232b、MFC241b、閥243b，構成吸附抑制劑供應系統。主要係由氣體供應管232d~232f、MFC241d~241f、閥243d~243f，構成惰性氣體供應系統。
上述各種供應系統中之任一或所有供應系統，亦可構成為由閥243a~243f、MFC241a~241f等集聚而成的集聚型供應系統248。集聚型供應系統248係分別連接於氣體供應管232a~232f，構成為利用後述控制器121，針對朝氣體供應管232a~232f內的各種氣體供應動作、亦即閥243a~243f的開閉動作、由MFC241a~241f進行的流量調整動作等進行控制。集聚型供應系統248係構成為一體型或分割型之集聚單元，構成為可依集聚單元單位對氣體供應管232a~232f等進行裝卸，且可依集聚單元單位進行集聚型供應系統248的保養、更換、增設等。
在反應管203的側壁下方，設有將處理室201內的環境予以排氣的排氣口231a。如圖2所示，排氣口231a係於俯視下配置於夾置晶圓200而與噴嘴249a~249c(氣體供應孔250a~250c)相對向(對面)之位置。排氣口231a亦可從反應管203的側壁下部起沿上部、亦即沿著晶圓排列區域設置。排氣口231a連接於排氣管231。排氣管231係經由作為檢測處理室201內壓力的壓力檢測器(壓力檢測部)之壓力感測器245、與作為壓力調整器(壓力調整部)之APC(Auto Pressure Controller，壓力自動控制)閥244，連接於作為真空排氣裝置之真空泵246。APC閥244係藉由在使真空泵246作動之狀態下進行閥開閉，而可進行處理室201內的真空排氣與停止真空排氣，又，在使真空泵246作動之狀態下，根據由壓力感測器245所檢測到的壓力資訊調節閥開度，構成為可調整處理室201內的壓力。主要係由排氣管231、APC閥244、壓力感測器245構成排氣系統。真空泵246亦可考慮包含於排氣系統中。
在歧管209的下方，設有可將歧管209下端開口予以氣密式封閉之爐口蓋體的密封蓋219。密封蓋219係由例如SUS等金屬材料構成，形成為圓盤狀。在密封蓋219的上面設有抵接於歧管209下端之作為密封構件的O形環220b。在密封蓋219的下方設置使後述晶舟217旋轉的旋轉機構267。旋轉機構267的旋轉軸255係貫穿密封蓋219連接於晶舟217。旋轉機構267係構成為藉由使晶舟217旋轉而使晶圓200旋轉狀態。密封蓋219係構成為利用在反應管203外部所設置之作為升降機構之晶舟升降機115，而在垂直方向上進行升降。晶舟升降機115係構成為藉由使密封蓋219升降，而將晶圓200搬入及搬出(搬送)於處理室201內外的搬送裝置(搬送機構)。在歧管209的下方，設有在使密封蓋219下降並將晶舟217從處理室201內搬出之狀態下，可將歧管209下端開口予以氣密式封閉的作為爐口蓋體之閘門219s。閘門219s係由例如SUS等金屬材料構成，形成為圓盤狀。在閘門219s的上面，設有抵接於歧管209下端的作為密封構件之O形環220c。閘門219s的開閉動作(升降動作、轉動動作等)係利用閘門開閉機構115s進行控制。
作為基板支撐具之晶舟217係構成為將複數片、例如25~200片晶圓200，依水平姿勢且彼此中心對齊之狀態，在垂直方向上齊列並多段支撐，亦即隔開間隔排列。晶舟217係由例如石英、SiC等耐熱性材料構成。在晶舟217的下部係使由例如石英、SiC等耐熱性材料構成的絕熱板218呈多段支撐著。
在反應管203內設有作為溫度檢測器之溫度感測器263。藉由根據由溫度感測器263所檢測到的溫度資訊，調整對加熱器207的通電程度，使處理室201內的溫度成為所需溫度分佈。溫度感測器263係沿反應管203的內壁設置。
如圖3所示，屬於控制部(控制手段)的控制器121係構成為具備有：CPU(Central Processing Unit，中央處理器)121a、RAM(Random Access Memory，隨機存取記憶體)121b、記憶裝置121c、以及I/O埠121d的電腦。RAM121b、記憶裝置121c、I/O埠121d係構成為經由內部匯流排121e，可與CPU121a進行資料交換。控制器121係連接著由例如構成為觸控面板等的輸出入裝置122。
記憶裝置121c係由例如快閃記憶體、HDD(Hard Disk Drive，硬碟機)等構成。在記憶裝置121c內，可讀出地儲存著控制基板處理裝置動作的控制程式、記載著後述基板處理程序與條件等地製程配方等。製程配方係使控制器121執行後述基板處理的各程序，依可獲得既定結果的方式組合而成，具有程式的機能。以下，將製程配方、控制程式等亦簡單統稱為「程式」。又，亦將製程配方簡稱為「配方」。本說明書中使用「程式」之用詞的情況，係有僅含配方單體的情況、僅含控制程式單體的情況、或該等二者均含有的情況。RAM121b係構成為暫時性保持由CPU121a所讀出程式、資料等的記憶體區域(工作區塊)。
I/O埠121d係連接於上述MFC241a~241f、閥243a~243f、壓力感測器245、APC閥244、真空泵246、溫度感測器263、加熱器207、旋轉機構267、晶舟升降機115、閘門開閉機構115s等。
CPU121a係從記憶裝置121c中讀出控制程式並執行，且配合來自輸出入裝置122的操作指令輸入等，從記憶裝置121c中讀出配方。CPU121a係依循所讀出配方內容的方式，對由MFC241a~241f進行的各種氣體流量調整動作、閥243a~243f之開閉動作、APC閥244之開閉動作、及根據壓力感測器245由APC閥244進行的壓力調整動作、真空泵246之起動及停止、根據溫度感測器263進行加熱器207的溫度調整動作、由旋轉機構267進行的晶舟217之旋轉與旋轉速度調節動作、由晶舟升降機115進行的晶舟217升降動作、以及由閘門開閉機構115s進行的閘門219s之開閉動作等進行控制。
控制器121係藉由將外部記憶裝置123所儲存的上述程式，安裝於電腦中而可構成。外部記憶裝置123係包含有例如：HDD等磁碟、CD等光碟、MO等光磁碟、USB記憶體等半導體記憶體等。記憶裝置121c與外部記憶裝置123係構成電腦可讀取的記錄媒體。以下，將該等亦簡單統稱為「記錄媒體」。本說明書中使用「記錄媒體」之用詞的情況，係有：僅含記憶裝置121c單體的情況、僅含外部記憶裝置123單體的情況、或該等二者均含有的情況。另外，對電腦提供程式時，亦可不使用外部記憶裝置123，而使用網際網路、專用線路等通訊手段進行。
(2)基板處理步驟 作為使用上述基板處理裝置進行半導體裝置之製造步驟的一步驟，針對在作為基板之晶圓200表面所露出複數種底層中，選擇性在特定底層表面上成長形成膜的選擇成長(選擇成膜)之處理時序例，主要使用圖4、圖5(a)~圖5(d)進行說明。以下說明中，構成基板處理裝置的各構件動作係利用控制器121進行控制。
圖4所示成膜序列係施行下述步驟A、步驟B及步驟C。該步驟A係在第1溫度下，針對表面露出了含有鎢膜(W膜)之第1底層(底層200a)、與含氮化矽膜(SiN膜)之第2底層(底層200b)的晶圓200，供應作為吸附抑制劑之DMATMS氣體，使其吸附於底層200a與底層200b中之一底層(此處為底層200b)表面上的步驟A。該步驟B係在較高於第1溫度的第2溫度下，將於底層200b表面已吸附DMATMS後的晶圓200施行熱退火。該步驟C係在較低於第2溫度的第3溫度下，對經熱退火後的晶圓200，供應作為成膜氣體之TiCl 4氣體與NH 3氣體，而在底層200a與底層200b中不同於上述一底層的另一底層(此處為底層200a)表面上，形成屬於含有Ti與N之膜的鈦氮化膜(TiN膜)。
另外，圖4所示係步驟C中，非同時施行對晶圓200供應TiCl 4氣體的步驟C1、與對晶圓200供應NH 3氣體的步驟C2之循環既定次數(n次，n係1以上的整數)的情況。又，圖5(a)~圖5(d)所示係在晶圓200表面上，除露出底層200a、200b之外，更露出了含有矽氧化膜(SiO膜)之第3底層(底層200c)，在步驟A中使DMATMS亦吸附於底層200c表面，在步驟B中對於底層200b、200c表面已吸附DMATMS的晶圓200施行熱退火，在步驟C中在底層200b、200c各自表面上未形成TiN膜，而選擇性在底層200a表面上形成TiN膜的情況。
本說明書中，針對圖4所示成膜時序，為了方便有時表示如下。以下變化例等的說明中亦使用同樣的表述。
DMATMS→ANL→(TiCl 4→NH 3)×n
Figure 02_image001
TiN
本說明書中，使用「晶圓」之用詞的情況，係有指晶圓本身的情況、以及晶圓與在其表面所形成之既定層或膜的積層體之情況。本說明書中，使用「晶圓表面」之用詞的情況，係有指晶圓本身的表面之情況、以及在晶圓上所形成之既定層等的表面之情況。本說明書中，記載為「在晶圓上形成既定層」的情況，係有：直接在晶圓本身的表面上形成既定層的情況、以及在晶圓上已形成層等之上形成既定層的情況。本說明書中，使用「基板」之用詞的情況亦與使用「晶圓」之用詞的情況同義。
(晶圓補充及晶舟裝載) 在複數片晶圓200被裝填於晶舟217(晶圓補充)時，利用閘門開閉機構115s使閘門219s移動，而開放歧管209下端開口(閘門開啟)。然後，如圖1所示，已支撐著複數片晶圓200的晶舟217，利用晶舟升降機115被上舉並搬入於處理室201內(晶舟裝載)。在此狀態下，密封蓋219經由O形環220b形成密封歧管209下端之狀態。
如圖5(a)所示，於晶圓200表面，呈預先露出了複數種底層的狀態；此處作為一例係預先露出了：包含屬於未含O之含金屬元素膜(非氧化膜)的作為含過渡金屬膜之W膜的底層200a、包含屬於未含O之含半金屬元素膜(非氧化膜)的作為氮化膜之含SiN膜的底層200b、包含屬於含O膜(氧化膜)的作為含O之含半金屬元素膜之含SiO膜的底層200c的狀態。另外，晶圓200表面係事先使用氟化氫(HF)水溶液施行洗淨處理，形成將在晶圓200表面所露出之各底層表面上形成的自然氧化膜予以除去之狀態。底層200c係全域(全面)設有經羥基(OH)封端的表面。底層200a、200b係具有多數區域未被OH封端的表面，亦即具有其中一部分區域經OH封端的表面。另外，底層200a表面的OH封端率係有較小於底層200b表面之OH封端率的傾向。構成底層200a的W膜係具有導電性的膜，構成底層200b的SiN膜、構成底層200c的SiO膜，分別係未具導電性的膜、亦即具絕緣性的膜。
(壓力調整及溫度調整) 依處理室201內、亦即晶圓200所存在空間成為所需壓力(真空度)之方式，利用真空泵246施行真空排氣(減壓排氣)。此時，利用壓力感測器245測定處理室201內的壓力，再根據所測定的壓力資訊回饋控制APC閥244。又，依處理室201內的晶圓200成為所需處理溫度之方式，利用加熱器207施行加熱。此時，依處理室201內成為所需溫度分佈的方式，根據由溫度感測器263所檢測到的溫度資訊，回饋控制對加熱器207的通電程度。又，開始由旋轉機構267進行晶圓200的旋轉。處理室201內的排氣、晶圓200的加熱與旋轉，均至少持續執行至對晶圓200的處理結束為止。
(選擇成長) 然後，依序執行下述步驟A~C。
[步驟A] 該步驟係在第1溫度下，對處理室201內的晶圓200、亦即於表面分別露出了底層200a~200c的晶圓200供應DMATMS氣體。
具體而言，開啟閥243b，朝氣體供應管232b內流入DMATMS氣體。DMATMS氣體係利用MFC241b進行流量調整，再經由噴嘴249b供應給處理室201內，再從排氣口231a進行排氣。此時，對晶圓200供應DMATMS氣體(DMATMS氣體供應)。此時，開啟閥243d、243f，分別經由噴嘴249a、249c朝處理室201內供應N 2氣體。N 2氣體的供應亦可不實施。
本步驟的處理條件係可例示如下： DMATMS氣體供應流量：50~1000sccm、較佳50~500sccm DMATMS氣體供應時間：1~60分、較佳10~30分 N 2氣體供應流量(每氣體供應管)：0~10000sccm 處理溫度(第1溫度)：50~300℃、較佳80~200℃ 處理壓力：10~1000Pa、較佳100~500Pa。 此處所述條件係處理室201內的DMATMS氣體不致氣相分解(熱分解)的條件。
另外，本說明書中如「50~300℃」的數值範圍之表述，係指下限值與上限值含於該範圍內。所以，例如「50~300℃」係指「50℃以上且300℃以下」。相關其他數值範圍亦同。
在上述條件下，藉由對晶圓200供應DMATMS氣體，如圖5(b)所示，可在抑制DMATMS吸附於底層200a表面之情況下，使DMATMS選擇性(優先)吸附於底層200b、200c的表面上。此時，雖DMATMS亦吸附於底層200a表面其中一部分，但吸附量僅些微而已，DMATMS在底層200b、200c表面上的吸附量壓倒性地多。另外，若比較DMATMS對底層200b、200c表面的吸附量，則有在底層200c表面的DMATMS吸附量較多於在底層200b表面的DMATMS吸附量之傾向。
之所以可進行此種選擇性吸附，係因為本步驟的處理條件係設為在處理室201內DMATMS氣體不致氣相分解的條件。又，相對於底層200c表面全域被OH封端，底層200a、200b表面之多數區域並未被OH封端(表面其中一部分區域被OH封端)所致。又，因為底層200a表面的OH封端率有較小於底層200b表面的OH封端率之傾向所致。又，相對於構成底層200a的W膜係具有導電性的膜，構成底層200b的SiN膜、與構成底層200c的SiO膜分別係未具導電性的膜(具絕緣性的膜)。
具體說明，雖於底層200a表面有DMATMS極些微物理吸附的情況，但該吸附狀態係不同於後述底層200b表面的物理吸附，成為極不穩定的物理吸附。結果，底層200a表面成為完全不吸附DMATMS，或者即使有吸附、其吸附量極些微，且其吸附將在極短時間內被解除的暫時性現象。底層200a表面的DMATMS吸附狀態之所以呈極不安定的原因，推測係由於構成底層200a的W膜具有導電性，導致底層200a表面的DMATMS吸附狀態成為不帶電的物理吸附所致。
再者，底層200b表面主要係DMATMS進行物理吸附。相較於底層200a表面的DMATMS物理吸附，該吸附狀態成為較安定的物理吸附。相較於底層200a表面的DMATMS吸附狀態，底層200b表面的DMATMS吸附狀態為較安定的原因，推測係由於構成底層200b的SiN膜未具有導電性(具絕緣性)，故底層200b表面的DMATMS吸附狀態成為微弱帶電的物理吸附。其中，在步驟A結束時點、亦即後述步驟B實施前的時點，相較於後述底層200c表面的DMATMS化學吸附之下，底層200b表面的DMATMS吸附狀態成為較不安定的吸附。另外，在底層200b表面主要係DMATMS進行物理吸附，但亦有DMATMS部分進行化學吸附的情形。然而，即使為此情況，此化學吸附量仍遠少於後述底層200c表面的DMATMS化學吸附量。
再者，底層200c表面主要係DMATMS進行化學吸附。具體而言，在底層200c表面全域所形成OH封端、與DMATMS產生反應，結果DMATMS所含的Si化學吸附於底層200c的表面。相較於上述底層200b表面的DMATMS物理吸附，底層200c表面的DMATMS吸附狀態呈較安定的吸附。另外，當DMATMS所含的Si化學吸附於底層200c表面時，在DMATMS所含Si上鍵結的配位體之大部分仍可維持，但部分配位體脫離。本說明書中，為了方便，亦將如此施行化學吸附時，部分配位體經脫離的DMATMS稱為「DMATMS」。
另外，若第1溫度未滿50℃，不僅底層200a表面，就連底層200b、200c的表面上亦不易吸附DMATMS。藉由將第1溫度設為50℃以上的溫度，可使底層200b、200c表面上吸附DMATMS。藉由將第1溫度設為80℃以上的溫度，可促進DMATMS吸附於底層200b、200c的表面上。
再者，若第1溫度超過300℃，則提供給反應系統的熱能將超過用於使DMATMS化學吸附於表面的活化能，則不僅底層200b、200c的表面，有連底層200a表面上亦吸附DMATMS之情形。又，若第1溫度超過300℃，則DMATMS氣相分解，有在底層200a、200b、200c的各自表面上多重沉積DMATMS的構成成分或構成元素(Si、胺基、甲基、構成該等的N、C、H等元素)之情形。藉由將第1溫度設在300℃以下的溫度，可抑制DMATMS吸附於底層200a表面上、以及DMATMS之構成成分或構成元素的多重沉積，可適當地施行DMATMS對底層200b、200c表面的選擇性吸附。藉由將第1溫度設在200℃以下的溫度，可確實抑制DMATMS吸附於底層200a表面上、以及MATMS構成成分或構成元素的多重沉積，可更適當地施行DMATMS對底層200b、200c表面的選擇性吸附。
在上述條件下，若持續既定時間施行DMATMS氣體的供應，則DMATMS對底層200b、200c表面的吸附達飽和。即，DMATMS對底層200b、200c表面的吸附存在有自我侷限(self limit)。結果，吸附於底層200b、200c表面上的DMATMS量，係涵括底層200b、200c表面全域成為略均勻的量。
使DMATMS選擇性吸附於底層200b、200c之表面後，關閉閥243a，停止DMATMS對處理室201內的供應。然後，將處理室201內殘留的氣體等從處理室201內排除。此時，開啟閥243d~243f，經由噴嘴249a~249c，將N 2氣體供應給處理室201內。從噴嘴249a~249c供應的N 2氣體係具有迫淨氣體之作用，藉此處理室201內被迫淨(迫淨)。
吸附抑制劑係除DMATMS氣體之外，亦可使用例如下述一般式[1]所示胺基矽烷化合物：
SiA x[(NB 2) (4-x)]     [1]
式[1]中，A係表示氫原子、甲基、乙基、丙基、丁基等烷基；或甲氧基、乙氧基、丙氧基、丁氧基等烷氧基。烷基不僅為直鏈狀烷基，亦可為異丙基、異丁基、第二丁基、第三丁基等分支狀烷基。烷氧基不僅為直鏈狀烷氧基，亦可為異丙氧基、異丁氧基等分支狀烷氧基。B係表示氫原子、或甲基、乙基、丙基、丁基等烷基。烷基不僅為直鏈狀烷基，亦可為異丙基、異丁基、第二丁基、第三丁基等分支狀烷基。複數A係可為相同亦可為不同，2個B係可為相同亦可為不同。 x係1~3之整數。
惰性氣體係除N 2氣體之外，亦可使用Ar氣體、He氣體、Ne氣體、Xe氣體等稀有氣體。此點在後述各步驟中亦同。
[步驟B] 此步驟係在較高於第1溫度的第2溫度下，依對使DMATMS吸附於底層200b、200c表面後的晶圓200施行熱退火之方式，調整加熱器207的輸出。此步驟係可在開啟閥243d~243f、朝處理室201內供應N 2氣體狀態下實施，又，亦可在關閉閥243d~243f、停止朝處理室201供應N 2氣體狀態下實施。
本步驟的處理條件係可例示： N 2氣體供應流量(每氣體供應管)：0~1000sccm、較佳50~500sccm 處理溫度(第2溫度)：400~600℃、較佳450~550℃ 處理壓力：1~1000Pa、較佳100~500Pa 處理時間：1分~12小時、較佳1~5小時。
藉由在上述條件下對晶圓200施行熱退火，可使物理吸附於底層200b表面的DMATMS之吸附狀態，從物理吸附移行(變化)至化學吸附。藉此，如圖5(c)所示，可使DMATMS對底層200b表面的吸附狀態，轉變為較步驟A中DMATMS對底層200b表面之吸附狀態更安定的吸附狀態。依此，底層200b表面藉由施行步驟A、B，亦即經由2階段處理而被改質。另外，當底層200b表面有DMATMS部分化學吸附的情況，即便實施本步驟，其化學吸附成分的吸附狀態仍維持化學吸附、亦即仍維持安定的吸附狀態。又，即使實施本步驟，DMATMS對底層200c表面的吸附狀態仍維持化學吸附、亦即仍維持安定的吸附狀態。即，底層200c表面的改質係藉由施行步驟A、亦即，1階段處理而大略完成。又，即使實施本步驟，底層200a表面仍維持未吸附DMATMS的狀態，亦即維持未被改質。
另外，若第2溫度未滿400℃，則底層200b表面的改質不足，在後述步驟C中，有DMATMS脫離底層200b表面的情況。藉由將第2溫度設為400℃以上的溫度，可充分施行底層200b表面的改質，在後述步驟C中，可抑制DMATMS脫離底層200b表面。藉由將第2溫度設為450℃以上的溫度，可確實使底層200b的表面改質，可確實抑制在步驟C中發生DMATMS脫離底層200b表面之情形。
再者，若第2溫度超過600℃，則底層200b、200c表面上吸附的DMATMS產生分解，有與DMATMS所含Si相鍵結的配位體之多數脫離的情況。若與DMATMS所含Si相鍵結的配位體之多數脫離，在後述步驟C中，有無法獲得阻礙在底層200b、200c表面成膜的效果。藉由將第2溫度設為600℃以下的溫度，可抑制因底層200b、200c表面所吸附之DMATMS的分解所造成的配位體脫離。藉由將第2溫度設為550℃以下的溫度，可確實抑制因底層200b、200c表面所吸附DMATMS的分解所造成的配位體脫離。
底層200b表面的改質完成後，調整加熱器207的輸出，使處理室201內的溫度降溫至降較低於第2溫度的第3溫度。此時，藉由與步驟A的迫淨為同樣處理程序，將處理室201內殘留的氣體等從處理室201內排除(迫淨)。
[步驟C] 此步驟係依序執行步驟C1、C2。
[步驟C1] 本步驟係對處理室201內的晶圓200、亦即經熱退火後的晶圓200供應TiCl 4氣體。
具體而言，開啟閥243a，朝氣體供應管232a內流入TiCl 4氣體。TiCl 4氣體係利用MFC241a進行流量調整，經由噴嘴249a供應給處理室201內，再從排氣口231a排氣。此時，對晶圓200供應TiCl 4氣體(TiCl 4氣體供應)。此時，亦可開啟閥243e、243f，分別經由噴嘴249b、249c朝處理室201內供應N 2氣體。
本步驟的處理條件係可例示： TiCl 4氣體供應流量：1~1000sccm、較佳10~500sccm TiCl 4氣體供應時間：1~60秒、較佳2~10秒 處理溫度(第3溫度)：50~250℃、較佳150~200℃ 處理壓力：1~500Pa、較佳10~100Pa。 其他的處理條件係與步驟A的處理條件相同。
藉由在上述條件下對晶圓200供應TiCl 4氣體，在底層200a~200c中未吸附DMATMS的底層200a表面上，形成含Cl之含Ti層。含Cl之含Ti層係藉由對底層200a表面施行TiCl 4的化學吸附或物理吸附、由TiCl 4一部分進行分解的物質(TiCl x)之化學吸附、由TiCl 4熱分解進行的Ti沉積等方式所形成。含Cl之含Ti層係可為TiCl 4或TiCl x的吸附層(物理吸附層或化學吸附層)，亦可為含Cl之Ti沉積層。本說明書中，含Cl之含Ti層亦簡稱為「含Ti層」。
本步驟係可在抑制底層200b、200c表面上形成含Ti層之狀態下，選擇性地在底層200a表面上形成含Ti層。另外，若因某原因導致DMATMS對底層200b、200c表面的吸附不足等情況，雖亦有在底層200b、200c表面上極些微地形成含Ti層的情況，但即使此情況，在底層200b、200c表面上所形成的含Ti層厚度仍遠薄於在底層200a表面上所形成之含Ti層厚度。可選擇性形成此種含Ti層的原因，係在底層200b、200c表面所存在的DMATMS，會阻礙在底層200b、200c表面上形成含Ti層(Ti吸附)所致，即發揮抑制劑(inhibitor)之作用。底層200b、200c表面係藉由DMATMS達成上述作用，可使截至產生成膜反應為止的時間、亦即潛伏期長期化，結果可在晶圓200表面所露出底層200a~200c中，選擇性於底層200a表面上形成含Ti層。另外，化學吸附於底層200b、200c表面的DMATMS，係在實施本步驟時仍不脫離而可安定維持。
在底層200a表面上形成含Ti層後，關閉閥243a，停止朝處理室201內供應TiCl 4氣體。然後，依照與步驟A的迫淨同樣處理程序，將處理室201內殘留的氣體等從處理室201內排除(迫淨)。
原料氣體(成膜氣體)係除TiCl 4氣體般之氯化鈦系氣體之外，亦可使用四溴化鈦(TiBr 4)氣體等溴化鈦系氣體、四碘化鈦(TiI 4)氣體等碘鈦系氣體。
[步驟C2] 此步驟中，對處理室201內的晶圓200、亦即底層200a上所形成的含Ti層供應NH 3氣體。
具體而言，開啟閥243c，朝氣體供應管232c內流入NH 3氣體。NH 3氣體係利用MFC241c進行流量調整，經由噴嘴249c供應給處理室201內，再從排氣口231a排氣。此時，對晶圓200供應NH 3氣體(NH 3氣體供應)。此時，亦可開啟閥243d、243e，分別經由噴嘴249a、249b朝處理室201內供應N 2氣體。
本步驟的處理條件係可例示： NH 3氣體供應流量：100~2000sccm、500~1000sccm NH 3氣體供應時間：10~200秒、較佳20~120秒 處理壓力：1~1000Pa、較佳50~500Pa。 其他處理條件係與步驟C1的處理條件同樣。
藉由在上述條件下對晶圓200供應NH 3氣體，則在底層200a表面上所形成之含Ti層至少一部分被氮化(改質)。藉由含Ti層被改質，在底層200a表面上形成含Ti與N層、亦即鈦氮化層(TiN層)。形成TiN層時，含Ti層所含的Cl等雜質，係在利用NH 3氣體進行含Ti層之改質反應過程中，構成至少含Cl的氣體狀物質，並從處理室201內被排出。藉此，相較於步驟C1所形成的含Ti層，TiN層成為Cl等雜質較少的層。另外，在底層200b、200c表面所存在的DMATMS，即使在實施本步驟時仍不脫離而維持。即，底層200b、200c的表面並不會被改質(NH封端)，而安定地維持DMATMS吸附之狀態。
在底層200a表面上形成TiN層後，關閉閥243c，停止朝處理室201內供應NH 3氣體。然後，藉由與步驟A的迫淨之同樣處理程序，而將處理室201內殘留的氣體等從處理室201內排除(迫淨)。
反應氣體(成膜氣體)係除NH 3氣體之外，亦可使用例如：二氮烯(N 2H 2)氣體、聯氨(N 2H 4)氣體、N 3H 8氣體等氮化氫系氣體。
[實施既定次數] 藉由非同時、亦即非同步施行上述步驟C1、C2循環既定次數(n次，n係1以上之整數)，如圖5(d)所示，在晶圓200表面露出的底層200a~200c中，可選擇性地在底層200a表面上形成TiN膜。上述循環較佳係重複複數次。即，每1循環所形成之TiN層的厚度較薄於所需膜厚，最好重複複數次上述循環，直到藉由積層TiN層所形成膜的膜厚成為所需膜厚為止。
另外，實施步驟C1、C2時，因為吸附於底層200b、200c表面上的DMATMS並不脫離地維持，因而在底層200b、200c表面上並不形成TiN膜。但若因某原因導致DMATMS對底層200b、200c表面的吸附不足等情況時，亦有在底層200b、200c表面上極些微地形成TiN膜的情況，但即使該等情況，在底層200b、200c表面上所形成之TiN膜的厚度仍遠薄於底層200a表面上所形成之TiN膜的厚度。本說明書中，底層200a~200c中，「選擇性地在底層200a表面上形成TiN膜」，係不僅在底層200b、200c表面上完全未形成TiN膜的情況，亦包括如上述，在底層200b、200c表面上形成極薄TiN膜的情況。
(後迫淨及大氣壓回歸) 在底層200a表面上選擇性地形成TiN膜結束後，分別從噴嘴249a~249c朝處理室201內供應迫淨氣體之N 2氣體，再從排氣口231a被排氣。藉此，處理室201內被迫淨，在處理室201內殘留的氣體、反應副產物等從處理室201內被除去(後迫淨)。然後，將處理室201內的環境置換為惰性氣體(惰性氣體置換)，並將處理室201內的壓力回歸於常壓(大氣壓回歸)。
(晶舟卸載及晶圓退出) 待處理室201內的壓力回歸至常壓後，利用晶舟升降機115使密封蓋219下降，使歧管209下端呈開口。然後，將處理完畢之晶圓200在由晶舟217支撐之狀態下，從歧管209下端搬出至反應管203外部(晶舟卸載)。晶舟卸載後，使閘門219s移動，歧管209下端開口經由O形環220c利用閘門219s被密封(閘門關閉)。處理完畢之晶圓200被搬出於反應管203外部之後，從晶舟217中取出(晶圓退出)。
(3)本態樣所造成效果 根據本態樣可獲得以下所示1種或複數種效果。
(a)藉由施行步驟A~C，晶圓200表面所露出之底層200a~200c中，可選擇性地在底層200a表面上形成TiN膜。藉此，例如製作半導體裝置時，可省略包含光學微影在內的圖案化處理等，可使該等步驟簡單化。結果，可提升半導體裝置的生產性、降低製造成本。
(b)步驟A中，使DMATMS吸附於底層200b、200c表面，可使底層200c表面的DMATMS吸附狀態成為安定的化學吸附。又，施行步驟A後，藉由施行步驟B，可使底層200b表面的DMATMS吸附狀態從不安定的物理吸附移行至安定的化學吸附狀態。藉由該等，根據本態樣可使用單1種吸附抑制劑，抑制在2種底層(底層200b、200c)表面上形成TiN膜。結果，可使半導體裝置之製造步驟簡單化，提升生產性，降低製造成本。
(c)步驟A可使選擇性地吸附於底層200b、200c上的DMATMS量，涵括底層200b、200c表面全域呈略均勻量。藉此，步驟C中，可涵括表面全域略均勻且確實地阻礙在底層200b、200c上形成TiN膜。即，可提高選擇成長時的選擇性。
(d)由於步驟A~C中至少任一步驟、較佳係步驟A~C分別在無電漿環境下實施，因而可避免對晶圓200的電漿損傷，亦可適用於擔心本手法會造成電漿損傷的步驟。
(e)上述效果係在使用DMATMS氣體以外的吸附抑制劑情況、使用TiCl 4氣體以外的原料氣體情況、使用NH 3氣體以外的反應氣體情況、使用N 2氣體以外的惰性氣體情況，均可同樣獲得。
＜本揭示之其他態樣＞ 以上針對本揭示態樣進行具體說明。然而，本揭示並不侷限於上述態樣，舉凡在不脫逸主旨範圍均可進行各種變更。
例如構成底層200a的含金屬元素膜係除W膜之外，亦可為鎢氮化膜(WN膜)、鈦氮化膜(TiN膜)等含導電性金屬元素膜。該等情況亦可獲得與上述態樣同樣的效果。即，可避免在底層200b、200c表面上成膜，同時選擇性地在底層200a表面上形成膜。
再者，例如步驟C中，在非同時執行步驟C1、C2之循環開始前，亦可對處理室201內的晶圓200、亦即底層200a~200c中經DMATMS選擇性吸附於底層200b、200c表面上後的晶圓200，執行既定時間供應NH 3氣體的步驟(NH 3預流)。此情況下，若為步驟B實施後，則在底層200b、200c表面所存在的DMATMS不脫離而安定地維持，因而可獲得與上述態樣同樣的效果。又，可使底層200a表面的吸附點適當化，可提升底層200a上所形成膜的品質。
再者，例如步驟C中，原料氣體係除了TiCl 4氣體等上述鹵化金屬氣體之外，亦可使用例如：三甲基鋁(Al(CH 3) 3、簡稱：TMA)氣體等有機金屬氣體；二氯矽烷(SiH 2Cl 2、簡稱：DCS)氣體、四氯矽烷(SiCl 4、簡稱：4CS)氣體、六氯二矽烷(Si 2Cl 6、簡稱：HCDS)氣體等鹵矽烷系氣體；参(二甲胺基)矽烷(Si[N(CH 3) 2] 3H、簡稱：3DMAS)氣體等胺基矽烷系氣體。
再者，例如反應氣體係除了NH 3氣體等含N氣體之外，亦可使用例如：氧(O 2)氣體、臭氧(O 3)氣體等含O氣體；三乙胺((C 2H 5) 3N、簡稱：TEA)氣體等含N與C氣體；丙烯(C 3H 6)氣體等含C氣體；三氯硼烷(BCl 3)氣體等含硼(B)氣體。
所以亦可依照以下所示氣體供應時序，在底層200a~200c中的底層200a表面上，形成例如：鈦鋁氮化膜(TiAlN膜)、氮氧化鈦膜(TiON膜)、鈦氧化膜(TiO膜)、SiN膜、氮氧化矽膜(SiON膜)、氮化矽硼膜(SiBN膜)、氮碳化矽硼膜(SiBCN膜)、氮碳化矽膜(SiCN膜)、氮碳氧化矽膜(SiOCN膜)、碳氧化矽膜(SiOC膜)、SiO膜等膜。該等情況亦可獲得與上述態樣同樣的效果。
DMATMS→ANL→(TiCl 4→TMA→NH 3)×n
Figure 02_image001
TiAlN DMATMS→ANL→(TiCl 4→NH 3→O 2)×n
Figure 02_image001
TiON DMATMS→ANL→(TiCl 4→O 3)×n
Figure 02_image001
TiO
DMATMS→ANL→(4CS→NH 3)×n
Figure 02_image001
SiN DMATMS→ANL→(4CS→NH 3→O 2)×n
Figure 02_image001
SiON DMATMS→ANL→(DCS→BCl 3→NH 3)×n
Figure 02_image001
SiBN DMATMS→ANL→(DCS→C 3H 6→BCl 3→NH 3)×n
Figure 02_image001
SiBCN DMATMS→ANL→(HCDS→C 3H 6→NH 3)×n
Figure 02_image001
SiCN DMATMS→ANL→(HCDS→C 3H 6→NH 3→O 2)×n
Figure 02_image001
SiOCN DMATMS→ANL→(HCDS→TEA→O 2)×n
Figure 02_image001
SiOC(N) DMATMS→ANL→(3DMAS→O 3)×n
Figure 02_image001
SiO
各處理所使用的配方最好係配合處理內容個別準備，經由電氣通訊線路、外部記憶裝置123，儲存於記憶裝置121c內。然後，在開始各處理時，最好由CPU121a從記憶裝置121c內所儲存的複數配方中，配合處理內容適當選擇恰當的配方。藉此，可利用1台基板處理裝置重現性佳地形成各種膜種、組成比、膜質、膜厚的膜。又，可在減輕操作員負擔、避免操作失誤之下，迅速開始進行各項處理。
上述配方並不侷限於新製成的情況，例如亦可變更已安裝於基板處理裝置中的現有配方而準備。變更配方時，亦可將經變更後的配方，經由電氣通訊線路、記錄該配方的記錄媒體，安裝於基板處理裝置中。又，亦可操作現有基板處理裝置所具備的輸出入裝置122，直接變更已安裝於基板處理裝置中的現有配方。
上述態樣係針對使用一次處理複數片基板的批次式基板處理裝置進行膜形成之例子進行了說明。本揭示並不侷限於上述態樣，例如可適合應用於使用一次處理1片或數片基板的單片式基板處理裝置進行膜形成的情況。又，上述態樣係針對使用具有熱壁式處理爐的基板處理裝置進行膜形成之例子進行了說明。本揭示並不侷限於上述態樣，亦可適合應用於使用設有冷壁式處理爐的基板處理裝置進行膜形成之情況。
使用該等基板處理裝置的情況，亦可依照與上述態樣同樣的處理程序、處理條件施行各項處理，可獲得與上述態樣同樣的效果。
上述態樣係可適當組合使用。此時的處理程序、處理條件係例如可設為與上述態樣處理程序、處理條件同樣。 [實施例]
準備複數片在表面分別露出W膜(第1底層)、SiN膜(第2底層)、及SiO膜(第3底層)的晶圓，將各晶圓表面分別使用1%HF水溶液洗淨1分鐘，而除去在各晶圓的各底層表面上所形成的自然氧化膜，然後，使用圖1所示基板處理裝置，依照不同的4種方法，分別對各晶圓實施TiN膜的形成處理，而製作4種評價樣品(樣品1~4)。
製作樣品1(比較例)時，不實施上述態樣中的步驟A、B，但實施步驟C。步驟C的處理條件係設為上述態樣所記載處理條件範圍內的既定條件。
製作樣品2(比較例)際，係實施上述態樣的步驟A、不實施步驟B、實施步驟C。步驟A的處理條件係設為上述態樣所記載處理條件範圍內的既定條件。步驟C的處理條件係設為與製作樣品1時的步驟C之處理條件共通的條件。
製作樣品3(實施例)時，係分別實施上述態樣的步驟A、B、C。步驟A的處理條件係設為與製作樣品2時的步驟A之處理條件共通的條件。步驟B的處理條件係設為上述態樣所記載處理條件範圍內的既定條件。步驟C的處理條件係設為與製作樣品1時的步驟C之處理條件共通的條件。
製作樣品4(比較例)時，分別實施上述態樣的步驟A、B、C。步驟A的處理溫度(第1溫度)係設為與步驟B的處理溫度(第2溫度)為相同程度之溫度，設定為400~600℃範圍內的既定溫度。其他處理條件係設為與製作樣品3時的處理條件共通的條件。
然後，分別測定在樣品1~4各自第1~第3底層表面上所形成TiN膜的厚度。結果如圖6(a)~圖6(d)所示。該等圖中，縱軸表示係在各底層表面上所形成TiN膜的膜厚(nm)，橫軸分別表示底層的種類(從左起依序係第3底層(SiO膜)、第2底層(SiN膜)、第1底層(W膜))。
如圖6(a)所示，未實施步驟A、B的樣品1中，在第1~第3底層的表面上分別形成相同程度厚度的TiN膜，確認到並無法獲得充分的選擇性。
再者，如圖6(b)所示，實施步驟A、未實施步驟B的樣品2中，在第1底層(W膜)表面上適當地形成TiN膜，雖可抑制在第3底層(SiO膜)表面上的TiN膜形成，但在第2底層(SiN膜)表面上形成了某程度厚度的TiN膜，可確認到對複數種底層並無法獲得充分的選擇性。
再者，如圖6(c)所示，步驟A、B二者均實施的樣品3中，在第1底層(W膜)表面上適當地形成TiN膜，分別抑制了在第2底層(SiN膜)與第3底層(SiO膜)表面上形成TiN膜，可確認到對複數種底層能獲得充分的選擇性。另外，在第2底層(SiN膜)表面上所形成TiN膜的厚度係1nm左右，得知藉由減少步驟C的循環次數，可使第2底層(SiN膜)表面上所形TiN膜的厚度成為零。
再者，如圖6(d)所示，步驟A、B二者均實施，並將此時步驟A的處理溫度(第1溫度)設為與步驟B的處理溫度(第2溫度)同樣溫度之樣品4中，可確認到在第1~第3底層所有表面上均可抑制TiN膜形成。此現象的理由推測係藉由將步驟A的處理溫度設為與步驟B的處理溫度同樣之溫度，當實施步驟A時，提供給反應系統的熱能超過使DMATMS化學吸附於表面的活化能，DMATMS非選擇性地化學吸附於第1~第3底層所有表面上，亦或者DMATMS發生氣相分解，在第1~第3底層所有表面上，多重沉積了DMATMS之構成成分或構成元素(Si、胺基、甲基、構成該等的N、C、H等元素)。
由以上結果得知，在步驟A中，為了使DMATMS選擇性吸附於第2底層(SiN膜)與第3底層(SiO膜)表面上，並使DMATMS不致吸附於第1底層(W膜)表面上，必需將步驟A的處理溫度(第1溫度)設為較低於步驟B的處理溫度(第2溫度)。又，得知為了使第2底層表面上的DMATMS吸附狀態轉變為安定的吸附狀態，必需在依第1溫度實施步驟A後，再實施依較高於第1溫度的第2溫度對晶圓進行熱退火的步驟B。又，得知即使在較高於第1溫度的第2溫度下實施步驟B，但第3底層表面上的DMATMS安定吸附狀態仍可無變化地維持。
115:晶舟升降機 115s:閘門開閉機構 121:控制器 121a:CPU 121b:RAM 121c:記憶裝置 121d:I/O埠 121e:內部匯流排 122:輸出入裝置 123:外部記憶裝置 200:晶圓(基板) 200a:底層(第1底層) 200b:底層(第2底層) 200c:底層(第3底層) 201:處理室 202:處理爐 203:反應管 207:加熱器 209:歧管 217:晶舟 218:絕熱板 219:密封蓋 219s:閘門 220a~220c:O形環 231:排氣管 231a:排氣口 232a~232f:氣體供應管 241a~241f:質量流量控制器(MFC) 243a~243f:閥 244:APC閥 245:壓力感測器 246:真空泵 248:集聚型供應系統 249a~249c:噴嘴 250a~250c:氣體供應孔 255:旋轉軸 263:溫度感測器 267:旋轉機構
圖1係本揭示一態樣中較佳使用之基板處理裝置的直立式處理爐之概略構成圖，以縱剖圖表示處理爐202部分。 圖2係本揭示一態樣中較佳使用之基板處理裝置的直立式處理爐之概略構成圖，以圖1之A-A線切剖圖表示處理爐202部分。 圖3係本揭示一態樣中較佳使用基板處理裝置的控制器121之概略構成圖，以方塊圖表示控制器121的控制系統。 圖4係表示本揭示一態樣之選擇成長時的處理序列的圖。 圖5(a)係表面分別露出了含鎢膜底層200a、含氮化矽膜底層200b、及含矽氧化膜底層200c的晶圓200之表面之截面部分放大圖。圖5(b)係在第1溫度下，經使吸附抑制劑選擇性吸附於底層200b、200c表面後的晶圓200表面之截面部分放大圖。圖5(c)係在較高於第1溫度的第2溫度下，對經使吸附抑制劑吸附於底層200b、200c表面的晶圓200施行熱退火後，晶圓200表面的截面部分放大圖。圖5(d)係在較低於第2溫度的第3溫度下，在底層200a表面上選擇性形成鈦氮化膜後的晶圓200表面之截面部分放大圖。 圖6(a)至圖6(d)分別為表示在晶圓表面露出的第1~第3底層表面上，所形成之鈦氮化膜的厚度測定結果的圖。

Claims (20)

  1. 一種半導體裝置之製造方法，係施行： (a)在第1溫度下，對表面露出第1底層與第2底層的基板供應吸附抑制劑，使其吸附於上述第1底層與上述第2底層中之其中一底層之表面上的步驟； (b)在高於上述第1溫度的第2溫度下，對使上述吸附抑制劑吸附於上述其中一底層之表面後的上述基板施行熱退火的步驟； (c)在低於上述第2溫度的第3溫度下，藉由對上述熱退火後的上述基板供應成膜氣體，而在上述第1底層與上述第2底層中之不同於上述其中一底層的另一底層之表面上形成膜的步驟。
  2. 如請求項1之半導體裝置之製造方法，其中，在(a)中，係抑制上述吸附抑制劑對上述另一底層之表面之吸附，並使上述吸附抑制劑吸附於上述其中一底層的表面上。
  3. 如請求項1之半導體裝置之製造方法，其中，在上述吸附抑制劑不致氣相分解的條件下實施(a)。
  4. 如請求項1之半導體裝置之製造方法，其中，(a)中上述吸附抑制劑對上述其中一底層之表面的吸附狀態，係包括物理吸附。
  5. 如請求項4之半導體裝置之製造方法，其中，在(b)中，係使上述吸附抑制劑對上述其中一底層之表面的吸附狀態轉變為化學吸附。
  6. 如請求項1之半導體裝置之製造方法，其中，在(b)中，係使上述吸附抑制劑對上述其中一底層之表面的吸附狀態，變化為較(a)中上述吸附抑制劑對上述其中一底層之表面的吸附狀態更安定的吸附狀態。
  7. 如請求項1之半導體裝置之製造方法，其中，在(c)中，係未在上述其中一底層之表面上形成上述膜，而在上述另一底層之表面上形成上述膜。
  8. 如請求項1之半導體裝置之製造方法，其中，於上述基板表面進一步露出第3底層； 在(a)中，係使上述吸附抑制劑吸附於上述第3底層的表面。
  9. 如請求項8之半導體裝置之製造方法，其中，(a)中上述吸附抑制劑對上述第3底層之表面的吸附狀態，係包括化學吸附。
  10. 如請求項8之半導體裝置之製造方法，其中，(a)中上述吸附抑制劑對上述第3底層之表面的吸附狀態，係較(a)中上述吸附抑制劑對上述其中一底層之表面的吸附狀態更安定的吸附狀態。
  11. 如請求項8之半導體裝置之製造方法，其中，在(c)中，係在上述其中一底層表面上、及上述第3底層表面上均未形成上述膜，而在上述另一底層表面上形成上述膜。
  12. 如請求項8之半導體裝置之製造方法，其中，上述第1底層係含有未含氧之含金屬元素膜，上述第2底層係含有未含氧之含半金屬元素膜，上述第3底層係含有含氧膜。
  13. 如請求項8之半導體裝置之製造方法，其中，上述第1底層係含有導電性之含金屬元素膜，上述第2底層係含有氮化膜，上述第3底層係含有氧化膜。
  14. 如請求項8之半導體裝置之製造方法，其中，上述第1底層係含有含過渡金屬膜，上述第2底層係含有含矽與氮之膜，上述第3底層係含有含矽與氧之膜。
  15. 如請求項12之半導體裝置之製造方法，其中，上述其中一底層係上述第2底層，上述另一底層係上述第1底層。
  16. 如請求項1之半導體裝置之製造方法，其中，上述第1底層係含有未含氧之含金屬元素膜，上述第2底層係含有未含氧之含半金屬元素膜。
  17. 如請求項16之半導體裝置之製造方法，其中，上述其中一底層係上述第2底層，上述另一底層係上述第1底層。
  18. 如請求項1至17中任一項之半導體裝置之製造方法，其中，在無電漿環境下實施(a)、(b)、及(c)中至少任一者。
  19. 一種基板處理裝置，係具備有： 處理室，其係對基板進行處理； 吸附抑制劑供應系統，其係對上述處理室內的基板供應吸附抑制劑； 成膜氣體供應系統，其係對上述處理室內的基板供應成膜氣體； 加熱器，其係將上述處理室內的基板加熱；以及 控制部，其係對上述吸附抑制劑供應系統、上述成膜氣體供應系統及上述加熱器進行控制，俾在上述處理室內執行：(a)在第1溫度下，對表面露出第1底層與第2底層的基板供應上述吸附抑制劑，使其吸附於上述第1底層與上述第2底層中之其中一底層之表面上的處理；(b)在高於上述第1溫度的第2溫度下，對使上述吸附抑制劑吸附於上述其中一底層之表面後的上述基板施行熱退火的處理；以及(c)在低於上述第2溫度的第3溫度下，藉由對上述熱退火後的上述基板供應上述成膜氣體，而在上述第1底層與上述第2底層中之不同於上述其中一底層的另一底層之表面上形成膜的處理。
  20. 一種記錄媒體，係電腦可讀取者，其記錄了利用電腦使基板處理裝置在其處理室內執行下述程序的程式： (a)在第1溫度下，對表面露出第1底層與第2底層的基板供應吸附抑制劑，使其吸附於上述第1底層與上述第2底層中之其中一底層之表面上的程序； (b)在高於上述第1溫度的第2溫度下，對使上述吸附抑制劑吸附於上述其中一底層之表面後的上述基板施行熱退火的程序；以及 (c)在低於上述第2溫度的第3溫度下，藉由對上述熱退火後的上述基板供應成膜氣體，而在上述第1底層與上述第2底層中之不同於上述其中一底層的另一底層之表面上形成膜的程序。
TW109105947A 2019-03-20 2020-02-25 半導體裝置之製造方法、基板處理裝置及記錄媒體 TWI730638B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPPCT/JP2019/011772 2019-03-20
PCT/JP2019/011772 WO2020188801A1 (ja) 2019-03-20 2019-03-20 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
TW202104633A TW202104633A (zh) 2021-02-01
TWI730638B true TWI730638B (zh) 2021-06-11

Family

ID=72520709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109105947A TWI730638B (zh) 2019-03-20 2020-02-25 半導體裝置之製造方法、基板處理裝置及記錄媒體

Country Status (7)

Country Link
US (1) US20220005685A1 (zh)
JP (1) JP7166431B2 (zh)
KR (1) KR20210128475A (zh)
CN (1) CN113316836B (zh)
SG (1) SG11202110268WA (zh)
TW (1) TWI730638B (zh)
WO (1) WO2020188801A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7443312B2 (ja) * 2021-09-29 2024-03-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
WO2024062634A1 (ja) * 2022-09-23 2024-03-28 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
TW300325B (zh) * 1995-07-07 1997-03-11 Toshiba Co Ltd
TW201405707A (zh) * 2012-03-27 2014-02-01 Novellus Systems Inc 利用成核抑制之鎢特徵部塡充

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666286B2 (ja) * 1987-08-24 1994-08-24 富士通株式会社 シリコン含有金属膜の形成方法
US8293658B2 (en) * 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
JP2013243193A (ja) 2012-05-18 2013-12-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US10047435B2 (en) * 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
JP5957128B2 (ja) * 2015-07-29 2016-07-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6800004B2 (ja) * 2016-02-01 2020-12-16 東京エレクトロン株式会社 シリコン窒化膜の形成方法
JP6576277B2 (ja) * 2016-03-23 2019-09-18 東京エレクトロン株式会社 窒化膜の形成方法
JP6573575B2 (ja) * 2016-05-02 2019-09-11 東京エレクトロン株式会社 凹部の埋め込み方法
US10014212B2 (en) * 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
WO2018088003A1 (ja) * 2016-11-11 2018-05-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9911595B1 (en) * 2017-03-17 2018-03-06 Lam Research Corporation Selective growth of silicon nitride
JP6832776B2 (ja) * 2017-03-30 2021-02-24 東京エレクトロン株式会社 選択成長方法
US10950433B2 (en) * 2017-11-18 2021-03-16 Applied Materials, Inc. Methods for enhancing selectivity in SAM-based selective deposition
US10460930B2 (en) * 2017-11-22 2019-10-29 Lam Research Corporation Selective growth of SiO2 on dielectric surfaces in the presence of copper
WO2019143608A1 (en) * 2018-01-16 2019-07-25 Lam Research Corporation Selective processing with etch residue-based inhibitors
JP7146690B2 (ja) * 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
US10867850B2 (en) * 2018-07-13 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective deposition method for forming semiconductor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
TW300325B (zh) * 1995-07-07 1997-03-11 Toshiba Co Ltd
TW201405707A (zh) * 2012-03-27 2014-02-01 Novellus Systems Inc 利用成核抑制之鎢特徵部塡充

Also Published As

Publication number Publication date
KR20210128475A (ko) 2021-10-26
SG11202110268WA (en) 2021-10-28
TW202104633A (zh) 2021-02-01
JPWO2020188801A1 (zh) 2020-09-24
CN113316836B (zh) 2024-04-09
CN113316836A (zh) 2021-08-27
WO2020188801A1 (ja) 2020-09-24
JP7166431B2 (ja) 2022-11-07
US20220005685A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
TWI819348B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
TWI756612B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
US11417518B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI795720B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
TWI730638B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
TWI817226B (zh) 基板處理方法、半導體裝置的製造方法、預塗方法、基板處理裝置、及為了基板處理的電腦程式
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US20240030026A1 (en) Processing method, method of manufacturing semiconductor device, processing apparatus, and recording medium
TW202136563A (zh) 半導體裝置之製造方法、基板處理裝置及程式