TWI730600B - 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置 - Google Patents

資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置 Download PDF

Info

Publication number
TWI730600B
TWI730600B TW109102096A TW109102096A TWI730600B TW I730600 B TWI730600 B TW I730600B TW 109102096 A TW109102096 A TW 109102096A TW 109102096 A TW109102096 A TW 109102096A TW I730600 B TWI730600 B TW I730600B
Authority
TW
Taiwan
Prior art keywords
data
compressed
physical erasing
memory
unit
Prior art date
Application number
TW109102096A
Other languages
English (en)
Other versions
TW202129639A (zh
Inventor
蕭博文
陳紀廷
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW109102096A priority Critical patent/TWI730600B/zh
Priority to US16/795,601 priority patent/US20210223981A1/en
Application granted granted Critical
Publication of TWI730600B publication Critical patent/TWI730600B/zh
Publication of TW202129639A publication Critical patent/TW202129639A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置。所述方法包括：接收一資料；判斷此資料是否可以被壓縮；當此資料可以被壓縮時，將此資料寫入至第一類實體抹除單元；以及當此資料無法被壓縮時，將此資料寫入至第二類實體抹除單元。

Description

資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
本發明是有關於一種資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組（例如，快閃記憶體）具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，可複寫式非揮發性記憶體模組會包括多個實體抹除單元。在將資料寫入至可複寫式非揮發性記憶體模組時，通常可以根據資料的特性而將資料寫入(或儲存至)對應的實體抹除單元中，此過程又可以稱為「資料分流(data diversion)」。然而，如何有效地判斷資料的特性以執行資料分流，進而提升資料分流的效率與準確率，是本領域技術人員所欲解決的問題之一。
本發明提供一種資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置，可以提升資料分流的效率與準確率。
本發明提出一種資料寫入方法，用於一可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個實體抹除單元，所述資料寫入方法包括：接收一資料；判斷所述資料是否可以被壓縮；當所述資料可以被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元；以及當所述資料無法被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第二類實體抹除單元。
在本發明的一實施例中，判斷所述資料是否可以被壓縮的步驟包括：壓縮所述資料以獲得一壓縮後資料；根據所述資料以及所述壓縮後資料獲得對應於所述資料的一壓縮率；以及根據所述壓縮率判斷所述資料是否可以被壓縮。
在本發明的一實施例中，根據所述壓縮率判斷所述資料是否可以被壓縮的步驟包括：判斷所述壓縮率是否大於一門檻值；當所述壓縮率大於所述門檻值時，判斷所述資料可以被壓縮；以及當所述壓縮率非大於所述門檻值時，判斷所述資料無法被壓縮。
在本發明的一實施例中，所述方法更包括：判斷所述資料的一長度是否大於一門檻值；當所述資料的所述長度大於所述門檻值且所述資料無法被壓縮時，將所述資料寫入至所述第二類實體抹除單元；以及當所述資料的所述長度非大於所述門檻值且所述資料可以被壓縮時，將所述資料寫入至所述第一類實體抹除單元。
在本發明的一實施例中，所述方法更包括：判斷所述資料的一邏輯位址是否位於一特定區域；當所述資料的所述邏輯位址位於所述特定區域且所述資料可以被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元；當所述資料的所述邏輯位址非位於所述特定區域且所述資料可以被壓縮時，將所述資料寫入至所述第三類實體抹除單元；以及當所述資料的所述邏輯位址非位於所述特定區域且所述資料無法被壓縮時，將所述資料寫入至所述第二類實體抹除單元。
在本發明的一實施例中，判斷所述資料是否可以被壓縮的步驟之前，所述方法更包括：僅當所述資料的邏輯位址非位於一特定區域且所述資料的一長度大於一門檻值時，執行判斷所述資料是否可以被壓縮的步驟。
在本發明的一實施例中，所述方法更包括：當所述資料的邏輯位址位於所述特定區域或所述資料的所述長度非大於所述門檻值時，執行將所述資料寫入至所述多個實體抹除單元中的所述第一類實體抹除單元的步驟。
本發明提出一種記憶體控制電路單元，用於一可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組包括多個實體抹除單元，所述記憶體控制電路單元包括：主機介面、記憶體介面以及記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。記憶體管理電路耦接至所述主機介面以及所述記憶體介面，並用以執行下述運作：接收一資料；判斷所述資料是否可以被壓縮；當所述資料可以被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元；以及當所述資料無法被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第二類實體抹除單元。
在本發明的一實施例中，在判斷所述資料是否可以被壓縮的運作中，所述記憶體管理電路更用以執行下述運作：壓縮所述資料以獲得一壓縮後資料；根據所述資料以及所述壓縮後資料獲得對應於所述資料的一壓縮率；以及根據所述壓縮率判斷所述資料是否可以被壓縮。
在本發明的一實施例中，在根據所述壓縮率判斷所述資料是否可以被壓縮的運作中，所述記憶體管理電路更用以執行下述運作：判斷所述壓縮率是否大於一門檻值；當所述壓縮率大於所述門檻值時，判斷所述資料可以被壓縮；以及當所述壓縮率非大於所述門檻值時，判斷所述資料無法被壓縮。
在本發明的一實施例中，所述記憶體管理電路更用以執行下述運作：判斷所述資料的一長度是否大於一門檻值；當所述資料的所述長度大於所述門檻值且所述資料無法被壓縮時，將所述資料寫入至所述第二類實體抹除單元；以及當所述資料的所述長度非大於所述門檻值且所述資料可以被壓縮時，將所述資料寫入至所述第一類實體抹除單元。
在本發明的一實施例中，所述記憶體管理電路更用以執行下述運作：判斷所述資料的一邏輯位址是否位於一特定區域；當所述資料的所述邏輯位址位於所述特定區域且所述資料可以被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元；當所述資料的所述邏輯位址非位於所述特定區域且所述資料可以被壓縮時，將所述資料寫入至所述第三類實體抹除單元；以及當所述資料的所述邏輯位址非位於所述特定區域且所述資料無法被壓縮時，將所述資料寫入至所述第二類實體抹除單元。
在本發明的一實施例中，在判斷所述資料是否可以被壓縮的運作之前，僅當所述資料的邏輯位址非位於一特定區域且所述資料的一長度大於一門檻值時，所述記憶體管理電路更用以執行判斷所述資料是否可以被壓縮的運作。
在本發明的一實施例中，當所述資料的邏輯位址位於所述特定區域或所述資料的所述長度非大於所述門檻值時，所述記憶體管理電路更用以執行將所述資料寫入至所述多個實體抹除單元中的所述第一類實體抹除單元的運作。
本發明提出一種記憶體儲存裝置，包括：連接介面單元、可複寫式非揮發性記憶體模組與記憶體控制電路單元。連接介面單元用以耦接至一主機系統。可複寫式非揮發性記憶體模組具有多個實體抹除單元。記憶體控制電路單元，耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組，並用以執行下述運作：接收一資料；判斷所述資料是否可以被壓縮；當所述資料可以被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元；以及當所述資料無法被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第二類實體抹除單元。
在本發明的一實施例中，在判斷所述資料是否可以被壓縮的運作中，所述記憶體控制電路單元更用以執行下述運作：壓縮所述資料以獲得一壓縮後資料；根據所述資料以及所述壓縮後資料獲得對應於所述資料的一壓縮率；以及根據所述壓縮率判斷所述資料是否可以被壓縮。
在本發明的一實施例中，在根據所述壓縮率判斷所述資料是否可以被壓縮的運作中，所述記憶體控制電路單元更用以執行下述運作：判斷所述壓縮率是否大於一門檻值；當所述壓縮率大於所述門檻值時，判斷所述資料可以被壓縮；以及當所述壓縮率非大於所述門檻值時，判斷所述資料無法被壓縮。
在本發明的一實施例中，所述記憶體控制電路單元更用以執行下述運作：判斷所述資料的一長度是否大於一門檻值；當所述資料的所述長度大於所述門檻值且所述資料無法被壓縮時，將所述資料寫入至所述第二類實體抹除單元；以及當所述資料的所述長度非大於所述門檻值且所述資料可以被壓縮時，將所述資料寫入至所述第一類實體抹除單元。
在本發明的一實施例中，所述記憶體控制電路單元更用以執行下述運作：判斷所述資料的一邏輯位址是否位於一特定區域；當所述資料的所述邏輯位址位於所述特定區域且所述資料可以被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元；當所述資料的所述邏輯位址非位於所述特定區域且所述資料可以被壓縮時，將所述資料寫入至所述第三類實體抹除單元；以及當所述資料的所述邏輯位址非位於所述特定區域且所述資料無法被壓縮時，將所述資料寫入至所述第二類實體抹除單元。
在本發明的一實施例中，在判斷所述資料是否可以被壓縮的運作之前，僅當所述資料的邏輯位址非位於一特定區域且所述資料的一長度大於一門檻值時，執行判斷所述資料是否可以被壓縮的步驟。
在本發明的一實施例中，當所述資料的邏輯位址位於所述特定區域或所述資料的所述長度非大於所述門檻值時，所述記憶體控制電路單元更用以執行將所述資料寫入至所述多個實體抹除單元中的所述第一類實體抹除單元的運作。
基於上述，本發明的資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置可以根據資料是否可以被壓縮來執行資料分流，藉此提升資料分流的效率與準確率。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。在本範例實施例中，連接介面單元402是符合高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準，且相容於快速非揮發性記憶體(NVM express)介面標準。具體而言，快速非揮發性記憶體介面標準為一種主機系統與記憶體裝置之間通訊的協議，其定義了記憶體儲存裝置之控制器與主機系統之作業系統之間的暫存器介面、指令集與功能集，並藉由對記憶體儲存裝置的介面標準最佳化，來促進以PCIe介面為主的記憶體儲存裝置之資料存取速度與資料傳輸速率。然而，在另一範例實施例中，連接介面單元402亦可以是符合其他適合的標準。此外，連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
圖6與圖7是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。
必須瞭解的是，在此描述可複寫式非揮發性記憶體模組406之實體抹除單元的運作時，以“提取”、“分組”、“劃分”、“關聯”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖6，記憶體管理電路502會將實體抹除單元410(0)~410(N)邏輯地分組為資料區602、閒置區604、系統區606與取代區608。
邏輯上屬於資料區602與閒置區604的實體抹除單元是用以儲存來自於主機系統11的資料。具體來說，資料區602的實體抹除單元是被視為已儲存資料的實體抹除單元，而閒置區604的實體抹除單元是用以替換資料區602的實體抹除單元。也就是說，當從主機系統11接收到寫入指令與欲寫入之資料時，記憶體管理電路502會使用從閒置區604中提取實體抹除單元來寫入資料，以替換資料區602的實體抹除單元。在本實施例中，可複寫式非揮發性記憶體模組406可以包括多個類型的實體抹除單元。而實體抹除單元410(0)~410(N)中的每一個實體抹除單元可以是上述多種類型的其中之一。例如，以閒置區604為例，實體抹除單元410(S)~410(T)屬於第一類實體抹除單元T1，實體抹除單元410(T+1)~410(U)屬於第二類實體抹除單元且實體抹除單元410(U+1)~410(R-1)屬於第三類實體抹除單元。在本實施例中，第一類實體抹除單元例如是單階記憶胞(SLC)所組成的實體抹除單元。第二類實體抹除單元與第三類實體抹除單元例如是多階記憶胞(MLC)或複數階記憶胞(TLC)所組成的實體抹除單元。然而本發明並不用於限定上述的實體抹除單元的類型。在其他實施例中，第一類實體抹除單元、第二類實體抹除單元以及第三類實體抹除單元也可以指的是分別使用不同的程式化模式(例如，單頁程式化模式或多頁程式化模式)進行寫入的實體抹除單元。此外，本發明並不用於限定可複寫式非揮發性記憶體模組406中的實體抹除單元的類型的數量。
邏輯上屬於系統區606的實體抹除單元是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。
邏輯上屬於取代區608中的實體抹除單元是用於壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區608中仍存有正常之實體抹除單元並且資料區602的實體抹除單元損壞時，記憶體管理電路502會從取代區608中提取正常的實體抹除單元來更換損壞的實體抹除單元。
特別是，資料區602、閒置區604、系統區606與取代區608之實體抹除單元的數量會根據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置10的運作中，實體抹除單元關聯至資料區602、閒置區604、系統區606與取代區608的分組關係會動態地變動。例如，當閒置區604中的實體抹除單元損壞而被取代區608的實體抹除單元取代時，則原本取代區608的實體抹除單元會被關聯至閒置區604。
請參照圖7，記憶體管理電路502會配置邏輯位址LBA(0)~LBA(H)以映射資料區602的實體抹除單元，其中每一邏輯位址具有多個邏輯單元以映射對應之實體抹除單元的實體程式化單元。並且，當主機系統11欲寫入資料至邏輯位址或更新儲存於邏輯位址中的資料時，記憶體管理電路502會從閒置區604中提取一個實體抹除單元作為作動實體抹除單元來寫入資料，以輪替資料區602的實體抹除單元。並且，當此作為作動實體抹除單元的實體抹除單元被寫滿時，記憶體控制電路單元404(或記憶體管理電路502)會再從閒置區604中提取空的實體抹除單元作為作動實體抹除單元，以繼續寫入對應來自於主機系統11之寫入指令的更新資料。此外，當閒置區604中可用的實體抹除單元的數目小於預設值時，記憶體控制電路單元404(或記憶體管理電路502)會執行有效資料合併操作(亦稱為，垃圾蒐集(garbage collection)操作)來整理資料區602中的有效資料，以將資料區602中無儲存有效資料的實體抹除單元重新關聯至閒置區604。
為了識別每個邏輯位址的資料被儲存在哪個實體抹除單元，在本範例實施例中，記憶體管理電路502會記錄邏輯位址與實體抹除單元之間的映射。例如，在本範例實施例中，記憶體管理電路502會在可複寫式非揮發性記憶體模組406中儲存邏輯-實體映射表來記錄每一邏輯位址所映射的實體抹除單元。當欲存取資料時記憶體管理電路502會將邏輯-實體映射表載入至緩衝記憶體508來維護，並且依據邏輯-實體映射表來寫入或讀取資料。
值得一提的是，由於緩衝記憶體508的容量有限無法儲存記錄所有邏輯位址之映射關係的映射表，因此，在本範例實施例中，記憶體管理電路502會將邏輯位址LBA(0)~LBA(H)分組為多個邏輯區域LZ(0)~LZ(M)，並且為每一邏輯區域配置一個邏輯-實體映射表。特別是，當記憶體管理電路502欲更新某個邏輯位址的映射時，對應此邏輯位址所屬之邏輯區域的邏輯-實體映射表會被載入至緩衝記憶體508來被更新。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或其群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
請再次參照圖5，主機介面504是耦接至記憶體管理電路502並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於PCI Express標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、SATA標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
圖8是根據一範例實施例所繪示之資料分流的方法的流程圖。
請參照圖8，在步驟S801中，記憶體管理電路502可以接收來自主機系統11的一資料。之後，記憶體管理電路502可以根據資料的壓縮率、長度或邏輯位址來執行資料分流。
以壓縮率為例，在步驟S803中，記憶體管理電路502會判斷此資料是否可以被壓縮，而判斷資料是否可以被壓縮的方法請容後詳述。當資料可以被壓縮時，在步驟S805中，記憶體管理電路502會將此資料寫入至可複寫式非揮發性記憶體模組406中的第一類實體抹除單元中。當資料無法被壓縮時，在步驟S807中，記憶體管理電路502會將此資料寫入至可複寫式非揮發性記憶體模組406中的第二類實體抹除單元中。
在此需說明的是，無法被壓縮的資料例如是多媒體的串流資料(streaming data)，可以被壓縮的資料例如是非串流資料。然而，本發明並不用於限定無法被壓縮的資料以及可以被壓縮的資料的類型。此外，可複寫式非揮發性記憶體模組406中的實體抹除單元例如可以被分類為多種類別。第一類實體抹除單元例如是可複寫式非揮發性記憶體模組406中專門用以儲存可以被壓縮的資料的實體抹除單元。第二類實體抹除單元例如是可複寫式非揮發性記憶體模組406中專門用以儲存無法被壓縮的資料的實體抹除單元。然而，本發明並不用於限定第一類實體抹除單元與第二類實體抹除單元的所屬類別。在其他實施例中，第一類實體抹除單元與第二類實體抹除單元可以分別是用以儲存不同屬性的資料的實體抹除單元。
圖9是根據一範例實施例所繪示之判斷資料是否可以被壓縮的方法的流程圖。
請參照圖9，前述步驟S803的詳細流程可以如圖9所示。詳細來說，假設資料DATA_1為步驟S801中所接收的來自主機系統11的資料。記憶體管理電路502可以對資料DATA_1中的部份資料或全部資料進行壓縮以計算資料DATA_1的壓縮率。在圖9的範例中，假設記憶體管理電路502可以取樣資料DATA_1中的資料D1~D3。之後，在步驟S901中，記憶體管理電路502會壓縮資料D1~D3以獲得一壓縮後資料。在步驟S903中，記憶體管理電路502會根據前述資料D1~D3以及前述壓縮後資料獲得對應於資料D1~D3的壓縮率。例如，記憶體管理電路502會將資料D1~D3的大小的總和除以壓縮後資料的大小以獲得前述的壓縮率。之後，記憶體管理電路502會根據壓縮率判斷資料DATA_1是否可以被壓縮。
更詳細來說，在步驟S905中，記憶體管理電路502會判斷壓縮率是否大於一門檻值。本發明並不用於限定此門檻值的數值。當壓縮率大於門檻值時，在步驟S907中，記憶體管理電路502會判斷資料DATA_1可以被壓縮。當壓縮率非大於門檻值時，在步驟S909中，記憶體管理電路502會判斷資料DATA_1無法被壓縮。
請再次參照圖9，記憶體管理電路502也可以根據資料的長度來執行資料分流。詳細來說，在步驟S809中，記憶體管理電路502會判斷步驟S801所接收的資料的長度是否大於一門檻值。本發明並不用於限定此門檻值的數值。當資料的長度非大於前述門檻值時，在步驟S811中，記憶體管理電路502會將此資料寫入至可複寫式非揮發性記憶體模組406中的第一類實體抹除單元中。當資料的長度大於門檻值時，在步驟S813中，記憶體管理電路502會將此資料寫入至可複寫式非揮發性記憶體模組406中的第二類實體抹除單元中。
此外，記憶體管理電路502也可以根據資料的邏輯位址來執行資料分流。詳細來說，在步驟S815中，記憶體管理電路502會判斷步驟S801所接收的資料的邏輯位址是否位於特定區域(例如，位於某一邏輯位址範圍內)。本發明並不用於限定此特定區域的邏輯位址範圍。當資料的邏輯位址位於特定區域時，在步驟S817中，記憶體管理電路502會將此資料寫入至可複寫式非揮發性記憶體模組406中的第一類實體抹除單元中。當資料的邏輯位址非位於特定區域時，在步驟S819中，記憶體管理電路502會將此資料寫入至可複寫式非揮發性記憶體模組406中的第二類實體抹除單元中。
需注意的是，在圖8的範例中，記憶體管理電路502是根據資料的壓縮率、長度或邏輯位址來執行資料分流。也就是說，圖8中的三種資料分流方法是彼此相互獨立。然而在其他實施例中，也可以將圖8的三種資料分流方法進行整合。例如，圖10是根據一範例實施例所繪示之整合的資料分流方法的流程圖。
請參照圖10，在步驟S1001中，記憶體管理電路502從主機系統11接收一資料。在步驟S1003：判斷此資料的邏輯位址是否位於前述的特定區域。當資料的邏輯位址位於特定區域內時，在步驟S1005中，記憶體管理電路502會將此資料寫入至第一類實體抹除單元。然而，當資料的邏輯位址非位於特定區域內時，在步驟S1007中，記憶體管理電路502會判斷此資料的長度是否大於門檻值。當資料的長度非大於門檻值時，記憶體管理電路502會執行步驟S1005以將資料寫入至第一類實體抹除單元。當資料的長度大於門檻值時，在步驟S1009中，記憶體管理電路502會判斷此資料是否可以被壓縮。當資料可以被壓縮時，記憶體管理電路502會執行步驟S1005以將資料寫入至第一類實體抹除單元。當資料無法被壓縮時，在步驟S1011中，記憶體管理電路502會將資料寫入至第二類實體抹除單元。需注意的是，在其他實施例中，僅當資料的長度非大於所述門檻值且資料可以被壓縮時，記憶體管理電路502才會將資料寫入至第一類實體抹除單元。
也就是說，在圖10的流程中，僅當資料的邏輯位址非位於特定區域且資料的長度大於門檻值時，記憶體管理電路502才會執行步驟S1009以判斷資料是否可以被壓縮。此外，當資料的邏輯位址位於特定區域或資料的長度非大於門檻值時，記憶體管理電路502會執行步驟S1005以將資料寫入至第一類實體抹除單元。
特別是，雖然在圖10的流程中是先判斷資料的邏輯位址是否位於特定區域再判斷資料的長度是否大於門檻值。然而在其他實施例中，記憶體管理電路502也可以先判斷資料的長度是否大於門檻值再判斷資料的邏輯位址是否位於特定區域。舉例來說，在接收到來自主機系統11的資料時，記憶體管理電路502會先判斷此資料的長度是否大於門檻值。當資料的長度非大於門檻值時，記憶體管理電路502會將資料寫入至第一類實體抹除單元。當資料的長度大於門檻值時， 記憶體管理電路502會判斷此資料的邏輯位址是否位於前述的特定區域。當資料的邏輯位址位於特定區域內時，記憶體管理電路502會將此資料寫入至第一類實體抹除單元。然而，當資料的邏輯位址非位於特定區域內時，記憶體管理電路502才會判斷資料是否可以被壓縮。當資料可以被壓縮時，記憶體管理電路502會將資料寫入至第一類實體抹除單元。當資料無法被壓縮時，記憶體管理電路502會將資料寫入至第二類實體抹除單元。
圖11是根據另一範例實施例所繪示之整合的資料分流方法的流程圖。
請參照圖11，在步驟S1101接收一資料。在步驟S1103中，記憶體管理電路502判斷此資料的邏輯位址是否位於特定區域。當此資料的邏輯位址位於特定區域時，在步驟S1105中，記憶體管理電路502會將此資料寫入至第一類實體抹除單元。
然而，在前述的步驟S1103中，當資料的邏輯位址不位於特定區域時，在步驟S1107中，記憶體管理電路502會判斷此資料是否可以被壓縮。若此資料無法被壓縮時，則在步驟S1109中，記憶體管理電路502將此資料寫入至第二類實體抹除單元。若此資料可以被壓縮，在步驟S1113中，記憶體管理電路502會將此資料寫入至第三類實體抹除單元。
綜上所述，本發明的資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置可以根據資料是否可以被壓縮來執行資料分流，藉此提升資料分流的效率與準確率。
30、10:記憶體儲存裝置 31、11:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 402:連接介面單元 404:記憶體控制電路單元 406:可複寫式非揮發性記憶體模組 502:記憶體管理電路 504:主機介面 506:記憶體介面 508:錯誤檢查與校正電路 510:緩衝記憶體 512:電源管理電路 602:資料區 604:閒置區 606:系統區 608:取代區 LBA(0)~LBA(H):邏輯位址 LZ(0)~LZ(M):邏輯區域 DATA_1、D1~D3:資料 S801:接收一資料的步驟 S803:判斷此資料是否可以被壓縮的步驟 S805:將此資料寫入至第一類實體抹除單元的步驟 S807:將此資料寫入至第二類實體抹除單元的步驟 S809:判斷此資料的長度是否大於門檻值的步驟 S811:將此資料寫入至第一類實體抹除單元的步驟 S813:將此資料寫入至第二類實體抹除單元的步驟 S815:判斷此資料的邏輯位址是否位於特定區域的步驟 S817:將此資料寫入至第一類實體抹除單元的步驟 S819:將此資料寫入至第二類實體抹除單元的步驟 S901:壓縮資料以獲得壓縮後資料的步驟 S903:根據前述資料以及前述壓縮後資料獲得對應於前述資料的壓縮率的步驟 S905:判斷壓縮率是否大於門檻值的步驟 S907:判斷前述資料可以被壓縮的步驟 S909:判斷前述資料無法被壓縮的步驟 S1001:接收一資料的步驟 S1003:判斷此資料的邏輯位址是否位於特定區域的步驟 S1005:將此資料寫入至第一類實體抹除單元的步驟 S1007:判斷此資料的長度是否大於門檻值的步驟 S1009:判斷此資料是否可以被壓縮的步驟 S1011:將此資料寫入至第二類實體抹除單元的步驟 S1101:接收一資料的步驟 S1103:判斷此資料的邏輯位址是否位於特定區域的步驟 S1105:將此資料寫入至第一類實體抹除單元的步驟 S1107:判斷此資料是否可以被壓縮的步驟 S1109:將此資料寫入至第二類實體抹除單元的步驟 S1111:將此資料寫入至第三類實體抹除單元的步驟
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6與圖7是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。 圖8是根據一範例實施例所繪示之資料分流的方法的流程圖。 圖9是根據一範例實施例所繪示之判斷資料是否可以被壓縮的方法的流程圖。 圖10是根據一範例實施例所繪示之整合的資料分流方法的流程圖。 圖11是根據另一範例實施例所繪示之整合的資料分流方法的流程圖。
S801:接收一資料的步驟
S803:判斷此資料是否可以被壓縮的步驟
S805:將此資料寫入至第一類實體抹除單元的步驟
S807:將此資料寫入至第二類實體抹除單元的步驟
S809:判斷此資料的長度是否大於門檻值的步驟
S811:將此資料寫入至第一類實體抹除單元的步驟
S813:當此資料寫入至第二類實體抹除單元的步驟
S815:判斷此資料的邏輯位址是否位於特定區域的步驟
S817:將此資料寫入至第一類實體抹除單元的步驟
S819:將此資料寫入至第二類實體抹除單元的步驟

Claims (12)

  1. 一種資料寫入方法，用於一可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個實體抹除單元，所述資料寫入方法包括：接收一資料；判斷所述資料是否可以被壓縮；當所述資料可以被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元；當所述資料無法被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第二類實體抹除單元；判斷所述資料的一邏輯位址是否位於一特定區域；當所述資料的所述邏輯位址位於所述特定區域且所述資料可以被壓縮時，將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元；當所述資料的所述邏輯位址非位於所述特定區域且所述資料可以被壓縮時，將所述資料寫入至所述第三類實體抹除單元；以及當所述資料的所述邏輯位址非位於所述特定區域且所述資料無法被壓縮時，將所述資料寫入至所述第二類實體抹除單元，其中判斷所述資料是否可以被壓縮的步驟包括：壓縮所述資料以獲得一壓縮後資料；根據所述資料以及所述壓縮後資料獲得對應於所述資料的一壓縮率；以及根據所述壓縮率判斷所述資料 是否可以被壓縮，其中根據所述壓縮率判斷所述資料是否可以被壓縮的步驟包括：判斷所述壓縮率是否大於一門檻值；當所述壓縮率大於所述門檻值時，判斷所述資料可以被壓縮；以及當所述壓縮率非大於所述門檻值時，判斷所述資料無法被壓縮。
  2. 如申請專利範圍第1項所述的資料寫入方法，更包括：判斷所述資料的一長度是否大於一門檻值；當所述資料的所述長度大於所述門檻值且所述資料無法被壓縮時，將所述資料寫入至所述第二類實體抹除單元；以及當所述資料的所述長度非大於所述門檻值且所述資料可以被壓縮時，將所述資料寫入至所述第一類實體抹除單元。
  3. 如申請專利範圍第1項所述的資料寫入方法，其中判斷所述資料是否可以被壓縮的步驟之前，所述方法更包括：僅當所述資料的邏輯位址非位於一特定區域且所述資料的一長度大於一門檻值時，執行判斷所述資料是否可以被壓縮的步驟。
  4. 如申請專利範圍第3項所述的資料寫入方法，更包括：當所述資料的邏輯位址位於所述特定區域或所述資料的所述長度非大於所述門檻值時，執行將所述資料寫入至所述多個實體抹除單元中的所述第一類實體抹除單元的步驟。
  5. 一種記憶體控制電路單元，用於一可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組包括多個實體抹除單元，所述記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至所述可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至所述主機介面以及所述記憶體介面，其中所述記憶體管理電路用以接收一資料，其中所述記憶體管理電路更用以判斷所述資料是否可以被壓縮，當所述資料可以被壓縮時，所述記憶體管理電路更用以將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元，當所述資料無法被壓縮時，所述記憶體管理電路更用以將所述資料寫入至所述多個實體抹除單元中的一第二類實體抹除單元，其中所述記憶體管理電路更用以判斷所述資料的一邏輯位址是否位於一特定區域，當所述資料的所述邏輯位址位於所述特定區域且所述資料可以被壓縮時，所述記憶體管理電路更用以將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元，當所述資料的所述邏輯位址非位於所述特定區域且所述資料可以被壓縮時，所述記憶體管理電路更用以將所述資料寫入至所述第三類實體抹除單元， 當所述資料的所述邏輯位址非位於所述特定區域且所述資料無法被壓縮時，所述記憶體管理電路更用以將所述資料寫入至所述第二類實體抹除單元，其中在判斷所述資料是否可以被壓縮的運作中，所述記憶體管理電路更用以壓縮所述資料以獲得一壓縮後資料，所述記憶體管理電路更用以根據所述資料以及所述壓縮後資料獲得對應於所述資料的一壓縮率，所述記憶體管理電路更用以根據所述壓縮率判斷所述資料是否可以被壓縮，其中在根據所述壓縮率判斷所述資料是否可以被壓縮的運作中，所述記憶體管理電路更用以判斷所述壓縮率是否大於一門檻值，當所述壓縮率大於所述門檻值時，所述記憶體管理電路更用以判斷所述資料可以被壓縮，當所述壓縮率非大於所述門檻值時，所述記憶體管理電路更用以判斷所述資料無法被壓縮。
  6. 如申請專利範圍第5項所述的記憶體控制電路單元，其中所述記憶體管理電路更用以判斷所述資料的一長度是否大於一門檻值，當所述資料的所述長度大於所述門檻值且所述資料無法被壓縮時，所述記憶體管理電路更用以將所述資料寫入至所述第二類實體抹除單元，當所述資料的所述長度非大於所述門檻值且所述資料可以被壓縮時，所述記憶體管理電路更用以將所述資料寫入至所述第一 類實體抹除單元。
  7. 如申請專利範圍第5項所述的記憶體控制電路單元，其中在判斷所述資料是否可以被壓縮的運作之前，僅當所述資料的邏輯位址非位於一特定區域且所述資料的一長度大於一門檻值時，所述記憶體管理電路更用以執行判斷所述資料是否可以被壓縮的運作。
  8. 如申請專利範圍第7項所述的記憶體控制電路單元，其中當所述資料的邏輯位址位於所述特定區域或所述資料的所述長度非大於所述門檻值時，所述記憶體管理電路更用以執行將所述資料寫入至所述多個實體抹除單元中的所述第一類實體抹除單元的運作。
  9. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有多個實體抹除單元；以及一記憶體控制電路單元，耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組，其中所述記憶體控制電路單元用以接收一資料，其中所述記憶體控制電路單元更用以判斷所述資料是否可以被壓縮，當所述資料可以被壓縮時，所述記憶體控制電路單元更用以 將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元，當所述資料無法被壓縮時，所述記憶體控制電路單元更用以將所述資料寫入至所述多個實體抹除單元中的一第二類實體抹除單元，所述記憶體控制電路單元更用以判斷所述資料的一邏輯位址是否位於一特定區域，當所述資料的所述邏輯位址位於所述特定區域且所述資料可以被壓縮時，所述記憶體控制電路單元更用以將所述資料寫入至所述多個實體抹除單元中的一第一類實體抹除單元，當所述資料的所述邏輯位址非位於所述特定區域且所述資料可以被壓縮時，所述記憶體控制電路單元更用以將所述資料寫入至所述第三類實體抹除單元，當所述資料的所述邏輯位址非位於所述特定區域且所述資料無法被壓縮時，所述記憶體控制電路單元更用以將所述資料寫入至所述第二類實體抹除單元，其中在判斷所述資料是否可以被壓縮的運作中，所述記憶體控制電路單元更用以壓縮所述資料以獲得一壓縮後資料，所述記憶體控制電路單元更用以根據所述資料以及所述壓縮後資料獲得對應於所述資料的一壓縮率，所述記憶體控制電路單元更用以根據所述壓縮率判斷所述資料是否可以被壓縮，其中在根據所述壓縮率判斷所述資料是否可以被壓縮的運作 中，所述記憶體控制電路單元更用以判斷所述壓縮率是否大於一門檻值，當所述壓縮率大於所述門檻值時，所述記憶體控制電路單元更用以判斷所述資料可以被壓縮，當所述壓縮率非大於所述門檻值時，所述記憶體控制電路單元更用以判斷所述資料無法被壓縮。
  10. 如申請專利範圍第9項所述的記憶體儲存裝置，其中所述記憶體控制電路單元更用以判斷所述資料的一長度是否大於一門檻值，當所述資料的所述長度大於所述門檻值且所述資料無法被壓縮時，所述記憶體控制電路單元更用以將所述資料寫入至所述第二類實體抹除單元，當所述資料的所述長度非大於所述門檻值且所述資料可以被壓縮時，所述記憶體控制電路單元更用以將所述資料寫入至所述第一類實體抹除單元。
  11. 如申請專利範圍第9項所述的記憶體儲存裝置，其中在判斷所述資料是否可以被壓縮的運作之前，僅當所述資料的邏輯位址非位於一特定區域且所述資料的一長度大於一門檻值時，所述記憶體控制電路單元更用以執行判斷所述資料是否可以被壓縮的運作。
  12. 如申請專利範圍第11項所述的記憶體儲存裝置，其中當所述資料的邏輯位址位於所述特定區域或所述資料的所述長度非大於所述門檻值時，所述記憶體控制電路單元更用以執行 將所述資料寫入至所述多個實體抹除單元中的所述第一類實體抹除單元的運作。
TW109102096A 2020-01-21 2020-01-21 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置 TWI730600B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109102096A TWI730600B (zh) 2020-01-21 2020-01-21 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
US16/795,601 US20210223981A1 (en) 2020-01-21 2020-02-20 Data writing method, memory controlling circuit unit and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109102096A TWI730600B (zh) 2020-01-21 2020-01-21 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TWI730600B true TWI730600B (zh) 2021-06-11
TW202129639A TW202129639A (zh) 2021-08-01

Family

ID=76857665

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109102096A TWI730600B (zh) 2020-01-21 2020-01-21 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US20210223981A1 (zh)
TW (1) TWI730600B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11422963B2 (en) * 2020-10-15 2022-08-23 Dell Products L.P. System and method to handle uncompressible data with a compression accelerator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6170047B1 (en) * 1994-11-16 2001-01-02 Interactive Silicon, Inc. System and method for managing system memory and/or non-volatile memory using a memory controller with integrated compression and decompression capabilities
TW201337562A (zh) * 2011-12-19 2013-09-16 Sandisk Technologies Inc 用於執行變數快閃耗損平均之系統與方法
CN103858116A (zh) * 2011-08-09 2014-06-11 Lsi公司 I/o设备及计算主机互操作
TW201533742A (zh) * 2014-02-21 2015-09-01 Phison Electronics Corp 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
US20190103164A1 (en) * 2017-09-30 2019-04-04 Micron Technology, Inc. Preemptive idle time read scans

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2940598B1 (en) * 2013-08-19 2019-12-04 Huawei Technologies Co., Ltd. Data object processing method and device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6170047B1 (en) * 1994-11-16 2001-01-02 Interactive Silicon, Inc. System and method for managing system memory and/or non-volatile memory using a memory controller with integrated compression and decompression capabilities
CN103858116A (zh) * 2011-08-09 2014-06-11 Lsi公司 I/o设备及计算主机互操作
TW201337562A (zh) * 2011-12-19 2013-09-16 Sandisk Technologies Inc 用於執行變數快閃耗損平均之系統與方法
TW201533742A (zh) * 2014-02-21 2015-09-01 Phison Electronics Corp 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
US20190103164A1 (en) * 2017-09-30 2019-04-04 Micron Technology, Inc. Preemptive idle time read scans

Also Published As

Publication number Publication date
US20210223981A1 (en) 2021-07-22
TW202129639A (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
CN109491588B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI688953B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI656531B (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
TWI705331B (zh) 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
CN111258505B (zh) 快闪存储器的数据合并方法、控制电路单元与存储装置
TWI664528B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI730600B (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
TWI711048B (zh) 快閃記憶體之資料整理方法、控制電路單元與儲存裝置
TW202344970A (zh) 基於資料優先級的風險評估方法、記憶體儲存裝置及記憶體控制電路單元
CN112463018B (zh) 指令传送方法、存储器控制电路单元及存储器存储装置
TWI727203B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN113220213B (zh) 数据写入方法、存储器控制电路单元以及存储器存储装置
CN109308930B (zh) 数据写入方法、存储器控制电路单元及存储器存储装置
TWI831366B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
TWI724427B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
CN114115739B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN111240602B (zh) 闪存的数据整理方法、控制电路单元与存储装置
TWI718492B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI728448B (zh) 指令傳送方法、記憶體控制電路單元及記憶體儲存裝置
TWI777519B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112181859B (zh) 有效数据合并方法、存储器控制电路单元与存储装置
CN112015327B (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN110908591B (zh) 存储器管理方法、存储器储存装置及存储器控制电路单元