TWI726500B - 封裝結構的製造方法 - Google Patents

Abstract

本發明的封裝結構的製造方法包括下列步驟：提供堆疊基板，其包括承載基板、橋接晶粒及封裝層。橋接晶粒連接承載基板，且包括位在橋接晶粒的頂面的多個晶粒銲墊，封裝層連接承載基板的頂面及橋接晶粒的頂面。定位檢測多個晶粒銲墊形成的位置圖案，並依據位置圖案於封裝層的頂面定義一對一對應多個晶粒銲墊的多個穿孔位置。對多個穿孔位置執行穿孔作業，以形成多個穿孔。檢驗多個穿孔。

Description

封裝結構的製造方法

本發明與半導體封裝方法有關，特別是指封裝結構的製造方法。

如圖7所示，封裝結構90包括多個工作晶粒(die)91及堆疊基板93，多個工作晶粒91電性連接堆疊基板93。其中，相鄰的兩工作晶粒91之間是透過嵌入式多晶片互連橋接(Embedded multi-die interconnect bridge,EMIB)技術連接，以達到高密度電性連接工作晶粒91，簡言之，EMIB技術是透過堆疊基板93內的橋接晶粒933(圖中虛線)連接相鄰的工作晶粒91。

如圖8所示，堆疊基板93包括承載基板931、及設在承載基板931上橋接晶粒(bridge die)933，隨後，對承載基板931與多個橋接晶粒933進行封裝而形成封裝層935，並在封裝層935形成多個連接路徑937，連接路徑937用以電性連接橋接晶粒933、相鄰的工作晶粒91或承載基板931，以使相鄰的工作晶粒91能透過橋接晶粒933進行通訊。

EMIB技術採用的橋接晶粒933的其中一邊長的尺寸是微米或更小，且橋接晶粒933的銲墊9331尺寸更是微小，因此，些微的偏移就會造成穿孔偏移，而影響產品的信賴性與良率。

如圖9所示，圖中的虛線矩形框表示橋接晶粒933的標準位置，實線矩形框是橋接晶粒933的實際安裝位置，顯示，橋接晶粒933已偏離標準位置， 換言之橋接晶粒933的銲墊9331的位置也會略偏離標準位置。因此，形成連接路徑937若是按照標準位置中銲墊位置進行鑽孔，將使得連接路徑937不一定能正確連通橋接晶粒的銲墊，最終造成工作晶粒91與橋接晶粒933沒有確實電性連接。沒有確實連接並不表示沒有電性連接，這個情況的電性連接可能讓通訊中線路阻抗過大而影響通訊品質。

目前，對於影響通訊品質的封裝結構會被視為不良品而無法修補，以至於採用EMIB技術的封裝結構的良率較低。

有鑑於上述缺失，本發明的封裝結構的製造方法是檢查橋接晶粒實際安裝的狀態後，進行透視封裝後的銲墊位置，並依據橋接晶粒的銲墊位置進行鑽孔，以避免穿孔偏移或沒有接觸橋接晶粒的銲墊，進而提高製程良率。

本發明的封裝結構的製造方法包括下列步驟：提供堆疊基板，其包括承載基板、橋接晶粒及封裝層。橋接晶粒連接承載基板，且包括位在橋接晶粒的頂面的多個晶粒銲墊，封裝層連接承載基板的頂面及橋接晶粒的頂面。定位檢測多個晶粒銲墊形成的位置圖案，並依據位置圖案於封裝層的頂面定義一對一對應多個晶粒銲墊的多個穿孔位置。對多個穿孔位置執行穿孔作業，以形成多個穿孔。檢驗多個穿孔。

如此，本發明的封裝結構的製造方法是透過檢測步驟建構晶粒銲墊相對於封裝層的實際位置，並透過穿孔作業進行鑽孔，最終透過檢驗穿孔即可有效地確認晶粒銲墊已確實裸露於穿孔內。

有關本發明所提供之封裝結構的製造方法的步驟、構造、特點、組裝或使用方式，將於後續的實施方式詳細說明中予以描述。然而，在本發明領域中具有通常知識者應能瞭解，該等詳細說明以及實施本發明所列舉的特定實施例，僅係用於說明本發明，並非用以限制本創作之專利申請範圍。

10:程序

11-19、191-197:步驟

31:承載基板

311:基板銲墊

33:橋接晶粒

331:晶粒銲墊

35:封裝層

351:穿孔位置

353:頂表面

37、39:穿孔

90:封裝結構

91:工作晶粒

93:堆疊基板

931:承載基板

933:橋接晶粒

935:封裝層

937:連接路徑

9331:銲墊

圖1是本發明的封裝結構的製造方法的步驟流程圖。

圖2是圖1中步驟11對應的封裝結構的剖視的示意圖。

圖3是圖1中步驟13及15對應的封裝結構的剖視的示意圖。

圖4是圖1中步驟17對應的封裝結構的剖視的示意圖。

圖5是圖1中步驟19的詳細步驟流程圖。

圖6是圖5中步驟197對應封裝結構的剖視的示意圖。

圖7是習知封裝結構的示意圖。

圖8是圖7中沿著8-8剖線的剖視圖。

圖9是圖7中橋接晶粒偏離標準位置的示意圖。

以下，茲配合各圖式列舉對應之較佳實施例來對本發明的封裝結構的製造方法的步驟、組成構件及達成功效來作說明。然各圖式中封裝結構的製造方法的步驟、構件、尺寸及外觀僅用來說明本發明的技術特徵，而非對本發明構成限制。

如圖1所示，本發明的封裝結構的製造方法的程序10包括五個步驟，其他實施例中程序的步驟數量可以較少或更多。程序10包括步驟11至步驟19，步驟11是提供固定有橋接晶粒的承載基板，步驟13是形成封裝層(或稱中介層)，步驟15是定位檢測堆疊基板的銲墊位置，步驟17是對封裝層的多個穿孔位置執行穿孔作業，以形成多個穿孔，步驟19是檢驗穿孔。

如圖2圖所示，步驟11中承載基板31包括多個基板銲墊311，橋接晶粒33包括多個晶粒銲墊331，基板銲墊311是位在承載基板31的頂面，晶粒銲墊331是位在橋接晶粒33的頂面。其中，承載基板31可以是單層或多層的結構。

如圖3所示，步驟13中封裝層35的材料較佳是選用ABF(ajinomoto build-up film)樹脂或高分子材料，封裝層35連接承載基板31及橋接晶粒33的頂面。步驟13中橋接晶粒33已被封裝。

步驟15的定位檢測是透過穿透式檢測方式，以從封裝層35找出晶粒銲墊331以形成位置圖案，並依據位置圖案在封裝層35的頂表面353定義一對一對應晶粒銲墊331的多個穿孔位置351。本實施例中，透過定位檢測方式還可定義對應基板銲墊311的穿孔位置351。穿透式檢測方式包括電磁輻射(例如X-ray)檢查或紅外線檢查。圖中穿孔位置351僅用於說明，實際上封裝層35的表面沒有繪示。

如圖4所示，步驟17的穿孔作業較佳是透過雷射鑽孔方式，來形成對應的穿孔(through vias)37。

步驟19的檢驗穿孔作業後的結果(品質)，是為了確認銲墊是否確實裸露在穿孔內，以確保後續工作晶粒之間能透過橋接晶粒進行通訊。檢驗的 步驟可以人眼透過儀器觀察，或者為了自動化，檢驗步驟透過自動光學檢查(Automated Optical Inspection,AOI)。

如圖5所示，步驟19的檢驗包括四個步驟191-197，步驟191是檢查晶粒銲墊裸露在穿孔內的裸露程度，步驟193是判斷裸露程度是否滿足導通條件，若是執行步驟195，其是檢查完成。若不是，表示在裸露程度低於導通條件(例如100%)時，於低於導通條件的穿孔處執行另一次穿孔作業(步驟197)，如圖6所示，穿孔作業形成的穿孔37與另一次穿孔作業形成的穿孔39是相通的，並接著執行步驟191。步驟197與步驟17的鑽孔作業是相同的程序。

導通條件是指晶粒銲墊位在穿孔內的比例，本實施例是以100%為例，表示晶粒銲墊是完全裸露在穿孔內。如此，後續穿孔內形成的導電路徑就能完全與晶粒銲墊形成電性連接，以建立良好的通訊路徑。其他實施例中，導通條件也可以低於100%。

最後，再次強調，本發明於前揭實施例中所揭露的步驟及構成元件，僅為舉例說明，並非用來限制本案之範圍，其他等效元件的替代或變化，及步驟的替換或增減，亦應為本發明之申請專利範圍所涵蓋。

10:程序

11-19:步驟

Claims (4)

1. 一種封裝結構的製造方法，包括：提供一堆疊基板，包括一承載基板、一橋接晶粒及一封裝層，該橋接晶粒連接該承載基板，且包括位在該橋接晶粒的一頂面的多個晶粒銲墊，該封裝層連接該承載基板的一頂面及該橋接晶粒的頂面；定位檢測該多個晶粒銲墊形成的一位置圖案，並依據該位置圖案於該封裝層的頂表面定義一對一對應該多個晶粒銲墊的多個穿孔位置；對該多個穿孔位置執行一穿孔作業，以形成多個穿孔；及檢驗該多個穿孔，其中，該檢驗包括檢查該多個晶粒銲墊裸露在該多個穿孔內的一裸露程度，在該裸露程度低於一導通條件時，於低於該導通條件的該穿孔處執行另一次穿孔作業，該穿孔作業與該另一次穿孔作業產生的穿孔是相通的。
2. 如申請專利範圍第1項所述的封裝結構的製造方法，其中，該定位檢測包括透過電磁輻射或紅外線檢查。
3. 如申請專利範圍第1項所述的封裝結構的製造方法，其中，該穿孔作業包括雷射鑽孔。
4. 如申請專利範圍第1項所述的封裝結構的製造方法，其中，該條件是該多個晶粒銲墊完全裸露於該多個穿孔內。

Images