JP4140366B2 - 層間接続ビアホールの検査方法及び多層回路配線板 - Google Patents
層間接続ビアホールの検査方法及び多層回路配線板 Download PDFInfo
- Publication number
- JP4140366B2 JP4140366B2 JP2002353432A JP2002353432A JP4140366B2 JP 4140366 B2 JP4140366 B2 JP 4140366B2 JP 2002353432 A JP2002353432 A JP 2002353432A JP 2002353432 A JP2002353432 A JP 2002353432A JP 4140366 B2 JP4140366 B2 JP 4140366B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- interlayer connection
- bonding strength
- inspected
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を搭載する層間接続ビアホールの接続信頼性を検査する方法及び多層回路配線板に関する。
【０００２】
【従来の技術】
半導体大規模集積回路（LSI）等の半導体素子には、近年、動作速度がクロック周波数で1GHzに達するものが出現している。この様な高速半導体素子では、トランジスターの集積度が高く、その結果入出力端子数が1000を越えることもある。
【０００３】
このような多端子数の半導体素子をプリント配線基板に実装するために、半導体素子とプリント基板の間にはインターポーザと呼ばれる多層回路配線板が配置され、両者の電気的接合の橋渡しを担っている。インターポーザは、高密集した半導体素子の端子との接合に対応するため、プリント配線基板よりも非常に薄い層構造と、微細なライン・アンド・スペースを有する配線パターンを持つ。現在広く実用化されているインターポーザとしては、例えばBGA（Ball Grid Array）やCSP（Chip Size Package）等が挙げられる。
【０００４】
最近では、さらなる高密度実装への対応、また、高動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどに配線パターンを形成したものを積層してインターポーザ全体の厚さを薄くするとともに、層間接続長を短くすることにより高周波数に対応させたものも開発されてきている。
【０００５】
インターポーザにおける多層配線パターンの層間の電気的接続は、ビアホールと呼ばれる微小な柱状の導体によってなされる。ビアホールも配線パターンと同様、高動作周波数化への対応のため、ビアホール直径は微小化、アスペクト比（ビアホール直径と長さの比）は上昇（1〜1以上へ）する傾向にある。
【０００６】
半導体素子を搭載したインターポーザからなる半導体パッケージは、その製造プロセス中のハンダリフロー工程や、デバイス内に実装後の動作時において高温状態に置かれることが多い。そのため、熱応力負荷に対する高い信頼性が要求される。特に、ビアホール接続の信頼性が重要である。
【０００７】
これまで、インターポーザの熱負荷に対する信頼性試験としては、熱サイクル試験が広く実施されてきている。この試験は、予め高温と低温での試験温度を設定しておき、一定時間間隔で試験片を高温と低温状態に交互に晒すものである。
【０００８】
しかしながら、広く行われている気槽型の熱サイクル試験の場合、試験開始から熱疲労破壊が発生するまでに要する時間が非常に長く、試験が終了するまで一ヶ月以上かかる場合も少なくなく、製造した製品の良否を直ちに検査することは困難であった。
【０００９】
一方、熱サイクル試験とは異なるが、BGAなどにおいて表面電極に接合したハンダボールや、表面電極自体の接合強度の良否を検査する方法として、プル試験が広く行われてきている（例えば、特許文献１参照）。これは、種々の方法で、ハンダボールや表面電極とプル試験用のプローブピンの先端を固定した後、ハンダボールや表面電極がはく離するまでプローブピンを引き上げ、その際の荷重を測定することにより良否を判断するものである。
【００１０】
【特許文献１】
特開平8-111417号公報
【００１１】
接合（プル）試験は、製品の良否が直ちに検査出来る点において優れた方法であるが、通常、ビアホールは表面に露出せずに絶縁層中に埋没しているためにこの方法を適用する事は困難であった。
【００１２】
【発明が解決しようとする課題】
本発明は、以上の事情に鑑みて考えられたものであり、その目的とするところは、半導体素子を搭載する多層回路配線板における層間接続ビアホールの接続信頼性を直ちに検査する方法及び多層回路配線板を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を実現するために、本発明では、以下のような手段を講じる。
すなわち、請求項1の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホールの周囲に堀を形成することによりこれを周囲から孤立させた後、このビアホールが接続されている表面のランド電極と電極接合強度試験用のプローブピンを接合させ、プローブピンを引き上げる際の荷重を測定し、検査する。
【００１４】
請求項２の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホールを取り囲み、かつ、繋がっている堀を形成することにより、確実に検査対象のビアホールを周囲から機械的に孤立させ、このビアホールが接続されている表面のランド電極と電極接合強度試験用のプローブピンを接合させ、プローブピンを引き上げる際の荷重を測定し、検査する。
【００１５】
請求項３の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホールが接合されている内部導体層の底面よりも、堀の深さを浅く形成させている。これにより、確実に検査対象のビアホールの接合箇所の強度を測定し、検査する。
【００１６】
請求項４の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホール周囲に形成する堀内側の表面での面積をビアホールの面積より大きくし、ビアホールが接続されている表面のランド電極と電極接合強度試験用のプローブピンとの充分な接合面積を確保することにより、確実に検査対象のビアホールの接合強度を測定し、検査する。
【００１７】
請求項５の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホール周囲に形成する堀内側の面積の深さ方向の分布は、少なくとも、ビアホールの接合部深さでの面積が他の深さ位置での値よりも大きくならないようにしている。これにより、強度を測定する深さ位置での応力値を他の深さ位置よりも高める事ができ、確実に検査対象のビアホールの接合強度を測定し、検査する。
【００１８】
請求項６の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホールの周囲に堀を形成することによりこれを周囲から孤立させた後、このビアホールが接続されている表面のランド電極と電極接合強度試験用のプローブピンを接合させ、プローブピンを引き上げる際の荷重を測定して検査対象のビアホールの接合強度を試験するとともに、試験後に、最終破断箇所を特定し、その箇所の違いを比較することによっても、接合強度の良否を判断する。
【００１９】
請求項７の発明は、請求項１〜６の記載の層間接続ビアホールの検査方法により、接合強度（σ）が１００ＭＰａ以下のビアホールが存在しなければ、多層配線基板に要求される機械特性、電気特性を満たすことができる。
【００２０】
従って、以上に示すような本発明の多層回路配線板における層間接続ビアホールの接続信頼性を検査する方法においては、以上のような手段を講じることにより、層間接続ビアホールの接続強度の良否を直ちに検査することが可能となる。
【００２１】
【発明の実施の形態】
以下には本発明に係わる多層回路配線板及び層間接続ビアホールの接続信頼性を検査する方法の実施例を、図面を基にさらに詳細に説明する。
【００２２】
図１は、本発明の作用及び効果を検証するために、本実施例で被験体として用いた多層回路配線板の断面模式図である。導体層１は全部で4層あり、それらの層間は絶縁性の樹脂層２と接着剤層３により構成されている。本実施例では、導体層１、絶縁層２、接着剤層３にはそれぞれ、銅箔（厚さ１２μm）、ポリイミド樹脂（厚さ１３μm）、エポキシ系樹脂（厚さ５μm）を用いた。導体層間の導通のためにビアホール４が形成してある。本実施例では、ビアホール４のための穴を紫外線レーザーを用いて形成した後、電解銅めっきによりビアホール４を形成した。ビアホール４の寸法は、直径50μm、長さ20μmとした。なお、本発明の検査方法が適用可能な材料系、厚さ構成、ビアホール寸法は、本実施例に限定されるものではない。
【００２３】
次に、この多層回路配線板のビアホール４の周囲に堀５を形成した．本実施例では、ビアホール穴を形成する際に用いた紫外線レーザーを用い、以下に記すように請求項２〜５を満たす堀５を形成した（図２参照）。すなわち、堀の形状は、幅50μm、深さは内部導体層６の表面まで、内側の面積は深さ方向に一定に7.85×10-9ｍ2とした．具体的には、内側形状を直径100μｍの円形とし、直径50μｍのビアホールの面積1.96×10-9ｍ2より大きくした。
【００２４】
なお、本実施例では、紫外線レーザーを用いたが、他に、CO2レーザーやエキシマレーザー、また機械ドリルなどを用いて堀を形成しても良い。また、堀の形状も請求項の条件を満足していれば本実施例に限定されるものではない。
【００２５】
次に、図３に示すように表面ランド電極７にプル試験用のプローブピン８を接合した後、プル試験機により、これを一定速度で垂直方向（離反する方向）に引き上げてビアホール４の接合面で破断させ、その際の荷重データを記録した。本実施例では、先端にハンダめっきが施されている曲率半径100μmの銅製のプローブピン８を用い、表面ランド電極７とはハンダ接合した。プローブピンの引き上げ速度は５μm/secで行った。なお、表面ランド電極７とプローブピン８との接合手段やプル試験の条件については、本実施例に限定されるものではない。
【００２６】
図４に、ビアホールを含む領域のプル試験の結果取得された荷重データを示す。プル荷重は、引き上げ開始後から徐々に増加していき、最大荷重値である約40gfに達した後、急激に減少しており最終破断が生じたことが分かる。
【００２７】
また、ビアホールがなく絶縁層と接着剤層のみが存在する部分に掘りを形成したものについてプル試験を行った結果、最大荷重値は20gf程度であった。ビアホールが存在することにより最大荷重が明確に増加していることから、本発明の検査方法によりビアホールの接合強度が再現性よく測定可能であることが確認された。
【００２８】
なお、接合強度は、「σ（ビアホールを含む領域−絶縁層と接着剤層のみ）＝最大荷重値（ビアホールを含む領域−絶縁層と接着剤層のみ）／ビア接合面でのビア面積」で求められる。本実施例では、σ（良好な電気特性のビアホールを含む領域−絶縁層と接着剤層のみ）＝（40gf-20gf）／1.96×10-9ｍ2＝１０２ＭＰａとなった。
【００２９】
また、電解めっきを行う時間を１／２とした以外は実施例と同様な条件で形成した多層回路配線板のビアホールを含む領域のプル試験を行ったところ、最大荷重値は約30gfに達した後、最終破断が生じたことが分かった。よって、σ（異常な電気特性のビアホールを含む領域−絶縁層と接着剤層のみ）＝（30gf-20gf）／1.96×10-9ｍ2＝５１ＭＰａとなった。
【００３０】
従って、良否判定の閾値を１００ＭＰａと設定し、もし、その値を下回るビアホールが検出された時には、その時の製造プロセスに何らかの問題が発生し、接合強度が低下していることを直ちに調べることが可能である。
【００３１】
また、引き抜いた後のビアホール試料を樹脂中に包埋して断面試料を作成し、観察することにより、あるいは、簡便には、引き抜いたビアホールの長さを、高さ方向に測長機能を持った光学顕微鏡などで測定することにより、実際の破断箇所を特定する事が可能である。これにより、正常プロセス時と異なる破断箇所が測定された場合には、プロセス上に異変が生じた事を直ちに調べることが可能である。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、半導体素子を搭載する多層回路配線板における層間接続ビアホールの接続信頼性を直ちに検査することが可能となる。
【００３３】
【図面の簡単な説明】
【図１】多層回路配線板の断面模式図と上面図。
【図２】ビアホールの周囲に形成した堀の例を示す断面模式図と上面図。
【図３】ビアホールのプル試験を行う際の表面ランド電極とプローブピン先端の接合の形態例を示した断面模式図。
【図４】ビアホールのプル試験を行った際のプル荷重値の測定例を示すグラフ図。
【符号の説明】
１・・・導体層（銅箔）
２・・・絶縁層（ポリイミド層）
３・・・接着層
４・・・ビアホール
５・・・堀
６・・・内部導体層
７・・・表面ランド電極
８・・・プローブピンの先端部分
【発明の属する技術分野】
本発明は、半導体素子を搭載する層間接続ビアホールの接続信頼性を検査する方法及び多層回路配線板に関する。
【０００２】
【従来の技術】
半導体大規模集積回路（LSI）等の半導体素子には、近年、動作速度がクロック周波数で1GHzに達するものが出現している。この様な高速半導体素子では、トランジスターの集積度が高く、その結果入出力端子数が1000を越えることもある。
【０００３】
このような多端子数の半導体素子をプリント配線基板に実装するために、半導体素子とプリント基板の間にはインターポーザと呼ばれる多層回路配線板が配置され、両者の電気的接合の橋渡しを担っている。インターポーザは、高密集した半導体素子の端子との接合に対応するため、プリント配線基板よりも非常に薄い層構造と、微細なライン・アンド・スペースを有する配線パターンを持つ。現在広く実用化されているインターポーザとしては、例えばBGA（Ball Grid Array）やCSP（Chip Size Package）等が挙げられる。
【０００４】
最近では、さらなる高密度実装への対応、また、高動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどに配線パターンを形成したものを積層してインターポーザ全体の厚さを薄くするとともに、層間接続長を短くすることにより高周波数に対応させたものも開発されてきている。
【０００５】
インターポーザにおける多層配線パターンの層間の電気的接続は、ビアホールと呼ばれる微小な柱状の導体によってなされる。ビアホールも配線パターンと同様、高動作周波数化への対応のため、ビアホール直径は微小化、アスペクト比（ビアホール直径と長さの比）は上昇（1〜1以上へ）する傾向にある。
【０００６】
半導体素子を搭載したインターポーザからなる半導体パッケージは、その製造プロセス中のハンダリフロー工程や、デバイス内に実装後の動作時において高温状態に置かれることが多い。そのため、熱応力負荷に対する高い信頼性が要求される。特に、ビアホール接続の信頼性が重要である。
【０００７】
これまで、インターポーザの熱負荷に対する信頼性試験としては、熱サイクル試験が広く実施されてきている。この試験は、予め高温と低温での試験温度を設定しておき、一定時間間隔で試験片を高温と低温状態に交互に晒すものである。
【０００８】
しかしながら、広く行われている気槽型の熱サイクル試験の場合、試験開始から熱疲労破壊が発生するまでに要する時間が非常に長く、試験が終了するまで一ヶ月以上かかる場合も少なくなく、製造した製品の良否を直ちに検査することは困難であった。
【０００９】
一方、熱サイクル試験とは異なるが、BGAなどにおいて表面電極に接合したハンダボールや、表面電極自体の接合強度の良否を検査する方法として、プル試験が広く行われてきている（例えば、特許文献１参照）。これは、種々の方法で、ハンダボールや表面電極とプル試験用のプローブピンの先端を固定した後、ハンダボールや表面電極がはく離するまでプローブピンを引き上げ、その際の荷重を測定することにより良否を判断するものである。
【００１０】
【特許文献１】
特開平8-111417号公報
【００１１】
接合（プル）試験は、製品の良否が直ちに検査出来る点において優れた方法であるが、通常、ビアホールは表面に露出せずに絶縁層中に埋没しているためにこの方法を適用する事は困難であった。
【００１２】
【発明が解決しようとする課題】
本発明は、以上の事情に鑑みて考えられたものであり、その目的とするところは、半導体素子を搭載する多層回路配線板における層間接続ビアホールの接続信頼性を直ちに検査する方法及び多層回路配線板を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を実現するために、本発明では、以下のような手段を講じる。
すなわち、請求項1の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホールの周囲に堀を形成することによりこれを周囲から孤立させた後、このビアホールが接続されている表面のランド電極と電極接合強度試験用のプローブピンを接合させ、プローブピンを引き上げる際の荷重を測定し、検査する。
【００１４】
請求項２の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホールを取り囲み、かつ、繋がっている堀を形成することにより、確実に検査対象のビアホールを周囲から機械的に孤立させ、このビアホールが接続されている表面のランド電極と電極接合強度試験用のプローブピンを接合させ、プローブピンを引き上げる際の荷重を測定し、検査する。
【００１５】
請求項３の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホールが接合されている内部導体層の底面よりも、堀の深さを浅く形成させている。これにより、確実に検査対象のビアホールの接合箇所の強度を測定し、検査する。
【００１６】
請求項４の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホール周囲に形成する堀内側の表面での面積をビアホールの面積より大きくし、ビアホールが接続されている表面のランド電極と電極接合強度試験用のプローブピンとの充分な接合面積を確保することにより、確実に検査対象のビアホールの接合強度を測定し、検査する。
【００１７】
請求項５の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホール周囲に形成する堀内側の面積の深さ方向の分布は、少なくとも、ビアホールの接合部深さでの面積が他の深さ位置での値よりも大きくならないようにしている。これにより、強度を測定する深さ位置での応力値を他の深さ位置よりも高める事ができ、確実に検査対象のビアホールの接合強度を測定し、検査する。
【００１８】
請求項６の発明は、多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法において、検査対象のビアホールの周囲に堀を形成することによりこれを周囲から孤立させた後、このビアホールが接続されている表面のランド電極と電極接合強度試験用のプローブピンを接合させ、プローブピンを引き上げる際の荷重を測定して検査対象のビアホールの接合強度を試験するとともに、試験後に、最終破断箇所を特定し、その箇所の違いを比較することによっても、接合強度の良否を判断する。
【００１９】
請求項７の発明は、請求項１〜６の記載の層間接続ビアホールの検査方法により、接合強度（σ）が１００ＭＰａ以下のビアホールが存在しなければ、多層配線基板に要求される機械特性、電気特性を満たすことができる。
【００２０】
従って、以上に示すような本発明の多層回路配線板における層間接続ビアホールの接続信頼性を検査する方法においては、以上のような手段を講じることにより、層間接続ビアホールの接続強度の良否を直ちに検査することが可能となる。
【００２１】
【発明の実施の形態】
以下には本発明に係わる多層回路配線板及び層間接続ビアホールの接続信頼性を検査する方法の実施例を、図面を基にさらに詳細に説明する。
【００２２】
図１は、本発明の作用及び効果を検証するために、本実施例で被験体として用いた多層回路配線板の断面模式図である。導体層１は全部で4層あり、それらの層間は絶縁性の樹脂層２と接着剤層３により構成されている。本実施例では、導体層１、絶縁層２、接着剤層３にはそれぞれ、銅箔（厚さ１２μm）、ポリイミド樹脂（厚さ１３μm）、エポキシ系樹脂（厚さ５μm）を用いた。導体層間の導通のためにビアホール４が形成してある。本実施例では、ビアホール４のための穴を紫外線レーザーを用いて形成した後、電解銅めっきによりビアホール４を形成した。ビアホール４の寸法は、直径50μm、長さ20μmとした。なお、本発明の検査方法が適用可能な材料系、厚さ構成、ビアホール寸法は、本実施例に限定されるものではない。
【００２３】
次に、この多層回路配線板のビアホール４の周囲に堀５を形成した．本実施例では、ビアホール穴を形成する際に用いた紫外線レーザーを用い、以下に記すように請求項２〜５を満たす堀５を形成した（図２参照）。すなわち、堀の形状は、幅50μm、深さは内部導体層６の表面まで、内側の面積は深さ方向に一定に7.85×10-9ｍ2とした．具体的には、内側形状を直径100μｍの円形とし、直径50μｍのビアホールの面積1.96×10-9ｍ2より大きくした。
【００２４】
なお、本実施例では、紫外線レーザーを用いたが、他に、CO2レーザーやエキシマレーザー、また機械ドリルなどを用いて堀を形成しても良い。また、堀の形状も請求項の条件を満足していれば本実施例に限定されるものではない。
【００２５】
次に、図３に示すように表面ランド電極７にプル試験用のプローブピン８を接合した後、プル試験機により、これを一定速度で垂直方向（離反する方向）に引き上げてビアホール４の接合面で破断させ、その際の荷重データを記録した。本実施例では、先端にハンダめっきが施されている曲率半径100μmの銅製のプローブピン８を用い、表面ランド電極７とはハンダ接合した。プローブピンの引き上げ速度は５μm/secで行った。なお、表面ランド電極７とプローブピン８との接合手段やプル試験の条件については、本実施例に限定されるものではない。
【００２６】
図４に、ビアホールを含む領域のプル試験の結果取得された荷重データを示す。プル荷重は、引き上げ開始後から徐々に増加していき、最大荷重値である約40gfに達した後、急激に減少しており最終破断が生じたことが分かる。
【００２７】
また、ビアホールがなく絶縁層と接着剤層のみが存在する部分に掘りを形成したものについてプル試験を行った結果、最大荷重値は20gf程度であった。ビアホールが存在することにより最大荷重が明確に増加していることから、本発明の検査方法によりビアホールの接合強度が再現性よく測定可能であることが確認された。
【００２８】
なお、接合強度は、「σ（ビアホールを含む領域−絶縁層と接着剤層のみ）＝最大荷重値（ビアホールを含む領域−絶縁層と接着剤層のみ）／ビア接合面でのビア面積」で求められる。本実施例では、σ（良好な電気特性のビアホールを含む領域−絶縁層と接着剤層のみ）＝（40gf-20gf）／1.96×10-9ｍ2＝１０２ＭＰａとなった。
【００２９】
また、電解めっきを行う時間を１／２とした以外は実施例と同様な条件で形成した多層回路配線板のビアホールを含む領域のプル試験を行ったところ、最大荷重値は約30gfに達した後、最終破断が生じたことが分かった。よって、σ（異常な電気特性のビアホールを含む領域−絶縁層と接着剤層のみ）＝（30gf-20gf）／1.96×10-9ｍ2＝５１ＭＰａとなった。
【００３０】
従って、良否判定の閾値を１００ＭＰａと設定し、もし、その値を下回るビアホールが検出された時には、その時の製造プロセスに何らかの問題が発生し、接合強度が低下していることを直ちに調べることが可能である。
【００３１】
また、引き抜いた後のビアホール試料を樹脂中に包埋して断面試料を作成し、観察することにより、あるいは、簡便には、引き抜いたビアホールの長さを、高さ方向に測長機能を持った光学顕微鏡などで測定することにより、実際の破断箇所を特定する事が可能である。これにより、正常プロセス時と異なる破断箇所が測定された場合には、プロセス上に異変が生じた事を直ちに調べることが可能である。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、半導体素子を搭載する多層回路配線板における層間接続ビアホールの接続信頼性を直ちに検査することが可能となる。
【００３３】
【図面の簡単な説明】
【図１】多層回路配線板の断面模式図と上面図。
【図２】ビアホールの周囲に形成した堀の例を示す断面模式図と上面図。
【図３】ビアホールのプル試験を行う際の表面ランド電極とプローブピン先端の接合の形態例を示した断面模式図。
【図４】ビアホールのプル試験を行った際のプル荷重値の測定例を示すグラフ図。
【符号の説明】
１・・・導体層（銅箔）
２・・・絶縁層（ポリイミド層）
３・・・接着層
４・・・ビアホール
５・・・堀
６・・・内部導体層
７・・・表面ランド電極
８・・・プローブピンの先端部分
Claims (7)
- 多層回路配線板の内部に形成されたビアホールの接合強度を検査する方法であって、検査対象のビアホールの周囲に堀を形成することにより前記ビアホールを周囲から孤立させた後、前記ビアホールが接続されている表面のランド電極と電極接合強度試験用のプローブピンを接合させ、前記プローブピンを前記ランド電極から離反する方向へ移動させ、その際に発生する荷重を測定することにより前記ビアホールの接合強度を検査することを特徴とする層間接続ビアホールの検査方法。
- ビアホールの周囲に形成する堀は、検査対象のビアホールの周りで繋がっていることを特徴とする請求項１記載の層間接続ビアホールの検査方法。
- ビアホールの周囲に形成する堀の底面は、検査対象のビアホールが接合されている内部導体層の底面より浅いことを特徴とする請求項１又は２記載の層間接続ビアホールの検査方法。
- ビアホールの周囲に形成する堀の内側の面積は、検査対象のビアホールの直径より大きいことを特徴とする請求項１〜３の何れかに記載の層間接続ビアホールの検査方法。
- ビアホールの周囲に形成する堀の内側の面積は、少なくとも、ビアホールの接合部深さでの面積が他の深さ位置での値よりも大きくならないことを特徴とする請求項１〜４の何れかに記載の層間接続ビアホールの検査方法。
- 前記引張り力を検出して検査対象のビアホールの接合強度を試験するとともに、最終破断箇所を特定し、その場所の違いからも接合強度を評価することを特徴とする請求項１記載の層間接続ビアホールの検査方法。
- 請求項１〜６の何れかに記載の層間接続ビアホールの検査方法により、接合強度（σ）が１００ＭＰａ以下のビアホールが存在しないことを特徴とする多層回路配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353432A JP4140366B2 (ja) | 2002-12-05 | 2002-12-05 | 層間接続ビアホールの検査方法及び多層回路配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353432A JP4140366B2 (ja) | 2002-12-05 | 2002-12-05 | 層間接続ビアホールの検査方法及び多層回路配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004186535A JP2004186535A (ja) | 2004-07-02 |
| JP4140366B2 true JP4140366B2 (ja) | 2008-08-27 |
Family
ID=32754721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002353432A Expired - Fee Related JP4140366B2 (ja) | 2002-12-05 | 2002-12-05 | 層間接続ビアホールの検査方法及び多層回路配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4140366B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6349279B2 (ja) * | 2015-03-25 | 2018-06-27 | 日本発條株式会社 | 電子部品の接合強度試験装置及び接合強度試験方法 |
| JP7324559B2 (ja) * | 2019-07-22 | 2023-08-10 | 株式会社伸光製作所 | プリント配線板 |
-
2002
- 2002-12-05 JP JP2002353432A patent/JP4140366B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004186535A (ja) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010192547A (ja) | 多層配線基板及びその製造方法 | |
| JP2013238578A (ja) | プローブカード用空間変換器及びその製造方法 | |
| JP2008124080A (ja) | 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法 | |
| JP2005108962A (ja) | 電子部品内蔵基板及びその製造方法 | |
| US20070222465A1 (en) | Probe head with vertical probes, method for manufacturing the probe head and probe card using the probe head | |
| JP2012021965A (ja) | プローブカードのリペア方法及びこれを利用するプローブ基板 | |
| US20090045828A1 (en) | Fine Pitch Testing Substrate Structure And Method Of Manufacturing The Same | |
| JP5408602B2 (ja) | 多層配線基板 | |
| CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
| JP2010021362A (ja) | 半導体装置の製造方法 | |
| JP2001015882A (ja) | 歪みゲージ内蔵回路基板およびその製造方法 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JP4140366B2 (ja) | 層間接続ビアホールの検査方法及び多層回路配線板 | |
| JP4509645B2 (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
| JP5015206B2 (ja) | プローブ基板及びこれを備えるプローブカード | |
| KR100959859B1 (ko) | 전자부품 내장 기판 형성방법 | |
| JP2007134427A (ja) | モジュールパッケージ及びモジュールパッケージの製造方法 | |
| JP2006275579A (ja) | 検査基板および検査装置 | |
| JP6250309B2 (ja) | 多層配線基板の製造方法 | |
| JP2012141274A (ja) | プローブカード用セラミック基板及びその製造方法 | |
| JP2006005163A (ja) | 半導体装置及びその実装検査方法 | |
| JP2010243303A (ja) | 低熱膨張インターポーザ | |
| Tosaya et al. | Router flip chip packaging solution and reliability | |
| KR102276512B1 (ko) | 전기 검사용 지그 및 그의 제조 방법 | |
| TWI721424B (zh) | 空間轉換器、探針卡及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |