TWI722238B - 用於高深寬比共形自由基氧化的蒸汽氧化反應 - Google Patents

用於高深寬比共形自由基氧化的蒸汽氧化反應 Download PDF

Info

Publication number
TWI722238B
TWI722238B TW106129462A TW106129462A TWI722238B TW I722238 B TWI722238 B TW I722238B TW 106129462 A TW106129462 A TW 106129462A TW 106129462 A TW106129462 A TW 106129462A TW I722238 B TWI722238 B TW I722238B
Authority
TW
Taiwan
Prior art keywords
substrate
silicon
steam
aspect ratio
layer
Prior art date
Application number
TW106129462A
Other languages
English (en)
Other versions
TW201824432A (zh
Inventor
克里斯多夫Ｓ 奧森
泰元 金
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201824432A publication Critical patent/TW201824432A/zh
Application granted granted Critical
Publication of TWI722238B publication Critical patent/TWI722238B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

基板氧化組件包括：界定處理容積的腔室主體；設置在處理容積中的基板支撐件；耦接到處理容積的電漿源；流動耦接到處理容積的蒸汽源；和基板加熱器。一種處理半導體基板的方法包括：開始基板的高深寬比結構的共形自由基氧化，包括：加熱基板；以及將基板暴露於蒸汽；以及共形氧化基板。半導體裝置包括含矽和氮層；在含矽和氮層中形成的具有至少40:1的深寬比的特徵；以及在特徵面上的氧化層，所述氧化層在含矽和氮層的底部區域中具有的厚度是頂部區域中的氧化層的厚度的至少95%。

Description

用於高深寬比共形自由基氧化的蒸汽氧化反應
本發明的實施方式通常涉及半導體裝置製造，並且尤其涉及用於使用蒸汽氧化反應的高深寬比結構的共形自由基氧化(conformal radical oxidation)的基板氧化腔室。
矽積體電路的生產對製造步驟提出了迫切的需求以增加裝置的數量，同時降低晶圓上的最小特徵尺寸。這些需求已經發展到包括在困難拓撲(topology)上沉積不同材料的層以及在那些層內蝕刻進一步特徵的製造步驟。在製造下一代NAND快閃記憶體過程中這尤其是個問題。NAND是一種不需要電力來保持資料的非揮發性存儲技術。為了在相同物理空間內增大存儲容量，已經開發了三維NAND(3D NAND)設計。這種設計通常引入交替的氧化層和氮化層，這些層被蝕刻以產生具有大體上垂直於基板延伸的一或更多個面的期望結構。這種設計考慮已經將該領域從相對低深寬比（例如10:1的深寬比）結構的氧化移動到高深寬比(High Aspect Ratio; HAR)（例如40:1或更大的深寬比）結構。現有製造步驟已經包括了用於在HAR結構中填充縫隙和溝槽的方法。
3D NAND快閃記憶體結構通常塗覆有將在HAR結構中共形氧化的氮化矽(SiNx )層。3D NAND快閃記憶體結構可以具有高或超高深寬比，例如40:1的深寬比，40:1與100:1之間的深寬比、100:1的深寬比，甚至大於100:1的深寬比。需要新的製造步驟以在HAR結構的面上共形地沉積層，而非簡單地填充縫隙和溝槽。例如，在HAR結構的面上共形地形成層可能需要更慢的沉積速率。「共形地」泛指在結構的面上的均勻和/或恆定厚層。在HAR結構的上下文中，當論述大體上垂直於基板的結構面上的氧化物厚度時，「共形地」可能最恰當。更加共形的沉積可以減少在結構的頂部積聚的材料。這種材料積聚可能導致材料過早地在相鄰結構之間的溝槽的頂部脫焊，從而在溝槽中形成孔隙。不幸地，減緩沉積速率也意味著增大沉積時間，這減少了處理效率和生產速率。
有效地共形氧化HAR結構是有益的，所述HAR結構的實例包括SiNx 層。
在一個實施方式中，基板氧化組件包括：界定處理容積的腔室主體；設置在處理容積中的基板支撐件；耦接到處理容積的電漿源；流體耦接到處理容積的蒸汽源；和基板加熱器。
在一個實施方式中，一種處理半導體基板的方法包括：開始基板的高深寬比結構的共形自由基氧化包括：加熱基板；以及將基板暴露於蒸汽；以及共形氧化基板。
在一個實施方式中，半導體裝置包括含矽和氮層；在含矽和氮層中形成的特徵，所述特徵具有：大體上垂直於基板的面、底部區域、比底部區域離基板更遠的頂部區域、和至少40:1的深寬比；以及在特徵面上的氧化層，所述氧化層在底部區域中具有的厚度是在頂部區域中的氧化層的厚度的至少95%。
基板氧化組件可以包括電漿源，例如遠端電漿源(remote plasma source; RPS)，和處理腔室，所述處理腔室經設計以在高深寬比(HAR)結構（例如，溝槽電容介電質、閘極介電質和3D NAND快閃記憶體結構）中執行原子氧自由基(O)生長（例如，共形自由基氧化）。在一些實施方式中，基板氧化組件可以利用蒸汽（諸如水(H2 O)蒸汽），來開始氮化矽(SiNx )材料的自由基氧化。基板氧化組件可以經設計以引發反應以形成氮氧化矽(Si2 N2 O)，所述氮氧化矽作為形成矽石(SiO2 )的媒介物。在一些實施方式中，基板氧化組件可以包括外部的蒸汽源，例如異位(ex-situ)H2 O蒸汽源，諸如H2 O注射器、超純H2 O注射器、催化蒸汽發生器或致熱(pyrogenic)蒸汽源。蒸汽源可以是有石英內襯的。蒸汽源可以藉由導管流體耦接到處理腔室，所述導管可以是有石英內襯的。電漿源可以利用含氧氣體，諸如具有在約5%至約10%的範圍中的H2 濃度的氫氣(H2 )和氧氣(O2 )的混合物。在一些實施方式中，電漿源可以是RPS、磁控型電漿源、改進磁控型(Modified Magnetron Typed; MMT)電漿源、遠端電漿氧化(remote plasma oxidation; RPO)源、電容耦合電漿(capcitively coupled plasma; CCP)源、電感耦合電漿(inductively coupled plasma; ICP)源或環形電漿源。
第1A圖圖示具有一或更多個HAR結構50的基板40，一或更多個HAR結構50例如為已經被共形地氧化的一或更多個SiNx 結構，從而生成共形的SiO2 層60。HAR結構50的面可以大體上垂直於基板40。例如，HAR結構50的面可以與基板40至少呈60°的角度。在第1A圖中，Si2 N2 O層55表示在HAR結構的每個面上的HAR結構50與SiO2 層60之間。注意，溝槽65保留在HAR結構的每個面的SiO2 層60之間。溝槽65可以提供至HAR結構的面的入口(access)，例如用於氣體輸送和/或反應物去除。隨著深寬比增大，HAR結構的表面面積和溝槽的深度同樣地增大。如熟悉本領域的普通技術人員在本公開的益處中所理解的，HAR結構的表面的共形自由基氧化可能受到O耗盡的阻礙，尤其在HAR結構的底部附近，例如在底部區域51中。
目前認為熱活化氧(O2 )分子在熱力學上不利於將SiNx 氧化成中間相Si2 N2 O層55。然而，一旦中間相Si2 N2 O層55形成，原子氧在HAR結構（諸如3D NAND HAR記憶體溝槽）上提供高氧化物生長率和共形率(conformality)。由於品質和能量輸送的挑戰，O和羥基(OH)被認為在熱力學上更不利於將SiNx 氧化為中間相Si2 N2 O層55。一旦中間相Si2 N2 O層55形成為媒介物，接著SiO2 層60可以在原子氧的存在下熱生長。
迄今為止，已可以預期，在HAR結構中在低於約800℃的溫度下的SiNx 的氧化將具有接近100%共形率。如在第1A圖中圖示，目前相信，中間反應產生中間相Si2 N2 O層55，中間相Si2 N2 O層55隨後與O自由基反應以形成SiO2 層60。因此，對於HAR結構50的共形自由基氧化，Si2 N2 O層55的厚度跨越HAR結構50的表面一般應是均勻的，如在第1B圖中圖示的一般。然而，最新研究指示，諸如H或OH的亞穩(metastable)物種在溝槽65的底部附近可能不形成或出現，進而延長了在底部區域51中用於中間反應的培養時間。例如，在約700℃的基板溫度下，在存在O2 的情況下，對於HAR結構，Si2 N2 O層55可能非均勻地形成，如在第1C圖中圖示的一般。
HAR結構上的層的共形率可以被量測為底部厚度（在靠近基板40的底部區域51中量測）對頂部厚度（在遠離基板40的頂部區域52中量測）的比率，並且當乘以100時可以稱作「底部/頂部%」。在一些實施方式中，Si2 N2 O層55在約700℃的基板溫度下的底部/頂部%（如在第1C圖中圖示）是約90%。這也可以在第2圖中的共形率對溫度的圖表中的點70處看出。同時目前相信，在約750℃-800℃之間的基板溫度下，在存在O2 的情況下，對於HAR結構，O2 耗盡的速率允許Si2 N2 O層55在頂部附近緩慢地生長，從而提供接近100%的底部/頂部%。這一般在第2圖中建立共形物理條件(regime)80（在約750℃與約800℃之間）。同時目前相信，在更高基板溫度下（諸如850℃和850℃以上的溫度），在存在O2 的情況下，對於HAR結構，O2 耗盡的速率允許Si2 N2 O層55在頂部附近迅速地生長，從而導致約80%至約90%之間的底部/頂部%。這可以在第2圖中的點85處看出。
最新研究指示，諸如H或OH的亞穩物質在溝槽65的底部附近可能不形成，進而延長在底部區域51中用於中間反應的培養時間。目前相信，原子氧在HAR結構中具有高的物種壽命。然而，H自由基不趨向於具有長的物種壽命。因此，H自由基被認為會攜帶走氮氣。在一些實施方式中，可能形成氨氣(NH3 )副產物。
隨著對中間反應的培養期的新的理解，應當瞭解，隨著深寬比的增加，底部附近的O2 耗盡速率可能變差。因此，即使在約800℃的基板溫度下，實現用於更高深寬比結構的共形自由基氧化可能是困難的或者是不可能的。然而，進一步升高基板溫度以提高O2 耗盡的速率可能扭曲或損壞HAR結構。類似原理可以適用於結晶矽（多晶矽）和氧化鋁HAR結構。
如在第3圖中圖示，用於中間反應的培養期可能在存在蒸汽的情況下減少。例如出現在第3圖中的資料線上90處圖示，在RPO期間，在存在5%的H2 電漿的情況下，且在700℃的基板溫度下，用於SiNx HAR結構的SiOx 厚度隨時間的平方根的函數。線90僅在低於5s1/2 與X軸交叉，從而指示SiOx 的最初生長。然而，對於存在33%的H2 和O自由基的情況下（如將對於蒸汽的情況）的相同的SiNx HAR結構，線95在約2.5s1/2 與X軸交叉。因此，可推斷，中間反應的培養期有利於蒸汽，而中間反應之後的氧化層的生長有利於氧氣。熱力學計算表明蒸汽是形成NH3 副產物的更優選的反應物。O或OH不利於形成Si2 N2 O。
第4圖圖示基板氧化組件100，基板氧化組件100具有腔室主體105和電漿源110的。基板氧化組件100可以包括，例如3D NAND氧化腔室。電漿源110可以是RPS。基板氧化組件100可以包括，例如MMT電漿反應器、RPO反應器、CCP反應器、和ICP反應器，或環形源電漿浸入式離子佈植反應器。基板氧化組件100可以另外地或代替地包括與上述反應器的每個關聯的電漿源。腔室主體105可以界定處理容積115。腔室主體105可以包圍處理容積，所述容積中O和OH用於處理基板，並且處理容積的壓力可以維持在約0.5托與1托之間，以允許在基板處的電漿膨脹和/或均勻氧化。在一些實施方式中，壓力可以維持在約10毫托與約500毫托之間。在一些實施方式中，壓力可以維持在約1托與約5托之間。電漿源110可以利用含氧的氣源130，含氧的氣源130諸如具有在約5%至約10%的範圍中的H2濃度的H2和O2的混合物。在一些實施方式中，由氣源130提供的氣體可以是例如提供H2和選擇性地其他基本上不反應元素(諸如氮氣或類似氣體)的氣體。電漿源110可以在約5kW的功率下操作。腔室主體105可以具有約30公升與約60公升之間的總容積。腔室的橫截面積的直徑可以為約20英寸。在一個實施方式中，電漿源110可以藉由氣體通口耦接至腔室主體105，以藉由氣體分配器120(諸如噴淋頭)將反應電漿從電漿源110供應到處理容積115。例如，氣體分配器120可以具有面向基板支撐件140的一或更多個出口。應注意，電漿源110可以在任何適宜的位置耦接至腔室主體105以按需將反應電漿供應到基板。
腔室主體105可以含有設置在處理容積115中的基板支撐件140。基板支撐件140可以包括用於在處理期間支撐基板的任何技術上可行的裝置。腔室主體105可以含有基板加熱器。例如，在一些實施方式中，基板支撐件140與一或更多個加熱元件150(或加熱元件的陣列)接觸，加熱元件150用於在處理期間傳導加熱基板。加熱元件150可以是電阻加熱裝置、感應加熱裝置或熱流體導管。在一些實施方式中，腔室主體105含有用於在處理期間輻射加熱基板的一或更多個燈155（或燈陣列）。在一些實施方式中，加熱元件150和/或燈155可以將基板支撐件加熱至約700℃與約900℃之間的溫度範圍。溫度可以藉由設置在腔室主體105中的感測器（未圖示）來被控制，所述感測器連接到改變供應至基板加熱器的電力的溫度控制器（未圖示）。基板支撐件140可以具有約70 mm2 的橫截面積。基板支撐件140可經調整大小以圍繞基板的邊緣提供「輪緣(rim)」。例如，基板支撐件140可以是圓的並且具有約300 mm的直徑。在一些實施方式中，基板支撐件140可以具有大於期望基板的直徑約10 mm至約40 mm之間的直徑。同樣地，加熱元件150可經調整大小以提供比基板支撐件140大的橫截面積。在一些實施方式中，加熱元件150可以是圓的並且具有在約320 mm與約350 mm之間的直徑。電漿源110可以經佈置以與垂直於基板支撐件140的基板支撐面142的線共軸，並且穿過基板支撐件140的基板支撐面142的中心，其可以稱作基板支撐件140的「軸線」。同樣地，氣體分配器120可以被佈置以與基板支撐件140的軸線共軸。電漿容積125可以在氣體分配器120與基板支撐件140之間而在處理容積115中被界定。電漿容積125可以耦接至電漿源110。基板氧化組件100的部件可以經佈置以允許氣體跨越背離基板支撐件140的基板表面而擴散。例如，氣體可以在沿基板支撐件的軸線，並且在遠離（例如，超過）基板表面約5英寸至約6英寸之間的某點處進入處理容積115。氣體可以進而流經基板支撐件140上的基板的表面。
第5圖圖示基板氧化組件200，基板氧化組件200具有腔室主體205、電漿源210和蒸汽源260(諸如異位H2O蒸汽源)。除非另有說明，基板氧化組件200經構造而類似於基板氧化組件100。腔室主體205可以包圍處理容積215，並且基板支撐件240可以設置在處理容積215中。電漿源210可以耦接至含氧氣源230，含氧氣源230可以含有具有在約5%至約10%的範圍內的H2濃度的H2和O2的混合物。在一些實施方式中，腔室主體205可以包括氣體分配器220，諸如噴淋頭。例如，氣體分配器220可以具有面向基板支撐件240的一或更多個出口。電漿容積225可以在處理容積215的氣體分配器220與基板支撐件240之間。電漿容積225可以耦接至電漿源210以在電漿容積225中形成電漿，或將電漿提供至電漿容積225。腔室主體205可以例如在處理容積215中包圍基板加熱器。在一些實施方式中，基板支撐件240包括用於在處理期間傳導加熱基板的一或更多個加熱元件250(或加熱元件的陣列)。在一些實施方式中，腔室主體205包圍用於在處理期間輻射加熱基板的一或更多個燈255(或燈陣列)。
蒸汽源260可以是外部蒸汽源，例如，H2O注射器、超純H2O注射器、催化蒸汽發生器或致熱蒸汽源。蒸汽源260可以是有石英內襯的。在一些實施方式中，蒸汽源260可以藉由導管流體耦接至處理容積215，所述導管可以是有石英內襯的。蒸汽源260可以流體耦接至處理容積215以跨越基板支撐件240的表面和/或圍繞基板支撐件240的軸線分配蒸汽。在一些實施方式中，蒸汽可以圍繞基板支撐件240的軸線對稱地分配。蒸汽源260耦接至腔室主體205的入口，以及電漿容積225可以在所述入口與基板支撐件240之間。在一些實施方式中，蒸汽源260可以流體耦接至氣體分配器220。例如，氣體分配器220可以具有一或更多個入口，以及蒸汽源260可以流體耦接至所述一或更多個入口。在一些實施方式中，蒸汽源260可以是催化蒸汽發生器。催化蒸汽發生器可以藉由O2 與H2 的催化反應以產生超高純度的H2 O蒸汽。催化蒸汽發生器可以藉由將氫源氣體（例如H2 ）和氧源氣體（例如O2 ）暴露於催化劑，而在低溫下（例如，＜500℃）產生蒸汽。催化蒸汽發生器可以具有含催化劑內襯的(catalyst-lined)反應器或催化劑筒，在所述催化劑內襯反應器或催化劑筒中，H2 O蒸汽藉由化學反應而產生。包含在催化劑反應器內的催化劑可以包括金屬或合金，諸如鈀、鉑、鎳、鐵、鉻、釕、銠、上述材料合金或上述材料的組合。調節氫源氣體和氧源氣體的流動可以允許在從1%至100%濃度的任一點處精確地控制濃度。在一些實施方式中，O2 對H2 的比率在約14:20至約21:20之間，或為約21:20。H2 O蒸汽可以含有H2 O、H2 、O2 和上述氣體的組合。在一些實施方式中，蒸汽可以含有至少30%的H2。在一些實施方式中，蒸汽和任何載氣的組分的濃度經選擇以在培養期減少處理容積中O的存在。在一些實施方式中，蒸汽源260可以是致熱發生器。致熱發生器可以經常在超過1,000℃的溫度下由於點火而產生H2O蒸汽。
在一些實施方式中，具有HAR結構的基板可以在存在氮氣的情況下被裝載進腔室主體中。基板可以藉由基板加熱器而被初始加熱。在初始加熱期間，基板可被暴露於氧氣、氮氣或上述氣體的組合中。在一些實施方式中，基板加熱器可以是與基板支撐件接觸的傳導加熱器，諸如電阻加熱器。傳導加熱器可以在約700℃與約900℃之間的溫度範圍中操作。在一些實施方式中，基板加熱器可以是輻射加熱器，諸如指向基板的一或更多個燈。顯然，基板溫度可以稍微小於基板加熱器的溫度。例如，基板溫度可以比基板加熱器冷約100℃至約200℃。在一些實施方式中，基板溫度可以在約500℃與約700℃之間，甚至在經過60秒或更長時間的加熱之後。在一些實施方式中，在初始加熱之後，基板溫度可以在約750℃與約800℃之間。在一些實施方式中，腔室主體的壁可以維持在50℃左右的溫度下。初始加熱可以進行預定的時間(例如，在約60秒與120秒之間)和/或一直進行直到基板溫度的量測回到所要的度數為止。例如，初始加熱可以進行 直到基板溫度被量測為至少600℃為止。例如，基板溫度可以藉由高溫計或石英熱電偶來量測。
一旦初始加熱已完成，則蒸汽氧化可以引發基板的共形自由基氧化。蒸汽可被引入腔室主體中。蒸汽可以與載氣(例如O2或諸如氮氣或氬氣的惰性氣體)結合而被引入。蒸汽可以在約50托或更小的分壓下被引入。基板加熱器可以在蒸汽暴露期間繼續加熱基板。基板可以暴露於蒸汽預定的時間(例如，在約5秒與約45秒之間)。蒸汽可以在HAR結構的表面上開始中間反應。例如，Si2N2O可以在存在蒸汽的情況下在SiNx結構的表面上形成。在一些實施方式中，Si2N2O可以在存在蒸汽的情況下在SiNx結構的表面上共形地形成。
一旦蒸汽暴露已完成，就可以淨化腔室主體。隨後基板可以暴露於例如來自RPS的電漿。基板加熱器可以在電漿暴露期間繼續加熱基板。電漿可以共形地氧化HAR結構。例如，SiO2可以在存在電漿的情況下在SiNx結構的表面上形成。Si2N2O層可以保留在SiNx結構的表面與SiO2之間。
如在第6圖中圖示，參考在第4圖和第5圖中描述的說明性結構描述方法300。方法300一般藉由在腔室主體中包圍具有HAR結構的基板而在步驟305處開始。基板可以包括適於製造上文識別的記憶體裝置(例如，3D NAND快閃記憶體裝置)的類型的任何材料，例如，諸如結晶矽、應變矽、矽鍺、摻雜或無摻雜的多晶矽、摻 雜或無摻雜的矽晶圓、圖案化或非圖案化的晶圓、絕緣體上矽(silicon on insulator；SOI)、碳摻雜氧化矽、摻雜矽或類似材料。隨後，方法300可以包括：在步驟310初始加熱基板。在一些實施方式中，可以跳過步驟310，並且方法300可以直接地進行至步驟320，在一定時段(例如約5秒與約45秒之間)內將蒸汽流進腔室主體中。所述時段可以隨著基板溫度增高而減小。蒸汽可以在設置基板的腔室主體外部產生。蒸汽可以隨後流進腔室主體中和/或跨越基板的表面。在蒸汽流動時，腔室中的壓力可以在約0.5托與約100托之間。蒸汽可以與載氣(例如O2或諸如氮氣或氬氣的惰性氣體)混合。蒸汽可以在HAR結構的表面上開始中間反應。例如，在步驟321，Si2N2O可以在存在蒸汽的情況下在SiNx結構的表面上形成。基板可以在步驟322處加熱，同時蒸汽在流動。選擇性地，方法可以包括在步驟325，在流動蒸汽之後淨化腔室。隨後，方法可以在步驟330處包括將電漿流進腔室主體中一段時間。電漿可以從耦接至前驅物氣源的電漿源(諸如RPS)流出。電漿可以包括約95%濃度的O2和約5%濃度的H。電漿的壓力可以是約1托至約5托。電漿可以共形地氧化HAR結構。例如，在步驟331，SiO2可以在存在電漿的情況下在SiNx結構的表面上形成。
在一個實施方式中，基板氧化組件包括：界定處理容積的腔室主體；設置在處理容積中的基板支撐件；耦接到處理容積的電漿源；流體耦接到處理容積的蒸汽源；和基板加熱器。
在本文揭示的一或更多個實施方式中，基板氧化組件進一步包括將蒸汽源流體耦接至處理容積的有石英內襯的導管。
在本文揭示的一或更多個實施方式中，蒸汽源是有石英內襯的。
在本文揭示的一或更多個實施方式中，處理容積包括電漿容積，以及電漿源耦接至電漿容積。
在本文揭示的一或更多個實施方式中，蒸汽源耦接至腔室主體的入口，並且電漿容積位於入口與基板支撐件之間。
在本文揭示的一或更多個實施方式中，基板氧化組件進一步包括耦接至腔室主體的氣體分配器，其中：氣體分配器具有一或更多個入口，蒸汽源流體耦接至一或更多個入口，並且氣體分配器具有面向基板支撐件的一或更多個出口。
在本文揭示的一或更多個實施方式中，處理容積包括電漿容積，電漿源耦接至電漿容積；並且電漿容積在氣體分配器與基板支撐件之間。
在本文揭示的一或更多個實施方式中，基板氧化組件進一步包括耦接至腔室主體的氣體分配器，其中：氣體分配器具有一或更多個入口，並且蒸汽源藉由具有石英內襯的導管流體耦接至一或更多個入口。
在本文揭示的一或更多個實施方式中，電漿源包括下列電漿源的至少一個：遠端電漿源、磁控型電漿源、改進磁控型電漿源、遠端電漿氧源、電容耦合電漿源、電感耦合電漿源和環形電漿源。
在本文揭示的一或更多個實施方式中，基板氧化組件進一步包括流體耦接至電漿源的含氧氣源。
在本文揭示的一或更多個實施方式中，含氧氣體含有5%至10%氫氣。
在本文揭示的一或更多個實施方式中，蒸汽源包括下列蒸汽源的至少一個：H2O注射器、超純H2O注射器、催化蒸汽發生器和致熱蒸汽源。
在本文揭示的一或更多個實施方式中，基板氧化組件進一步包括可操作地耦接至基板支撐件的下列加熱源中的至少一個：輻射加熱源和傳導加熱源。
在本文揭示的一或更多個實施方式中，基板加熱器能夠加熱至700℃與1100℃之間。
在本文揭示的一或更多個實施方式中，腔室能夠共形自由基氧化高深寬比結構。
在本文揭示的一或更多個實施方式中，在共形自由基氧化之後，在高深寬比結構的底部區域中的二氧化矽層的厚度介於高深寬比結構的頂部區域中的二氧化矽層的厚度的95%與105%之間。
在本文揭示的一或更多個實施方式中，高深寬比結構具有至少40：1的深寬比。
在本文揭示的一或更多個實施方式中，高深寬比結構包括氮化矽、結晶矽或氧化鋁中的至少一個。
在本文揭示的一或更多個實施方式中，高深寬比結構包括3D NAND結構。
在一個實施方式中，一種處理半導體基板的方法包括：開始基板的高深寬比結構的共形自由基氧化，包括：加熱基板；以及將基板暴露於蒸汽；以及共形氧化基板。
在本文揭示的一或更多個實施方式中，方法進一步包括，在開始高深寬比結構的共形自由基氧化之前，將基板裝載進入存在氮氣的腔室主體中。
在本文揭示的一或更多個實施方式中，方法進一步包括，在開始高深寬比結構的共形自由基氧化之前，初始加熱基板。
在本文揭示的一或更多個實施方式中，方法進一步包括，在初始加熱基板的同時，將基板暴露於下列氣體中的至少一種：氧氣、氮氣和上述氣體的組合。
在本文揭示的一或更多個實施方式中，初始加熱基板包括在700℃與900℃之間的溫度下操作傳導加熱器，同時傳導加熱器與基板支撐件接觸。
在本文揭示的一或更多個實施方式中，初始加熱基板持續至少60秒。
在本文揭示的一或更多個實施方式中，持續初始加熱基板直到基板的溫度為至少600℃為止。
在本文揭示的一或更多個實施方式中，在初始加熱基板之後，基板的溫度在750℃與800℃之間。
在本文揭示的一或更多個實施方式中，加熱基板包括：使用電阻加熱裝置將基板支撐件以傳導方式加熱至約700℃與900℃之間的溫度。
在本文揭示的一或更多個實施方式中，方法進一步包括，在加熱基板的同時，將基板暴露於氧氣或氮氣。
在本文揭示的一或更多個實施方式中，方法進一步包括，在基板暴露於蒸汽的同時，加熱基板。
在本文揭示的一或更多個實施方式中，方法進一步包括，在基板暴露於蒸汽的同時，將基板的溫度維持在750℃與800℃之間。
在本文揭示的一或更多個實施方式中，將基板暴露於蒸汽持續5秒與45秒之間。
在本文揭示的一或更多個實施方式中，蒸汽包括至少30%的H2。
在本文揭示的一或更多個實施方式中，將基板暴露於蒸汽包括：使用處理腔室外部的蒸汽源產生蒸汽，其中基板包含在處理腔室中；以及將蒸汽流進處理腔室中。
在本文揭示的一或更多個實施方式中，產生蒸汽包括催化蒸汽發生器。
在本文揭示的一或更多個實施方式中，流動蒸汽包括在處理腔室中圍繞基板支撐件的軸線提供蒸汽的對稱分配。
在本文揭示的一或更多個實施方式中，將基板暴露於蒸汽包括將蒸汽與下列氣體中的至少一種混合：載氣、氧氣、氮氣、氬氣、惰性氣體和上述氣體組合。
在本文揭示的一或更多個實施方式中，方法進一步包括，在開始高深寬比結構的共形自由基氧化之後，將基板暴露於電漿。
在本文揭示的一或更多個實施方式中，方法進一步包括，在開始高深寬比結構的共形自由基氧化之後，並且在將基板暴露於電漿之前，淨化含有基板的腔室主體。
在本文公開的一個或多個實施方式中，在將基板材暴露於等離子體之後，在高縱橫比結構的底部區域中的二氧化矽層的厚度介於高縱橫比結構的頂部區域中的二氧化矽層的厚度的95%與105%之間。
在本文揭示的一或更多個實施方式中，在將基板暴露於電漿之後，在高深寬比結構中的溝槽保持未填充的狀態。
在本文揭示的一或更多個實施方式中，方法進一步包括，在將基板暴露於電漿的同時，加熱基板。
在本文揭示的一或更多個實施方式中，方法進一步包括由含氧氣體形成電漿。
在本文揭示的一或更多個實施方式中，含氧氣體含有5%至10%氫氣。
在本文揭示的一或更多個實施方式中，高深寬比結構具有至少40:1的深寬比。
在本文揭示的一或更多個實施方式中，高深寬比結構包括氮化矽、結晶矽或氧化鋁的至少一個。
在本文揭示的一或更多個實施方式中，高深寬比結構包括3D NAND結構。
在本文揭示的一或更多個實施方式中，基板設置在處理腔室中；以及將基板暴露於蒸汽包括：在第一持續時間內將蒸汽和載氣流進處理腔室中；在第二持續時間內停止蒸汽流動並同時繼續載氣流動；以及在第三持續時間內將蒸汽和載氣流進處理腔室中。
在一個實施方式中，半導體裝置包括含矽和氮層；在含矽和氮層中形成的特徵，所述特徵具有：大體上垂直於基板的表面、底部區域、比底部區域離基板更遠的頂部區域、和至少40:1的深寬比；以及在特徵的表面上的氧化層，所述氧化層在底部區域中具有的厚度是在頂部區域中的氧化層的厚度的至少95%。
在本文揭示的一或更多個實施方式中，半導體裝置包括下列材料中的至少一個：記憶體裝置、3D NAND快閃記憶體裝置、結晶矽、應變矽、矽鍺、摻雜多晶矽、無摻雜多晶矽、摻雜矽晶圓、無摻雜矽晶圓、圖案化晶圓、非圖案化晶圓、絕緣體上矽、碳摻雜氧化矽、摻雜矽或上述材料的組合。
儘管上述內容針對本發明的實施方式，但是也可在不脫離本發明的基本範圍的情況下，設計本發明的其他和進一步實施方式，並且本發明的範圍由隨附的權利要求書確定。
40:基板
50:HAR結構
51:底部區域
52:頂部區域
55:Si2N2O層
60:SiO2層
65:溝槽
70:點
80:共形物理條件
85:點
90:線
95:線
100:基板氧化組件
105:腔室主體
110:電漿源
115:處理容積
120:氣體分配器
125‧‧‧電漿容積130‧‧‧氣源140‧‧‧基板支撐件142‧‧‧基板支撐面150‧‧‧加熱元件155‧‧‧燈200‧‧‧基板氧化組件205‧‧‧腔室主體210‧‧‧電漿源215‧‧‧處理容積220‧‧‧氣體分配器225‧‧‧電漿容積230‧‧‧含氧氣源240‧‧‧基板支撐件250‧‧‧加熱元件255‧‧‧燈260‧‧‧蒸汽源300‧‧‧方法305‧‧‧步驟310‧‧‧步驟320‧‧‧步驟321‧‧‧步驟322‧‧‧步驟325‧‧‧步驟330‧‧‧步驟331‧‧‧步驟
因此，為了使本公開內容的上述特徵可被詳細理解，可參考實施方式獲得簡要概述於上文的本公開內容的更特定的描述，所述實施方式的一些在附圖中圖示。然而，應注意，所附附圖僅圖示了示範性實施方式，並且因此不被視為本公開內容的保護範圍的限制，因為本公開內容可承認其他同等有效的實施方式。
第1A、1B及1C圖圖示具有已被氧化的一或更多個SiNx HAR結構，從而生成Si2 N2 O和SiO2 層的基板。
第2圖圖示用於SiNx HAR結構的共形率對溫度的圖表。
第3圖圖示用於SiNx HAR結構的用於時間的平方根的函數的SiOx 厚度的圖表。
第4圖圖示根據本發明的實施方式的基板氧化組件。
第5圖圖示根據本發明的實施方式的基板氧化組件。
第6圖圖示根據本發明的實施方式的基板處理的方法。
為了便於理解，在儘可能的情況下，已使用相同的元件符號來標示附圖中共有的相同元件。可設想，一個實施例的元素和特徵可有利地併入其他實施例中，而不另外贅述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
40‧‧‧基板
50‧‧‧HAR結構
55‧‧‧Si2N2O層
65‧‧‧溝槽

Claims (6)

  1. 一種處理一半導體基板的方法，包括以下步驟：開始該基板的高深寬比結構的共形自由基氧化，該高深寬比結構具有一底部區域及比該底部區域更遠離該基板之一頂部區域，包括以下步驟：使用電阻加熱裝置以傳導方式將一基板支撐件加熱至約700℃與900℃之間的溫度；以及將該基板暴露於蒸汽，以將該高深寬比結構的表面上之氮化矽材料氧化成為Si2N2O；以及藉由將該基板暴露於原子氧自由基，而共形氧化經蒸汽處理之該高深寬比結構的該Si2N2O的至少一部分而形成一氧化矽層，該氧化矽層在該底部區域中具有一厚度，該厚度是在該頂部區域中之該氧化矽層的厚度的至少95%。
  2. 如請求項1所述之方法，進一步包括以下步驟：在開始該高深寬比結構的共形自由基氧化之前，初始加熱該基板。
  3. 如請求項2所述之方法，其中持續初始加熱該基板直到該基板的溫度為至少600℃為止。
  4. 如請求項1所述之方法，進一步包括以下步驟：當將該基板暴露於蒸汽時，將該基板的溫度維持在750℃與800℃之間。
  5. 一種半導體裝置，包括：一含矽和氮層；一特徵，形成在該含矽和氮層中，具有：一表面，大體上垂直於一基板；一底部區域；一頂部區域，該頂部區域比該底部區域更遠離該基板；以及至少40：1的一深寬比；以及一Si2N2O層，位在該特徵的該表面上，該Si2N2O層係藉由將該含矽和氮層暴露於蒸汽而形成；一氧化層，位在該特徵的該Si2N2O層表面上，該氧化層在該底部區域中具有一厚度，該厚度是在該頂部區域中的該氧化層的一厚度的至少95%，其中該氧化層係藉由將該Si2N2O層暴露於原子氧自由基而形成。
  6. 如請求項5所述之半導體裝置，其中該半導體裝置包括以下至少一者：一記憶體裝置、一3D NAND快閃記憶體裝置、一結晶矽、一應變矽、一矽鍺、一摻雜多晶矽、一無摻雜多晶矽、一摻雜矽晶圓、一無摻雜矽晶圓、一圖案化晶圓、一非圖案化晶圓、一絕緣體上的矽、一碳摻雜氧化矽、一摻雜矽或上述的組合。
TW106129462A 2016-09-14 2017-08-30 用於高深寬比共形自由基氧化的蒸汽氧化反應 TWI722238B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662394293P 2016-09-14 2016-09-14
US62/394,293 2016-09-14
US15/417,969 2017-01-27
US15/417,969 US20180076026A1 (en) 2016-09-14 2017-01-27 Steam oxidation initiation for high aspect ratio conformal radical oxidation

Publications (2)

Publication Number Publication Date
TW201824432A TW201824432A (zh) 2018-07-01
TWI722238B true TWI722238B (zh) 2021-03-21

Family

ID=61560332

Family Applications (4)

Application Number Title Priority Date Filing Date
TW109119999A TWI742722B (zh) 2016-09-14 2017-08-30 用於高深寬比共形自由基氧化的蒸汽氧化反應
TW106129462A TWI722238B (zh) 2016-09-14 2017-08-30 用於高深寬比共形自由基氧化的蒸汽氧化反應
TW106212820U TWM564252U (zh) 2016-09-14 2017-08-30 基板氧化組件及半導體裝置
TW107201444U TWM564250U (zh) 2016-09-14 2017-08-30 基板氧化組件及半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109119999A TWI742722B (zh) 2016-09-14 2017-08-30 用於高深寬比共形自由基氧化的蒸汽氧化反應

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW106212820U TWM564252U (zh) 2016-09-14 2017-08-30 基板氧化組件及半導體裝置
TW107201444U TWM564250U (zh) 2016-09-14 2017-08-30 基板氧化組件及半導體裝置

Country Status (4)

Country Link
US (3) US20180076026A1 (zh)
CN (4) CN209496853U (zh)
TW (4) TWI742722B (zh)
WO (1) WO2018052476A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180076026A1 (en) 2016-09-14 2018-03-15 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
KR20220143158A (ko) 2018-01-15 2022-10-24 어플라이드 머티어리얼스, 인코포레이티드 원격 플라즈마 산화에 대한 아르곤 추가
CN110600478B (zh) * 2019-08-28 2022-03-18 长江存储科技有限责任公司 一种三维存储器的制备方法及三维存储器
CN110620078B (zh) * 2019-09-16 2022-07-08 长江存储科技有限责任公司 一种沟道孔内的阻挡氧化层生成方法
US11610776B2 (en) * 2021-02-08 2023-03-21 Applied Materials, Inc. Method of linearized film oxidation growth
US20230207291A1 (en) * 2021-12-29 2023-06-29 Applied Materials, Inc. Dual pressure oxidation method for forming an oxide layer in a feature

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050005844A1 (en) * 2003-05-23 2005-01-13 Tokyo Electron Limited Process and apparatus for forming oxide film, and electronic device material
TW200845147A (en) * 2007-03-15 2008-11-16 Applied Materials Inc Improved gap-fill depositions in the formation of silicon containing dielectric materials
TW201233842A (en) * 2011-01-07 2012-08-16 Applied Materials Inc Radical steam CVD
TWI433237B (zh) * 2006-09-29 2014-04-01 Tokyo Electron Ltd A plasma oxidation treatment method and a plasma processing apparatus

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163523A (ja) * 1992-11-20 1994-06-10 Fujitsu Ltd 半導体装置の製造方法
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
US6159866A (en) 1998-03-02 2000-12-12 Applied Materials, Inc. Method for insitu vapor generation for forming an oxide on a substrate
US6037273A (en) 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
JPH11354516A (ja) * 1998-06-08 1999-12-24 Sony Corp シリコン酸化膜形成装置及びシリコン酸化膜形成方法
US6114258A (en) 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6514879B2 (en) * 1999-12-17 2003-02-04 Intel Corporation Method and apparatus for dry/catalytic-wet steam oxidation of silicon
US6461948B1 (en) 2000-03-29 2002-10-08 Techneglas, Inc. Method of doping silicon with phosphorus and growing oxide on silicon in the presence of steam
US6399490B1 (en) * 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
WO2003021642A2 (en) 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
US20030045098A1 (en) 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US7141483B2 (en) 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US20040265215A1 (en) 2003-06-26 2004-12-30 Decarli Don Method and system for generating water vapor
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20070196011A1 (en) * 2004-11-22 2007-08-23 Cox Damon K Integrated vacuum metrology for cluster tool
US7109097B2 (en) 2004-12-14 2006-09-19 Applied Materials, Inc. Process sequence for doped silicon fill of deep trenches
US8066894B2 (en) 2005-03-16 2011-11-29 Hitachi Kokusai Electric Inc. Substrate processing method and substrate processing apparatus
JP2006310736A (ja) * 2005-03-30 2006-11-09 Tokyo Electron Ltd ゲート絶縁膜の製造方法および半導体装置の製造方法
US8926731B2 (en) 2005-09-13 2015-01-06 Rasirc Methods and devices for producing high purity steam
US7902080B2 (en) 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US7825038B2 (en) 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US20090065896A1 (en) * 2007-09-07 2009-03-12 Seoul National University Industry Foundation CAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME
US7951728B2 (en) 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US7943531B2 (en) 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
US7541297B2 (en) 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
US8153348B2 (en) 2008-02-20 2012-04-10 Applied Materials, Inc. Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch
US8187381B2 (en) 2008-08-22 2012-05-29 Applied Materials, Inc. Process gas delivery for semiconductor process chamber
US8507389B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Methods for forming dielectric layers
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
JP5570938B2 (ja) 2009-12-11 2014-08-13 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
US9287113B2 (en) * 2012-11-08 2016-03-15 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9390909B2 (en) * 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US20120222618A1 (en) * 2011-03-01 2012-09-06 Applied Materials, Inc. Dual plasma source, lamp heated plasma chamber
JP5933394B2 (ja) 2011-09-22 2016-06-08 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
EP2777067A4 (en) * 2011-11-10 2016-03-30 Saint Gobain Cristaux Et Detecteurs SYSTEM FOR USE IN FORMING CRYSTALLINE SEMICONDUCTOR MATERIALS
JP6066571B2 (ja) 2012-02-17 2017-01-25 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
US8871656B2 (en) 2012-03-05 2014-10-28 Applied Materials, Inc. Flowable films using alternative silicon precursors
US20140349491A1 (en) 2013-05-24 2014-11-27 Applied Materials, Inc. Methods and apparatus for selective oxidation of a substrate
WO2015020792A1 (en) * 2013-08-09 2015-02-12 Applied Materials, Inc. Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US9297073B2 (en) 2014-04-17 2016-03-29 Applied Materials, Inc. Accurate film thickness control in gap-fill technology
KR101598463B1 (ko) 2014-04-30 2016-03-02 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
US9875888B2 (en) 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology
US20180076026A1 (en) * 2016-09-14 2018-03-15 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050005844A1 (en) * 2003-05-23 2005-01-13 Tokyo Electron Limited Process and apparatus for forming oxide film, and electronic device material
TWI433237B (zh) * 2006-09-29 2014-04-01 Tokyo Electron Ltd A plasma oxidation treatment method and a plasma processing apparatus
TW200845147A (en) * 2007-03-15 2008-11-16 Applied Materials Inc Improved gap-fill depositions in the formation of silicon containing dielectric materials
TW201233842A (en) * 2011-01-07 2012-08-16 Applied Materials Inc Radical steam CVD

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TW(本案說明書第1頁[先前技術]段); *

Also Published As

Publication number Publication date
TWM564250U (zh) 2018-07-21
CN208336146U (zh) 2019-01-04
CN209496853U (zh) 2019-10-15
US20180076026A1 (en) 2018-03-15
CN107818907B (zh) 2022-04-29
TW202040727A (zh) 2020-11-01
US20220051890A1 (en) 2022-02-17
CN107818906A (zh) 2018-03-20
CN107818907A (zh) 2018-03-20
US20200227256A1 (en) 2020-07-16
CN107818906B (zh) 2022-04-05
TWI742722B (zh) 2021-10-11
TW201824432A (zh) 2018-07-01
US11948791B2 (en) 2024-04-02
US11189485B2 (en) 2021-11-30
TWM564252U (zh) 2018-07-21
WO2018052476A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
TWI722238B (zh) 用於高深寬比共形自由基氧化的蒸汽氧化反應
TW201207939A (en) Method of improving oxide growth rate of selective oxidation processes
TWI795697B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP2009044023A (ja) 半導体装置の製造方法および基板処理装置
TWI806362B (zh) 以原子層控制進行之膜的等向性蝕刻
KR20180116224A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP6806719B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2008066483A (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
TWI788683B (zh) 基板處理裝置、基板支撐具、半導體裝置的製造方法及程式
US9735007B2 (en) Method of processing substrate, substrate processing apparatus, and recording medium
JP2020534692A (ja) 高アスペクト比堆積
JP2008027796A (ja) プラズマ処理装置
JP2004039990A (ja) 被処理体の酸化方法
JP2018163931A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2013197421A (ja) 基板処理装置
JP2010180434A (ja) 成膜方法及びプラズマ成膜装置
JP2006179819A (ja) 成膜装置、成膜方法及び記憶媒体。
JP2006257496A (ja) 薄膜作製方法並びに薄膜作製装置及び水蒸気供給装置
JP7199497B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7428528B2 (ja) エッチング方法
US20220254629A1 (en) Deposition method
TW202414588A (zh) 基板的選擇性氧化
JP2009267017A (ja) 気相成長装置および半導体基板の製造方法
JP2013197208A (ja) 基板処理装置、基板処理方法および半導体装置の製造方法
JP2008118097A (ja) ハフニウムコーティング膜の形成方法及び薄膜作製装置