TWI718011B - 嵌入式半導體封裝及其方法 - Google Patents

嵌入式半導體封裝及其方法 Download PDF

Info

Publication number
TWI718011B
TWI718011B TW109105844A TW109105844A TWI718011B TW I718011 B TWI718011 B TW I718011B TW 109105844 A TW109105844 A TW 109105844A TW 109105844 A TW109105844 A TW 109105844A TW I718011 B TWI718011 B TW I718011B
Authority
TW
Taiwan
Prior art keywords
layer
molding compound
core board
semiconductor package
wafer
Prior art date
Application number
TW109105844A
Other languages
English (en)
Other versions
TW202032735A (zh
Inventor
賽達斯 拉維奇安德蘭
小倉信雄
文卡特斯赫 桑德拉姆
饒Ｒ 圖馬拉
Original Assignee
日商長瀨產業股份有限公司
美商喬治亞技術研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商長瀨產業股份有限公司, 美商喬治亞技術研究公司 filed Critical 日商長瀨產業股份有限公司
Publication of TW202032735A publication Critical patent/TW202032735A/zh
Application granted granted Critical
Publication of TWI718011B publication Critical patent/TWI718011B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公開內容描述了半導體封裝，並且更具體地描述了晶片嵌入式半導體封裝。封裝包括芯板，芯板具有延伸穿過芯板的孔隙。半導體晶片嵌入晶片孔隙中。可沿芯板的一側放置模塑料。在一些實例中，半導體晶片嵌入模塑料中。在其它實例中，半導體晶片黏附到模塑料。可訂製本文所述的芯板的熱膨脹係數(coefficient of thermal expansion,CTE)值，以減少在使用期間封裝隨著半導體晶片加熱而翹曲。

Description

嵌入式半導體封裝及其方法
本公開內容的實施例總體上係關於半導體封裝，並且更具體地係關於晶片嵌入式半導體封裝。
近年來，對更小、功能更強大的計算裝置的需求激起了人們對開發具有高密度重新分佈層並支持類似後段製程的輸入/輸出(I/O)間距的高性能半導體封裝的興趣。只要考慮有具有大量I/O應用程序的移動裝置，即可理解當前對小尺寸、高功率半導體封裝領域的興趣增長。如今，滿足這些需求的最常用方法是2.5D矽插技術。2.5D矽插技術提供了用於容納一個或多個半導體晶片的第一層，以及作為重新分佈層(RDL)的第二層，以"擴散"一個或多個半導體晶片與各種I/O應用程序的連接。隨著封裝尺寸的增加，這些架構變得非常昂貴。最近，嵌入式Si-互連橋接和RDL優先方法已被證明是可擴展至更大的封裝的經濟高效的架構。然而，這些架構就像矽插技術一樣，受凸點限制並因此容易成為低吞吐量的組裝。
甚至在最近，晶圓級扇出(wafer-level-fan-out,WLFO)封裝也越來越流行，因為該架構允許擴展到非常精細的I/O間距，從而實現無與倫比的功率 和信號性能。當今的大多數WLFO封裝都包括環氧樹脂類模塑層以連接各種部件。然而，這些環氧樹脂類的WLFO封裝在擴大I/O應用程序的大小和密度方面也可能會受到限制。首先，矽晶片的熱膨脹係數(coefficient of thermal expansion,CTE)與封裝內的其它部件的熱膨脹係數之間存在很大的不匹配。例如，在單個封裝中，矽晶片的CTE約為3ppm/℃，模塑料的CTE約為10-12ppm/℃，而封裝所附接的可印刷電路板(printable circuit board,PCB)的CTE為17-18ppm/℃。在使用中裝置加熱時，晶片、模塑料和可印刷電路板之間的熱膨脹差異會引起模塑料層的顯著翹曲。
這種翹曲對當前的環氧樹脂類的WLFO封裝造成了第二個重大限制：為了抵消翹曲，當前的封裝在尺寸進而I/O應用程序的數量方面受到限制。當前的環氧樹脂類的WLFO封裝可能被限制為例如約15×15mm的小占地面積。但是，隨著當前的需求以及諸如集成5G功能之類的未來需求，期望有更大的封裝(例如，大於50×50mm)。最後，當前的環氧樹脂類的WLFO封裝也易於發生晶片移位或半導體從封裝內的預期位置移動，這主要是由於在處理期間環氧樹脂模具收縮引起的。
因此，需要一種半導體封裝架構，該架構提供環氧樹脂類的WLFO封裝的優點，包括高I/O密度但避免了與翹曲、占地面積受限和晶片移位有關的問題。
本申請請求享有2019年2月26日提交的美國臨時專利申請第62/810,502號的優先權和權益，其全部內容透過引用合併於此，如同在下文完全闡述了一樣。
本公開內容的實施例解決了這些關注以及其它需求，這些關注以及其它需求在結合附圖閱讀下面的說明書時將變得顯而易見。簡要地描述，本公開的實施例總體上涉及半導體封裝，並且更具體地涉及晶片嵌入式半導體封裝。
本發明的示例性實施例提供了一種嵌入式半導體封裝。嵌入式半導體封裝可包括具有第一側和第二側的芯板。芯板可包括從芯板的第一側延伸到第二側的晶片孔隙。嵌入式半導體封裝可包括具有第一側和第二側的模塑料層，該第一側靠近芯板的第一側並且至少部分地延伸到晶片孔隙中。嵌入式半導體封裝可包括第一半導體晶片，該第一半導體晶片設置在晶片孔隙中並且至少部分地在模塑料層內。第一半導體晶片可具有靠近所述模塑料層的第一側和與模塑料層相對且靠近芯板的第二側的第二側。第一半導體晶片的第二側可具有電極。嵌入式半導體封裝可包括靠近芯板的第二側並靠近電極而定位的第一介電層。嵌入式半導體封裝可包括第一重新分佈層，該第一重新分佈層設置在第一介電層內並且與電極電連通。嵌入式半導體封裝可包括第二介電層，該第二介電層靠近並接觸模塑料層的第二側而定位。嵌入式半導體封裝可包括第二重新分佈層，該第二重新分佈層設置在第二介電層內並且與第一重新分佈層電連通。
在本文所述的任何實施例中，嵌入式半導體封裝可包括導電材料，該導電材料具有與第一重新分佈層電連通的第一端和與第二重新分佈層電 連通的第二端。芯板可包括從芯板的第一側延伸到第二側的第二孔隙，例如貫穿孔隙。導電材料可延伸穿過第二孔隙。
在本文所述的任何實施例中，芯板可包括玻璃。
在本文所述的任何實施例中，玻璃可具有約3ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有約3ppm/℃至約7ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有約7ppm/℃至約10ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有大於10ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，芯板可包括有機層壓材料或無機層壓材料中的至少一種。
在本文所述的任何實施例中，芯板可包括石英或金屬材料中的至少一種。
在本文所述的任何實施例中，芯板可包括從芯板的第一側延伸到第二側的第三孔隙。嵌入式半導體封裝可包括第二半導體晶片，該第二半導體晶片設置在第三孔隙中並且至少部分地在模塑料層內。第二半導體晶片可具有靠近所述模塑料層的第一側和與模塑料層相對且靠近芯板的第二側的第二側。第二半導體晶片的第二側可具有電極。
在本文所述的任何實施例中，芯板可具有小於100μm的厚度。
在本文所述的任何實施例中，第一半導體晶片可保持未被芯板覆蓋。例如，芯板可不在第一半導體晶片上延伸。在本文所述的任何實施例中，半導體封裝可不包括平行於芯板的附加芯板，使得沒有附加芯板在第一半導體晶片上方延伸。
本發明的另一示例性實施例提供了一種嵌入式半導體封裝。嵌入式半導體封裝可包括具有第一側和第二側的芯板。芯板可具有從芯板的第一側延伸到第二側的晶片孔隙。嵌入式半導體封裝可包括具有第一側和第二側的模塑料層，該第一側靠近芯板的第一側並且不延伸到晶片孔隙中。嵌入式半導體封裝可包括設置在晶片孔隙中的第一半導體晶片。第一半導體晶片可具有靠近所述模塑料層的第一側和與模塑料層相對且靠近芯板的第二側的第二側。第一半導體晶片的第二側可具有電極。嵌入式半導體封裝可包括靠近芯板的第二側並靠近電極而定位的第一介電層。嵌入式半導體封裝可包括第一重新分佈層，該第一重新分佈層設置在第一介電層內並且與電極電連通。嵌入式半導體封裝可包括第二介電層，該第二介電層靠近並接觸模塑料層的第二側而定位。嵌入式半導體封裝可包括第二重新分佈層，該第二重新分佈層設置在第二介電層內並且與第一重新分佈層電連通。
在本文所述的任何實施例中，第一半導體晶片的第一側可至少部分地嵌入模塑料層的第一側。
在本文所述的任何實施例中，第一半導體晶片的第一側可經由黏合劑層壓到模塑料層的第一側。
在本文所述的任何實施例中，黏合劑可為晶粒黏結膜。
在本文所述的任何實施例中，嵌入式半導體封裝可包括導電材料，該導電材料具有與第一重新分佈層電連通的第一端和與第二重新分佈層電連通的第二端。芯板可包括從芯板的第一側延伸到第二側的第二孔隙。導電材料可延伸穿過第二孔隙。
在本文所述的任何實施例中，芯板可包括玻璃。
在本文所述的任何實施例中，玻璃可具有約3ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有約3ppm/℃至約7ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有約7ppm/℃至約10ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有大於10ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，芯板可包括有機層壓材料或無機層壓材料中的至少一種。
在本文所述的任何實施例中，芯板可包括石英或金屬材料中的至少一種。
在本文所述的任何實施例中，芯板可包括從芯板的第一側延伸到第二側的第三孔隙。嵌入式半導體封裝可包括設置在第三孔隙中的第二半導體晶片。第二半導體晶片可具有靠近所述模塑料層的第一側和與模塑料層相對且靠近芯板的第二側的第二側。第二半導體晶片的第二側可具有電極。
在本文所述的任何實施例中，第二半導體晶片的第一側可至少部分地嵌入模塑料層的第一側。
在本文所述的任何實施例中，第二半導體晶片的第一側可經由黏合劑層壓到模塑料層的第一側。
在本文所述的任何實施例中，芯板可具有小於100μm的厚度。
在本文所述的任何實施例中，第一半導體晶片可保持未被芯板覆蓋。例如，芯板可不在第一半導體晶片上延伸。在本文所述的任何實施例中，半導體封裝可不包括平行於芯板的附加芯板，使得沒有附加芯板在第一半導體晶片上方延伸。
本發明的另一示例性實施例提供了一種製造嵌入式半導體封裝的方法。該方法可包括製備具有第一側和第二側的芯板。芯板可包括從芯板的第一側延伸到第二側的晶片孔隙。該方法可包括利用黏合劑將芯板的第一側附接到載體層。該方法可包括將第一半導體晶片放入晶片孔隙。第一半導體晶片可包括靠近載體層的電極。該方法可包括將模塑料施加到芯板的第二側，其中模塑料覆蓋芯板的第二側以形成模塑料層。模塑料可延伸到晶片孔隙中以至少部分地封裝第一半導體晶片。該方法可包括固化模塑料。該方法可包括從芯板的第一側去除載體層和黏合劑。該方法可包括將第一介電材料層施加到芯板的第一側。該方法可包括將第二介電材料層施加到模塑料層。該方法可包括在芯板和模塑料層中生成第二孔隙。第二孔隙可從第一介電材料層延伸到第二介電材料層。該方法可包括金屬化第二孔隙的壁以形成通孔。該方法可包括在第一介電材料層上形成第一重新分佈層。第一重新分佈層可與電極以及與金屬化壁 的第一端電連通。該方法可包括在第二介電材料層上形成第二重新分佈層，該第二重新分佈層與金屬化壁的第二端電連通。
在本文所述的任何實施例中，該方法可包括施加第三介電材料層以覆蓋第一重新分佈層。該方法可包括施加第四介電材料層以覆蓋第二重新分佈層。
在本文所述的任何實施例中，固化模塑料可包括在第一溫度下固化模塑料，然後在第二溫度下固化模塑料。第一溫度可低於第二溫度。
在本文所述的任何實施例中，芯板可包括玻璃。
在本文所述的任何實施例中，玻璃可具有約3ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有約3ppm/℃至約7ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有約7ppm/℃至約10ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有大於10ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，芯板可包括有機層壓材料或無機層壓材料中的至少一種。
在本文所述的任何實施例中，芯板可包括石英或金屬材料中的至少一種。
在本文所述的任何實施例中，芯板可包括從芯板的第一側延伸到第二側的第三孔隙。該方法可包括將第二半導體晶片放入第三孔隙。第二半導體晶片可包括靠近載體層的電極。
在本文所述的任何實施例中，芯板可具有小於100μm的厚度。
在本文所述的任何實施例中，第一半導體晶片可保持未被芯板覆蓋。例如，芯板可不在第一半導體晶片上延伸。在本文所述的任何實施例中，半導體封裝可不包括平行於芯板的附加芯板，使得沒有附加芯板在第一半導體晶片上方延伸。
本發明的另一示例性實施例提供了一種製造嵌入式半導體封裝的方法。該方法可包括製備具有第一側和第二側的芯板。芯板可包括從芯板的第一側延伸到第二側的晶片孔隙。該方法可包括製備模塑料的層，從而形成模塑料層。該方法可包括將芯板的第一側放置在模塑料層上。該方法可包括固化模塑料。該方法可包括將第一半導體晶片放入晶片孔隙。第一半導體晶片可具有第一側和第二側，第二側可包括電極。該方法可包括將第一半導體晶片的第一側黏附到模塑料層。該方法可包括將第一介電材料層施加到芯板的第二側。該方法可包括將第二介電材料層施加到模塑料層。該方法可包括在芯板和模塑料層中生成第二孔隙。第二孔隙可從第一介電材料層延伸到第二介電材料層。該方法可包括金屬化第二孔隙的壁以形成通孔。該方法可包括在第一介電材料層上形成第一重新分佈層。第一重新分佈層可與電極以及與金屬化壁的第一端電連通。該方法可包括在第二介電材料層上形成第二重新分佈層。第二重新分佈層可與金屬化壁的第二端電連通。
在本文所述的任何實施例中，將第一半導體晶片的第一側黏附到模塑層可包括在第一半導體晶片的第一側和模塑層之間放置晶粒黏結膜。
在本文所述的任何實施例中，該方法可包括施加第三介電材料層以覆蓋第一重新分佈層。該方法可包括施加第四介電材料層以覆蓋第二重新分佈層。
在本文所述的任何實施例中，固化模塑料可包括在第一溫度下固化模塑料，然後在第二溫度下固化模塑料。第一溫度可低於第二溫度。
在本文所述的任何實施例中，芯板可包括玻璃。
在本文所述的任何實施例中，玻璃可具有約3ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有約3ppm/℃至約7ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有約7ppm/℃至約10ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，玻璃可具有大於10ppm/℃的熱膨脹係數。
在本文所述的任何實施例中，芯板可包括有機層壓材料或無機層壓材料中的至少一種。
在本文所述的任何實施例中，芯板可包括石英或金屬材料中的至少一種。
在本文所述的任何實施例中，芯板可包括從芯板的第一側延伸到第二側的第三孔隙。該方法可包括將第二半導體晶片放入第三孔隙，該第二 半導體晶片具有第一側和第二側，並且第二側可包括電極。該方法可包括將第二半導體晶片的第一側黏附到模塑料層。
在本文所述的任何實施例中，將第二半導體晶片的第一側黏附到模塑層可包括在第二半導體晶片的第一側和模塑層之間放置晶粒黏結膜。
在本文所述的任何實施例中，芯板可具有小於100μm的厚度。
在本文所述的任何實施例中，第一半導體晶片可保持未被芯板覆蓋。例如，芯板可不在第一半導體晶片上延伸。在本文所述的任何實施例中，半導體封裝可不包括平行於芯板的附加芯板，使得沒有附加芯板在第一半導體晶片上方延伸。
在下面的詳細描述和附圖中描述了本發明的這些內容和其它態樣。在結合附圖閱讀以下對本發明的具體示例性實施例的描述之後，本發明實施例的其它態樣和特徵對於本發明所屬技術領域中具有通常知識者將變得顯而易見。儘管本發明的某些特徵是相對於特定實施例和附圖來論述的，但是本發明的所有實施例可包括這裡論述的一個或多個特徵。此外，儘管可將一個或多個實施例論述為具有特定的有利特徵，但是一個或多個這樣的特徵也可與本文論述的本發明的各個實施例一起使用。以類似的方式，儘管下面可將示例性實施例作為裝置、系統或方法實施例進行論述，但是應當理解，可在本發明的各種裝置、系統和方法中實現這樣的示例性實施例。
100:嵌入式半導體封裝
102:模塑料層
104:晶片孔隙
106:芯板
108:半導體晶片
110:貫穿孔隙
112:第一RDL
112a:第一RDL
112b:第一RDL
114:第二RDL
114a:第二RDL
114b:第二RDL
116:第一通孔
118:模塑料
120:電極
121:鈍化層
122:第一介電層
124:第一佈線圖案
126:電連接
128:外部連接
130:第二介電層
132:第二佈線圖案
134:焊球
302:黏合劑
502:第二半導體晶片
504:第二晶片孔隙
506:電極
508:第三佈線圖案
510:第四佈線圖案
512:第二通孔
514:第二通孔
602:半導體晶片
604:電連接
702:載體層
704:黏合劑
706:第一介電材料層
708:第二介電材料層
710:第三介電材料層
712:第四介電材料層
802:第一介電材料層
804:第二介電材料層
808:第三介電材料層
810:第四介電材料層
900:方法
905:流程塊
910:流程塊
915:流程塊
920:流程塊
925:流程塊
930:流程塊
935:流程塊
940:流程塊
945:流程塊
950:流程塊
955:流程塊
960:流程塊
1000:方法
1005:流程塊
1010:流程塊
1015:流程塊
1020:流程塊
1025:流程塊
1030:流程塊
1035:流程塊
1040:流程塊
1045:流程塊
1050:流程塊
1055:流程塊
1060:流程塊
現在將參考未必按比例繪製的附圖和圖表，其中： 〔圖1〕是根據本公開內容的一些實施例的具有延伸到晶片孔隙中的模塑料層的嵌入式半導體封裝的示意性剖視圖；〔圖2〕是根據本公開內容的一些實施例的不具有模塑料層的嵌入式半導體封裝的示意性剖視圖；〔圖3〕是根據本公開內容的一些實施例的嵌入式半導體封裝的示意性剖視圖，其中半導體晶片黏附到平面模塑料層；〔圖4〕是根據本公開內容的一些實施例的不具有模塑料層的嵌入式半導體封裝的示意性剖視圖；〔圖5〕是根據本公開內容的一些實施例的具有多個半導體晶片的嵌入式半導體封裝的示意性剖視圖；〔圖6〕是根據本公開內容的一些實施例的具有表面安裝的半導體晶片的嵌入式半導體封裝的示意性剖視圖；〔圖7A-7K〕描繪了根據本公開內容的一些實施例的用於製造嵌入式半導體封裝的示例性程序；〔圖8A-8H〕示出了根據本公開內容的一些實施例的用於製造嵌入式半導體封裝的示例性程序；〔圖9〕是根據本公開內容的一些實施例的製造嵌入式半導體封裝的示例性方法的流程圖；以及〔圖10〕是根據本公開內容的一些實施例的製造嵌入式半導體封裝的示例性方法的流程圖。
儘管詳細解釋了本公開內容的某些實施例，但是應當理解，可設想其它實施例。因此，無意於將本公開內容的範圍限於在以下描述中闡述或在附圖中示出的部件的構造和佈置的細節。本公開內容的其它實施例能夠以各種方式被實踐或執行。另外，在描述實施例時，為了清楚起見，將訴諸特定用語。旨在使每個用語涵蓋本發明所屬技術領域中具有通常知識者所理解的最廣泛的含義，並且包括以相似方式操作以實現相似目的的所有技術均等物。
還應注意，除非上下文另有明確規定，則在說明書和所附申請專利範圍中使用的單數形式"一個"、"一種"和"該"包括複數對象。對包含"一種"成分的組合物的引用旨在包括除所提及的成分以外的其它成分。
這裡的範圍可表示為從"約"或"大約"或"實質上"一個特定值和/或至"約"或"大約"或"實質上"另一特定值。當表達這樣的範圍時，其它示例性實施例包括從一個特定值和/或到另一特定值。
在本文中，諸如"具有(having)"，"具有(has)"，"包含(including)"或"包含(include)"等用語的使用是開放式的，並具有與諸如"包括(comprising)"或"包括(comprise)"等用語相同的含義，並且不排除存在其它結構、材料或動作。類似地，儘管諸如"可"或"可能"之類的用語的使用旨在是開放性的，並且反映了該結構、材料或動作不是必需的，但不使用此類用語並不旨在反映該結構、材料或動作是必不可少的。就目前認為結構、材料或動作必不可少的程度而言，它們確定為是必不可少的。
還應理解，提及一個或多個方法步驟並不排除另外的方法步驟或在明確識別的那些步驟之間***方法步驟的存在。此外，儘管在本文中可使用用語"步驟"來表示所採用的方法的不同態樣，但是該用語不應解釋為暗示本 文所公開的各個步驟之中或之間的任何特定順序，除非並且只有在明確要求了各個步驟的順序時除外。
此後描述為構成本公開的各種元件的部件旨在是示範性的而非限制性的。與本文所述的部件執行相同或相似功能的許多合適的部件旨在包含在本公開的範圍內。本文未描述的此類其它部件可包括但不限於例如在開發了當前公開的標的之後開發的類似部件。另外，本文所述的部件可應用於本公開內容內的任何其它部件。僅僅論述與一個實施例相關的特徵或部件並不排除該特徵或部件與另一實施例一起使用或相關聯。
為了便於對本公開內容的原理和特徵的理解，下面說明各種示例性實施例。具體而言，當前公開的標的是在半導體封裝的上下文中描述的，並尤其是包括面板層和嵌入式半導體晶片的半導體封裝。然而，本公開內容不限於此且可在其它上下文中應用。例如，本公開的一些實例可改善其它微型電子裝置的製造。還應當理解，本文所述的許多實例包括模塑料層，但是可設想封裝在沒有模塑料的情況下製造。例如但不限於，本文所述的半導體晶片可封裝在介電材料層內和/或黏附至介電材料層。這些實施例設想為在本公開的範圍內。因此，當在包括面板層、嵌入在面板層中的半導體晶片以及模塑料層的半導體封裝的上下文中描述本公開內容時，將理解的是，其它實施例可代替所提及的那些內容。
如上所述，半導體封裝中的最近趨勢包括以晶圓級扇出(wafer-level-fan-out,WLFO)封裝將晶片和有線連接封裝在一起。這些WLFO封裝通常包括嵌入環氧樹脂模具中的晶片，並且銅連接的重新分佈層(redistribution layer,RDL)位於模具中。RDL的一端是與晶片電極的連接，而RDL的另一端是多個輸 入/輸出(I/O)連接。例如，RDL的第二端可連接到I/O裝置或可印刷電路板(printable circuit board,PCB)。這種分層的RDL設計增加了半導體封裝的I/O密度，但是模塑料架構在擴展到大型封裝方面也受到限制。模塑料引起的晶片移位是與目前的WLFO封裝相關聯的一個重要問題。由於化合物層的加工，模塑料也經歷了明顯的翹曲。另一個重要的問題是模塑料和嵌入化合物中的半導體晶片之間的熱膨脹係數(coefficient of thermal expansion,CTE)不匹配。例如，矽晶片的CTE可低至3ppm/℃，而當今許多半導體封裝中使用的模塑料的CTE可大於10ppm/℃。正如預期的那樣，隨著晶片的加熱將出現翹曲的情況，並且隨著期望的晶片處理能力的提高，這種情況只會加劇，晶片周圍的成型件將比晶片膨脹得更多，從而給晶片帶來很大的應力。
CTE不匹配還會進一步增加上述翹曲，這可能會妨礙面板規模的處理。結果，難以將目前的WLFO技術用於高帶寬計算中的大型封裝(例如，大於40x40mm)。本公開內容提供了針對與WLFO架構相關聯的問題的解決方案。本發明可提供一種平臺，該平臺以封裝級集成異構IC，其密度與使用後段製程(back-end-of-line,BEOL)佈線集成在單個晶片上的密度相同，但是具有改進的性能、功率效率和成本。
在本公開內容的各種實施例中，嵌入式半導體封裝可包括多層以容納封裝的各種部件。嵌入式半導體封裝可包括芯板，該芯板包括延伸穿過芯板的多個孔隙。一些孔隙可容納一個或多個半導體晶片，而其它孔隙可用作貫穿面板或貫穿模製通孔，以將封裝頂部的RDL連接到封裝底部的RDL。在整個本公開內容中，用語"嵌入"可指將一個或多個半導體晶片嵌入芯板的孔隙內。在一些實例中，可沿芯板的表面設置模塑料層。在一些實例中，模塑料可 延伸到孔隙中以封裝半導體晶片。可經由黏合劑將半導體晶片層壓至模塑料層。嵌入式半導體封裝還可包括介電材料層，在其中可嵌入或放置RDL。
本公開內容還描述了製造本發明的某些實施例的示例性方法。如上所述，環氧樹脂模具設計具有固有的局限性，從而限制了其在大規模應用中的使用。製造過程可能會引起許多這些固有的局限性。例如，晶片移位可能是由於用在加工期間或之後會收縮的環氧樹脂填充模具引起的。減輕翹曲問題的一些途徑包括使用多種不同的環氧樹脂材料來封裝半導體晶片。這可包括在晶片周圍使用一種材料而在封裝主體中使用另一種材料。然而，這種途徑增加了製造過程的複雜性和可擴展性。取而代之地，本公開內容描述了透過使用可訂製CTE的嵌入式面板來減少晶片移位和翹曲的方法，並且該設計允許使用單一環氧化合物。儘管在本文所述的封裝中可使用一種以上的環氧化合物，但是這些封裝不依賴多種環氧化合物來解決翹曲和晶片移位問題。
本發明公開了用於提供嵌入式半導體封裝的各種裝置和方法，並且現在將參考附圖描述裝置和方法的示例性實施例。
圖1是根據本公開內容的一些實施例的具有延伸到晶片孔隙104中的模塑料層102的嵌入式半導體封裝100的示意性剖視圖。嵌入式半導體封裝100可包括芯板106。芯板106可用於生成半導體封裝的內支架。芯板106可為薄片材料。例如，芯板106的厚度可小於1.00mm(例如，從10μm至50μm；從50μm至100μm；從100μm至300μm；從300μm至500μm；從500μm至700μm；或500μm至1.0mm)，並且這種材料可為封裝提供支承和剛性。
可在芯板106中形成一個或多個孔隙以容納封裝的部件。例如，晶片孔隙104可設置在芯板106中，並且晶片孔隙104可從芯板106的一側延伸到 另一側。半導體晶片108可設置在晶片孔隙104內。可在芯板106中生成其它孔隙，包括貫穿孔隙110(即，貫穿面板通孔)，例如透過將貫穿孔隙110的壁金屬化來創建通孔116，以將第一RDL 112連接到第二RDL 114。芯板106可具有任何數量的孔隙104,110，使得面板可容納任何數量的半導體晶片108或提供任何數量的通孔116。通孔116可為延伸穿過芯板106以將第一RDL 112連接到第二RDL 114的導電材料。
可與芯板106的至少一側相鄰的是包括模塑料118的模塑料層102。模塑料118可包括環氧樹脂模製物。在一些實例中，如圖1所示，模塑料118和模塑料層102可至少部分地延伸到晶片孔隙104中。在這些實例中，模塑料118可封裝半導體晶片108的至少一部分。半導體晶片108可包括一個或多個電極120用於附接電氣部件(例如，I/O部件)。在一些實例中，半導體晶片108的一側可包括電極120，而半導體晶片108的另一側不包括電極。在這些實例中，半導體晶片108的不具有電極的一側可靠近模塑料層102；因此，使電極120可背向模塑料層102。
在一些實例中，嵌入式半導體封裝100可在一個或多個電極120的位置處包括鈍化層121。鈍化層121可為例如表面鈍化以提高半導體晶片108的性能，減少在電極120的位置處的腐蝕等。鈍化層121可包括氮化矽(SiN)、二氧化矽(SiO2)、聚醯亞胺等。為完整起見，將理解本文所述的任何實施例，包括圖2-6所示或圖7A-8H中的方法步驟，都可包括鈍化層121。在本公開中示出的一些實例中，例如，鈍化層121可從圖中排除以提供重新分佈層的更好的視圖。
在一些實例中，嵌入式半導體封裝100可包括與芯板106的一側相鄰並靠近電極120的第一介電層122。第一RDL 112可設置在第一介電層122內。例如，可以多步驟程序來製造第一RDL 112，其中在芯板106附近沉積第一介電材料層，然後例如透過光刻，在第一介電材料層上將第一佈線圖案124圖案化以形成第一RDL 112。然後可在第一佈線圖案124的頂部上沉積第二介電材料層，以將第一RDL 112封裝在第一介電層122內。構成第一RDL 112的佈線圖案124的材料可包括但不限於銅、金、銀、鋁、鎳、錫或其任何組合(例如，合金)。第一佈線圖案124可延伸穿過第一介電層122以生成用於一個或多個電極120的電連接126。
在一些實例中，如圖1所示，第一佈線圖案124可延伸穿過第一介電層122，來為附加部件提供外部連接128，這些部件包括但不限於天線、其它I/O裝置和/或表面安裝的半導體晶片(例如，記憶體晶片、中央處理單元、圖形處理單元、邏輯晶片等)。
在一些實例中，嵌入式半導體封裝100可包括與模塑料層102相鄰的第二介電層130。第二RDL 114可設置在第二介電層130內。例如，可以如上所述地類似的多步驟程序來生成第二RDL 114，其中第二佈線圖案132設置在第二介電層130內以生成第二RDL 114。在一些實例中，第二RDL 114可與第一RDL 112電連通。設置在貫穿孔隙110內的通孔116可便於這種電通信，其中通孔116的第一端連接到第一RDL 112，並且通孔116的第二端連接到第二RDL 114。以此方式，第二RDL 114可與半導體晶片108的電極120電連通。可設想，用於第二佈線圖案132的材料可類似於上述用於第一佈線圖案124的材料。
在一些實例中，如圖1所示，第二佈線圖案132可延伸穿過第二介電層130，以提供與電觸點，例如焊球134或表面安裝的晶片(這將在此更詳細地描述)的連接。焊球134可允許將嵌入式半導體封裝100安裝到例如PCB上。
再次參照芯板106，可設想芯板由多種材料製成。如上所述，訂製芯板的CTE的能力可減少與僅有環氧樹脂的WLFO架構相關的晶片移位和翹曲問題。例如，如果半導體晶片108(晶片)的材料的CTE約為3ppm/℃，而模塑料層102的CTE約為5-15ppm/℃，則在使用期間半導體晶片108的加熱，可使兩層之間的不匹配引起封裝的明顯翹曲。在許多情況下，安裝有封裝的PCB的CTE可能更高，例如約為18ppm/℃，這進一步引起系統的熱膨脹問題。芯板106可透過允許製造商訂製芯板106的CTE以抵消部件的各種膨脹率來提供減小翹曲的平臺。例如，根據應用程序的不同，可將芯板106訂製為具有接近於矽晶片的CTE、接近於PCB的CTE、或接近於兩個部件之間的某處的CTE。
可設想，芯板106可包括有機層壓材料或無機層壓材料。例如，聚醯亞胺可用作芯層106的材料。聚醯亞胺可被訂製為具有約6ppm/℃至約10ppm/℃的CTE。使用這種或其它有機層壓材料可允許芯層106被訂製為具有在晶片和PCB的CTE之間的範圍內的CTE。無機材料也可用於改變芯板106的CTE。例如，陶瓷的CTE範圍可為約3ppm/℃至約6ppm/℃，其相比於PCB的CTE值更接近晶片的CTE值。另一方面，金屬的CTE值可大於18ppm/℃，這更接近於PCB的CTE值。芯板106可包括石英，石英可具有小於1.00ppm/℃的CTE，因此其隨著半導體晶片108在使用期間加熱的膨脹很小。
在較佳實施例中，芯板106可包括玻璃。玻璃可提供許多現有的基於環氧樹脂模製的WLFO技術所沒有的好處。玻璃的光滑表面和高維穩定性 能在矽類RDL佈線和BEOL類I/O上，甚至在大型面板上實現高密度，因此提高了基於模塑料的扇出所無法實現的生產率。可訂製玻璃的CTE從而提高可靠性，並能夠在板上直接表面安裝，這與某些高密度扇出封裝在大主體尺寸下需要有機封裝來連接到板不同。可訂製玻璃以使其CTE值從大約3ppm/℃至大約12ppm/℃(例如3ppm/℃；從大約3ppm/℃至大約5ppm/℃；從大約5ppm/℃至約7ppm/℃；從約7ppm/℃至約9ppm/℃；或從約9ppm/℃至約12ppm/℃)。除了芯板106的這些CTE益處之外，與模塑料118相比，玻璃的損耗因數還低大約二至三倍。與模塑料118相比，玻璃還提供高電阻率、優異的耐濕性和高表面光滑度。如上所述，芯板106的厚度可根據設計的需要(例如層的剛性)而變化。因為玻璃還提供優異的剛性，所以可設想玻璃芯板106可較薄，包括例如小於100μm(例如，從10μm至50μm；或從50μm至100μm)。這種薄度可允許更緊湊的封裝，同時保持足夠的處理完整性。玻璃芯板106也可製造成具有本文所述的芯板106的任何其它厚度。
可設想，另一層芯板材料不位於半導體晶片108的上方或下方，因為這會引起熱屏蔽。換句話說，當半導體晶片108在使用期間加熱時，如果另一個面板位於晶片孔隙104上方或下方，則熱量可能無法從晶片孔隙104逸出。當面板包括作為良好的絕緣體的玻璃時尤其如此。由附加面板引起的熱屏蔽可能會進一步增加先前封裝中發現的翹曲問題。因此，可設想，芯板106沒有在半導體晶片108上延伸，並且還可設想，嵌入式半導體封裝100在芯板106的上方或下方(例如，平行)不包括類似於芯板106的覆蓋半導體晶片108的一部分的附加面板。
圖2是根據本公開內容的一些實施例的不具有模塑料層的嵌入式半導體封裝100的示意性剖視圖。圖2類似於圖1中發現的構造，但是圖2中的嵌入式半導體封裝100不具有模塑料層102或模塑料118。如上所述，本公開內容的一些實例包括不包含模塑料層102的嵌入式半導體封裝100的實例。在一些實例中，模塑料可用於製造嵌入式半導體封裝100，並且可在沉積介電材料層之前移除。參照圖1進行說明，圖1中的模塑料118可用於製造結構，但是可在製造程序期間移除。例如，可施加第一介電層122，可去除模塑料118，並且可添加第二介電層130。在該實例中，第二介電層130的介電材料可延伸到晶片孔隙104中以封裝半導體晶片108。
沒有模塑料118的這種構造可用於進一步訂製整個嵌入式半導體封裝100的CTE。如上所述，嵌入式半導體封裝100的各個部件的CTE值的不匹配可引起整個封裝的翹曲。用於製造嵌入式半導體封裝100的模塑料118的CTE約為10-12ppm/℃。半導體晶片108可具有大約3ppm/℃的CTE。透過從最終產品中去除模塑料層102，可訂製芯板106以使其具有更接近半導體晶片108(例如，更接近3ppm/℃)的CTE，並且可排除模塑料層102、半導體晶片108和芯板106之間的不匹配。
圖3是根據本公開內容的一些實施例的嵌入式半導體封裝100的示意性剖視圖，其中半導體晶片108黏附至平面模塑料層102。圖3中的具有將半導體晶片108附接到模塑料層102的替代方法的嵌入式半導體封裝100類似於圖1所示的嵌入式半導體封裝100。例如，圖1描繪了封裝，其中模塑料118至少部分地延伸到晶片孔隙104中，透過進行封裝(或至少部分進行封裝)來固定半導體晶片108。圖3描繪了嵌入式半導體封裝100，其中模塑料層102是平面的並且 不延伸到晶片孔隙104中。半導體晶片108透過黏合劑302附接到模塑料層102。在一些實例中，黏合劑302可包括晶粒黏結膜。
在一些實例中，並且如圖3所示，當模塑料層102沒有延伸到晶片孔隙104中時，第一介電層122的介電材料可延伸到晶片孔隙104中以封裝半導體晶片108和一個或多個電極120。在一些實例中，如上所述，嵌入式半導體封裝100可在一個或多個電極120的位置處包括鈍化層121。
圖4是根據本公開內容的一些實施例的不具有模塑料層的嵌入式半導體封裝100的示意性剖視圖。圖4類似於圖3中發現的構造，但是圖4中的嵌入式半導體封裝100不具有模塑料層102或模塑料118。如上所述，本公開內容的一些實例包括不包含模塑料層102的嵌入式半導體封裝100的實例。上面參照圖2描述了這樣的實例，並且其中的相同描述可應用於圖4所示的構造。在一些實例中，模塑料可用於製造嵌入式半導體封裝100，並且可在沉積介電材料層之前移除。參照圖3進行說明，圖3中的模塑料118可用於製造結構，但是可在製造過程期間移除。例如，可提供模塑料層102以幫助定位芯板106和半導體晶片108。可施加第一介電層122，並且第一介電層122的介電材料可延伸到晶片孔隙104中以封裝半導體晶片108。可去除模塑料118，並且可在去除了模塑料層102的地方施加第二介電層130。
圖5是根據本公開內容的一些實施例的具有多個半導體晶片108,502的嵌入式半導體封裝100的示意性剖視圖。在一些實例中，嵌入式半導體封裝100可包括多個半導體晶片108,502。例如，第一半導體晶片108可設置在第一晶片孔隙104中，並且第二半導體晶片502可設置在第二晶片孔隙504中。這種架構使不同類型的晶片可嵌入同一芯板106中。例如，在單個封裝中，一 個半導體晶片108,502可包括但不限於記憶體晶片、中央處理單元、圖形處理單元、邏輯晶片或集成被動裝置中的一個，以及另一半導體晶片502,108可包括上述單元中的另一個。在一些實例中，可將兩個半導體晶片108,502在單個孔隙內彼此相鄰放置來代替具有用於容納第二晶片的單獨的孔隙。此外，儘管圖5描繪了具有兩個晶片108,502和兩個孔隙104,504的實施例，但是本文所述的設計不限於兩個晶片和/或兩個晶片孔隙。
在一些實例中，兩個晶片108,502可共享單個第一RDL 112a,b和/或共享單個第二RDL 114a,b。換句話說，第一半導體晶片108和第二半導體晶片502都可透過共享的RDL彼此電連通。例如，第一半導體晶片108的一個或多個電極120可經由共享的第一RDL 112a,b與第二半導體晶片502的一個或多個電極506電連通。共享的第一RDL 112a,b也可例如透過第一通孔116與共享的第二RDL 114a,b電連通。在其它實例中，兩個晶片108,502可具有獨立的RDL。換句話說，第一半導體晶片108可不與第二半導體晶片502電連通。例如，第二半導體晶片502可連接到第一RDL 112b中的第三佈線圖案508。第三佈線圖案508可例如借助於第二通孔512與第二RDL 112b中的第四佈線圖案510電連通。可類似於參照圖1描述的通孔116的第二通孔512可穿過延伸穿過芯板106的第二通孔514。
如圖5所示，在一些實例中，第一RDL 112a,b可設置在第一介電層122的表面上，而不是嵌入在該層中。類似地，第二RDL 114a,114b可設置在第二介電層130的表面上，而不是嵌入在該層中。在本文所述的任何實例中，這種架構都是可能的。在其它實例中，並且如圖1和圖3所示，RDL可設置在其各自的介電層122,130中。
圖5描繪了嵌入式半導體封裝100，其中兩個半導體晶片108,502嵌入模塑料118內，類似於針對圖1的論述中描述的實例。然而，多晶片構造不限於嵌入在模塑料118內的晶片。在其它實例中，半導體晶片108,502可例如透過黏合劑302附接到如圖3所示的平面模塑料層102。還可設想，一些半導體晶片嵌入模塑料118中，而其它半導體晶片則經由黏合劑302附接到模塑料層102，即，兩種附接技術可提供在單個嵌入半導體封裝100中。
圖6是根據本公開內容的一些實施例的具有表面安裝的半導體晶片602的嵌入式半導體封裝100的示意性剖視圖。本系統和方法使附加的半導體晶片(例如，記憶體晶片、中央處理單元、圖形處理單元、邏輯晶片等)能夠定位在一個或多個晶片孔隙104的外部。在一個實例中，附加半導體晶片可表面安裝到第一介電層122或第二介電層130。例如，將圖6中所示的表面安裝半導體晶片602安裝到第二介電層130，並且經由延伸穿過第二介電層130的電連接604(類似於電連接126)連接到第二RDL 114。該實例使得能夠將表面安裝的半導體晶片602放置在焊球134之間，並因此節省了空間。在其它實例中，可將表面安裝的半導體晶片602安裝到第一介電層122，並且可將表面安裝的半導體晶片602經由電連接126連接到第一RDL 112。在一些實例中，嵌入式半導體封裝可包括安裝到第一介電層122的一個以上表面安裝的半導體晶片602和/或安裝到第二介電層122的一個以上表面安裝的半導體晶片602。
圖7A-7K示出了根據本公開內容的一些實施例的用於製造嵌入式半導體封裝的示例性程序。圖7A-7K描繪了可製造類似於圖1所示的示例性實施例的嵌入式半導體封裝100的程序。圖7A-7K示出了並排的多個封裝，因為本發明的系統和方法使得能夠在片材上生產多個單元，隨後可對其進行切割。在圖 7A-7K中，只有右側封裝標有元件符號，而左側封裝沒有標記以提供各種部件的視圖。如在圖7A中可看到的，在一些實例中可製備芯板106。各種孔隙，例如晶片孔隙104和貫穿孔隙110，可透過在芯板106內鑽孔來製成。在圖7B中，可透過黏合劑704將芯板106層壓到載體層702。載體層702可由能夠在處理和運輸期間向芯板106提供支承的材料製成，並且該材料可包括以上針對芯板106本身描述的任何材料(例如，玻璃、金屬材料等)。在圖7C中，可將半導體晶片108放置在晶片孔隙104中，其中一個或多個電極120面對載體層702放置。在圖7D中，可將模塑料118施加到構造物的頂部以形成模塑料層102。可透過將環氧樹脂或其它聚合物倒在芯板106的頂部上來將模塑料118施加到構造的頂部。在圖7D所示的實施例中，模塑料118能夠延伸到晶片孔隙104中來至少部分地封裝半導體晶片108。
然後可使模塑料118固化。可設想固化過程可在單步過程或多步過程中完成。如上所述，用於嵌入式半導體的較佳製造程序可限制晶片移位和翹曲。當晶片周圍的環氧樹脂在固化過程期間收縮時，嵌入環氧樹脂的晶片會發生移位。此外，僅包括環氧樹脂層的先前方法在固化過程期間可能會發生明顯的翹曲。例如，由於未對準可能導致成品率下降。可訂製固化過程以減少晶片移位和/或翹曲。在一個實例中，模塑料118可在單一溫度(即傳統的固化溫度曲線)下固化。在其它實例中，固化可透過兩步過程來完成。在固化過程的第一步中，模塑料118可首先在低溫下固化延長的持續時間，在該溫度下環氧樹脂保持黏性。在固化過程的第二步中，可將溫度升高到傳統的固化溫度曲線。在示例半導體封裝上測試單步固化曲線和多步固化曲線的實驗中，發現透過使用兩步固化曲線可減少晶片移位。
在圖7E中，一旦模塑料118固化，就可從構造物上去除載體層702和黏合劑704。在圖7F中，貫穿孔隙110可透過重新鑽孔而重新打開。如果模塑料118已經延伸到孔隙中(例如參見圖7D)，則貫穿孔隙110這樣的重新打開對於重新打開孔隙110可能是有益的。在圖7G中，第一介電材料層706可施加到芯板106，並且第二介電材料層708可施加到模塑料層102。在一些實例中，一旦已經施加了介電材料層706,708，就可將層的表面平坦化，以避免由於介電材料填滿各個孔隙而引起的非共面性。
在未示出的替代實例中，可施加第一介電材料層706，然後可去除模塑料118。然後可添加第二層介電材料706，並且第二層介電材料706可延伸到晶片孔隙104中。該替代實施例可製作圖2所示的嵌入式半導體封裝100。
在圖7H中，貫穿孔隙110可透過鑽穿介電材料而重新打開。如圖所示，重新打開的貫穿孔隙110可包括設置在開口和芯板106之間的介電材料層，其可允許介電材料圍繞通孔。
在圖7I中，第一RDL 112和/或第二RDL 114可分別形成在第一介電材料層706和/或第二介電材料層708上。RDL 112,114可例如使用標準的半增材程序(semi-additive processes,SAP)製成。銅的無電沉積可用於在第一介電材料層706和/或第二介電材料層708上形成晶種層。該程序還可使貫穿孔隙110的壁金屬化以創建用於將第一RDL 112與第二RDL 114連接的通孔116。在銅沉積之後，可透過光刻來形成佈線圖案124,132，並且可透過電鍍來沉積銅。可剝離光致抗蝕劑並且可差異性地蝕刻銅晶種層以形成第一RDL 112和/或第二RDL 114。
在圖7J中，可將第三介電材料層710和/或第四介電材料層712沉積在第一RDL 112和/或第二RDL 114的頂部。透過在RDL上沉積另一層介電材料710,712，可將每個RDL設置在該材料內。例如，第一RDL 112可設置在第一介電層122內，並且第二RDL 114可設置在第二介電層130內。而且，如上所述，第一佈線圖案124可延伸穿過第一介電層122以提供用於附加部件的外部連接128。外部連接128可設置在第一介電層122的外表面上。類似地，第二佈線圖案132可延伸穿過第二介電層130以連接外部裝置。例如如圖7K所示，可將焊球134或類似的電觸點添加到封裝中以連接到PCB。
圖8A-8H示出了根據本公開內容的一些實施例的用於製造嵌入式半導體封裝的示例性程序。圖8A-8H描繪了用於製造嵌入式半導體封裝100的示例性程序，其中如參照圖3所示和所述，半導體晶片108黏附至平面模塑料層102。圖8A-8H示出了並排的多個封裝，因為本發明的系統和方法使得能夠在隨後可對其進行切割的片材上生產多個單元。在圖8A-8H中，只有右側封裝標有元件符號，而左側封裝沒有標記以提供各種部件的視圖。如在圖8A中可看到的，在一些實例中可製備芯板106。各種孔隙，例如晶片孔隙104和貫穿孔隙110可透過在芯板106內鑽孔來製成。在圖8B中，可例如透過將模塑料118倒在表面上從而形成模塑料層102來製備模塑料118的層。芯板106可放置在模塑料層102上。然後可使模塑料118固化。類似於參照圖7D描述的固化曲線，模塑料118和模塑料層102的固化可在單步程序或多步程序中完成。
在圖8C中，可將半導體晶片108置於晶片孔隙104中。在此程序中，半導體晶片108不嵌入模塑料118中。可透過使用黏合劑302將半導體晶片108附接到模塑料層102，該黏合劑302包括但不限於晶粒黏結膜。在圖8D中， 第一介電材料層802可施加到芯板106，並且第二介電材料層804可施加到模塑料層102。在一些實例中，一旦已經施加了介電材料層802,804，就可將層的表面平坦化，以避免由於介電材料填滿各個孔隙而引起的非共面性。
在未示出的替代實例中，可應用第一介電材料層802，並且第一介電材料層802可延伸到晶片孔隙104中以封裝半導體晶片108。然後可去除模塑料118。然後可在去除模塑料118的地方施加第二介電材料層804。該替代實施例可製作圖4所示的嵌入式半導體封裝100。
在圖8E中，貫穿孔隙110可透過鑽穿介電材料而重新打開。如圖所示，重新打開的貫穿孔隙110可包括設置在開口和芯板106之間的介電材料層，其可允許介電材料圍繞通孔。可鑽出附加的電極連接開口806以暴露電極120的頂部。
在圖8F中，第一RDL 112和/或第二RDL 114可形成在第一介電材料層802和/或第二介電材料層804上。形成RDL 112,114的佈線圖案124,132的過程可類似於以上針對圖7I所描述的過程。另外，銅的無電沉積還可使電極連接開口806金屬化，以在一個或多個電極120與第一RDL 112之間生成電連接126。
在圖8G中，可將第三介電材料層808和/或第四介電材料層810沉積在第一RDL 112和/或第二RDL 114的頂部。透過在RDL上沉積另一介電材料層808,810，可將每個RDL設置在該材料內。例如，第一RDL 112可設置在第一介電層122內，並且第二RDL 114可設置在第二介電層130內。而且，並且如上所述，第一佈線圖案124可延伸穿過第一介電層122以提供用於附加部件的外部連接128。外部連接128可設置在第一介電層122的外表面上。類似地，第二佈 線圖案132可延伸穿過第二介電層130以連接外部裝置。例如如圖8H所示，可將焊球134或類似的電觸點添加到封裝中以連接到PCB。
圖9是根據本公開內容的一些實施例的製造嵌入式半導體封裝的示例性方法900的流程圖。方法900可用於製造如圖1所示的嵌入式半導體封裝。在流程塊905處，方法900包括製備具有第一側和第二側的芯板，該芯板包括從芯板的第一側延伸到第二側的晶片孔隙。在流程塊910處，方法900包括透過黏合劑將芯板的第一側附接到載體層。在流程塊915處，方法900包括將第一半導體晶片放入晶片孔隙中，該第一半導體晶片具有靠近載體層的電極。在流程塊920處，方法900包括將模塑料施加到芯板的第二側，其中模塑料覆蓋芯板的第二側以形成模塑料層，並且其中模塑料延伸到晶片孔隙中以封裝第一半導體晶片。在流程塊925處，方法900包括固化模塑料。在流程塊930處，方法900包括從芯板的第一側去除載體層和黏合劑。在流程塊935處，方法900包括將第一介電材料層施加至芯板的第一側。在流程塊940處，方法900包括將第二介電材料層施加至模塑料層。在流程塊945處，方法900包括在芯板和模塑料層中生成第二孔隙，該第二孔隙從第一介電材料層延伸至第二介電材料層。在流程塊950處，方法900包括金屬化第二孔隙的壁。在流程塊955處，方法900包括在第一介電材料層上形成第一重新分佈層，該第一重新分佈層與電極以及與金屬化壁的第一端電連通。在流程塊960處，方法900包括在第二介電材料層上形成第二重新分佈層，該第二重新分佈層與金屬化壁的第二端電連通。
圖10是根據本公開內容的一些實施例的製造嵌入式半導體封裝的示例性方法1000的流程圖。方法1000可用於製造如圖3所示的嵌入式半導體封裝。在流程塊1005處，方法1000包括製備具有第一側和第二側的芯板，該芯 板包括從芯板的第一側延伸到第二側的晶片孔隙。在流程塊1010處，方法1000包括製備模塑料層，從而形成模塑料層。在流程塊1015處，方法1000包括將芯板的第一側放置在模塑料層上。在流程塊1020處，方法1000包括固化模塑料。在流程塊1025處，方法1000包括將第一半導體晶片放入晶片孔隙中，第一半導體晶片具有第一側和第二側，第二側具有電極。在流程塊1030處，方法1000包括將第一半導體晶片的第一側黏附到模塑料層。在流程塊1035處，方法1000包括將第一介電材料層施加到芯板的第二側。在流程塊1040處，方法1000包括將第二介電材料層施加至模塑料層。在流程塊1045處，方法1000包括在芯板和模塑料層中生成第二孔隙，該第二孔隙從第一介電材料層延伸至第二介電材料層。在流程塊1050處，方法1000包括金屬化第二孔隙的壁。在流程塊1055處，方法1000包括在第一介電材料層上形成第一重新分佈層，該第一重新分佈層與電極以及與金屬化壁的第一端電連通。在流程塊1060處，方法1000包括在第二介電材料層上形成第二重新分佈層，該第二重新分佈層與金屬化壁的第二端電連通。
應當理解，本文公開的實施例和申請專利範圍在其應用中不限於說明書中闡述的以及在附圖中示出的部件的構造和佈置的細節。而是說明書和附圖提供了所設想的實施例的實例。本文公開的實施例和請求項還能夠用於其它實施例並且能夠以各種方式來實踐和執行。另外，應理解，本文採用的措詞和用語是出於描述的目的，並且不應視為限制請求項。
因此，本發明所屬技術領域中具有通常知識者將認識到，本申請和請求項所基於的概念可容易地用作為設計用於執行實施例以及本申請中提 出的請求項的若干目的的其它結構、方法和系統的基礎。因此，重要的是，請求項應認作是包括這樣的均等構造。
此外，上述摘要的目的在於使美國專利商標局和廣大公眾，尤其包括不熟悉專利和法律用語或措辭的本領域從業人員能夠從粗略檢查中快速確定本申請技術公開內容的本質和實質。摘要既無意於限定本申請的請求項，也無意以任何方式限制請求項的範圍。取而代之地，本發明旨在由所附的申請專利範圍限定。
100:嵌入式半導體封裝
102:模塑料層
104:晶片孔隙
106:芯板
108:半導體晶片
110:貫穿孔隙
112:第一RDL
114:第二RDL
116:第一通孔
118:模塑料
120:電極
121:鈍化層
122:第一介電層
124:第一佈線圖案
126:電連接
128:外部連接
130:第二介電層
132:第二佈線圖案
134:焊球

Claims (59)

  1. 一種嵌入式半導體封裝，包括：具有第一側和第二側的芯板，所述芯板包括從所述芯板的第一側延伸到第二側的晶片孔隙；具有第一側和第二側的模塑料層，所述第一側靠近所述芯板的第一側並且至少部分地延伸到所述晶片孔隙中；設置在所述晶片孔隙中並且至少部分地在所述模塑料層內的第一半導體晶片，所述第一半導體晶片具有靠近所述模塑料層的第一側和與所述模塑料層相對且靠近所述芯板的第二側的第二側，所述第一半導體晶片的第二側具有電極；靠近所述芯板的第二側並靠近所述電極而定位的第一介電層；設置在所述第一介電層內並與所述電極電連通的第一重新分佈層；靠近並接觸所述模塑料層的第二側而定位的第二介電層；以及設置在所述第二介電層內並與所述第一重新分佈層電連通的第二重新分佈層；所述芯板的熱膨脹係數在所述第一半導體晶片與所述模塑料層的熱膨脹係數之間的範圍內。
  2. 如請求項1所述的嵌入式半導體封裝，其中，所述嵌入式半導體封裝還包括導電材料，所述導電材料具有與所述第一重新分佈層電連通的第一端，以及與所述第二重新分佈層電連通的第二端，其中：所述芯板包括從所述芯板的第一側延伸到第二側的第二孔隙；以及 所述導電材料延伸穿過所述第二孔隙。
  3. 如請求項1所述的嵌入式半導體封裝，其中，所述芯板包括玻璃。
  4. 如請求項3所述的嵌入式半導體封裝，其中，所述玻璃具有約3ppm/℃的熱膨脹係數。
  5. 如請求項3所述的嵌入式半導體封裝，其中，所述玻璃具有約3ppm/℃至約7ppm/℃的熱膨脹係數。
  6. 如請求項3所述的嵌入式半導體封裝，其中，所述玻璃具有約7ppm/℃至約10ppm/℃的熱膨脹係數。
  7. 如請求項3所述的嵌入式半導體封裝，其中，所述玻璃具有大於10ppm/℃的熱膨脹係數。
  8. 如請求項1所述的嵌入式半導體封裝，其中，所述芯板包括有機層壓材料或無機層壓材料中的至少一種。
  9. 如請求項1所述的嵌入式半導體封裝，其中，所述芯板包括石英或金屬材料中的至少一種。
  10. 如請求項1所述的嵌入式半導體封裝，其中：所述芯板包括從所述芯板的第一側延伸到第二側的第三孔隙，以及所述嵌入式半導體封裝還包括：設置在所述第三孔隙中並且至少部分地在所述模塑料層內的第二半導體晶片，所述第二半導體晶片具有靠近所述模塑料層的第一側和與所述模塑料層相對且靠近所述芯板的第二側的第二側，所述第二半導體晶片的第二側具有第二電極。
  11. 如請求項1所述的嵌入式半導體封裝，其中，所述芯板具有小於100μm的厚度。
  12. 如請求項1所述的嵌入式半導體封裝，其中：所述芯板沒有在所述第一半導體晶片上延伸，並且所述嵌入式半導體封裝不包括與所述芯板平行的附加芯板。
  13. 一種嵌入式半導體封裝，包括：具有第一側和第二側的芯板，所述芯板包括從所述芯板的第一側延伸到第二側的晶片孔隙；具有第一側和第二側的模塑料層，所述第一側靠近芯板的第一側並且不延伸到所述晶片孔隙中；設置在所述晶片孔隙中的第一半導體晶片，所述第一半導體晶片具有靠近所述模塑料層的第一側和與所述模塑料層相對且靠近所述芯板的第二側的第二側，所述第一半導體晶片的第二側具有電極；靠近所述芯板的第二側並靠近所述電極而定位的第一介電層；設置在所述第一介電層內並與所述電極電連通的第一重新分佈層；靠近並接觸所述模塑料層的第二側而定位的第二介電層；以及設置在所述第二介電層內並與所述第一重新分佈層電連通的第二重新分佈層。
  14. 如請求項13所述的嵌入式半導體封裝，其中，所述第一半導體晶片的第一側至少部分地嵌入所述模塑料層的第一側。
  15. 如請求項13所述的嵌入式半導體封裝，其中，所述第一半導體晶片的第一側經由黏合劑層壓至所述模塑料層的第一側。
  16. 如請求項15所述的嵌入式半導體封裝，其中，所述黏合劑是晶粒黏結膜。
  17. 如請求項13所述的嵌入式半導體封裝，其中，所述嵌入式半導體封裝還包括導電材料，所述導電材料具有與所述第一重新分佈層電連通的第一端，以及與所述第二重新分佈層電連通的第二端，其中：所述芯板包括從所述芯板的第一側延伸到第二側的第二孔隙；以及所述導電材料延伸穿過所述第二孔隙。
  18. 如請求項13所述的嵌入式半導體封裝，其中，所述芯板包括玻璃。
  19. 如請求項18所述的嵌入式半導體封裝，其中，所述玻璃具有約3ppm/℃的熱膨脹係數。
  20. 如請求項18所述的嵌入式半導體封裝，其中，所述玻璃具有約3ppm/℃至約7ppm/℃的熱膨脹係數。
  21. 如請求項18所述的嵌入式半導體封裝，其中，所述玻璃具有約7ppm/℃至約10ppm/℃的熱膨脹係數。
  22. 如請求項18所述的嵌入式半導體封裝，其中，所述玻璃具有大於10ppm/℃的熱膨脹係數。
  23. 如請求項13所述的嵌入式半導體封裝，其中，所述芯板包括有機層壓材料或無機層壓材料中的至少一種。
  24. 如請求項13所述的嵌入式半導體封裝，其中，所述芯板包括石英或金屬材料中的至少一種。
  25. 如請求項13所述的嵌入式半導體封裝，其中： 所述芯板包括從所述芯板的第一側延伸到第二側的第三孔隙，以及所述嵌入式半導體封裝還包括：設置在所述第三孔隙中的第二半導體晶片，所述第二半導體晶片具有靠近所述模塑料層的第一側和與所述模塑料層相對且靠近所述芯板的第二側的第二側，所述第二半導體晶片的第二側具有第二電極。
  26. 如請求項25所述的嵌入式半導體封裝，其中，所述第二半導體晶片的第一側至少部分地嵌入所述模塑料層的第一側。
  27. 如請求項25所述的嵌入式半導體封裝，其中，所述第二半導體晶片的第一側經由黏合劑層壓至所述模塑料層的第一側。
  28. 如請求項13所述的嵌入式半導體封裝，其中，所述芯板具有小於100μm的厚度。
  29. 如請求項13所述的嵌入式半導體封裝，其中：所述芯板沒有在所述第一半導體晶片上延伸，並且所述嵌入式半導體封裝不包括與所述芯板平行的附加芯板。
  30. 一種製造嵌入式半導體封裝的方法，所述方法包括：製備具有第一側和第二側的芯板，所述芯板包括從所述芯板的第一側延伸到第二側的晶片孔隙；利用黏合劑將所述芯板的第一側附接到載體層；將第一半導體晶片放入所述晶片孔隙，所述第一半導體晶片具有靠近所述載體層的電極； 將模塑料施加到所述芯板的第二側，其中所述模塑料覆蓋所述芯板的第二側以形成模塑料層，並且其中所述模塑料延伸到所述晶片孔隙中以封裝所述第一半導體晶片；固化所述模塑料；從所述芯板的第一側去除所述載體層和所述黏合劑；將第一介電材料層施加到所述芯板的第一側；將第二介電材料層施加到所述模塑料層；在所述芯板和所述模塑料層中生成第二孔隙，所述第二孔隙從所述第一介電材料層延伸到所述第二介電材料層；金屬化所述第二孔隙的壁；在所述第一介電材料層上形成第一重新分佈層，所述第一重新分佈層與所述電極以及與金屬化壁的第一端電連通；以及在所述第二介電材料層上形成第二重新分佈層，所述第二重新分佈層與所述金屬化壁的第二端電連通。
  31. 如請求項30所述的方法，其中，還包括：施加第三介電材料層以覆蓋所述第一重新分佈層；以及施加第四介電材料層以覆蓋所述第二重新分佈層。
  32. 如請求項30所述的方法，其中，固化所述模塑料包括：在第一溫度下固化所述模塑料；以及在所述第一溫度下固化所述模塑料之後，在第二溫度下固化所述模塑料，其中所述第一溫度低於所述第二溫度。
  33. 如請求項30所述的方法，其中，所述芯板包括玻璃。
  34. 如請求項33所述的方法，其中，所述玻璃具有約3ppm/℃的熱膨脹係數。
  35. 如請求項33所述的方法，其中，所述玻璃具有約3ppm/℃至約7ppm/℃的熱膨脹係數。
  36. 如請求項33所述的方法，其中，所述玻璃具有約7ppm/℃至約10ppm/℃的熱膨脹係數。
  37. 如請求項33所述的方法，其中，所述玻璃具有大於10ppm/℃的熱膨脹係數。
  38. 如請求項30所述的方法，其中，所述芯板包括有機層壓材料或無機層壓材料中的至少一種。
  39. 如請求項30所述的方法，其中，所述芯板包括石英或金屬材料中的至少一種。
  40. 如請求項30所述的方法，其中：所述芯板包括從所述芯板的第一側延伸到第二側的第三孔隙，以及所述方法還包括：將第二半導體晶片放入所述第三孔隙中，所述第二半導體晶片具有靠近所述載體層的第二電極。
  41. 如請求項30所述的方法，其中，所述芯板具有小於100μm的厚度。
  42. 如請求項30所述的方法，其中：所述芯板沒有在所述第一半導體晶片上延伸，並且所述嵌入式半導體封裝不包括與所述芯板平行的附加芯板。
  43. 一種製造嵌入式半導體封裝的方法，所述方法包括：製備具有第一側和第二側的芯板，所述芯板包括從所述芯板的第一側延伸到第二側的晶片孔隙；製備模塑料的層，從而形成模塑料層；將所述芯板的第一側放置在所述模塑料層上；固化所述模塑料；將第一半導體晶片放入所述晶片孔隙中，所述第一半導體晶片具有第一側和第二側，所述第二側具有電極；將所述第一半導體晶片的第一側黏附到所述模塑料層；將第一介電材料層施加到所述芯板的第二側；將第二介電材料層施加到所述模塑料層；在所述芯板和所述模塑料層中生成第二孔隙，所述第二孔隙從所述第一介電材料層延伸到所述第二介電材料層；金屬化所述第二孔隙的壁；在所述第一介電材料層上形成第一重新分佈層，所述第一重新分佈層與所述電極以及與金屬化壁的第一端電連通；以及在所述第二介電材料層上形成第二重新分佈層，所述第二重新分佈層與所述金屬化壁的第二端電連通。
  44. 如請求項43所述的方法，其中，將所述第一半導體晶片的第一側黏附到所述模塑料層包括在所述第一半導體晶片的第一側和所述模塑料層之間放置晶粒黏結膜。
  45. 如請求項43所述的方法，其中，還包括： 施加第三介電材料層以覆蓋所述第一重新分佈層；以及施加第四介電材料層以覆蓋所述第二重新分佈層。
  46. 如請求項43所述的方法，其中，固化所述模塑料包括：在第一溫度下固化所述模塑料；以及在所述第一溫度下固化所述模塑料之後，在第二溫度下固化所述模塑料，其中所述第一溫度低於所述第二溫度。
  47. 如請求項43所述的方法，其中，所述芯板包括玻璃。
  48. 如請求項47所述的方法，其中，所述玻璃具有約3ppm/℃的熱膨脹係數。
  49. 如請求項47所述的方法，其中，所述玻璃具有約3ppm/℃至約7ppm/℃的熱膨脹係數。
  50. 如請求項47所述的方法，其中，所述玻璃具有約7ppm/℃至約10ppm/℃的熱膨脹係數。
  51. 如請求項47所述的方法，其中，所述玻璃具有大於10ppm/℃的熱膨脹係數。
  52. 如請求項43所述的方法，其中，所述芯板包括有機層壓材料或無機層壓材料中的至少一種。
  53. 如請求項43所述的方法，其中，所述芯板包括石英或金屬材料中的至少一種。
  54. 如請求項43所述的方法，其中：所述芯板包括從所述芯板的第一側延伸到第二側的第三孔隙，以及所述方法還包括： 將第二半導體晶片放入所述第三孔隙中，所述第二半導體晶片具有第一側和第二側，所述第二側具有第二電極；以及將所述第二半導體晶片的第一側黏附到所述模塑料層。
  55. 如請求項54所述的方法，其中，將所述第二半導體晶片的第一側黏附到所述模塑料層包括在所述第二半導體晶片的第一側和所述模塑料層之間放置晶粒黏結膜。
  56. 如請求項43所述的方法，其中，所述芯板具有小於100μm的厚度。
  57. 如請求項43所述的方法，其中：所述芯板沒有在所述第一半導體晶片上延伸，並且所述嵌入式半導體封裝不包括與所述芯板平行的附加芯板。
  58. 一種嵌入式半導體封裝，包括：具有第一側和第二側的芯板，所述芯板包括從所述芯板的所述第一側延伸到所述第二側的晶片孔隙；設置在所述晶片孔隙中的第一半導體晶片，所述第一半導體晶片具有靠近所述芯板的所述第一側的第一側和與所述芯板的所述第二側靠近的第二側，所述第一半導體晶片的所述第二側具有電極；靠近所述芯板的所述第二側並靠近所述電極而定位的第一介電層；設置在所述第一介電層內並與所述電極電連通的第一重新分佈層；靠近並接觸所述芯板的所述第一側而定位的第二介電層；以及設置在所述第二介電層內並與所述第一重新分佈層電連通的第二重新分佈層。
  59. 一種嵌入式半導體封裝，包括：具有第一側和第二側的芯板，所述芯板包括從所述芯板的第一側延伸到第二側的晶片孔隙；具有第一側和第二側的模塑料層，所述第一側靠近所述芯板的第一側並且至少部分地延伸到所述晶片孔隙中；設置在所述晶片孔隙中並且至少部分地配置在所述模塑料層內的第一半導體晶片，所述第一半導體晶片具有靠近所述模塑料層的第一側和與所述模塑料層相對且靠近所述芯板的第二側的第二側，所述第一半導體晶片的所述第二側具有電極；靠近所述芯板的第二側並靠近所述電極而定位的第一介電層；設置在所述第一介電層內並與所述電極電連通的第一重新分佈層；靠近並接觸所述模塑料層的第二側而定位的第二介電層；以及設置在所述第二介電層內並與所述第一重新分佈層電連通的第二重新分佈層，所述芯板為玻璃製且所述芯板的厚度小於100μm。
TW109105844A 2019-02-26 2020-02-24 嵌入式半導體封裝及其方法 TWI718011B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962810502P 2019-02-26 2019-02-26
USUS62/810,502 2019-02-26

Publications (2)

Publication Number Publication Date
TW202032735A TW202032735A (zh) 2020-09-01
TWI718011B true TWI718011B (zh) 2021-02-01

Family

ID=72238675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109105844A TWI718011B (zh) 2019-02-26 2020-02-24 嵌入式半導體封裝及其方法

Country Status (6)

Country Link
US (1) US12027453B2 (zh)
JP (1) JP6942310B2 (zh)
KR (1) KR20220011613A (zh)
CN (1) CN113767468A (zh)
TW (1) TWI718011B (zh)
WO (1) WO2020176559A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102664267B1 (ko) * 2020-02-20 2024-05-09 삼성전자주식회사 반도체 패키지
US11587881B2 (en) * 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
US11887959B2 (en) * 2020-12-17 2024-01-30 Stmicroelectronics S.R.L. Chip-on-lead semiconductor device, and corresponding method of manufacturing chip-on-lead semiconductor devices
US11694974B2 (en) * 2021-07-08 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die with warpage release layer structure in package and fabricating method thereof
JP7513182B1 (ja) 2023-11-30 2024-07-09 ａｒｔｉｅｎｃｅ株式会社 封止シート及び、樹脂組成物層を有するディスプレイ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201810575A (zh) * 2016-06-23 2018-03-16 三星電機股份有限公司 扇出型半導體封裝模組
US20180331018A1 (en) * 2012-03-23 2018-11-15 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
TWI241007B (en) * 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TWI245388B (en) 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
US20080006936A1 (en) * 2006-07-10 2008-01-10 Shih-Ping Hsu Superfine-circuit semiconductor package structure
TWI324901B (en) 2007-01-08 2010-05-11 Unimicron Technology Corp Printed circuit board structure integrating electronic components
US20080237828A1 (en) * 2007-03-30 2008-10-02 Advanced Chip Engineering Technology Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US20110290540A1 (en) * 2010-05-25 2011-12-01 Samsung Electro-Mechanics Co., Ltd. Embedded printed circuit board and method of manufacturing the same
US20130249101A1 (en) 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP2014127701A (ja) * 2012-12-27 2014-07-07 Ibiden Co Ltd 配線板及びその製造方法
US10361151B2 (en) 2014-03-07 2019-07-23 Bridge Semiconductor Corporation Wiring board having isolator and bridging element and method of making wiring board
KR102579876B1 (ko) * 2016-02-22 2023-09-18 삼성전자주식회사 반도체 패키지
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US9991219B2 (en) * 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US9741690B1 (en) * 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180331018A1 (en) * 2012-03-23 2018-11-15 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
TW201810575A (zh) * 2016-06-23 2018-03-16 三星電機股份有限公司 扇出型半導體封裝模組

Also Published As

Publication number Publication date
KR20220011613A (ko) 2022-01-28
WO2020176559A1 (en) 2020-09-03
US20220230948A1 (en) 2022-07-21
TW202032735A (zh) 2020-09-01
CN113767468A (zh) 2021-12-07
US12027453B2 (en) 2024-07-02
JP2021521655A (ja) 2021-08-26
JP6942310B2 (ja) 2021-09-29

Similar Documents

Publication Publication Date Title
TWI718011B (zh) 嵌入式半導體封裝及其方法
US9691696B2 (en) Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
CN206059367U (zh) 半导体装置及经封装半导体装置
US8994193B2 (en) Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package
US11127664B2 (en) Circuit board and manufacturing method thereof
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
KR102439960B1 (ko) 패키징층 인덕터
KR101009103B1 (ko) 양면 전극 패키지 및 그 제조방법
JP2013098526A (ja) ビアホール中間層が埋め込まれたパッケージ基板及びその製造方法
TW544876B (en) Semiconductor device and process for fabricating the same
EP3840041A1 (en) Component carrier with embedded interposer laterally between electrically conductive structures of stack
JP2015518651A (ja) 半導体パッケージング用の多層基板
US7973399B2 (en) Embedded chip package
TW202110298A (zh) 電子封裝件及其組合式基板與製法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
US20040195669A1 (en) Integrated circuit packaging apparatus and method
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2024037141A (ja) ハイブリッドコア構造を有する半導体パッケージ構造、および、その製造方法
TWI637663B (zh) 線路板及其製作方法
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
US20210358883A1 (en) Fan-out packaging method employing combined process
KR102413117B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
CN114068475A (zh) 扇出型封装结构
CN114023719A (zh) 扇出型封装结构及其形成方法
TW202407902A (zh) 半導體裝置與半導體裝置所用的接合結構的形成方法