TWI697002B - 位準移位電路與顯示面板 - Google Patents

位準移位電路與顯示面板 Download PDF

Info

Publication number
TWI697002B
TWI697002B TW108110907A TW108110907A TWI697002B TW I697002 B TWI697002 B TW I697002B TW 108110907 A TW108110907 A TW 108110907A TW 108110907 A TW108110907 A TW 108110907A TW I697002 B TWI697002 B TW I697002B
Authority
TW
Taiwan
Prior art keywords
voltage
coupled
level shift
shift circuit
circuit
Prior art date
Application number
TW108110907A
Other languages
English (en)
Other versions
TW202036577A (zh
Inventor
李旭騏
賴韋霖
陳怡然
趙伯頴
莊錦棠
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108110907A priority Critical patent/TWI697002B/zh
Priority to CN201910993696.5A priority patent/CN110706635B/zh
Application granted granted Critical
Publication of TWI697002B publication Critical patent/TWI697002B/zh
Publication of TW202036577A publication Critical patent/TW202036577A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

提供一種位準移位電路。位準移位電路接收低電壓輸入信號以提供高電壓輸出信號。偏壓產生裝置包括多個分壓電晶體與多個電容，這些分壓電晶體以串聯的形式耦接於系統高電壓與系統低電壓之間，且相鄰的這些分壓電晶體之間具有分壓節點以提供多個內部偏壓，其中這些分壓節點耦接這些電容。輸入級電路耦接系統低電壓用以接收低電壓輸入信號。交叉耦合級電路耦接系統高電壓。多個降壓單元以串聯的形式耦接於輸入級電路與交叉耦合級電路之間，且分別耦接這些分壓節點以接收這些內部偏壓。第一輸出移位器耦接交叉耦合級電路與這些分壓節點的其中之一以根據系統高電壓與這些內部偏壓中的第一內部偏壓輸出高電壓輸出信號。一種包括上述的位準移位電路的顯示面板亦被提供。

Description

位準移位電路與顯示面板
本發明是有關於一種電壓位準移位技術，且特別是有關於一種位準移位電路與顯示面板。
位準移位電路是現有電子裝置中一種常見的電路。位準移位電路會將輸入的低電壓信號轉換成高電壓信號輸出。位準移位電路可以高壓製程MOS電晶體或是低壓製程(Low-Voltage CMOS Process)MOS電晶體實現。高壓製程MOS電晶體可承受高電壓，然而晶片面積加大與漏電流提高使得系統成本大幅提升。位準移位電路若以低壓製程MOS電晶體實現，與數位電路可整合於同一系統，晶片成本也可降低。位準移位電路的輸入信號會在高低電壓之間切換，而這種電壓遽變容易導致低耐壓但面積小的電晶體效能降低或損壞，連帶造成輸出的高電壓信號不夠穩定。另外，位準移位電路需要額外的偏壓。一般的技術是通過導電墊片（pad）來外接偏壓，然而這些導電墊片跟外接電流源可能會讓成本上升以及功耗增加。
如果位準移位電路是要應用在某些電子裝置時，可能還會要求位準移位電路的面積要微小化並且具有低漏電流。例如運用在微發光二極體（micro-LED）顯示面板上。因此如何提出一種具有電路面積微小化與低漏電流的位準移位電路，並確保低壓製程MOS電晶體穩定運作，成為一個重要的課題。
本發明提供一種位準移位電路與顯示面板，位準移位電路可以應用於顯示面板，具有電路面積微小化、低漏電流、全幅輸出、信號低雜訊以及運作穩定的優點。
本發明的實施例提供一種位準移位電路。位準移位電路接收低電壓輸入信號以提供高電壓輸出信號。位準移位電路包括偏壓產生裝置、輸入級電路、交叉耦合級電路、多個降壓單元與第一輸出移位器。偏壓產生裝置包括多個分壓電晶體與多個電容，這些分壓電晶體以串聯的形式耦接於系統高電壓與系統低電壓之間，且相鄰的這些分壓電晶體之間具有分壓節點以提供多個內部偏壓，其中這些分壓節點耦接這些電容。輸入級電路耦接系統低電壓，用以接收低電壓輸入信號。交叉耦合級電路耦接系統高電壓。這些降壓單元以串聯的形式耦接於輸入級電路與交叉耦合級電路之間，且分別耦接這些分壓節點以接收這些內部偏壓。第一輸出移位器耦接交叉耦合級電路與這些分壓節點的其中之一以根據系統高電壓與這些內部偏壓中的第一內部偏壓輸出高電壓輸出信號。
在本發明的一實施例中，上述的位準移位電路還包括第二輸出移位器。第二輸出移位器耦接輸入級電路與這些分壓節點的其中另一以根據系統低電壓與這些內部偏壓中的第二內部偏壓輸出低電壓輸出信號。
在本發明的一實施例中，在上述的位準移位電路中，每一個分壓節點所耦接的電容的耐壓值大於或等於對應的分壓電晶體的耐壓值。
在本發明的一實施例中，在上述的位準移位電路中，這些電容的電容值落在0.1pF至1pF的範圍內。
在本發明的一實施例中，在上述的位準移位電路中，每一個電容與對應的分壓電晶體並聯。
在本發明的一實施例中，在上述的位準移位電路中，這些電容一端耦接對應的分壓節點且另一端接地。
在本發明的一實施例中，在上述的位準移位電路中，每一個降壓單元為互補式電晶體對，包括：第一PMOS電晶體與第一NMOS電晶體以及第二PMOS電晶體與第二NMOS電晶體。第一PMOS電晶體的汲極耦接至第一NMOS電晶體的汲極。第二PMOS電晶體與第二NMOS電晶體與第一PMOS電晶體與第一NMOS電晶體呈對稱配置，第二PMOS電晶體的汲極耦接至第二NMOS電晶體的汲極，且第一PMOS電晶體、第一NMOS電晶體、第二PMOS電晶體與第二NMOS電晶體的閘極都耦接至相同的分壓節點。
在本發明的一實施例中，在上述的位準移位電路中，位準移位電路中的電晶體都是由低壓製程產生的MOS電晶體，其中所述之低壓製程可為0.18mm（微米） CMOS製程。
在本發明的一實施例中，在上述的位準移位電路中，交叉耦合級電路包括二個PMOS電晶體，二個PMOS電晶體的源極耦接系統高電壓，二個PMOS電晶體的閘極耦接彼此的汲極，以及二個PMOS電晶體的汲極耦接這些降壓單元中的第一個降壓單元。
在本發明的一實施例中，在上述的位準移位電路中，第一輸出移位器接收交叉耦合級電路中的二個PMOS電晶體的汲極的電壓，且耦接於系統高電壓和具有第一內部偏壓的分壓節點之間。
在本發明的一實施例中，在上述的位準移位電路中，輸入級電路包括二個NMOS電晶體，二個NMOS電晶體的汲極耦接這些降壓單元中的最後一個降壓單元，二個NMOS電晶體的源極耦接系統低電壓，以及二個NMOS電晶體其中之一的閘極接收低電壓輸入信號，二個NMOS電晶體其中另一的閘極接收低電壓輸入信號的反相信號。
本發明的實施例提供一種顯示面板，包括上述的位準移位電路。閘極驅動器接收由位準移位電路提供的高電壓輸出信號且提供多個閘極信號。多個畫素耦接多條掃描線以接收對應的閘極信號。
基於上述，本發明的實施例的位準移位電路可以提供在多個分壓節點提供不同的內部偏壓，通過設置電容降低內部偏壓的電壓變化，可以提供一種穩定輸出全擺幅的高電壓輸出信號。位準移位電路還通過多個降壓單元保護位準移位電路中的電晶體，避免電晶體受到過大的跨壓造成操作異常。上述的位準移位電路可以應用在顯示面板的電路設計中。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明的一實施例的一種顯示面板的示意圖。請參照圖1，在本實施例中，顯示面板10包括位準移位電路100、閘極驅動器200、多條掃描線SL以及多個畫素PX。位準移位電路100接收低電壓輸入信號VIN以提供輸出信號VOUT給閘極驅動器200。輸出信號VOUT可以包括多個具有不同位準範圍的電壓信號，例如高電壓輸出信號與低電壓輸出信號，本發明對於輸出信號VOUT並不限制。閘極驅動器200接收輸出信號VOUT並提供多個閘極信號GS。這些畫素PX成陣列排列且分別耦接掃描線SL與資料線（圖中未顯示）。這些畫素PX會通過掃描線SL接收閘極信號GS以及通過資料線接收畫素電壓。
在本實施例中，顯示面板10可以是micro-LED顯示面板或是液晶顯示面板，本發明並不限制。
圖2是依照本發明的一實施例的一種位準移位電路的電路示意圖。請搭配圖1參考圖2，在本實施例中，位準移位電路100包括偏壓產生裝置110、輸入級電路120、交叉耦合級電路130、多個降壓單元142～148、第一輸出移位器150與第二輸出移位器160。偏壓產生裝置110包括多個分壓電晶體112與多個電容114。這些分壓電晶體112以串聯的形式耦接於系統高電壓VDD與系統低電壓VSS之間，且相鄰的分壓電晶體112之間具有分壓節點N以提供多個內部偏壓V1～V4，其中這些分壓節點N分別耦接電容114。
在圖2中，這些串聯的分壓電晶體112可以將系統高電壓VDD分壓。由上而下，4個分壓節點N上的內部偏壓分別是內部偏壓V1（以下又稱為第一內部偏壓）、內部偏壓V3、內部偏壓V4與內部偏壓V2（以下又稱為第二內部偏壓）。圖2的電路架構僅作為示例，本發明不限制分壓電晶體、電容或分壓節點的數目。
輸入級電路120耦接系統低電壓VSS，用以接收低電壓輸入信號VIN，交叉耦合級電路130耦接系統高電壓VDD。這些降壓單元142～148以串聯的形式耦接於輸入級電路120與交叉耦合級電路130之間，並且分別耦接分壓節點N以接收內部偏壓V1～V4。第一輸出移位器150耦接交叉耦合級電路130與其中一個分壓節點N。在圖2的實施例中，第一輸出移位器150耦接具有第一內部偏壓V1的分壓節點N以根據系統高電壓VDD與第一內部偏壓V1輸出高電壓輸出信號VOH。第二輸出移位器160耦接輸入級電路120與具有第二內部偏壓V2的分壓節點N以根據系統低電壓VSS與第二內部偏壓V2輸出低電壓輸出信號VOL。在此，系統低電壓VSS小於第二內部偏壓V2，第二內部偏壓V2小於第一內部偏壓V1，以及第一內部偏壓V1小於系統高電壓VDD。
具體而言，接收低電壓輸入信號VIN後，位準移位電路100可以對應地輸出電壓位準相較於低電壓輸入信號VIN被平移過的高電壓輸出信號VOH。高電壓輸出信號VOH的電壓位準是低電壓輸入信號VIN往系統高電壓VDD平移後的結果。
相較於現有的技術，位準移位電路100只需要外接系統高電壓VDD與系統低電壓VSS就可以提供多個內部偏壓V1～V4給第一輸出移位器150或第二輸出移位器160，不需要外接其他偏壓電源，可以免去電路上外接偏壓所需要的導電墊片（pad），大幅節省電路面積以及提升電路效能。本發明的位準移位電路100還包括耦接分壓節點N的多個電容114。信號在高-低電壓位準切換的剎那，因為電壓的劇烈變化容易造成電壓信號或電流信號不穩定，產生所謂的尖波（spike）。耦接分壓節點N的電容114具有穩壓的功效，可以消除這種暫態波動，讓內部偏壓V1～V4穩定以提升位準移位電路100的準確度與可靠度。
下面更進一步說明本實施例的電路架構。
這些分壓電晶體112以PMOS電晶體為例，且每一個分壓電晶體112的閘極與汲極互接，且其汲極耦接至對應的分壓節點N。在本實施例中，每一個電容114與對應的分壓電晶體112並聯並耦接相同的分壓節點N。每一個分壓節點N所耦接的電容114的耐壓值會大於或等於對應的分壓電晶體112的耐壓值。舉例來說，分壓電晶體112能容忍的跨壓範圍是0V（伏特）～3.3V，電容114的電容值可以選擇落在0.1pF（皮法拉）至1pF的範圍內。分壓電晶體112可以0.18mm（微米）CMOS製程實現，本發明並不限制。
輸入級電路120包括二個NMOS電晶體122與124，NMOS電晶體122與124的汲極耦接降壓單元148，即最後一個降壓單元，源極耦接系統低電壓VSS。NMOS電晶體122與124的其中之一的閘極（在此是NMOS電晶體124）會接收低電壓輸入信號VIN，其中另一的閘極（在此是NMOS電晶體122）接收低電壓輸入信號VIN的反相信號。在本實施例中，輸入級電路120還可以包括反相器INV以提供低電壓輸入信號VIN的反相信號。
第二輸出移位器160耦接NMOS電晶體122與124的汲極（或者降壓單元148的輸出端）以切換低電壓輸出信號VOL的電壓位準。第二輸出移位器160耦接於具有第二內部偏壓V2的分壓節點N與系統低電壓VSS之間，其閘極接收NMOS電晶體122與124的汲極上的電壓（也是降壓單元148的輸出電壓）並輸出低電壓輸出信號VOL。低電壓輸出信號VOL的電壓位準會隨著低電壓輸入信號VIN的上升與下降而在系統低電壓VSS與第二內部偏壓V2之間切換。
交叉耦合級電路130包括二個PMOS電晶體132與134。PMOS電晶體132與134的源極都耦接系統高電壓 VDD，且閘極耦接彼此的汲極。PMOS電晶體132與134的汲極耦接降壓單元142（即第一個降壓單元）以及第一輸出移位器150。第一輸出移位器150耦接於系統高電壓VDD與具有第一內部偏壓V1的分壓節點N之間並且接收PMOS電晶體132與134的汲極端上的電壓（也是降壓單元142的輸入電壓）以切換高電壓輸出信號VOH的電壓位準。高電壓輸出信號VOH的電壓位準會隨著低電壓輸入信號VIN的上升與下降而在系統高電壓VDD與第一內部偏壓V1之間切換，以實現全幅輸出。
圖2中的降壓單元142～148以互補式金屬氧化物半導體電晶體對（Complementary Metal-Oxide-Semiconductor pair, CMOS pair)的方式實施，且降壓單元142～148的結構彼此相同。每一個降壓單元包括第一PMOS電晶體TP1、第一NMOS電晶體TN1以及成對稱配置的第二PMOS電晶體TP2與第二NMOS電晶體TN2。第一PMOS電晶體TP1與第一NMOS電晶體TN1串接，第二PMOS電晶體TP2與第二NMOS電晶體TN2串接，也就是說第一PMOS電晶體TP1的汲極耦接至第一NMOS電晶體TN1的汲極，第二PMOS電晶體TP2的汲極耦接至第二NMOS電晶體TN2的汲極。第一PMOS電晶體TP1、第一NMOS電晶體TN1、第二PMOS電晶體TP2與第二NMOS電晶體TN2的閘極都耦接到相同的分壓節點N。
詳細來說，降壓單元142的電晶體的閘極都耦接至第一個分壓節點N（圖2中由上往下的排列順序）以接收第一內部偏壓V1；降壓單元144的電晶體的閘極都耦接至第二個分壓節點N以接收第三內部偏壓V3；降壓單元146的電晶體的閘極都耦接至第三個分壓節點N以接收第四內部偏壓V4；降壓單元148的電晶體的閘極都耦接至第四個分壓節點N以接收第二內部偏壓V2。
交叉耦合級電路130中的PMOS電晶體132耦接降壓單元142中的第一PMOS電晶體TP1，PMOS電晶體134耦接第二PMOS電晶體TP2。輸入級電路120的NMOS電晶體122會耦接降壓單元148中的第一NMOS電晶體TN1，NMOS電晶體124耦接降壓單元148中的第二NMOS電晶體TN2。
特別說明的是，在本實施例中，圖2的實施例的MOS電晶體可以都是低壓製程產生的MOS電晶體。如此一來，電路面積可以微小化並且易於與數位電路整合。這些疊接的降壓單元142～148可以將系統高電壓VDD與系統低電壓VSS分隔成若干電壓範圍，以避免位準移位電路100中的電晶體承受的跨壓過大而產生問題。
圖3是依照本發明的一實施例的一種位準移位電路的輸出信號的波形圖，圖4是依照本發明的一實施例的第一內部偏壓的波形圖，圖5是依照本發明的一實施例的第二內部偏壓的波形圖。請同時參照圖2至圖5，降壓單元142～148中左邊的第一PMOS電晶體TP1和第一NMOS電晶體TN1的導通狀況會與右邊的第二PMOS電晶體TP2和第二NMOS電晶體TN2相反，因此第一輸出移位器150與第二輸出移位器160的兩邊閘極會接收不同的電壓位準以選擇輸出高位準信號還是低位準信號。舉例來說，系統高電壓VDD為15V，系統低電壓VSS為0V，偏壓產生裝置110所輸出的第一內部偏壓V1是12V，第三偏壓V3是9V，第四偏壓V4是6V，第二內部偏壓V2是3V。低電壓輸入信號VIN是在0V～3V的脈衝信號。
當低電壓輸入信號VIN是0V時，第一輸出移位器150從PMOS電晶體132的汲極端接收12.1V，從PMOS電晶體134的汲極端接收15V，因此高電壓輸出信號VOH的電壓位準被上拉至系統高電壓VDD。另一方面，第二輸出移位器160從NMOS電晶體122的汲極端接收0V，從NMOS電晶體124的汲極端接收2.9V。低電壓輸出信號VOL的電壓位準被上拉至第二內部偏壓V2（3V）。
當低電壓輸入信號VIN是3V時，第一輸出移位器150從PMOS電晶體132的汲極端接收15V，從PMOS電晶體134的汲極端接收12.1V，因此高電壓輸出信號VOH的電壓位準被下拉至第一內部偏壓V1（12V）。另一方面，第二輸出移位器160從NMOS電晶體122的汲極端接收2.9V，從NMOS電晶體124的汲極端接收0V，低電壓輸出信號VOL的電壓位準被下拉至系統低電壓VSS。
位準移位電路100可以輸出電壓位準平移後的高電壓輸出信號VOH以及跟低電壓輸入信號VIN具有相同位準的低電壓輸出信號VOL。圖3顯示高電壓輸出信號VOH與低電壓輸出信號VOL都具有全擺幅，而且電壓位準可以精準地在12V～15V或0V～3V之間切換。上升時間（rising time）與下降時間（falling time）也都十分短暫。
圖4與圖5分別顯示第一內部偏壓V1與第二內部偏壓V2隨時間的變化情形。從圖4與圖5可以發現在耦接電容114的條件下，即使低電壓輸入信號VIN的電壓位準從3V改變至0V，第一內部偏壓V1與第二內部偏壓V2的暫態電壓變化也不超過1V，顯著地降低分壓節點N上可能發生的尖波。
另外說明的是，在其他的實施例中，可以不需要第二輸出移位器160，或是可以輸出位準移位器（包括第一輸出移位器150或第二輸出移位器160）也可以耦接不同的分壓節點，本發明並不限制位準移位器一定要選用哪一個內部分壓，亦即本發明並不限制高電壓輸出信號VOH或低電壓輸出信號VOL的輸出電壓範圍。
圖6是依照本發明的另一實施例的一種位準移位電路的電路示意圖。位準移位電路600的架構大致與位準移位電路100相同，差別在於偏壓產生裝置610中的電容614配置方式與偏壓產生裝置110中的電容114不同。偏壓產生裝置110的電容114與分壓電晶體112並聯，以並聯的分壓電晶體112跟電容114作為一個分壓單元的話，這些分壓單元串連於系統高電壓VDD與系統低電壓VSS之間。換句話說，每個分壓節點N都會耦接兩個電容114以達到穩壓的效果。偏壓產生裝置610中的多個分壓電晶體112依舊是串連於系統高電壓VDD與系統低電壓VSS之間，但每個分壓節點N只有耦接一個電容614。電容614的一端耦接分壓節點N，另一端接地（或是系統低電壓VSS）。
關於位準移位電路600的電路運作大致相同於位準移位電路100的電路運作，在此則不再贅述。
綜上所述，本發明提供一種顯示面板與位準移位電路。位準移位電路可以接收低電壓輸入信號來提供電壓位準平移後的高電壓輸出信號。位準移位電路具有偏壓產生裝置可以根據系統高電壓在多個分壓節點上提供多個不同的內部偏壓，並且每個分壓節點耦接電容以達到穩壓的效果。位準移位電路還利用多個降壓單元來將系統高電壓區分為若干電壓範圍以達到逐步降壓的效果，並且避免電晶體因為跨壓過大而產生問題。位準移位電路還利用交叉偶合級電路來加快高電壓輸出信號的上升時間與下降時間。因此本發明的位準移位電路具有輸出穩定、適用於低壓製程、全擺幅輸出以及不需要外接其他偏壓電源的優點。本發明的顯示面板的驅動電路使用上述的位準移位電路，因此可以縮小晶片面積還能降低電路的漏電流。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:顯示面板
100、600:電壓轉換電路
110、610:偏壓產生裝置
112:分壓電晶體
114、614:電容
120:輸入級電路
122、124:NMOS電晶體
130:交叉耦合級電路
132、134:PMOS電晶體
142~148:降壓單元
150:第一輸出移位器
160:第二輸出移位器
200:閘極驅動器
GS:閘極信號
INV:反相器
N:分壓節點
SL:掃描線
PX:畫素
TP1:第一PMOS電晶體
TN1:第一NMOS電晶體
TP2:第二PMOS電晶體
TN2:第二NMOS電晶體
V1~V4:內部偏壓
VIN:低電壓輸入信號
VDD:系統高電壓
VSS:系統低電壓
VOUT:輸出信號
VOH:高電壓輸出信號
VOL:低電壓輸出信號
圖1是依照本發明的一實施例的一種顯示面板的示意圖。 圖2是依照本發明的一實施例的一種位準移位電路的電路示意圖。 圖3是依照本發明的一實施例的一種位準移位電路的輸出信號的波形圖。 圖4是依照本發明的一實施例的第一內部偏壓的波形圖。 圖5是依照本發明的一實施例的第二內部偏壓的波形圖。 圖6是依照本發明的另一實施例的一種位準移位電路的電路示意圖。
100:電壓轉換電路
110:偏壓產生裝置
112:分壓電晶體
114:電容
120:輸入級電路
122、124:NMOS電晶體
130:交叉耦合級電路
132、134:PMOS電晶體
142~148:降壓單元
150:第一輸出移位器
160:第二輸出移位器
INV:反相器
N:分壓節點
TP1:第一PMOS電晶體
TN1:第一NMOS電晶體
TP2:第二PMOS電晶體
TN2:第二NMOS電晶體
V1~V4:內部偏壓
VIN:低電壓輸入信號
VDD:系統高電壓
VSS:系統低電壓
VOH:高電壓輸出信號
VOL:低電壓輸出信號

Claims (12)

  1. 一種位準移位電路，接收一低電壓輸入信號以提供一高電壓輸出信號，該位準移位電路包括：一偏壓產生裝置，包括多個分壓電晶體與多個電容，該些分壓電晶體以串聯的形式耦接於一系統高電壓與一系統低電壓之間，且相鄰的該些分壓電晶體之間具有一分壓節點以提供多個內部偏壓，其中該些分壓節點耦接該些電容；一輸入級電路，耦接該系統低電壓，用以接收該低電壓輸入信號；一交叉耦合級電路，耦接該系統高電壓；多個降壓單元，以串聯的形式耦接於該輸入級電路與該交叉耦合級電路之間，且分別耦接該些分壓節點以接收該些內部偏壓；以及一第一輸出移位器，耦接該交叉耦合級電路與該些分壓節點的其中之一以根據該系統高電壓與該些內部偏壓中的一第一內部偏壓輸出該高電壓輸出信號。
  2. 如申請專利範圍第1項所述的位準移位電路，還包括：一第二輸出移位器，耦接該輸入級電路與該些分壓節點的其中另一以根據該系統低電壓與該些內部偏壓中的一第二內部偏壓輸出一低電壓輸出信號。
  3. 如申請專利範圍第1項所述的位準移位電路，其中，每一個該分壓節點所耦接的該電容的耐壓值大於或等於對應的分壓電晶體的耐壓值。
  4. 如申請專利範圍第1項所述的位準移位電路，其中該些電容的電容值落在0.1pF至1pF的範圍內。
  5. 如申請專利範圍第1項所述的位準移位電路，其中每一個該電容與對應的分壓電晶體並聯。
  6. 如申請專利範圍第1項所述的位準移位電路，其中該些電容一端耦接對應的分壓節點且另一端接地。
  7. 如申請專利範圍第1項所述的位準移位電路，其中每一個該降壓單元為互補式電晶體對，包括：一第一PMOS電晶體與一第一NMOS電晶體，該第一PMOS電晶體的汲極耦接至該第一NMOS電晶體的汲極；以及一第二PMOS電晶體與一第二NMOS電晶體，與該第一PMOS電晶體與該第一NMOS電晶體呈對稱配置，該第二PMOS電晶體的汲極耦接至該第二NMOS電晶體的汲極，且該第一PMOS電晶體、該第一NMOS電晶體、該第二PMOS電晶體與該第二NMOS電晶體的閘極都耦接至對應的該分壓節點。
  8. 如申請專利範圍第7項所述的位準移位電路，其中該位準移位電路中的電晶體都是由低壓製程產生的MOS電晶體，其中所述低壓製程為0.18μm CMOS製程。
  9. 如申請專利範圍第1項所述的位準移位電路，其中該交叉耦合級電路包括二個PMOS電晶體，該二個PMOS電晶體的源極耦接該系統高電壓，該二個PMOS電晶體的閘極耦接彼此的汲極，以及該二個PMOS電晶體的汲極耦接該些降壓單元中的第一個降壓單元。
  10. 如申請專利範圍第9項所述的位準移位電路，其中該第一輸出移位器接收該交叉耦合級電路中的該二個PMOS電晶體的汲極的電壓，且耦接於該系統高電壓和具有該第一內部偏壓的該分壓節點之間。
  11. 如申請專利範圍第1項所述的位準移位電路，其中該輸入級電路包括二個NMOS電晶體，該二個NMOS電晶體的汲極耦接該些降壓單元中的最後一個降壓單元，該二個NMOS電晶體的源極耦接該系統低電壓，以及該二個NMOS電晶體其中之一的閘極接收該低電壓輸入信號，該二個NMOS電晶體其中另一的閘極接收該低電壓輸入信號的反相信號。
  12. 一種顯示面板，包括：一位準移位電路，接收一低電壓輸入信號以提供一高電壓輸出信號，該位準移位電路包括：一偏壓產生裝置，包括多個分壓電晶體與多個電容，該些分壓電晶體以串聯的形式耦接於一系統高電壓與一系統低電壓之間，且相鄰的該些分壓電晶體之間具有一分壓節點以提供多個內部偏壓，其中該些分壓節點耦接該些電容； 一輸入級電路，耦接該系統低電壓，用以接收該低電壓輸入信號；一交叉耦合級電路，耦接該系統高電壓；多個降壓單元，以串聯的形式耦接於該輸入級電路與該交叉耦合級電路之間，且分別耦接該些分壓節點以接收該些內部偏壓；以及一第一輸出移位器，耦接該交叉耦合級電路與該些分壓節點的其中之一以根據該系統高電壓與該些內部偏壓中的一第一內部偏壓輸出該高電壓輸出信號；一閘極驅動器，接收該高電壓輸出信號且提供多個閘極信號；多條掃描線；以及多個畫素，耦接該些掃描線以接收對應的閘極信號。
TW108110907A 2019-03-28 2019-03-28 位準移位電路與顯示面板 TWI697002B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108110907A TWI697002B (zh) 2019-03-28 2019-03-28 位準移位電路與顯示面板
CN201910993696.5A CN110706635B (zh) 2019-03-28 2019-10-18 电平移位电路与显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108110907A TWI697002B (zh) 2019-03-28 2019-03-28 位準移位電路與顯示面板

Publications (2)

Publication Number Publication Date
TWI697002B true TWI697002B (zh) 2020-06-21
TW202036577A TW202036577A (zh) 2020-10-01

Family

ID=69201572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108110907A TWI697002B (zh) 2019-03-28 2019-03-28 位準移位電路與顯示面板

Country Status (2)

Country Link
CN (1) CN110706635B (zh)
TW (1) TWI697002B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737528B (zh) * 2020-09-02 2021-08-21 敦泰電子(深圳)有限公司 電平移位電路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113796B1 (fr) * 2020-08-31 2023-01-13 St Microelectronics Grenoble 2 Dispositif et procédé de décalage de niveau
TWI770999B (zh) * 2021-05-12 2022-07-11 友達光電股份有限公司 電壓調變電路及其操作方法
TWI800306B (zh) * 2022-03-16 2023-04-21 瑞鼎科技股份有限公司 應用於顯示驅動電路的位準移位電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390560B2 (en) * 2009-12-28 2013-03-05 Sony Corporation Level shift circuit, signal drive circuit, display device, and electronic device
US20190081471A1 (en) * 2017-09-14 2019-03-14 Lg Display Co., Ltd. Display Device Including Level Shifter and Method of Operating the Same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282954B2 (en) * 2006-01-26 2007-10-16 Avnera Corporation Capacitor-coupled level shifter with duty-cycle independence
CN100583647C (zh) * 2006-09-13 2010-01-20 联詠科技股份有限公司 过驱动数字模拟转换器、源极驱动器与其方法
CN101304212B (zh) * 2007-05-11 2011-03-30 联咏科技股份有限公司 可提升电压转换效率的电压转换装置
JP5581957B2 (ja) * 2010-10-08 2014-09-03 ソニー株式会社 レベル変換回路および表示装置、並びに電子機器
CN103578560B (zh) * 2012-08-10 2016-12-21 瀚宇彩晶股份有限公司 移位寄存器及其电压调整电路与电压调整方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390560B2 (en) * 2009-12-28 2013-03-05 Sony Corporation Level shift circuit, signal drive circuit, display device, and electronic device
US20190081471A1 (en) * 2017-09-14 2019-03-14 Lg Display Co., Ltd. Display Device Including Level Shifter and Method of Operating the Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737528B (zh) * 2020-09-02 2021-08-21 敦泰電子(深圳)有限公司 電平移位電路

Also Published As

Publication number Publication date
TW202036577A (zh) 2020-10-01
CN110706635A (zh) 2020-01-17
CN110706635B (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
TWI697002B (zh) 位準移位電路與顯示面板
US11120718B2 (en) Shift register unit, driving method thereof, gate driving circuit and display device
JPH11274912A (ja) レベルシフト回路
WO2013160941A1 (ja) シフトレジスタ及び表示装置
TWI406221B (zh) 積體閘極驅動電路
US6850090B2 (en) Level shifter
KR101712211B1 (ko) 레벨 쉬프터
US8018266B2 (en) Level shifting circuit
US6980194B2 (en) Amplitude conversion circuit for converting signal amplitude
JPH02282788A (ja) 表示駆動回路
US7471122B2 (en) Shift register
WO2019237716A1 (en) Shift register unit, shift register and driving method, and display apparatus
JPH08335881A (ja) 相補型電流源回路
CN110580877B (zh) 升压电路、输出缓冲电路与显示面板
US7750689B1 (en) High voltage switch with reduced voltage stress at output stage
US20090261867A1 (en) Semiconductor device having voltage output circuit
US9454945B2 (en) Scanning circuit and display device
US9251753B2 (en) Cost effective low pin/ball count level-shifter for LCD bias applications supporting charge sharing of gate lines with perfect waveform matching
US10810923B2 (en) GOA circuit and display panel and display device including the same
TWI493855B (zh) 電壓轉換電路
US9838015B2 (en) Apparatus for performing level shift control in an electronic device with aid of parallel paths controlled by different control signals for current control purposes
JP2004007831A (ja) レベルシフト回路
US11043177B2 (en) Shift register
CN106067804B (zh) 一种时钟信号的电平位移幅度控制电路
US7573334B2 (en) Bias control circuitry for amplifiers and related systems and methods of operation