CN103578560B - 移位寄存器及其电压调整电路与电压调整方法 - Google Patents

移位寄存器及其电压调整电路与电压调整方法 Download PDF

Info

Publication number
CN103578560B
CN103578560B CN201210284839.3A CN201210284839A CN103578560B CN 103578560 B CN103578560 B CN 103578560B CN 201210284839 A CN201210284839 A CN 201210284839A CN 103578560 B CN103578560 B CN 103578560B
Authority
CN
China
Prior art keywords
transistor
voltage
gate
electric capacity
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210284839.3A
Other languages
English (en)
Other versions
CN103578560A (zh
Inventor
詹建廷
张崇霖
李国胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN201210284839.3A priority Critical patent/CN103578560B/zh
Priority to US13/964,647 priority patent/US9299453B2/en
Publication of CN103578560A publication Critical patent/CN103578560A/zh
Application granted granted Critical
Publication of CN103578560B publication Critical patent/CN103578560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开一种移位寄存器及其电压调整电路与电压调整方法。电压调整电路包含第一输入端、第二输入端、晶体管、第一电容、第二电容及输出端。第一输入端接收第二时脉信号。第二输入端接收第四时脉信号。晶体管具有源极、汲极及闸极。源极耦接于接地端且闸极耦接于第二输入端。第一电容耦接于晶体管的汲极与第一输入端之间。第二电容的一端耦接于第一电容与晶体管的汲极之间且另一端耦接于第二输入端与晶体管的闸极之间。输出端耦接于第一电容与晶体管的汲极之间，以输出调整后电压。

Description

移位寄存器及其电压调整电路与电压调整方法
技术领域
本发明是与移位寄存器(shift register)电路有关，特别是关于一种应用于移位寄存器电路中的电压调整电路，通过其降压机制减缓移位寄存器电路中的晶体管元件的临界电压位移程度。
背景技术
近年来，随着显示器技术不断进步，液晶显示器已成为应用最为广泛的显示装置。于液晶显示器的驱动电路中，移位寄存器(shift register)电路的主体架构为串联的正反器，正反器的输出连接至下一个正反器的输入端，所有正反器接收共同时脉，使数据由一级位移到下一级。
请同时参照图1及图2，图1及图2分别绘示公知的移位寄存器电路的示意图及时序图。如图所示，于公知的移位寄存器电路中，对晶体管NT2与晶体管NT4而言，仅有在输入端IN为高位准状态(电压为VDD)时及输出端OUT为高位准状态(电压为VDD)时的两个脉冲波(pulse)的时间内，晶体管NT2与晶体管NT4的闸极-源极电压Vgs2与Vgs4电压偏压值才会为零，但在其余所有时间下，晶体管NT2与晶体管NT4的闸极-源极电压Vgs2与Vgs4电压偏压值均为正偏压。
于此情况下，晶体管NT2与晶体管NT4很可能会由于长时间处于正偏压下而产生严重的临界电压位移现象。如图3所示，晶体管NT2与晶体管NT4的临界电压Vth2及Vth4将会随着使用时间t的增加而逐渐上升。一旦晶体管NT2与晶体管NT4产生严重的临界电压位移现象时，其临界电压值会比正常值增大许多，这将会导致移位寄存器电路的输出级的电压值递减。
此外，如图4所示的另一公知的移位寄存器电路，当第(n-1)输出级OUTPUT(n-1)的电压逐渐下降时，于第一晶体管T1处将会产生漏电现象，导致第二晶体管T2无法进行引导(bootstrapping)动作机制，使得Q点的电压异常，因而造成第(n)输出级OUTPUT(n)的输出电压亦会出现突波等异常现象。
因此，本发明提出一种电压调整电路，以解决现有技术所遭遇到的上述种种问题。
发明内容
本发明的一范畴在于提出一种应用于移位寄存器电路中的电压调整电路。于一较佳具体实施例中，电压调整电路包含第一输入端、第二输入端、晶体管、第一电容、第二电容及输出端。晶体管具有源极、汲极及闸极。源极耦接于接地端且闸极耦接于第二输入端。第一电容耦接于晶体管的汲极与第一输入端之间。第二电容的一端耦接于第一电容与晶体管的汲极之间且另一端耦接于第二输入端与晶体管的闸极之间。输出端耦接于第一电容与晶体管的汲极之间。
于一实施例中，第一电容的电容值介于0.1~0.5pF之间。
于一实施例中，第二电容的电容值介于0.1~0.5pF之间。
于一实施例中，输出端耦接至移位寄存器(shift register)电路并输出调整后电压至移位寄存器电路。
本发明的另一范畴在于提出一种电压调整方法。于一较佳具体实施例中，电压调整方法包含下列步骤：提供上述较佳具体实施例中的电压调整电路；输入第二时脉信号至第一输入端；输入第四时脉信号至第一输入端；由输出端输出调整后电压。
于一实施例中，当第二时脉信号由低位准转为高位准及第四时脉信号由高位准转为低位准时，第一电容与第二电容对输入电压进行分压以形成具有第一电压值的调整后电压。
于一实施例中，当第二时脉信号由高位准转为低位准及第四时脉信号由低位准转为高位准时，第一电容与第二电容对输入电压进行分压以形成具有第二电压值的调整后电压。
于一实施例中，调整后电压的第二电压值低于第一电压值。
于一实施例中，输出端所输出的调整后电压大小可通过调整第一电容与第二电容大小而改变。
于一实施例中，第二时脉信号与第四时脉信号具有大小相同的脉冲宽度，但第二时脉信号与第四时脉信号之间相距1/2个或1个脉冲宽度。
本发明的另一范畴在于提出一种移位寄存器。于一较佳具体实施例中，移位寄存器包含上述较佳具体实施例中的电压调整电路、第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管。第一晶体管耦接电压调整电路的输出端；第二晶体管，耦接第一晶体管；第三晶体管耦接第二晶体管及接地端；第四晶体管耦接第一晶体管、第三晶体管及接地端；第五晶体管耦接第一晶体管、第二晶体管、第三晶体管及第四晶体管。
本发明的另一范畴在于提出一种移位寄存器的电压调整方法。于一较佳具体实施例中，移位寄存器的电压调整方法包含下列步骤：提供上述较佳具体实施例中的移位寄存器；输入第二时脉信号至第一输入端；输入第四时脉信号至第二输入端；由输出端输出调整后电压至第一晶体管的第一闸极。
相较于现有技术，根据本发明的电压调整电路是通过串接的两电容以分压方式减缓移位寄存器电路中的晶体管元件的临界电压位移程度，而能避免漏电现象的发生，使得输出级所输出的电压恢复正常，故可有效地提高移位寄存器电路的稳定性，延长移位寄存器电路的使用时间，使得液晶显示器的使用寿命亦能增加。
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
附图说明
图1及图2是分别绘示公知的移位寄存器电路的示意图及时序图。
图3是绘示公知的晶体管的临界电压随着使用时间的增加而上升的示意图。
图4是绘示另一公知的移位寄存器电路的示意图。
图5是绘示根据本发明的一具体实施例的电压调整电路的示意图。
图6是绘示第一时脉信号及第二时脉信号的时序图。
图7是绘示将电压调整电路应用于移位寄存器电路中的示意图。
图8是绘示各时脉信号与各输出级的输出信号的时序图。主要元件符号说明：
IN：输入端 NT1~NT9：晶体管
VDD、VSS：电压 P1、P2：接点
C：电容 CK、CT：电源
Vgs2、Vgs4：闸极-源极电压
Vth2、Vth4：临界电压 SR：移位寄存器电路
5：电压调整电路 M、T1~T5：晶体管
CPI：第一电容 CPII：第二电容
CP1：第一电容的电容值 CP2：第二电容的电容值
IN1：第一输入端 IN2：第二输入端
OUT：输出端 C1~C4：时脉信号
Vadj：调整后电压 CX：电容
G、G1~G5：闸极 D、D1~D5：汲极
S、S1~S5：源极 K、F、Q：接点
W：脉冲宽度 t0~t11：时间
Rout：输出电阻 Cout：输出电容
OUTPUT(n)、OUTPUT(n-1)、OUTPUT(n-2)、OUTPUT(n+2)：输出级
OUTPUT1~OUTPUT4：输出电压
具体实施方式
根据本发明的一较佳具体实施例为一种电压调整电路。于此实施例中，电压调整电路可应用于液晶显示装置中的移位寄存器电路，用以减缓移位寄存器电路中的晶体管元件的临界电压位移程度，由此提高其稳定性及使用寿命，但不以此为限。
请参照图5，图5绘示此实施例的电压调整电路的示意图。如图5所示，此实施例中的电压调整电路5包含第一输入端IN1、第二输入端IN2、晶体管M、第一电容CPI、第二电容CPII及输出端OUT。晶体管M具有源极S、汲极D及闸极G。
源极S耦接于接地端且闸极G耦接于第二输入端IN2。第一电容CPI耦接于晶体管M的汲极D与第一输入端IN1之间。第二电容CPII的一端耦接于第一电容CPI与晶体管M的汲极D之间的接点K且第二电容CPII的另一端则耦接于第二输入端IN2与晶体管M的闸极G之间的接点F。输出端OUT耦接于第一电容CPI与晶体管M的汲极D之间的接点K。
第一输入端IN1及第二输入端IN2分别用以接收第二时脉信号C2及第四时脉信号C4。请参照图6，图6是绘示第二时脉信号C2及第四时脉信号C4的时序图。如图6所示，第二时脉信号C2与第四时脉信号C4具有大小相同的脉冲宽度W，但第二时脉信号C2与第四时脉信号C4之间可相距1/2个或1个脉冲宽度W。需说明的是，图6所绘示的第二时脉信号C2与第四时脉信号C4仅为一实施例，输入端实际上所接收的时脉信号并不以此例为限。
电压调整电路5对输入电压进行调整后所产生的调整后电压Vadj通过输出端OUT输出。于此实施例中，电压调整电路5可通过调整第一电容CPI与第二电容CPII的电容值CP1与CP2大小而改变输出端OUT所输出的调整后电压Vadj的大小。其中，第一电容CPI的电容值CP 1较佳地介于0.1~0.5pF之间；第二电容CPII的电容值CP2较佳地介于0.1~0.5pF之间，但不以此为限。
如图6所示，第二时脉信号C2在时间t0~t2之间维持于低位准；第二时脉信号C2在时间t2由低位准转为高位准并在时间t2~t4之间维持于高位准；第二时脉信号C2在时间t4由高位准转为低位准并在时间t4~t6之间维持于低位准；第二时脉信号C2在时间t6由低位准转为高位准并在时间t6~t8之间维持于高位准；第二时脉信号C2在时间t8由高位准转为低位准并在时间t8~t10之间维持于低位准，以此类推。
第四时脉信号C4在时间t0~t3之间维持于低位准；第四时脉信号C4在时间t3由低位准转为高位准并在时间t3~t5之间维持于高位准；第四时脉信号C4在时间t5由高位准转为低位准并在时间t5~t7之间维持于低位准；第四时脉信号C4在时间t7由低位准转为高位准并在时间t7~t9之间维持于高位准；第四时脉信号C4在时间t9由高位准转为低位准并在时间t9~t11之间维持于低位准，以此类推。
当第二时脉信号C2由低位准转为高位准(时间t2及t6)及第四时脉信号C4由高位准转为低位准(时间t5及t9)时，电压调整电路5中的第一电容CPI与第二电容CPII即会对输入电压进行分压以形成具有第一电压值(例如8伏特)的调整后电压Vadj；当第二时脉信号C2由高位准转为低位准(时间t4及t8)及第四时脉信号C4由低位准转为高位准(时间t3及t7)时，电压调整电路5中的第一电容CPI与第二电容CPII即会对输入电压进行分压以形成具有第二电压值(例如-10伏特)的调整后电压Vadj。于此实施例中，电压调整电路5的输出端OUT所输出的调整后电压Vadj的第二电压值(例如-10伏特)低于第一电压值(例如8伏特)。因此，电压调整电路5可有效地通过其降压机制提供经过降压处理的调整后电压Vadj。
接下来，将就上述的电压调整电路5应用于液晶显示装置中的移位寄存器电路SR中的运作情形进行说明。
请参照图7，图7是绘示将电压调整电路5应用于移位寄存器电路SR中的示意图。如图7所示，第一电容CPI耦接于第二时脉信号C2与接点K之间；第二电容CPII耦接于接点K与接点F之间；晶体管M的闸极G耦接至接点F；晶体管M的汲极D耦接至接点K；晶体管M的源极S耦接至接地端；接点K位于第一电容CPI与晶体管M的汲极D之间以及第二电容CPII与输出端OUT之间；接点F位于第四时脉信号C4与晶体管M的闸极G之间。图8则是绘示各时脉信号与各输出级的输出信号的时序图。
移位寄存器电路SR至少包含第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、电容CX、输出电阻Rout及输出电容Cout。其中，第一晶体管T1具有第一闸极G1、第一汲极D1及第一源极S1；第二晶体管T2具有第二闸极G2、第二汲极D2及第二源极S2；第三晶体管T3具有第三闸极G3、第三汲极D3及第三源极S3；第四晶体管T4具有第四闸极G4、第四汲极D4及第四源极S4；第五晶体管T5具有第五闸极G5、第五汲极D5及第五源极S5。实际上，移位寄存器电路SR的结构亦可视实际需要进一步设置有其他晶体管，例如第六晶体管、第七晶体管等，并不以此例为限。
于第一晶体管T1中，第一闸极G1耦接至电压调整电路5的输出端OUT并自输出端OUT接收调整后电压Vadj；第一汲极D1耦接第(n-1)输出级OUTPUT(n-1)；第一源极S1耦接至第四晶体管T4的第四汲极D4。于第二晶体管T2中，第二闸极G2耦接于接点Q与电容CX之间；第二汲极D2耦接第三时脉信号C3；第二源极S2耦接第三晶体管T3的第三汲极D3。
于第三晶体管T3中，第三闸极G3耦接第一时脉信号C1；第三汲极D3耦接第二晶体管T2的第二源极S2；第三源极S3耦接接地端。
于第四晶体管T4中，第四闸极G4耦接第(n+2)输出级OUTPUT(n+2)；第四汲极D4耦接第一晶体管T1的第一源极S1；第四源极S4耦接接地端。
于第五晶体管T5中，第五闸极G5耦接第(n-2)输出级OUTPUT(n-2)；第五汲极D5亦耦接第(n-2)输出级OUTPUT(n-2)；第五源极S5耦接至接点Q。
电容CX耦接于接点Q与输出电阻Rout之间；输出电阻Rout耦接于电容CX与第(n)输出级OUTPUT(n)之间，其中n为正整数；输出电容Cout的一端耦接于输出电阻Rout与第(n)输出级OUTPUT(n)之间，其另一端耦接至接地端。
于现有技术中，当电压调整电路5尚未被应用于移位寄存器电路SR时，第一晶体管T1的第一闸极G1耦接第二时脉信号C2(-10伏特至+15伏特)，将产生严重的临界电压位移现象，导致第(n-1)输出级OUTPUT(n-1)的电压逐渐下降，第一晶体管T1产生漏电现象，使得第(n)输出级OUTPUT(n)的输出电压产生异常情形。
于本发明中，当电压调整电路5应用于移位寄存器电路SR时，第一晶体管T1的第一闸极G1接收电压调整电路5的输出端OUT所输出的调整后电压Vadj并将调整后电压Vadj作为第一晶体管T1的闸极电压VG1。当电压调整电路5应用于移位寄存器电路SR时，可分为下列两种操作模式：
于第一种操作模式下，当第一时脉信号C1、第二时脉信号C2及第(n-1)输出级OUTPUT(n-1)均处于高位准时，第一晶体管T1的闸极电压VG1为(Vgh-Vss)*[CP1/(CP1+CP2+CgsM)]。其中，(Vgh-Vss)代表高准位闸极电压Vgh与电路公共接地端电压Vss的电压差，CgsM代表晶体管M的闸极-源极电容。假设(Vgh-Vss)=25，CP1=0.2，CP2=0.07，CgsM=0.01，则可得第一晶体管T1的闸极电压VG1为8伏特。此时，第一晶体管T1的闸极电压VG1仍大于第一晶体管的临界电压Vgh1(threshold voltage，通常约为1.5~2伏特)。
于第二种操作模式下，当第二时脉信号C2处于高位准且第一时脉信号C1及第(n-1)输出级OUTPUT(n-1)处于低位准时，第一晶体管T1的闸极电压VG1为(Vgh-Vss)*[CP1/(CP1+CP2+CgsM+Cgs1+Cgd1)]。其中，Cgs1代表第一晶体管T1的闸极-源极电容，Cgd1代表第一晶体管T1的闸极-汲极电容。假设(Vgh-Vss)=25，CP1=0.2，CP2=0.07，CgsM=0.01，Cgs1=0.1，Cgd1=0.1，则可得第一晶体管T1的闸极电压VG1为0.5伏特。此时，第一晶体管T1的闸极电压VG1将会小于第一晶体管的临界电压Vgh1(通常约为1.5~2伏特)。
需说明的是，于第二种操作模式下，当第二时脉信号C2处于高位准且第一时脉信号C1及第(n-1)输出级OUTPUT(n-1)处于低位准时，第一晶体管T1的闸极电压VG1将会持续操作于0.5至-10伏特的电压范围内，均会小于第一晶体管的临界电压Vgh1(通常约为1.5~2伏特)。举例而言，当第一晶体管T1的闸极电压VG1为0.5伏特时，可使接点Q放电至-10伏特。因此，当电压调整电路5应用于移位寄存器电路SR时，无论第一晶体管T1是否已产生临界电压Vgh1的位移，均能有效地减缓第一晶体管T1的临界电压的位移程度，而可避免第一晶体管T1漏电现象的发生，使得第(n)输出级OUTPUT(n)所输出的电压恢复正常。因此，如图8所示，各输出级的输出电压OUTPUT1~OUTPUT4即能够维持正常，而不会有如同现有技术一样由于漏电现象产生突波等异常状况。
相较于现有技术，根据本发明的电压调整电路通过串接的两电容以分压方式减缓移位寄存器电路中的晶体管元件的临界电压位移程度，而能避免漏电现象的发生，使得输出级所输出的电压恢复正常，故可有效地提高移位寄存器电路的稳定性，延长移位寄存器电路的使用时间，使得液晶显示器的使用寿命亦能增加。
通过以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (19)

1.一种电压调整方法，包含下列步骤：
提供一电压调整电路，其中该电压调整电路包含一第一输入端、一第二输入端、一晶体管、一第一电容、一第二电容及一输出端，该晶体管具有一源极、一汲极及一闸极，该源极耦接于接地端且该闸极耦接于该第二输入端，具有电容值CP1的该第一电容耦接于该晶体管的该汲极与该第一输入端之间，该第二电容具有电容值CP2，其一端耦接于该第一电容与该晶体管的该汲极之间且其另一端耦接于该第二输入端与该晶体管的该闸极之间，该输出端耦接于该第一电容与该晶体管的该汲极之间；
输入一第二时脉信号至该第一输入端；
输入一第四时脉信号至该第一输入端；以及
由该输出端输出一调整后电压；
其中，该输出端所输出的该调整后电压大小可通过调整该第一电容与该第二电容大小而改变。
2.如权利要求1所述的电压调整方法，其中当该第二时脉信号由低位准转为高位准及该第四时脉信号由高位准转为低位准时，该第一电容与该第二电容对一输入电压进行分压以形成具有一第一电压值的该调整后电压。
3.如权利要求2所述的电压调整方法，其中当该第二时脉信号由高位准转为低位准及该第四时脉信号由低位准转为高位准时，该第一电容与该第二电容对该输入电压进行分压以形成具有一第二电压值的该调整后电压。
4.如权利要求3所述的电压调整方法，其中该调整后电压的该第二电压值低于该第一电压值。
5.如权利要求1所述的电压调整方法，其中该第二时脉信号与该第四时脉信号具有大小相同的一脉冲宽度，但该第二时脉信号与该第四时脉信号之间相距1/2个或1个该脉冲宽度。
6.一种移位寄存器，包含：
一电压调整电路，包含一第一输入端、一第二输入端、一晶体管、一第一电容、一第二电容及一输出端，该晶体管具有一源极、一汲极及一闸极，该源极耦接于接地端且该闸极耦接于该第二输入端，具有电容值CP1的该第一电容耦接于该晶体管的该汲极与该第一输入端之间，该第二电容具有电容值CP2，其一端耦接于该第一电容与该晶体管的该汲极之间且其另一端耦接于该第二输入端与该晶体管的该闸极之间，该输出端耦接于该第一电容与该晶体管的该汲极之间；
一第一晶体管，耦接该电压调整电路的该输出端；
一第二晶体管，耦接该第一晶体管；
一第三晶体管，耦接该第二晶体管及接地端；
一第四晶体管，耦接该第一晶体管、该第三晶体管及接地端；以及
一第五晶体管，耦接该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管；
其中，该第四晶体管包含一第四闸极、一第四汲极及一第四源极，该第四闸极耦接一第(n+2)输出级，该第四汲极耦接该第一晶体管，该第四源极耦接该第三晶体管及接地端。
7.如权利要求6所述的移位寄存器，进一步包含：
一电容，其一端耦接于该第二晶体管与该第三晶体管之间且其另一端耦接该第五晶体管。
8.如权利要求6所述的移位寄存器，进一步包含：
一输出电阻，其一端耦接于该第二晶体管与该第三晶体管之间且其另一端耦接一第(n)输出级，其中n为正整数；以及
一输出电容，其一端耦接于该输出电阻与该第(n)输出级之间且其另一端耦接于接地端。
9.如权利要求6所述的移位寄存器，其中该第一晶体管包含一第一闸极、一第一汲极及一第一源极，该第一闸极耦接该电压调整电路的该输出端，该第一汲极耦接一第(n-1)输出级，该第一源极耦接该第四晶体管及该第五晶体管。
10.如权利要求6所述的移位寄存器，其中该第二晶体管包含一第二闸极、一第二汲极及一第二源极，该第二闸极耦接于该第二源极与该第五晶体管之间，该第二汲极耦接一第三时脉信号，该第二源极耦接该第三晶体管。
11.如权利要求6所述的移位寄存器，其中该第三晶体管包含一第三闸极、一第三汲极及一第三源极，该第三闸极耦接一第一时脉信号，该第三汲极耦接该第二晶体管，该第三源极耦接该第四晶体管及接地端。
12.如权利要求6所述的移位寄存器，其中该第五晶体管包含一第五闸极、一第五汲极及一第五源极，该第五闸极耦接一第(n-2)输出级，该第五汲极耦接于该第五闸极与该第(n-2)输出级之间，该第五源极耦接于该第一晶体管与该第二晶体管之间。
13.如权利要求6所述的移位寄存器，其中该第一电容的电容值CP1是介于0.1～0.5pF之间。
14.如权利要求6所述的移位寄存器，其中该第二电容的电容值CP2是介于0.1～0.5pF之间。
15.一种移位寄存器的电压调整方法，包含下列步骤：
提供一如权利要求6至14中任一项所述的移位寄存器；
输入一第二时脉信号至该第一输入端；
输入一第四时脉信号至该第二输入端；以及
由该输出端输出一调整后电压至该第一晶体管的第一闸极。
16.如权利要求15所述的移位寄存器的电压调整方法，其中于一第一种操作模式下，当第一时脉信号、该第二时脉信号及第(n-1)输出级均处于高位准时，该第一晶体管的该第一闸极的闸极电压为(Vgh-Vss)*[CP1/(CP1+CP2+CgsM)]；
其中，(Vgh-Vss)代表高准位闸极电压Vgh与电路公共接地端电压Vss的电压差，CgsM代表该电压调整电路中的该晶体管的闸极-源极电容；此时该第一晶体管的该第一闸极的闸极电压大于该第一晶体管的一临界电压。
17.如权利要求15所述的移位寄存器的电压调整方法，其中于一第二种操作模式下，当该第二时脉信号处于高位准且第一时脉信号及第(n-1)输出级处于低位准时，该第一晶体管的该第一闸极的闸极电压为(Vgh-Vss)*[CP1/(CP1+CP2+CgsM+Cgs1+Cgd1)]；
其中，(Vgh-Vss)代表高准位闸极电压Vgh与电路公共接地端电压Vss的电压差，CgsM代表该电压调整电路中的该晶体管的闸极-源极电容，Cgs1代表该第一晶体管的闸极-源极电容，Cgd1代表该第一晶体管的闸极-汲极电容；此时该第一晶体管的该第一闸极的闸极电压小于该第一晶体管的一临界电压。
18.如权利要求17所述的移位寄存器的电压调整方法，其中于该第二种操作模式下，该第一晶体管T1的该第一闸极的闸极电压将会持续操作在小于该第一晶体管的该临界电压的一电压范围内。
19.如权利要求18所述的移位寄存器的电压调整方法，其中小于该第一晶体管的该临界电压的该电压范围包含0.5伏特至-10伏特。
CN201210284839.3A 2012-08-10 2012-08-10 移位寄存器及其电压调整电路与电压调整方法 Active CN103578560B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210284839.3A CN103578560B (zh) 2012-08-10 2012-08-10 移位寄存器及其电压调整电路与电压调整方法
US13/964,647 US9299453B2 (en) 2012-08-10 2013-08-12 Shift register and voltage adjusting circuit and voltage adjusting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210284839.3A CN103578560B (zh) 2012-08-10 2012-08-10 移位寄存器及其电压调整电路与电压调整方法

Publications (2)

Publication Number Publication Date
CN103578560A CN103578560A (zh) 2014-02-12
CN103578560B true CN103578560B (zh) 2016-12-21

Family

ID=50050161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210284839.3A Active CN103578560B (zh) 2012-08-10 2012-08-10 移位寄存器及其电压调整电路与电压调整方法

Country Status (2)

Country Link
US (1) US9299453B2 (zh)
CN (1) CN103578560B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8995607B2 (en) * 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
CN105185294B (zh) 2015-10-23 2017-11-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN108564914B (zh) * 2018-04-24 2021-08-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
TWI697002B (zh) * 2019-03-28 2020-06-21 友達光電股份有限公司 位準移位電路與顯示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604551A (zh) * 2008-06-10 2009-12-16 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
CN102169675A (zh) * 2010-02-26 2011-08-31 索尼公司 移位寄存器、扫描线驱动电路、电光装置和电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2720185B1 (fr) * 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
US5949398A (en) * 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
TW200703224A (en) * 2005-03-22 2007-01-16 Koninkl Philips Electronics Nv A shift register circuit
JP5079350B2 (ja) * 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
TWI313968B (en) * 2006-07-04 2009-08-21 Au Optronics Corp Vevel shifter circuit
JP5079301B2 (ja) * 2006-10-26 2012-11-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
WO2010061657A1 (ja) * 2008-11-28 2010-06-03 シャープ株式会社 走査信号線駆動回路、シフトレジスタ、および表示装置
KR101520807B1 (ko) * 2009-01-05 2015-05-18 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
TWI421872B (zh) * 2009-03-24 2014-01-01 Au Optronics Corp 能降低耦合效應之移位暫存器
TWI408901B (zh) * 2009-07-31 2013-09-11 Wintek Corp 位準移位電路
KR20240035927A (ko) * 2010-02-23 2024-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102819998B (zh) * 2012-07-30 2015-01-14 京东方科技集团股份有限公司 移位寄存器和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604551A (zh) * 2008-06-10 2009-12-16 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
CN102169675A (zh) * 2010-02-26 2011-08-31 索尼公司 移位寄存器、扫描线驱动电路、电光装置和电子设备

Also Published As

Publication number Publication date
US9299453B2 (en) 2016-03-29
US20140044229A1 (en) 2014-02-13
CN103578560A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN104795106B (zh) 移位寄存器及驱动方法、驱动电路、阵列基板和显示装置
CN103996367B (zh) 移位寄存器、栅极驱动电路和显示装置
CN104282255B (zh) 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN101552040B (zh) 液晶显示器的移位寄存器
CN103578560B (zh) 移位寄存器及其电压调整电路与电压调整方法
CN102622954B (zh) 双向移位暂存器及其驱动方法
CN1992526B (zh) 电平移动电路以及使用该电平移动电路的驱动电路
WO2014166251A1 (zh) 移位寄存器单元及栅极驱动电路
ATE404976T1 (de) Schieberegisterschaltung mit zwei bootstrap- kondensatoren
CN107068066A (zh) 像素补偿电路及显示装置、驱动方法
CN107895562A (zh) 高稳定性的脉冲宽度可调式移位寄存器
CN110148382B (zh) 一种goa电路、显示面板及显示装置
CN203288219U (zh) 一种amoled像素电路及显示装置
CN101976581A (zh) 移位寄存器电路
CN106652872B (zh) Goa驱动电路及显示装置
CN110097859A (zh) 一种显示面板及显示装置
US5237212A (en) Level converting circuit
CN1694360B (zh) 电平转换器及采用该转换器的平板显示器
CN105680845A (zh) 一种电平转换电路、电平转换方法及相关装置
CN101593561A (zh) 液晶显示器
CN101114525B (zh) 移位寄存器阵列
CN106997755B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN203910231U (zh) 移位寄存器、栅极驱动电路和显示装置
CN102103824B (zh) 显示设备
CN101609718A (zh) 移位寄存器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant