TWI694497B - 具備氧化物單結晶薄膜之複合晶圓之製造方法 - Google Patents

具備氧化物單結晶薄膜之複合晶圓之製造方法 Download PDF

Info

Publication number
TWI694497B
TWI694497B TW105117208A TW105117208A TWI694497B TW I694497 B TWI694497 B TW I694497B TW 105117208 A TW105117208 A TW 105117208A TW 105117208 A TW105117208 A TW 105117208A TW I694497 B TWI694497 B TW I694497B
Authority
TW
Taiwan
Prior art keywords
wafer
single crystal
ion implantation
oxide single
temperature
Prior art date
Application number
TW105117208A
Other languages
English (en)
Other versions
TW201715584A (zh
Inventor
秋山昌次
川合信
Original Assignee
日商信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越化學工業股份有限公司 filed Critical 日商信越化學工業股份有限公司
Publication of TW201715584A publication Critical patent/TW201715584A/zh
Application granted granted Critical
Publication of TWI694497B publication Critical patent/TWI694497B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本發明係提供在支撐晶圓與氧化物單結晶薄膜之貼合界面不易產生龜裂或剝離，鉭酸鋰或鈮酸鋰之氧化物單結晶的薄膜被轉印至支撐晶圓上之全面的複合晶圓。具體而言，本發明係一種複合晶圓之製造方法，其係至少含有以下步驟：由表面注入氫原子離子或氫分子離子，在氧化物單結晶晶圓之內部形成離子注入層的步驟，對於氧化物單結晶晶圓之離子注入後的表面及支撐晶圓之表面之至少一方，施予表面活性化處理的步驟，貼合氧化物單結晶晶圓之離子注入後的表面與支撐晶圓之表面，得到接合體的步驟，將接合體以90℃以上，且不會產生龜裂的溫度進行熱處理的步驟，對於熱處理後之接合體之離子注入層，提供機械衝擊的步驟，且沿著前述離子注入層剝離，得到被轉印至支撐晶圓上之氧化物單結晶薄膜的步驟。

Description

具備氧化物單結晶薄膜之複合晶圓之製造方法
本發明係有關複合晶圓之製造。更詳細係有關在支撐晶圓上具備氧化物單結晶薄膜之複合晶圓之製造方法。
近年，在智慧型手機所代表之小型通信機器的領域中，通信量之急遽增大及多功能化正進行中。對於通信量之增大，而增加頻(band)數，然而小型通信機器的形狀未放大的狀態下要求多功能化。因此，用於小型通信機器的各種零件必須更小型化、高性能化。
鉭酸鋰(Lithium Tantalate：LT)或鈮酸鋰(Lithium Niobate：LN)等之氧化物單結晶為一般的壓電材料，被廣泛的使用作為表面彈性波(surface acoustic wave：SAW)裝置的材料。壓電材料使用氧化物單結晶的情形，因顯示電磁能量轉換成力學能量之效率的電氣機械結合係數之值大，故可寬頻化，但是溫度安定性低，因溫度變化導致可對應的頻率產生頻移(shift)。對於溫度之低的安定性係起因於氧化物單結晶之熱膨脹係數。
為了提高壓電材料使用氧化物單結晶時之溫度安定性的方法，而提案例如在氧化物單結晶晶圓上貼合具有比氧化物單結晶更小之熱膨脹係數的材料，具體而言為藍寶石晶圓，藉由將氧化物單結晶晶圓側以研削等薄化至數μm~數十μm，以抑制氧化物單結晶之熱膨脹的影響(非專利文獻1)。但是此方法因在貼合後，切削氧化物單結晶晶圓，故捨棄了氧化物單結晶晶圓之大部分，材料的使用效率差。又，可作為氧化物單結晶使用的鉭酸鋰或鈮酸鋰係高價的材料，故為了壓抑生產成本，而期望對製品之利用效率高，廢棄量少的方法。
SOI晶圓之製造手法，例如Smart-Cut法，更明確而言，在形成有氫離子層之矽晶圓上貼合支撐晶圓後，藉由施加500℃前後的熱處理，使離子注入層產生熱剝離的方法(專利文獻1)。為了提高氧化物單結晶晶圓對製品之利用效率，而嘗試使用氧化物單結晶晶圓取代Smart-Cut法的矽晶圓，而在支撐晶圓上形成氧化物單結晶的薄膜(非專利文獻2、3)。
非專利文獻2係報告在形成有離子注入層之鉭酸鋰晶圓的表面形成厚度121nm之Cr的金屬層，經由金屬層，與厚度數百nm的SiO2基板貼合，以200~500℃進行熱處理，使以離子注入層剝離，經由金屬層，將鉭酸鋰薄膜轉印至SiO2基板上後，在與SiO2基板上之轉印有鉭酸鋰薄膜之面的相反側，貼合鉭酸鋰晶圓，製作LTMOI(lithium-tantalate-metal-on-insulator)構造。又， 非專利文獻3報告在形成有離子注入層之鉭酸鋰晶圓上貼合矽晶圓，以200℃熱處理，使以離子注入層剝離，將鉭酸鋰薄膜以熱轉印至矽晶圓上。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本專利第3048201號公報
〔非專利文獻〕
〔非專利文獻1〕太陽誘電股份公司、“可用於智慧型手機之RF前端(front-end)之SAW-Duplexer之溫度補償技術”、〔online〕、2012年11月8日、電波新聞高科技、〔平成27年3月20日檢索〕、網際網路(URL：http：//www.yuden.co.jp/jp/product/tech/column/20121108.html)
〔非專利文獻2〕A Tauzin等、“3-inch single-crystal LiTaO3 films onto metallic electrode using Smart CutTM technology”、Electric Letters、19th June 2008、Vol.44、No.13、p.822
〔非專利文獻3〕Weill Liu等、“Fabrication of single-crystalline LiTaO3 film on silicon substrate using thin film transfer technology”、J. Vac. Sci. Technol. B26 (1)、Jan/Feb 2008、p.206
〔發明之概要〕
鉭酸鋰(LT)或鈮酸鋰(LN)等之氧化物單結晶係硬且非常脆者，又如圖6所示，相較於矽、玻璃及藍寶石時，熱膨脹係數極大。因此，氧化物單結晶在與矽、玻璃及藍寶石等之異種的晶圓貼合後，以高溫進行熱處理時，因兩晶圓之熱膨脹係數之差，而有在貼合後之晶圓之間產生剝離或龜裂的問題。例如鉭酸鋰與一般作為支撐晶圓使用之特別是熱膨脹係數大之藍寶石之差，可由圖6確認為7×10-6/K(=7ppm/K)以上。
非專利文獻2報告在鉭酸鋰之晶圓與薄膜之間，因挾者金屬層與SiO2基板的構造，可抑制熱處理時，因熱膨脹之差所致之晶圓之剝離或龜裂，可轉印鉭酸鋰薄膜。但是此方法因將底部基板設為與薄膜相同的鉭酸鋰，故無法解決上述作為壓電材料之課題的溫度安定性。又，若不將熱處理設為200℃以上時，則無法轉印薄膜。此外，因為挾著金屬層的構造，故可適用的用途受限制。又，為了抑制晶圓之龜裂，而必須使用必要以上之高價的鉭酸鋰，造成製造成本升高。
非專利文獻3雖記載以200~800℃嘗試熱處理，但是具體為使用Smart-Cut法，將鉭酸鋰薄膜轉印至矽晶圓上的例僅有200℃，又，此例中，能否將鉭酸鋰薄膜轉印至矽晶圓之全面則未記載。本發明人等使用與非專利文獻3同樣的手法，對於200℃之熱處理所致之剝離進 行驗證實驗時，確認鉭酸鋰薄膜無法被轉印至矽晶圓之全面，僅有極少一部分被轉印。特別是在矽晶圓之外周部分，完全未被轉印鉭酸鋰薄膜。此可能是在熱處理中，因兩晶圓之熱膨脹之差，使貼合晶圓產生翹曲(Warpage)，在矽晶圓之外周部分，由與鉭酸鋰晶圓之貼合界面產生剝離者。又，即使將熱處理溫度設為200℃以上的情形，推測也如上述無法抑制因兩晶圓之熱膨脹之差所造成之貼合晶圓之翹曲，無法將鉭酸鋰薄膜安定地轉印至矽晶圓之全面。
本發明人等進行精心檢討的結果，與意料相反，與組合熱膨脹係數接近之材料，以抑制應力發生之以往的途徑(approach)不同，反而藉由選擇與氧化物單結晶之熱膨脹係數大不同(具體而言相較於氧化物單結晶，熱膨脹係數小7ppm/K以上)材料作為支撐晶圓，而發現低成本，且在貼合界面不易產生剝離或龜裂，在支撐晶圓上具備氧化物單結晶薄膜之複合晶圓之製造方法。具體而言，藉由使用特定之氫離子注入量，將形成有離子注入層之氧化物單結晶晶圓及相較於氧化物單結晶，熱膨脹係數較小的支撐晶圓，以表面活性化處理等，將結合力賦予晶圓間的狀態下貼合，並以不會產生熱剝離程度的低溫，施加熱處理後，對離子注入層提供物理性衝擊，發現使離子注入層一次完全脆化、剝離。
亦即，本發明依據一態樣時可提供一種在支撐晶圓上具備氧化物單結晶薄膜之複合晶圓之製造方法，其係至少含有以下步驟：由鉭酸鋰晶圓或鈮酸鋰晶圓之氧化物單結晶晶圓的表面注入氫原子離子或氫分子離子，在前述氧化物單結晶晶圓之內部形成離子注入層的步驟，前述氧化物單結晶晶圓之離子注入後的表面及欲與前述氧化物單結晶晶圓貼合之支撐晶圓之表面之至少一方，施予表面活性化處理的步驟，施予前述表面活性化處理後，貼合前述氧化物單結晶晶圓之離子注入後的表面與前述支撐晶圓之表面，得到接合體的步驟，將前述接合體以90℃以上，且不會產生龜裂的溫度進行熱處理的步驟，對於前述熱處理後之接合體之前述離子注入層，提供機械衝擊的步驟，且沿著前述離子注入層剝離，得到被轉印至前述支撐晶圓上之氧化物單結晶薄膜的步驟，前述氫原子離子之注入量為5.0×1016atom/cm2~2.75×1017atom/cm2，前述氫分子離子之注入量為2.5×1016atoms/cm2~1.37×1017atoms/cm2。
依據本發明之製造方法時，可得到在支撐晶圓與氧化物單結晶薄膜之貼合界面之密著性高，且不易產 生剝離或龜裂，在支撐晶圓上之全面被轉印有均勻厚度之氧化物單結晶薄膜的複合晶圓。又，可將在支撐晶圓上轉印氧化物單結晶薄膜、經分離後的氧化物單結晶晶圓，再度使用於複合晶圓之製造，可低成本化。
11‧‧‧氧化物單結晶晶圓
11s‧‧‧氧化物單結晶晶圓之表面
11a‧‧‧氧化物單結晶晶圓薄膜
11b‧‧‧剝離後之氧化物單結晶晶圓
12‧‧‧氫離子
13‧‧‧離子注入層
14‧‧‧支撐晶圓
14s‧‧‧支撐晶圓之表面
15‧‧‧離子束照射
16‧‧‧接合體
18‧‧‧複合晶圓
19‧‧‧楔形刀
21‧‧‧接合體之氧化物單結晶晶圓
21s‧‧‧接合體之氧化物單結晶晶圓側之表面
23‧‧‧接合體之離子注入層
24‧‧‧接合體之支撐晶圓
24s‧‧‧接合體之支撐晶圓側之表面
26‧‧‧接合體
29‧‧‧楔形刀
30a‧‧‧真空吸盤
30b‧‧‧補強板
30c‧‧‧真空墊
31‧‧‧固定式載物臺
32‧‧‧兩面膠帶
〔圖1〕本發明之一態樣之複合晶圓之製造方法的示意圖。
〔圖2〕本發明之提供機械衝擊之步驟中，使用補強治具的情形之一態樣的配置圖。
〔圖3〕本發明之提供機械衝擊之步驟中，使用補強治具的情形之其他態樣的配置圖。
〔圖4〕本發明之提供機械衝擊之步驟中，使用補強治具的情形之其他態樣的配置圖。
〔圖5〕本發明之提供機械衝擊之步驟中，使用補強治具的情形之其他態樣的配置圖。
〔圖6〕比較各種材料之熱膨脹係數的圖。
〔實施發明之形態〕
以下詳細說明本實施發明之形態，但是本發明之範圍不限定於此形態者。
本發明係有關依據一態樣時，在支撐晶圓上 具備氧化物單結晶薄膜之複合晶圓之製造方法。
支撐晶圓也可為例如比貼合之氧化物單結晶晶圓之熱膨脹係數小7ppm/K以上之材料所構成之晶圓。支撐晶圓可列舉藍寶石晶圓、矽晶圓、附氧化膜之矽晶圓及玻璃晶圓等。支撐晶圓之大小無特別限定，也可為例如直徑75~150mm、厚度0.2~0.8mm的晶圓。支撐晶圓也可使用市售者，但是無特別限定者。例如附氧化膜之矽晶圓為至少在貼合之表面具有氧化膜的矽晶圓，藉由將矽晶圓在大氣環境下，以700~1200℃進行熱處理，也可在矽晶圓之表面上製作氧化膜。附氧化膜之矽晶圓之氧化膜的厚度，無特別限定者，但是較佳為10~500nm。
氧化物單結晶係由鋰、鉭或鈮等之金屬元素與氧所構成之化合物，可列舉例如鉭酸鋰(LiTaO3)或鈮酸鋰(LiNbO3)。氧化物單結晶特別是雷射元件或壓電元件、表面彈性波元件等的用途中，較佳為鉭酸鋰單結晶或鈮酸鋰單結晶。氧化物單結晶通常以晶圓的形狀來使用。氧化物單結晶晶圓之大小無特別限定者，也可為例如直徑75~150mm、厚度0.2~0.8mm的晶圓。氧化物單結晶晶圓也可使用市售者，但是也可直接利用使用Czochralski法等之既有的製造方法(例如日本特開2003-165795號、再公表2004-079061號)或可組合彼等所記載之步驟來製作。
支撐晶圓及氧化物單結晶晶圓在貼合之表面中，表面粗糙度RMS為1.0nm以下為佳。表面粗糙度 RMS大於1.0nm時，貼合界面產生空隙，有成為剝離之原因的情形。因此，表面粗糙度RMS大於1.0nm的情形，也可藉由化學機械研磨(Chemical Mechanical Polishing：CMP)形成所期望的表面粗糙度。又，表面粗糙度RMS例如可藉由原子間力顯微鏡(Atomic Force Microscopy：AFM)來評價。
氧化物單結晶晶圓係由其表面注入氫離子，在氧化物單結晶晶圓之內部形成離子注入層。離子注入層係藉由以由氧化物單結晶晶圓之表面至所期望之深度可形成離子注入層的注入能量，注入特定線量之氫原子離子(H+)或氫分子離子(H2 +)來形成。此時之條件，例如注入能量可設為50~200keV。氫原子離子(H+)的情形，注入量為5.0×1016atom/cm2~2.75×1017atom/cm2。未達5.0×1016atom/cm2時，在其後步驟不會產生離子注入層之脆化。而超過2.75×1017atom/cm2時，離子注入時，在離子注入的面產生微共振腔(micro-cavity)，在晶圓表面形成凹凸，變得無法得到所期望的表面粗糙度。又，氫分子離子(H2 +)的情形，注入量為2.5×1016atoms/cm2~1.37×1017atoms/cm2。未達2.5×1016atoms/cm2時，在其後步驟不會產生離子注入層之脆化。超過1.37×1017atoms/cm2時，離子注入時，在離子注入的面產生微共振腔，在晶圓表面形成凹凸，變得無法得到所期望的表面粗糙度。氫原子離子之注入量也可為氫分子離子之注入量的2倍。
其次，在氧化物單結晶晶圓之離子注入後的表面及欲與氧化物單結晶晶圓貼合之支撐晶圓之表面之至少一方，施予表面活性化處理。施予表面活性化處理的表面，可為在氧化物單結晶晶圓之離子注入後的表面及欲與氧化物單結晶晶圓貼合之支撐晶圓之表面之兩方，也可為至少一方。藉由施予表面活性化處理，在貼合後，即使不使用提高接合強度用之高溫的熱處理，也可以比較低溫得到所期望之接合強度。特別是使用鉭酸鋰或鈮酸鋰等硬且脆的氧化物單結晶晶圓及相較於氧化物單結晶晶圓時，熱膨脹係數非常小的支撐晶圓，如上述施予表面活性化處理後進行貼合的情形，藉由其後之比較低溫的熱處理，因氧化物單結晶晶圓與支撐晶圓之熱膨脹係數之差，在與貼合界面平行方向所產生之大剪應力，非對於藉由表面活性化處理賦予可對抗剪應力之充分之接合強度的貼合界面，而是可在離子注入層中，以不剝離的程度促進破壞。
表面活性化處理的方法，可列舉臭氧水處理、UV臭氧處理、離子束處理及電漿處理等。以臭氧進行處理的情形，例如在純水中導入臭氧氣體作為臭氧水，藉由使晶圓浸漬於臭氧水中，可以活性的臭氧使表面活性化。又，進行UV臭氧處理的情形，例如使晶圓保持於對大氣或氧氣體照射短波長的UV光(例如波長195nm左右)，使產生活性之臭氧的環境中，可使表面活性化。進行離子束處理的情形，例如可在高真空中(例如未達1×10-5Pa)，藉由將Ar等之離子束照射於晶圓表面，使 活性度高的懸浮鍵(dangling bond)露出來進行。以電漿處理的情形，例如將晶圓載置於真空室(chamber)中，在減壓(例如0.2~1.0mTorr)下暴露於電漿用氣體5~60秒左右，將表面進行電漿處理。電漿用氣體在使表面氧化的情形，可使用氧氣體，而不氧化的情形，可使用氫氣體、氮氣、氬氣體或此等之混合氣體。藉由以電漿處理，在晶圓表面之有機物經氧化而被除去，進一步，使表面之OH基增加產生活性化。
其次，施予表面活性化處理後，貼合氧化物單結晶晶圓之離子注入後的表面與支撐晶圓之表面，得到接合體。貼合氧化物單結晶晶圓與支撐晶圓時之溫度為室溫附近(包含室溫)的溫度，例如10~50℃下進行為佳。最終製品的複合晶圓在室溫前後使用的情形較多，貼合時也依據此溫度區域為佳。又，貼合時之溫度可為進行貼合之場所的溫度，亦即，可為周圍或裝置內的環境溫度。貼合時之溫度，例如可藉由設定貼合裝置內的環境溫度來控制。又，室溫係對於對象物未進行加熱或冷卻的周圍溫度，無特別限定，例如10~30℃，較佳為25℃前後。
其次，將接合體以90℃以上，例如在貼合界面不會產生龜裂的溫度進行熱處理。若未達90℃時，在氧化物單結晶晶圓與支撐晶圓之貼合界面之接合強度不足，在貼合界面有產生剝離的情形。熱處理之溫度也可配合使用的支撐晶圓改變。熱處理之步驟中的溫度，例如支撐晶圓為藍寶石晶圓的情形，較佳為90~225℃，更佳為 90~200℃。支撐晶圓為矽晶圓或附氧化膜之矽晶圓的情形，較佳為90~200℃，更佳為90~175℃。又，支撐晶圓為玻璃晶圓的情形，較佳為90~110℃，更佳為90~100℃。藉由將接合體以90℃以上，且不會產生龜裂的溫度進行熱處理，不僅提高支撐晶圓與氧化物單結晶晶圓之貼合界面的接合力，且在其後之步驟中，也能使離子注入層容易脆化。熱處理手段可列舉例如熱處理爐或烤箱等，但是無特別限定。又，接合體之溫度可為例如使用附於熱處理裝置內之熱電偶(thermocouple)等，測量爐或烤箱內之環境溫度的溫度。上述溫度之熱處理的時間，只要是不會產生龜裂或剝離時，即無特別限定，可為10分鐘至數十小時，例如也可至100小時。例如熱處理溫度為90℃以上未達110℃的情形，較佳為10分鐘~100小時，熱處理溫度為110℃以上未達175℃的情形，較佳為10分鐘~60小時，熱處理溫度為175℃以上未達200℃的情形，較佳為10分鐘~24小時，熱處理溫度為200℃以上未達225℃的情形，較佳為10分鐘~12小時。依據本發明時，在接合體上未具備保護晶圓的狀態，也可進行熱處理，故可使步驟更簡化。
進行熱處理後的接合體係冷卻至室溫附近(包含室溫)之溫度，例如10~50℃為佳。例如也可將進行熱處理後的接合體靜置於調節為25℃之室內形成所期望的溫度。藉由設為與貼合接合體時同樣的室溫附近的溫度，可減低接合體的應力，在其後提供機械衝擊的步驟 中，可使接合體不易產生龜裂或缺陷。
其次，對於熱處理後之接合體之離子注入層，提供機械衝擊，沿著離子注入層剝離，將氧化物單結晶薄膜轉印至支撐晶圓上。提供機械衝擊的手段，無特別限定，可使用銳角的道具或楔形銳角刀等的剝離器具，也可使用氣體或液體等之流體之噴射。銳角的道具或楔形銳角刀等之剝離器具，無特別限定，也可由塑膠(例如聚醚醚酮)或金屬、二氧化鋯、矽、金剛石等來製作。又，銳角的道具可使用楔或剪刀等的刀。氣體或液體等之流體之噴射，無特別限定，可使用例如流速10~1000L/min左右之高壓空氣或高壓水之噴射。流體之噴射，例如可由接合體之離子注入層之端部以連續或間斷的噴吹。
例如藉由將楔形刀接觸或揮入接合體之側面，例如離子注入層的端部，以提供機械衝擊，然後沿著離子注入層剝離即可。又，例如藉由自接合體之離子注入層的端部，以連續或間斷的噴吹氣體或液體之流體，例如高壓空氣或高壓水之噴射，以提供機械衝擊，然後沿著離子注入層剝離即可。此外，例如藉由使楔形刀接觸接合體之離子注入層之端部的狀態下，由可含有接觸刀之相同側面，以連續或間斷的噴吹氣體或液體之流體，例如高壓空氣或高壓水之噴射，然後沿著離子注入層剝離即可。剝離係利用由一端部向他端部拉開者為佳。
對接合體之離子注入層提供機械衝擊之前，有時將補強材固定於接合體之單側或兩側的表面為佳。例 如可將補強材裝設於接合體之支撐晶圓側之側面，或接合體之氧化物單結晶晶圓側之側面，或接合體之支撐晶圓側與氧化物單結晶晶圓側之兩方側面的表面。補強材較佳為真空吸盤(Vacuum chuck)、靜電吸盤(Electro static chuck)、補強板、或保護膠帶。真空吸盤無特別限定，可列舉多孔質聚乙烯、氧化鋁等之真空吸盤。靜電吸盤無特別限定，可列舉碳化矽或氮化鋁等之陶瓷製之靜電吸盤。真空吸盤及靜電吸盤的形狀，無特別限定，但是大於接合體之直徑者為佳。補強板無特別限定者，可由塑膠或金屬、陶瓷等製作。補強板的形狀無特別限定者，但是大於接合體之直徑者為佳。補強板也可藉由例如兩面膠帶被固定於接合體。保護膠帶無特別限定材質、厚度等，可使用在半導體製造步驟使用的切割膠帶或BG膠帶等。藉由使用補強材，在對接合體提供機械衝擊時，可更防止離子注入層以外之剝離或接合體之龜裂，可確實進行剝離。
提供機械衝擊之步驟中，對接合體之離子注入層提供機械衝擊時之具體的態樣如圖2~5所示。如圖2所示，將接合體26之支撐晶圓24側的表面24s以真空吸盤30a固定於固定式載物臺(fixed stage)31上的狀態，藉由使楔形刀29接觸接合體26之離子注入層23的端部，可沿著離子注入層23剝離。又，使用高壓空氣或高壓水取代楔形刀29，也可藉由噴吹接合體之側面，例如離子注入層的端部，然後剝離。提供機械衝擊者，使用高壓空氣或高壓水的情形，首先，也可使楔形刀接觸接合體 之離子注入層的端部，在離子注入層的端部確保間隙然後進行。
如圖3所示，以真空吸盤30a，將接合體26之支撐晶圓24側的表面24s固定於固定式載物臺31上，在接合體26之氧化物單結晶晶圓21側的表面21s使用兩面膠帶32，設置補強板30b的狀態，也可藉由使楔形刀29接觸接合體26之離子注入層23的端部，沿著離子注入層23剝離。又，安裝於接合體之氧化物單結晶晶圓側之表面的補強板可為真空吸盤的形態。
如圖4所示，以真空吸盤30a，將接合體26之支撐晶圓24側的表面24s固定於固定式載物臺31上，在接合體26之氧化物單結晶晶圓21側的表面21s裝設真空墊30c，在上方例如以2~10kg的力拉引的狀態，也可藉由使楔形刀29接觸接合體26之離子注入層23的端部，沿著離子注入層23剝離。又，如圖5所示，以真空吸盤30a，將接合體26之支撐晶圓24側的表面24s固定於固定式載物臺31上，在接合體26之氧化物單結晶晶圓21側的表面21s使用兩面膠帶32設置補強板30b，進一步在補強板30b之表面裝設真空墊30c，在上方例如以2~10kg的力拉引的狀態，也可藉由使楔形刀29接觸接合體26之離子注入層23的端部，沿著離子注入層23剝離。此外，圖4及5中使用的真空墊(vacuum pad)，只要是以吸盤安裝於晶圓表面的治具時，即無特別限定，也可代用。圖2~5係表示固定有接合體之支撐晶圓側的態 樣，但是將接合體之上下倒置，形成固定氧化物單結晶晶圓側的態樣，也可得到同樣的效果。
提供機械衝擊之步驟中，對接合體提供機械衝擊時之接合體的溫度，不進行加熱或冷卻，或進行加熱或冷卻，較佳為室溫附近(包含室溫)的溫度，例如10~50℃，更佳為25~30℃。提供機械衝擊時之接合體的溫度可為周圍的環境溫度，例如使用附於熱處理裝置內的熱電偶等，測量爐或烤箱內之環境溫度的溫度，也可為作業場之室內溫度。對接合體提供機械衝擊時之接合體的溫度係在與得到上述接合體之步驟中之貼合時之溫度之間，具有特定較佳的溫度範圍。例如得到接合體用之貼合時的溫度與提供機械衝擊時之接合體之溫度之差，較佳為0~40℃以內，溫度之差越接近0℃越佳。超過特定之較佳溫度範圍時，在接合體之貼合界面有產生剝離或龜裂的情形。藉由將貼合時與提供機械衝擊時之接合體之溫度之差設為特定之範圍，在提供機械衝擊之步驟中，可將因熱膨脹所造成之翹曲之應力降低至最小限度，可極力抑制缺陷等之發生。又，得到接合體的步驟一般係在清淨室等的環境下(25~30℃)進行，此時，關於提供機械衝擊的步驟，也在同樣的環境溫度，亦即25~30℃左右進行為佳。
藉由使用以上的手法，可得到具備支撐晶圓及支撐晶圓上之鉭酸鋰薄膜或鈮酸鋰薄膜的氧化物單結晶薄膜的複合晶圓。所得之複合晶圓之氧化物單結晶薄膜的厚度係對應於氫離子注入時之氫離子之注入深度，較佳為 100~1000nm。
本發明之複合晶圓之製造步驟無特別限定者，其一態樣如圖1所示。由氧化物單結晶晶圓11之表面注入氫離子12，在氧化物單結晶晶圓11之內部形成離子注入層13(步驟a)。對於氧化物單結晶晶圓11之離子注入後的表面11s及與氧化物單結晶晶圓貼合之支撐晶圓14之表面14s之兩方，照射離子束15施予表面活性化處理(步驟b)。施予表面活性化處理後，貼合氧化物單結晶晶圓之離子注入後的表面11s及與氧化物單結晶晶圓貼合之支撐晶圓之表面14s，得到接合體16(步驟c)。將所得之接合體16以90℃以上的溫度進行熱處理(步驟d)。使楔形刀19接觸熱處理後之接合體16的側面，亦即，離子注入層13的端部，沿著離子注入層13將氧化物單結晶晶圓之一部份11b剝離，藉由將氧化物單結晶薄膜11a轉印至支撐晶圓14上，可得到複合晶圓18(步驟e)。
〔實施例〕 <實驗1>
使用作為支撐晶圓之直徑100mm、厚度0.35mm的藍寶石晶圓。使用作為氧化物單結晶晶圓之直徑100mm、厚度0.35mm的鉭酸鋰晶圓。以原子間力顯微鏡評價藍寶石晶圓及鉭酸鋰晶圓之相互貼合用之面的表面粗糙度RMS 為1.0nm以下。
首先，對於藍寶石晶圓及鉭酸鋰晶圓之相互貼合用之面，在氮環境下使用電漿活性化裝置施予電漿處理，進行表面活性化。其次，將表面活性化後的藍寶石晶圓及鉭酸鋰晶圓之表面在室溫(25℃)下貼合得到接合體。接著，接合體分別加熱成為70、80、90、100、110、125、150、175、200、225、250或275℃，在各溫度下進行加熱處理24小時。加熱手段使用熱處理烤箱，以熱電偶測量烤箱內的環境溫度，作為接合體的溫度。所得之接合體之外觀檢查結果如表1所示。又，以目視進行外觀檢查，無龜裂或缺損者為○，有微小龜裂者為△，晶圓破損者為×。支撐晶圓設為藍寶石時，關於熱處理溫度設為70~225℃的樣品，確認未產生龜裂或缺損而接合者。
<實驗2>
除了使用作為支撐晶圓之直徑100mm、厚度0.35mm的矽晶圓，接合體分別加熱成為70、80、90、100、110、125、150、175、200或225℃，在各溫度下進行加熱處理24小時外，與實驗1同樣進行。又。矽晶圓及鉭酸鋰晶圓之相互貼合用之面的表面粗糙度RMS為1.0nm以下。所得之接合體之外觀檢查結果如表1所示。將支撐晶圓設為矽時，關於熱處理溫度設為70~200℃的樣品，確認未產生龜裂或缺損而接合者。
<實驗3>
除了使用作為支撐晶圓之直徑100mm、厚度0.35mm的矽晶圓上附有100nm之氧化膜的矽晶圓，接合體分別加熱成為70、80、90、100、110、125、150、175、200或225℃，在各溫度下進行加熱處理24小時外，與實驗1同樣進行。又。附氧化膜之矽晶圓及鉭酸鋰晶圓之相互貼合用之面的表面粗糙度RMS為1.0nm以下。所得之接合體之外觀檢查結果如表1所示。又，附氧化膜之矽晶圓係藉由預先將矽晶圓以1100℃加熱1小時左右，作為於矽晶圓上使成長100nm之熱氧化膜的矽晶圓。將支撐晶圓設為附氧化膜之矽時，關於熱處理溫度設為70~200℃的樣品，確認未產生龜裂或缺損而接合者。
<實驗4>
使用作為支撐晶圓之直徑100mm、厚度0.35mm的玻璃晶圓，接合體分別加熱成為70、80、90、100、110或125℃，在各溫度下進行加熱處理24小時外，與實驗1同樣進行。又，玻璃晶圓及鉭酸鋰晶圓之相互貼合用之面的表面粗糙度RMS為1.0nm以下。所得之接合體之外觀檢查結果如表1所示。將支撐晶圓設為玻璃時，關於熱處理溫度設為70~110℃的樣品，確認未產生龜裂或缺損而接合者。
Figure 105117208-A0202-12-0020-1
實驗1~4使用鉭酸鋰晶圓，但是作為氧化物單結晶晶圓使用鈮酸鋰晶圓，進行與實驗1~4同樣的實驗，也得到與表1相同結果。又，表面活性化處理使用臭氧水處理、UV臭氧處理、真空離子束處理，取代電漿處理的情形，也可得到完全相同的結果。由此等結果得知上述活性化方法在任一的情形皆有效，且鉭酸鋰與鈮酸鋰之間無差異。
<實施例1>
使用作為支撐晶圓之直徑100mm、厚度0.35mm的藍寶石晶圓。使用作為氧化物單結晶晶圓之直徑100mm、厚度0.35mm的鉭酸鋰晶圓。藍寶石晶圓及鉭酸鋰晶圓之相互貼合用之面的表面粗糙度RMS為1.0nm以下。
首先，由鉭酸鋰晶圓之表面使用氫原子離子，以注入 量7.0×1016atom/cm2、加速電壓100KeV的條件，進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層。其次，在離子注後之鉭酸鋰晶圓的表面及欲與鉭酸鋰晶圓貼合之藍寶石晶圓的表面，在7×10-6Pa下，使用真空離子束裝置，以Ar作為離子源，施予真空離子束處理，進行表面活性化。其次，在室溫(25℃)下貼合表面活性化後的藍寶石晶圓及鉭酸鋰晶圓的表面，得到接合體。其次，接合體分別加熱成為90、100、110、125、150、175、200或225℃，在各溫度下進行加熱處理24小時。又，加熱手段使用熱處理烤箱，以熱電偶測量烤箱內之環境溫度，作為接合體的溫度。將熱處理後之接合體靜置下降至室溫為止，然後，在室溫(25℃)下，使楔形刀接觸接合體之離子注入層，沿著離子注入層剝離，得到將鉭酸鋰薄膜轉印至藍寶石晶圓上的複合晶圓。所得之複合晶圓之外觀檢查的結果如表2所示。又，外觀檢查係以目視進行，薄膜之轉印可在晶圓全面者為○，薄膜之轉印一部份不良者為△，無法薄膜轉印者為×。
<比較例1>
除了將接合體以70℃加熱處理24小時外，與實施例1同樣實施。所得之複合晶圓之外觀檢查的結果如表2所不
<比較例2>
除了將接合體以80℃加熱處理24小時外，與實施例1同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<實施例2>
除了使用作為支撐晶圓之直徑100mm、厚度0.35mm的矽晶圓，接合體分別加熱成為90、100、110、125、150、175或200℃，在各溫度下進行加熱處理24小時外，與實施例1同樣實施。又，矽晶圓及鉭酸鋰晶圓之相互貼合用之面的表面粗糙度RMS為1.0nm以下。所得之複合晶圓之外觀檢查結果如表2所示。
<比較例3>
除了將接合體以70℃加熱處理24小時外，與實施例2同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<比較例4>
除了將接合體以80℃加熱處理24小時外，與實施例2同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<實施例3>
除了使用作為支撐晶圓之直徑100mm、厚度0.35mm 的矽晶圓上附有100nm之氧化膜的矽晶圓，接合體分別加熱成為90、100、110、125、150、175或200℃，在各溫度下進行加熱處理24小時外，與實施例1同樣進行。又，附氧化膜之矽晶圓及鉭酸鋰晶圓之相互貼合用之面之表面粗糙度RMS為1.0nm以下。所得之複合晶圓之外觀檢查的結果如表2所示。又，附氧化膜之矽晶圓係藉由預先將矽晶圓以1100℃加熱1小時左右，作為使100nm之熱氧化膜於矽晶圓上成長的矽晶圓。
<比較例5>
除了將接合體以70℃加熱處理24小時外，與實施例3同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<比較例6>
除了將接合體以80℃加熱處理24小時外，與實施例3同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<實施例4>
使用作為支撐晶圓之直徑100mm、厚度0.35mm的玻璃晶圓，接合體分別加熱成為90、100或110℃，在各溫度下進行加熱處理24小時外，與實施例1同樣進行。又，玻璃晶圓及鉭酸鋰晶圓之相互貼合用之面之表面粗糙 度RMS為1.0nm以下。所得之複合晶圓之外觀檢查的結果如表2所示。
<比較例7>
除了將接合體以70℃加熱處理24小時外，與實施例4同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<比較例8>
除了將接合體以80℃加熱處理24小時外，與實施例4同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
Figure 105117208-A0202-12-0024-2
如表2所示，對於將支撐晶圓設為藍寶石， 熱處理溫度設為90~225℃的樣品，將支撐晶圓設為矽，熱處理溫度設為90~200℃的樣品，將支撐晶圓設為附氧化膜之矽，熱處理溫度設為90~200℃的樣品及將支撐晶圓設為玻璃，熱處理溫度設為90~110℃的樣品，確認鉭酸鋰薄膜被轉印至支撐晶圓上之全面。
任一之支撐晶圓，在熱處理溫度設為70℃的情形，均未產生在離子注入層之剝離，而在貼合之兩晶圓的界面產生剝離。又，將熱處理溫度設為80℃的情形，產生鉭酸鋰薄膜可轉印至支撐晶圓上的部分及一部份未轉印的部分。在70℃及80℃下，離子注入界面之脆化不足，又，兩晶圓之貼合的接合力不足，而被認為無法全面轉印者。
又，使用作為氧化物單結晶晶圓之鈮酸鋰晶圓，進行與實施例1~4同樣的實驗，但是得到與表2相同結果。又，表面活性化處理以臭氧水處理、UV臭氧處理、電漿處理取代真空離子束處理的情形，結果也完全相同。
<實施例5>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量5.0×1016、7.5×1016、10×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016atom/cm2、加速電壓100KeV的條件下各自進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層，及將接合體在90℃下進行加熱處理24小時外，與實施例1同樣實施。
<比較例9>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量4.0×1016atom/cm2、加速電壓100KeV的條件下進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層外，與實施例5同樣實施。
<参考例1>
使用作為氧化物單結晶晶圓之直徑100mm、厚度0.35mm的鉭酸鋰晶圓。鉭酸鋰晶圓之相互貼合用之面之表面粗糙度RMS為1.0nm以下。由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量30×1016atom/cm2、加速電壓100KeV的條件下進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層。結果貼合前之鉭酸鋰晶圓的表面上觀察到凹凸，因無法成為貼合時所期望之表面粗糙度，故未進行貼合。鉭酸鋰晶圓之表面上的凹凸係因注入的氫未完全固溶，而在內部發泡所產生的。
<實施例6>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量5.0×1016、7.5×1016、10×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016atom/cm2、加速電壓100KeV的條件下，各自進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及將接合體以 90℃進行加熱處理24小時外，與實施例2同樣實施。
<比較例10>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量4.0×1016atom/cm2、加速電壓100KeV的條件下進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層外，與實施例6同樣實施。
<實施例7>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量5.0×1016、7.5×1016、10×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016atom/cm2、加速電壓100KeV的條件下，各自進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及將接合體以90℃進行加熱處理24小時外，與實施例3同樣實施。
<比較例11>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量4.0×1016atom/cm2、加速電壓100KeV的條件下進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層外，與實施例7同樣實施。
<實施例8>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入 量5.0×1016、7.5×1016、10×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016atom/cm2、加速電壓100KeV的條件下，各自進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及將接合體以90℃進行加熱處理24小時外，與實施例4同樣實施。
<比較例12>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量4.0×1016atom/cm2、加速電壓100KeV的條件下進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層外，與實施例8同樣實施。
將氫原子離子注入量設為5.0×1016~27.5×1016atom/cm2之實施例5~8的情形，即使使用任一之支撐晶圓的情形，也確認鉭酸鋰薄膜被轉印至支撐晶圓上的全面。此外，將氫原子離子注入量設為4.0×1016atom/cm2之比較例9~12的情形，即使使用任一之支撐晶圓的情形，在鉭酸鋰晶圓之離子注入層也未產生剝離。此乃是離子注入量不足，其後的步驟未達到脆化的緣故。
又，實施例5~8雖使用氫原子離子，但是使用氫分子離子，即使其注入量設為氫原子離子之注入量之一半，也可得到同樣的結果。又，即使使用作為氧化物單結晶晶圓之鈮酸鋰晶圓，也可得到與實施例5~8相同的結果。
<實施例9~12>
除了將接合體以110℃進行加熱處理24小時，熱處理後，將冷卻至室溫(25℃)之接合體之支撐晶圓側的表面，以真空吸盤固定於固定式載物臺上的狀態係，使楔形刀接觸接合體之離子注入層，沿著離子注入層剝離外，與實施例1~4同樣進行。即使使用任一之支撐晶圓的情形，也可確認鉭酸鋰薄膜被轉印至支撐晶圓上之全面。
<實施例13~16>
除了將接合體以110℃進行加熱處理24小時，熱處理後，將冷卻至室溫(25℃)之接合體之支撐晶圓側的表面，以真空吸盤固定於固定式載物臺上，在接合體之鉭酸鋰晶圓側的表面使用兩面膠帶，設置直徑100mm、厚度0.35mm之玻璃製之補強板的狀態，使楔形刀接觸接合體之離子注入層，沿著離子注入層剝離外，與實施例1~4同樣進行。即使使用任一之支撐晶圓的情形，也可確認鉭酸鋰薄膜被轉印至支撐晶圓上之全面。
<實施例17~20>
除了將接合體以110℃進行加熱處理24小時，熱處理後，將冷卻至室溫(25℃)之接合體之支撐晶圓側的表面，以真空吸盤固定於固定式載物臺上，由接合體之鉭酸鋰晶圓側之表面的端部至10mm的位置，設置直徑10mm的真空墊，在上方以5kg的力拉引真空墊的狀態，使楔形刀接觸接合體之離子注入層，沿著離子注入層剝離外，與 實施例1~4同樣進行。即使使用任一之支撐晶圓的情形，也可確認鉭酸鋰薄膜被轉印至支撐晶圓上之全面。
<實施例21~24>
除了將接合體以110℃進行加熱處理24小時，熱處理後，將冷卻至室溫(25℃)之接合體之支撐晶圓側的表面，以真空吸盤固定於固定式載物臺上，在接合體之鉭酸鋰晶圓側的表面使用兩面膠帶，設置直徑100mm、厚度0.35mm之玻璃製之補強板，再由補強板之表面的端部至10mm的位置，設置直徑10mm的真空墊，在上方以5kg的力拉引真空墊的狀態，使楔形刀接觸接合體之離子注入層，沿著離子注入層剝離外，與實施例1~4同樣進行。即使使用任一之支撐晶圓的情形，也可確認鉭酸鋰薄膜被轉印至支撐晶圓上之全面。
<實施例25~28>
除了將接合體以110℃進行加熱處理24小時，熱處理後，將冷卻至室溫(25℃)之接合體之支撐晶圓側的表面，以真空吸盤固定於固定式載物臺上的狀態，邊將高壓空氣以流速50L/min噴吹接合體之離子注入層，邊沿著離子注入層剝離外，與實施例1~4同樣進行。即使使用任一之支撐晶圓的情形，也可確認鉭酸鋰薄膜被轉印至支撐晶圓上之全面。
<實施例29~32>
除了將接合體以110℃進行加熱處理24小時，熱處理後，將冷卻至室溫(25℃)之接合體之支撐晶圓側的表面，以真空吸盤固定於固定式載物臺上的狀態，邊將高壓水以流速30L/min噴吹接合體之離子注入層，邊沿著離子注入層剝離外，與實施例1~4同樣進行。即使使用任一之支撐晶圓的情形，也可確認鉭酸鋰薄膜被轉印至支撐晶圓上之全面。

Claims (9)

  1. 一種在支撐晶圓上具備氧化物單結晶薄膜之複合晶圓之製造方法，其係至少含有以下步驟：由鉭酸鋰晶圓或鈮酸鋰晶圓之氧化物單結晶晶圓的表面注入氫原子離子或氫分子離子，在前述氧化物單結晶晶圓之內部形成離子注入層的步驟，前述氧化物單結晶晶圓之離子注入後的表面及欲與前述氧化物單結晶晶圓貼合之支撐晶圓之表面之至少一方，施予表面活性化處理的步驟，施予前述表面活性化處理後，貼合前述氧化物單結晶晶圓之離子注入後的表面與前述支撐晶圓之表面，得到接合體的步驟，將前述接合體以90℃以上，且不會產生龜裂的溫度進行熱處理的步驟，對於前述熱處理後之接合體之前述離子注入層，提供機械衝擊的步驟，且沿著前述離子注入層剝離，得到被轉印至前述支撐晶圓上之氧化物單結晶薄膜的步驟，前述氫原子離子之注入量為5.0×1016atom/cm2~2.75×1017atom/cm2，前述氫分子離子之注入量為2.5×1016atoms/cm2~1.37×1017atoms/cm2，前述支撐晶圓為選自由藍寶石、矽、附氧化膜之矽及玻璃所成群的晶圓，前述熱處理之步驟中之前述溫度，在前述支撐晶圓為藍寶石晶圓時為90~225℃，在前述支撐晶圓為矽晶圓或 附氧化膜之矽晶圓時為90~200℃，在前述支撐晶圓為玻璃晶圓時為90~110℃。
  2. 如申請專利範圍第1項之複合晶圓之製造方法，其中前述表面活性化處理為選自臭氧水處理、UV臭氧處理、離子束處理及電漿處理。
  3. 如申請專利範圍第1或2項之複合晶圓之製造方法，其中為了得到前述接合體用之前述貼合時之溫度與提供前述機械衝擊時之前述接合體之溫度之差為0~40℃以內。
  4. 如申請專利範圍第1或2項之複合晶圓之製造方法，其中前述提供機械衝擊之步驟包含將補強材固定於前述接合體之單側或兩側的表面後，對前述離子注入層提供前述機械衝擊者。
  5. 如申請專利範圍第4項之複合晶圓之製造方法，其中前述補強材為真空吸盤、靜電吸盤或補強板。
  6. 如申請專利範圍第5項之複合晶圓之製造方法，其中前述補強板藉由兩面膠帶固定。
  7. 如申請專利範圍第1或2項之複合晶圓之製造方法，其中前述機械衝擊為藉由使楔形刀接觸前述離子注入層來提供。
  8. 如申請專利範圍第1或2項之複合晶圓之製造方法，其中前述機械衝擊為藉由將氣體或液體的流體噴吹至前述離子注入層來提供。
  9. 如申請專利範圍第1或2項之複合晶圓之製造方 法，其中前述機械衝擊為藉由使楔形刀接觸前述離子注入層及使氣體或液體的流體噴吹至前述離子注入層來提供。
TW105117208A 2015-06-02 2016-06-01 具備氧化物單結晶薄膜之複合晶圓之製造方法 TWI694497B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-112332 2015-06-02
JP2015112332A JP6396852B2 (ja) 2015-06-02 2015-06-02 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201715584A TW201715584A (zh) 2017-05-01
TWI694497B true TWI694497B (zh) 2020-05-21

Family

ID=57441994

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117208A TWI694497B (zh) 2015-06-02 2016-06-01 具備氧化物單結晶薄膜之複合晶圓之製造方法

Country Status (7)

Country Link
US (1) US10971674B2 (zh)
EP (1) EP3306643B1 (zh)
JP (1) JP6396852B2 (zh)
KR (1) KR102658526B1 (zh)
CN (1) CN107636801B (zh)
TW (1) TWI694497B (zh)
WO (1) WO2016194976A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6563360B2 (ja) 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
FR3068508B1 (fr) * 2017-06-30 2019-07-26 Soitec Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents
US20210210673A1 (en) * 2017-10-13 2021-07-08 Jinan Jingzheng Electronics Co., Ltd. Nano-scale single crystal thin film
JP7085000B2 (ja) 2018-08-01 2022-06-15 京セラ株式会社 複合基板、圧電素子および複合基板の製造方法
CN108707970B (zh) * 2018-08-07 2023-09-26 济南晶正电子科技有限公司 微米级单晶薄膜
FR3093858B1 (fr) * 2019-03-15 2021-03-05 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur un substrat support
CN113053737B (zh) * 2019-12-26 2022-09-20 济南晶正电子科技有限公司 一种单晶薄膜剥离方法
CN113299576B (zh) * 2020-02-21 2022-11-22 济南晶正电子科技有限公司 一种薄膜机械分离装置
CN112259676B (zh) * 2020-10-19 2022-11-01 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112259675B (zh) * 2020-10-19 2022-10-28 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112467024B (zh) * 2020-11-24 2023-04-07 上海新硅聚合半导体有限公司 一种异质结构薄膜衬底的制备方法
JPWO2022176701A1 (zh) 2021-02-19 2022-08-25

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200908214A (en) * 2007-07-04 2009-02-16 Semiconductor Energy Lab Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US20100107388A1 (en) * 2008-10-31 2010-05-06 Murata Manufacturing Co., Ltd. Method for manufacturing electronic device and method for manufacturing piezoelectric device
CN104078407A (zh) * 2013-03-29 2014-10-01 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
TW201508820A (zh) * 2013-03-27 2015-03-01 Ngk Insulators Ltd 半導體用複合基板的載台基板

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604599B2 (ja) * 1976-03-17 1985-02-05 株式会社東芝 タンタル酸リチウム単結晶の製造方法
US5668057A (en) * 1991-03-13 1997-09-16 Matsushita Electric Industrial Co., Ltd. Methods of manufacture for electronic components having high-frequency elements
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
CA2133300C (en) * 1993-11-01 1999-04-27 Hirotoshi Nagata Optical waveguide device
EP0742598B1 (en) * 1995-05-08 2000-08-02 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a composite substrate and a piezoelectric device using the substrate
US6319430B1 (en) * 1997-07-25 2001-11-20 Crystal Technology, Inc. Preconditioned crystals of lithium niobate and lithium tantalate and method of preparing the same
JP3048201U (ja) 1997-10-17 1998-05-06 株式会社えねい建設 建築材料の支持台
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6540827B1 (en) * 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
JP2000269779A (ja) * 1999-03-18 2000-09-29 Shin Etsu Chem Co Ltd 弾性表面波又は疑似弾性表面波デバイス用圧電性単結晶ウェーハ及びその製造方法
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002353082A (ja) * 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2003095798A (ja) 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
US6803028B2 (en) * 2002-04-08 2004-10-12 Corning Incorporated Method of making stoichiometric lithium niobate
KR20050103515A (ko) * 2003-03-06 2005-10-31 신에쓰 가가꾸 고교 가부시끼가이샤 탄탈산 리튬 결정의 제조방법
US7374612B2 (en) * 2003-09-26 2008-05-20 Shin-Etsu Chemical Co., Ltd. Method of producing single-polarized lithium tantalate crystal and single-polarized lithium tantalate crystal
JP5064695B2 (ja) 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
WO2008098404A2 (en) 2007-02-16 2008-08-21 ETH Zürich Method for manufacturing a single-crystal film, and integrated optical device comprising such a single-crystal film
US8088670B2 (en) 2007-04-18 2012-01-03 Shin-Etsu Chemical Co., Ltd. Method for manufacturing bonded substrate with sandblast treatment
JP5274859B2 (ja) * 2007-04-18 2013-08-28 信越化学工業株式会社 貼り合わせ基板の製造方法
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR101484296B1 (ko) * 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
EP2009687B1 (en) * 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
US20100280355A1 (en) 2007-12-14 2010-11-04 Grimm Richard A System and method to characterize cardiac function
CN101689841A (zh) * 2007-12-25 2010-03-31 株式会社村田制作所 复合压电基板的制造方法
JP5496598B2 (ja) * 2008-10-31 2014-05-21 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP5496608B2 (ja) 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
JP5455595B2 (ja) 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
FR2961515B1 (fr) 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
FR2961719B1 (fr) 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
CN102443851B (zh) * 2010-10-13 2014-08-20 济南晶正电子科技有限公司 一种薄膜材料的剥离方法
FR2969664B1 (fr) * 2010-12-22 2013-06-14 Soitec Silicon On Insulator Procede de clivage d'un substrat
JP5703853B2 (ja) * 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
US20120247686A1 (en) 2011-03-28 2012-10-04 Memc Electronic Materials, Inc. Systems and Methods For Ultrasonically Cleaving A Bonded Wafer Pair
JP2013149853A (ja) 2012-01-20 2013-08-01 Shin Etsu Chem Co Ltd 薄膜付き基板の製造方法
CN104488080B (zh) * 2012-07-25 2017-06-23 信越化学工业株式会社 混合基板的制造方法和混合基板
JP6049571B2 (ja) * 2013-08-28 2016-12-21 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法
US10095057B2 (en) * 2013-10-23 2018-10-09 Honeywell International Inc. Treatment and/or stabilizing gases in an optical gyro based on an inorganic waveguide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200908214A (en) * 2007-07-04 2009-02-16 Semiconductor Energy Lab Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US20100107388A1 (en) * 2008-10-31 2010-05-06 Murata Manufacturing Co., Ltd. Method for manufacturing electronic device and method for manufacturing piezoelectric device
TW201508820A (zh) * 2013-03-27 2015-03-01 Ngk Insulators Ltd 半導體用複合基板的載台基板
CN104078407A (zh) * 2013-03-29 2014-10-01 济南晶正电子科技有限公司 薄膜和制造薄膜的方法

Also Published As

Publication number Publication date
EP3306643A4 (en) 2018-12-12
EP3306643B1 (en) 2022-03-16
EP3306643A1 (en) 2018-04-11
US20180166622A1 (en) 2018-06-14
TW201715584A (zh) 2017-05-01
KR102658526B1 (ko) 2024-04-17
JP2016225538A (ja) 2016-12-28
CN107636801B (zh) 2021-09-21
KR20180014700A (ko) 2018-02-09
WO2016194976A1 (ja) 2016-12-08
US10971674B2 (en) 2021-04-06
CN107636801A (zh) 2018-01-26
JP6396852B2 (ja) 2018-09-26

Similar Documents

Publication Publication Date Title
TWI694497B (zh) 具備氧化物單結晶薄膜之複合晶圓之製造方法
KR102599962B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
TWI713123B (zh) 具備氧化物單結晶薄膜之複合晶圓之製造方法
TWI718279B (zh) 具備氧化物單結晶薄膜的複合晶圓之製造方法
TWI684200B (zh) 具備氧化物單結晶薄膜之複合晶圓之製造方法