TWI694433B

TWI694433B - 畫素電路

Info

Publication number: TWI694433B
Application number: TW108100432A
Authority: TW
Inventors: 林志隆; 陳柏勳; 陳力榮; 馬宏宇; 鄭貿薰
Original assignee: 友達光電股份有限公司
Priority date: 2018-06-27
Filing date: 2019-01-04
Publication date: 2020-05-21
Also published as: TW202001857A; TWI685833B; TW202001850A; TWI694431B; TW202001858A

Abstract

一種畫素電路包含第一資料寫入電路、發光二極體、驅動電路以及補償電路。寫入電路電性耦接至資料線、第一節點以及第二節點，用以接收掃描訊號以及資料電壓。發光二極體電性耦接至第二節點，用以接收第一電壓。驅動電路電性耦接至第一節點、第二節點以及第二電壓。補償電路電性耦接至寫入電路及第二電壓，用以接收控制訊號、第一電壓以及參考電壓，並將補償電壓輸出至寫入電路。

Description

畫素電路

本揭示文件有關一種畫素電路，尤指一種可補償驅動電晶體臨界電壓變異的畫素電路。

低溫多晶矽薄膜電晶體(low temperature poly-silicon thin-film transistor，LTPS TFT)具有高載子遷移率與尺寸小的特點，適合應用於高解析度、窄邊框以及低耗電的顯示面板。目前業界廣泛使用準分子雷射退火(excimer laser annealing，ELA)技術來形成低溫多晶矽薄膜電晶體的多晶矽薄膜。然而，由於準分子雷射每一發的掃描功率並不穩定，不同區域的多晶矽薄膜會具有晶粒尺寸與數量的差異。因此，於顯示面板的不同區域中，低溫多晶矽薄膜電晶體的特性便會不同。

舉例而言，不同區域的低溫多晶矽薄膜電晶體會有著不同的臨界電壓(threshold voltage)，臨界電壓不同將會造成驅動電流產生差異，導致低溫多晶矽薄膜電晶體的發光亮度不一致。在此情況下，顯示面板在顯示像時將會面臨顯示畫面亮度不均勻的問題。

本發明提供一種畫素電路，其主要係利用外部補償電路以及緩衝電路，將補償電壓傳送至畫素電路內部進行補償，解決臨界電壓變異產生的電流不均勻性，達到防止顯示面板顯示黑畫面時的閃爍現象的功效。

本案之第一態樣是在提供一種畫素電路。該畫素電路包含資料寫入電路、發光二極體、驅動電路以及補償電路。寫入電路電性耦接至資料線、第一節點以及第二節點，用以接收掃描訊號以及資料電壓。發光二極體電性耦接至第二節點，用以接收第一電壓。驅動電路電性耦接至第一節點以及第二節點並用以接收第二電壓。補償電路電性耦接至寫入電路及接地端，用以接收控制訊號、第一電壓以及參考電壓，並將補償電壓輸出至寫入電路。

本案之第二態樣是在提供一種畫素電路。該畫素電路包含資料寫入電路、驅動電路、發光二極體以及補償電路。寫入電路電性耦接至資料線以及第一節點，用以接收掃描訊號。驅動電路電性耦接至第一節點以及第二節點，用以接收第一電壓。發光二極體電性耦接至驅動電路並用以接收第二電壓。補償電路電性耦接至寫入電路及接地端，用以接收控制訊號以及第一電壓，並將補償電壓輸出至寫入電路。

本案之第三態樣是在提供一種畫素電路。該畫素電路包含資料寫入電路、驅動電路、發光二極體以及補償電路。寫入電路電性耦接至資料線以及第一節點，用以接收掃描訊號以及資料電壓。驅動電路電性耦接至寫入電路以及第二節點，用以接收第一電壓。發光二極體電性耦接至驅動電路並用以接收第二電壓。補償電路電性耦接至電流源以及寫入電路，用以接收電流源以及第一電壓，並將資料電壓輸出至寫入電路。

本發明之畫素電路可利用外部補償電路以及緩衝電路，將外部補償電路產生的補償電壓傳送至畫素電路內部進行補償，解決臨界電壓變異產生的電流不均勻性，達到防止顯示面板顯示黑畫面時的閃爍現象的功效。

100、200、300‧‧‧畫素電路

110、210、310‧‧‧寫入電路

120、220、320‧‧‧發光二極體

130、230、330‧‧‧驅動電路

140、240、340‧‧‧補償電路

141、341‧‧‧運算放大器

241‧‧‧加法器

DL‧‧‧資料線

V_DATA‧‧‧資料電壓

I_DATA‧‧‧資料源

SCAN[n]‧‧‧掃描訊號

N1、N2、N3、N4、N5、N6、N7、N8、N9‧‧‧節點

VDD‧‧‧工作電壓

VSS‧‧‧系統低電壓

Vref‧‧‧參考電壓

CTL‧‧‧控制訊號

PH‧‧‧高準位

PL‧‧‧低準位

Id1、Id2、Id3‧‧‧驅動電流

T1~T12‧‧‧電晶體

C1~C6‧‧‧電容

TP1‧‧‧重置階段

TP2‧‧‧補償階段

TP3‧‧‧寫入階段

TP4‧‧‧發光階段

為讓揭示文件之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本揭示文件一實施例的畫素電路的電路圖；第2圖為根據本揭示文件一實施例的畫素電路的運作時序圖；第3圖為根據本揭示文件一實施例的畫素電路的電路圖；第4圖為根據本揭示文件一實施例的畫素電路的運作時序圖；第5圖為根據本揭示文件一實施例的畫素電路的電路圖；以及第6圖為根據本揭示文件一實施例的畫素電路的運作時序圖。

以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。

請參閱第1圖。第1圖為根據本揭示文件一實施例的畫素電路100的電路圖。如第1圖所繪示，畫素電路100包含資料寫入電路110、發光二極體120、驅動電路130以及補償電路140。畫素電路100可控制流經發光二極體120的驅動電流Id1的大小，進而使發光二極體120產生不同的灰階亮度。

承上述，寫入電路110電性耦接至資料線DL、節點N1及N2，用以接收掃描訊號SCAN[n]以及由資料線DL輸入的資料電壓V_DATA。發光二極體120的第一端電性耦接至節點N2，發光二極體120的第二端用以接收工作電壓VDD。驅動電路130電性耦接至節點N1及N2，並用以接收系統低電壓VSS。補償電路140電性耦接至寫入電路110及接地端，用以接收控制訊號CTL、工作電壓VDD以及參考電壓Vref，並將補償電壓輸出至寫入電路110。

寫入電路110包含電晶體T1及T2，電晶體T1的第一端電性耦接至資料線DL，電晶體T1的第二端電性耦接至節點N1，電晶體T1的控制端電性耦接至掃描訊號SCAN[n]。電晶體T2的第一端電性耦接至節點N2，電晶體T2的第二端電性耦接至補償電路140，電晶體T2的控制端電性耦接至掃描訊號SCAN[n]。寫入電路110用以根據掃描訊號SCAN[n]和資料電壓V_DATA決定節點N1的電壓準位，以及根據補償電路140輸入的補償電壓決定節點N2的電壓。

驅動電路130包含電晶體T3及電容C1，電晶體T3的第一端用以接收系統低電壓VSS，電晶體T3的第二端電性耦接至節點N2，電晶體T3的控制端電性耦接至節點N1。電容C1的第一端電性耦接至節點N1，電容C1的第二端電性耦接至節點N2，驅動電路130用以產生驅動電流Id1至發光二極體120。

補償電路140包含電晶體T4及T5、電容C2以及運算放大器141，電晶體T4的第一端電性耦接至工作電壓VDD，電晶體T4的第二端電性耦接至節點N3，電晶體T4的控制端電性耦接至控制訊號CTL。電晶體T5的第一端電性耦接至接地端，電晶體T5的第二端電性耦接至節點N3，電晶體T5的控制端電性耦接至參考電壓Vref。電容C2的第一端電性耦接至節點N3，電容C2的第二端電性耦接至接地端。運算放大器141的第一輸入端電性耦接至節點N3，運算放大器141的第二輸入端電性耦接至運算放大器141的輸出端，運算放大器141的輸出端電性耦接至資料線DL及寫入電路110，運算放大器141用以輸出補償電壓。

實作上，電晶體T1~T5可以用P型的低溫多晶矽薄膜電晶體來實現，但本實施例並不以此為限。例如，電晶體T1~T5也可以用P型的非晶矽(amorphous silicon) 薄膜電晶體或其他型式的薄膜電晶體來實現。

以下將配合第1圖和第2圖來進一步說明畫素電路100的運作方式，第2圖為根據本揭示文件一實施例的畫素電路100的運作時序圖。如第2圖所示，在畫素電路100的運作過程中，工作電壓VDD工作於高準位V_HIGH(高於參考電壓Vref)，控制訊號CTL和掃描訊號SCAN[n]會於高準位PH和低準位PL之間切換。

於此實施例中，由於雷射掃描的方向與資料線DL的方向平行，因此如果雷射發出的能量一致，即可假設補償電路140中電晶體T5的特性(例如，臨界電壓)與電晶體T3的特性類似，因此可以將節點N3的電壓用於對同一行的畫素電路進行補償。

承上述，在重置階段TP1中，控制訊號CTL為低準位PL，使得電晶體T4為導通狀態，將節點N3的電壓位準重置到高準位V_HIGH。接著，於補償階段TP2中，控制訊號CTL為高準位PH，使得電晶體T4從導通狀態轉態為關閉狀態，因此節點N3的電壓會放透過電晶體T5將原本於高準位V_HIGH的電壓放電至補償電壓Vref+|V_TH5|。接著運算放大器141由於虛接地(Virtual ground)的特性，會讓運算放大器141的正端及負端的電壓值相同，而運算放大器141的負端又耦接至輸出端，因此運算放大器141會將補償電壓Vref+|V_TH5|輸出至寫入電路110的電晶體T2。

承上述，於寫入階段TP3中，掃描訊號SCAN[n]為低準位PL，使得電晶體T1及T2為導通狀態，資料電壓V_DATA由資料線DL輸入至節點N1，補償電壓Vref+|V_TH5|由補償電路140輸入至節點N2。接著，於發光階段TP4中，掃描訊號SCAN[n]為高準位PH，使得電晶體T1及T2轉態為關閉狀態，由於節點N1資料電壓V_DATA和節點N2的補償電壓Vref+|V_TH5|的電壓差值，使得電晶體T3為導通狀態，使得電晶體T3產生的驅動電流Id1由《公式1》可得知。再者，由於假設電晶體T3的特性與電晶體T5類似，因此電晶體T3的臨界電壓|V_TH3|與電晶體T5的臨界電壓|V_TH5|相同，兩者可相互抵消，《公式1》如下所示：Id=K(Vref+|V_TH5|-V_DATA-|V_TH3|)²=K(Vref-V_DATA)² 《公式1》

於此實施例中，由《公式1》可知，驅動電流Id1與驅動電路130的臨界電壓無關。因此，即使顯示面板中不同區域的驅動電晶體130具有不同的特性(例如，不同的臨界電壓)，驅動電流Id1和資料電壓V_DATA仍會維持固定的對應關係。

於另一實施例中，請參閱第3圖。第3圖為根據本揭示文件一實施例的畫素電路200的電路圖。如第3圖所繪示，畫素電路200包含資料寫入電路210、發光二極體220、驅動電路230以及補償電路240。畫素電路200可控制流經發光二極體220的驅動電流Id2的大小，進而使發光二極體220產生不同的灰階亮度。

承上述，寫入電路210電性耦接至資料線DL以及節點N1，用以接收掃描訊號SCAN[n]以及由資料線DL 輸入的資料電壓V_DATA和補償電壓。驅動電路230電性耦接至節點N1及N2，用以接收工作電壓VDD。發光二極體220電性耦接至驅動電路230並用以接收系統低電壓VSS。補償電路240電性耦接至寫入電路210及接地端，用以接收控制訊號CTL以及工作電壓VDD，並將補償電壓輸出至寫入電路210。

寫入電路210包含電晶體T6，電晶體T6的第一端電性耦接至資料線DL，電晶體T6的第二端電性耦接至節點N4，電晶體T6的控制端電性耦接至掃描訊號SCAN[n]。寫入電路210用以根據掃描訊號SCAN[n]以及資料電壓V_DATA和補償電壓的總和決定節點N4的電壓準位。

驅動電路230包含電晶體T7及電容C3，電晶體T7的第一端電性耦接至節點N5，電晶體T7的第二端電性耦接至發光二極體220，電晶體T7的控制端電性耦接至節點N4。電容C3的第一端電性耦接至節點N4，電容C3的第二端電性耦接至節點N5，驅動電路230用以產生驅動電流Id2至發光二極體220。

補償電路240包含電晶體T8及T9、電容C4以及加法器241，電晶體T8的第一端電性耦接至接地端，電晶體T8的第二端電性耦接至節點N6，電晶體T8的控制端電性耦接至控制訊號CTL。電晶體T9的第一端電性耦接至工作電壓VDD，電晶體T5的第二端電性耦接至節點N6，電晶體T9的控制端電性耦接至節點N6。電容C4的第一端電性耦接至節點N6。加法器241電性耦接至電容C4的第二端、資料線DL及寫入電路210，加法器241接收源極積體電路(Source IC)輸入的資料電壓V_DATA後，會將資料電壓V_DATA和補償電壓合併後輸出。

實作上，電晶體T6~T9可以用P型的低溫多晶矽薄膜電晶體來實現，但本實施例並不以此為限。例如，電晶體T6~T9也可以用P型的非晶矽(amorphous silicon)薄膜電晶體或其他型式的薄膜電晶體來實現。

以下將配合第3圖和第4圖來進一步說明畫素電路200的運作方式，第4圖為根據本揭示文件一實施例的畫素電路200的運作時序圖。如第4圖所示，在畫素電路200的運作過程中，工作電壓VDD工作於高準位V_HIGH(高於參考電壓Vref)，控制訊號CTL和掃描訊號SCAN[n]會於高準位PH和低準位PL之間切換。

於此實施例中，補償電路240中電晶體T9的特性(例如，臨界電壓)與電晶體T7的特性類似，且電晶體T9與電晶體T7位於同一行，因此可以將節點N6的電壓用於對同一行的畫素電路進行補償。

承上述，在重置階段TP1中，控制訊號CTL為低準位PL，使得電晶體T8為導通狀態，將節點N6的電壓位準拉低至低準位V_LOW。接著，於補償階段TP2中，控制訊號CTL為高準位PH，使得電晶體T8從導通狀態轉態為關閉狀態，因此節點N6的電壓會放透過電晶體T9將原本於低準位V_LOW的電壓充電至補償電壓VDD-|V_TH9|。接著加法器241會將補償電壓VDD-|V_TH9|與資料電壓V_DATA相加後再輸出至寫入電路210的電晶體T6。

承上述，於寫入階段TP3中，掃描訊號SCAN[n]為低準位PL，使得電晶體T6為導通狀態，補償電壓VDD-|V_TH9|與資料電壓V_DATA由資料線DL輸入至節點N4。接著，於發光階段TP4中，掃描訊號SCAN[n]為高準位PH，使得電晶體T6轉態為關閉狀態，由於節點N4的電壓為V_DATA+VDD-|V_TH9|和節點N5的工作電壓VDD的電壓差值，使得電晶體T7為導通狀態，使得電晶體T7產生的驅動電流Id2由《公式2》可得知。再者，由於假設電晶體T9的特性與電晶體T7類似，因此電晶體T9的臨界電壓|V_TH9|與電晶體T7的臨界電壓|V_TH7|相同，兩者可相互抵消，《公式2》如下所示：Id=K(V_SG-|V_TH7|)²=K(VDD-V_DATA-VDD+|V_TH9|-|V_TH7|)²=k(-V_DATA)²《公式2》

於此實施例中，由《公式2》可知，驅動電流Id2與驅動電路230的臨界電壓無關。因此，即使顯示面板中不同區域的驅動電晶體230具有不同的特性(例如，不同的臨界電壓)，驅動電流Id2和資料電壓V_DATA仍會維持固定的對應關係。

於另一實施例中，請參閱第5圖。第5圖為根據本揭示文件一實施例的畫素電路300的電路圖。如第5圖所繪示，畫素電路300包含資料寫入電路310、發光二極體320、驅動電路330以及補償電路340。畫素電路300可控制流經發光二極體320的驅動電流Id3的大小，進而使發光二極體320產生不同的灰階亮度。

承上述，寫入電路310電性耦接至資料線DL以及節點N1，用以接收掃描訊號SCAN[n]以及由資料線DL輸入的電流源I_DATA。驅動電路330電性耦接至節點N7及N8，用以接收工作電壓VDD。發光二極體320電性耦接至驅動電路330並用以接收系統低電壓VSS。補償電路340電性耦接至寫入電路310及接地端，用以根據電流源I_DATA決定資料電壓V_DATA，並將資料電壓V_DATA輸出至寫入電路310。

寫入電路310包含電晶體T10，電晶體T10的第一端電性耦接至資料線DL，電晶體T10的第二端電性耦接至節點N7，電晶體T10的控制端電性耦接至掃描訊號SCAN[n]。寫入電路310用以根據掃描訊號SCAN[n]以及電流源I_DATA決定節點N7的電壓準位。

驅動電路330包含電晶體T11及電容C5，電晶體T11的第一端電性耦接至節點N8，電晶體T11的第二端電性耦接至發光二極體320，電晶體T11的控制端電性耦接至節點N7。電容C5的第一端電性耦接至節點N7，電容C5的第二端電性耦接至節點N8，驅動電路330用以產生驅動電流Id3至發光二極體320。

補償電路340包含電晶體T12、電容C6以及運算放大器341，電晶體T12的第一端電性耦接至工作電壓VDD，電晶體T12的第二端電性耦接至電流源I_DATA，電晶體T4的控制端電性耦接至節點N9。電容C6的第一端電性耦接至電晶體T12的第一端，電容C6的第二端電性耦接至節點N9。運算放大器341的第一輸入端電性耦接至節點N9，運算放大器341的第二輸入端電性耦接至運算放大器341的輸出端，運算放大器341的輸出端電性耦接至資料線DL及寫入電路310，運算放大器341用以輸出資料電壓V_DATA。

實作上，電晶體T10~T12可以用P型的低溫多晶矽薄膜電晶體來實現，但本實施例並不以此為限。例如，電晶體T10~T12也可以用P型的非晶矽(amorphous silicon)薄膜電晶體或其他型式的薄膜電晶體來實現。

以下將配合第5圖和第6圖來進一步說明畫素電路300的運作方式，第5圖為根據本揭示文件一實施例的畫素電路300的運作時序圖。如第6圖所示，在畫素電路300的運作過程中，工作電壓VDD工作於高準位V_HIGH，掃描訊號SCAN[n]會於高準位PH和低準位PL之間切換。

於此實施例中補償電路340中電晶體T12的特性(例如，臨界電壓)與電晶體T11的特性類似，且電晶體T11和電晶體T12位於同一行，因此可以將節點N9的電壓用於對同一行的畫素電路進行補償。

於寫入階段TP3中，源極積體電路(Source IC)提供的電流源I_DATA流過電晶體T12，可以決定節點N9的電壓，節點N9的電壓可由《公式3》得知，接著將節點N9的電壓視為資料電壓V_DATA。接著，運算放大器341由於虛接地(Virtual ground)的特性，會讓運算放大器341的正端及負端的電壓值相同，而運算放大器341的負端又耦接至輸出端，因此運算放大器341會將資料電壓V_DATA輸出至寫入電路310的電晶體T10，並且此時掃描訊號SCAN[n]為低準位PL，使得電晶體T10為導通狀態，資料電壓V_DATA由資料線DL輸入至節點N7。《公式3》如下所示：

接著，於發光階段TP4中，掃描訊號SCAN[n]為高準位PH，使得電晶體T10轉態為關閉狀態，由於節點N7資料電壓V_DATA和節點N8的工作電壓VDD的電壓差值，使得電晶體T11為導通狀態，使得電晶體T11產生的驅動電流Id3由《公式4》可得知。再者，由於假設電晶體T11的特性與電晶體T12類似，因此電晶體T11的臨界電壓|V_TH11|與電晶體T12的臨界電壓|V_TH12|相同，兩者可相互抵消，《公式4》如下所示：

於此實施例中，由《公式4》可知，驅動電流Id3與驅動電路330的臨界電壓無關。因此，即使顯示面板中不同區域的驅動電晶體330具有不同的特性(例如，不同的臨界電壓)，驅動電流Id3和資料源I_DATA仍會維持固定的對應關係。

綜上所述，本發明之畫素電路可利用外部補償電路、緩衝電路(Buffer circuit)或是加法器的電路架構，將外部補償電路產生的補償電壓傳送至畫素電路內部進行補償，解決臨界電壓變異產生的電流不均勻性，達到防止顯示面板顯示黑畫面時的閃爍現象，進而增加顯示畫面的對比度的功效。

在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。

另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。

以上僅為本發明的較佳實施例，凡依本發明請求項所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。

100‧‧‧畫素電路

110‧‧‧寫入電路

120‧‧‧發光二極體

130‧‧‧驅動電路

140‧‧‧補償電路

141‧‧‧運算放大器

DL‧‧‧資料線

V_DATA‧‧‧資料電壓

SCAN[n]‧‧‧掃描訊號

N1、N2、N3‧‧‧節點

VDD‧‧‧工作電壓

Vref‧‧‧參考電壓

CTL‧‧‧控制訊號

Id1‧‧‧驅動電流

T1~T5‧‧‧電晶體

C1~C2‧‧‧電容

Claims

一種畫素電路，包含：一寫入電路，電性耦接至一資料線、一第一節點以及一第二節點，用以接收一掃描訊號以及一資料電壓；一發光二極體，電性耦接至該第二節點，用以接收一第一電壓；一驅動電路，電性耦接至該第一節點以及該第二節點並用以接收一第二電壓；以及一補償電路，電性耦接至該寫入電路及一接地端，用以接收一控制訊號、該第一電壓以及一參考電壓，並將一補償電壓輸出至該寫入電路；其中，當該寫入電路導通時，該補償電路用以將該補償電壓輸出至該第二節點。
如請求項1的畫素電路，其中，該寫入電路包含：一第一電晶體，具有一第一端、一第二端以及一第一控制端，該第一端電性耦接至該資料線，該第二端電性耦接至該第一節點，該第一控制端電性耦接至該掃描訊號；以及一第二電晶體，具有一第三端、一第四端以及一第二控制端，該第三端電性耦接至該第二節點，該第四端電性耦接至該補償電路，該第二控制端電性耦接至該掃描訊號。
如請求項1的畫素電路，其中，該驅動電路包含：一第三電晶體，具有一第一端、一第二端以及一控制端，該第一端用以接收該第二電壓，該第二端電性耦接至該第二節點，該控制端電性耦接至該第一節點；以及一第一電容，具有一第三端以及一第四端，該第三端電性耦接至該第一節點，該第四端電性耦接至該第二節點。
如請求項1的畫素電路，其中，該補償電路包含：一第四電晶體，具有一第一端、一第二端以及一第一控制端，該第一端用以接收該第一電壓，該第一控制端電性耦接至該控制訊號；一第五電晶體，具有一第三端、一第四端以及一第二控制端，該第三端電性耦接至該接地端，該第四端電性耦接至該第二端，該第二控制端用以接收該參考電壓；一第二電容，具有一第五端以及一第六端，該第五端電性耦接至該第二端及該第四端，該第六端電性耦接至該接地端；以及一運算放大器，具有一第一輸入端、一第二輸入端以及一輸出端，該第一輸入端電性耦接至該第二端、該第四端及該第五端，該第二輸入端電性耦接至該輸出端，該輸出端電性耦接至該寫入電路，用以輸出該補償電壓。
如請求項1的畫素電路，其中在重置階段內該控制訊號為一第一位準，該掃描訊號為一第四位準，在補償階段內該控制訊號為一第二位準，該掃描訊號為該第四位準，在資料輸入階段內該控制訊號為該第二位準，該掃描訊號為一第三位準，在發光階段內該控制訊號為該第二位準，該掃描訊號為該第四位準。
一種畫素電路，包含：一寫入電路，電性耦接至一資料線以及一第一節點，用以接收一掃描訊號；一驅動電路，電性耦接至該第一節點以及一第二節點，用以接收一第一電壓；一發光二極體，電性耦接至該驅動電路並用以接收一第二電壓；以及一補償電路，電性耦接至該寫入電路及一接地端，用以接收一控制訊號以及該第一電壓，並將一補償電壓輸出至該寫入電路；其中，當該寫入電路導通時，該補償電路用以將該補償電壓輸出至該第一節點。
如請求項6的畫素電路，其中該寫入電路包含：一第一電晶體，具有一第一端、一第二端以及一控制端，該第一端電性耦接至該資料線，該第二端電性耦接至該第一節點，該控制端電性耦接至該掃描訊號。
如請求項6的畫素電路，其中，該驅動電路包含：一第二電晶體，具有一第一端、一第二端以及一控制端，該第一端電性耦接至該第二節點，該第二端電性耦接至該發光二極體，該控制端電性耦接至該第一節點；以及一第一電容，具有一第三端以及一第四端，該第三端電性耦接至該第一節點，該第四端電性耦接至該第二節點。
如請求項6的畫素電路，其中該補償電路包含：一第三電晶體，具有一第一端、一第二端以及一第一控制端，該第一端電性耦接至該接地端，該第一控制端電性耦接至該控制訊號；一第四電晶體，具有一第三端、一第四端以及一第二控制端，該第三端用以接收該第一電壓，該第四端電性耦接至該第二端，該第二控制端電性耦接至該第四端；一第二電容，具有一第五端以及一第六端，該第五端電性耦接至該第二端及該第四端，該第六端電性耦接至該接地端；以及一加法器，電性耦接至該第二電容以及該寫入電路，用以根據一資料電壓輸出該補償電壓。
如請求項6的畫素電路，其中在重置階段內該控制訊號為一第一位準，該掃描訊號為一第四位準，在補償階段內該控制訊號為一第二位準，該掃描訊號為該第四位準，在資料輸入階段內該控制訊號為該第二位準，該掃描訊號為一第三位準，在發光階段內該控制訊號為該第二位準，該掃描訊號為該第四位準。
一種畫素電路，包含：一寫入電路，電性耦接至一資料線以及一第一節點，用以接收一掃描訊號以及一資料電壓；一驅動電路，電性耦接至該寫入電路以及一第二節點，用以接收一第一電壓；一發光二極體，電性耦接至該驅動電路並用以接收一第二電壓；以及一補償電路，電性耦接至一電流源以及該寫入電路，用以接收該電流源以及該第一電壓，並將該資料電壓輸出至該寫入電路。
如請求項11所述的畫素電路，其中該寫入電路包含：一第一電晶體，具有一第一端、一第二端以及一控制端，該第一端電性耦接至該資料線，該第二端電性耦接至該第一節點，該控制端電性耦接至該掃描訊號。
如請求項11所述的畫素電路，其中該驅動電路包含：一第二電晶體，具有一第一端、一第二端以及一控制端，該第一端電性耦接至該第二節點，該第二端電性耦接至該發光二極體，該控制端電性耦接至該第一節點；以及一第一電容，具有一第三端以及一第四端，該第三端電性耦接至該第一節點，該第四端電性耦接至該第二節點。
如請求項11所述的畫素電路，其中該補償電路包含：一第三電晶體，具有一第一端、一第二端以及一控制端，該第一端用以接收該第一電壓，該第二端電性耦接至該電流源，該控制端電性耦接至一第三節點；一第二電容，具有一第三端以及一第四端，該第三端電性耦接至該第一端，該第四端電性耦接至該第三節點；以及一運算放大器，具有一第一輸入端、一第二輸入端以及一輸出端，該第一輸入端電性耦接至該第三節點，該第二輸入端電性耦接至該輸出端，該輸出端電性耦接至該寫入電路，用以輸出根據該電流源決定的該資料電壓。
如請求項11所述的畫素電路，其中在資料輸入階段內該掃描訊號為一第一位準，在發光階段內該掃描訊號為一第二位準。