TWI682533B - 記憶體裝置及其製造方法 - Google Patents
記憶體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI682533B TWI682533B TW108121652A TW108121652A TWI682533B TW I682533 B TWI682533 B TW I682533B TW 108121652 A TW108121652 A TW 108121652A TW 108121652 A TW108121652 A TW 108121652A TW I682533 B TWI682533 B TW I682533B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- opening
- layer
- memory device
- resistance transition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000007704 transition Effects 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 95
- 230000008569 process Effects 0.000 description 47
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910021645 metal ion Inorganic materials 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229940104869 fluorosilicate Drugs 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
一種記憶體裝置的製造方法，其包含形成第一電極；在第一電極上方形成電阻轉態層；在電阻轉態層上方形成介電層；在介電層中形成第一開口，其中第一開口穿過介電層且露出電阻轉態層；在介電層中形成第一溝槽，其中第一溝槽位於第一開口正上方；以及在第一開口和第一溝槽中形成具有階梯狀的第二電極。
Description
本發明是關於一種記憶體裝置及其製造方法，且特別適用於非揮發性記憶體，例如導電橋接隨機存取記憶體（conductive-bridging random access memory，CBRAM）。
隨著半導體裝置尺寸的微縮，製造半導體裝置的難度也大幅提升，半導體裝置的製程期間可能產生不想要的缺陷，這些缺陷可能會造成裝置的效能降低或損壞。因此，必須持續改善半導體裝置，以提升良率並改善製程寬裕度。
根據本發明的一些實施例，提供記憶體裝置的製造方法。此方法包含形成第一電極；在第一電極上方形成電阻轉態層；在電阻轉態層上方形成介電層；在介電層中形成第一開口，其中第一開口穿過介電層且露出電阻轉態層；在介電層中形成第一溝槽，其中第一溝槽位於第一開口正上方；以及在第一開口和第一溝槽中形成具有階梯狀的第二電極。
根據本發明的一些實施例，提供記憶體裝置。此記憶體裝置包含第一電極；電阻轉態層，設置於第一電極上方；以及第二電極，設置於電阻轉態層上方且具有階梯狀，其中第二電極的底表面小於電阻轉態層的頂表面。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
第1A～1D圖是根據一些實施例繪示在製造記憶體裝置100的各個階段之剖面示意圖。在一些實施例中，如第1A圖所示，記憶體裝置100包含第一電極102。在一些實施例中，第一電極102的材料可以包含銅、銀、類似的材料或前述之組合，且第一電極102可以包含單層結構或多層結構。
首先，如第1A圖所示，在第一電極102上依序形成電阻轉態層104及介電層106。在一些實施例中，形成電阻轉態層104及介電層106的方式例如包括物理氣相沉積製程、化學氣相沉積製程、原子層沉積製程、蒸鍍、類似的製程或前述之組合。在一些實施例中，電阻轉態層104的厚度在約1奈米至約100奈米的範圍，例如約5奈米至約15奈米。
在一些實施例中，電阻轉態層104的材料包含氮化物、氮碳化物、類似的材料或前述之組合。舉例來說，電阻轉態層104的材料可以包含氮化矽、氮碳化矽、類似的材料或前述之組合。在一些實施例中，介電層106的材料包含氧化物、低介電常數介電材料、類似的材料或前述之組合。舉例來說，介電層106的材料可以包含氧化矽、氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、類似的材料或前述之組合。
然後，如第1B圖所示，在介電層106上設置遮罩層（未繪示），接著使用上述遮罩層作為蝕刻遮罩進行蝕刻製程，以在介電層106形成開口108。根據一些實施例，如第1B圖所示，開口108穿過介電層106且露出電阻轉態層104。舉例而言，遮罩層可以包含光阻，例如正型光阻或負型光阻。在一些實施例中，遮罩層可以包含硬遮罩，且可由氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、類似的材料或前述之組合形成。遮罩層可以是單層或多層結構。遮罩層的形成可以包含沉積製程、光微影製程、其他適當之製程或前述之組合。在一些實施例中，沉積製程包含旋轉塗佈、化學氣相沉積、原子層沉積、類似的製程或前述之組合。舉例來說，光微影製程可以包含光阻塗佈、軟烘烤、光罩對準、曝光、曝光後烘烤、顯影、清洗、乾燥（例如硬烘烤）、其他合適的製程或前述之組合。
在一些實施例中，上述蝕刻製程可以包含乾式蝕刻製程、濕式蝕刻製程或前述之組合。舉例來說，乾式蝕刻製程可以包含反應性離子蝕刻、感應耦合式電漿蝕刻、中子束蝕刻、電子迴旋共振式蝕刻、類似的蝕刻製程或前述之組合。舉例來說，濕式蝕刻製程可以使用例如氫氟酸、氫氧化銨或任何合適的蝕刻劑。
然後，如第1C圖所示，移除介電層106的一部分，形成溝槽109，其中溝槽109位於開口108的正上方。溝槽109的形成方式類似於開口108的形成方式，故不再贅述。根據一些實施例，如第1C圖所示，且溝槽109的寬度大於開口108的寬度。換言之，開口108及溝槽109共同形成一階梯狀的開口。
值得一提的是，本實施例係先形成開口108後再於其上半部形成溝槽109以形成階梯狀的開口。但本發明不限於此，在另一實施例中，也可先形成溝槽109後再於其中形成開口108以形成階梯狀的開口。
接著，如第1D圖所示，在開口108和溝槽109中順應性地形成阻障層110。在一些實施例中，阻障層110的形成方式包含物理氣相沉積製程、化學氣相沉積製程、原子層沉積製程、蒸鍍、類似的製程或前述之組合。在一些實施例中，阻障層110的材料包含鉭、氮化鉭、類似的材料或前述之組合。
然後，在開口108和溝槽109的剩餘部分形成塊體層112。塊體層112的材料可以包含銅、銀、類似的材料或前述之組合。在一些實施例中，塊體層112的形成方式包含物理氣相沉積製程、化學氣相沉積製程、原子層沉積製程、蒸鍍、電鍍、類似的製程或前述之組合。
之後，進行一平坦化製程，以形成第二電極111。在一些實施例中，前述平坦化製程包括回蝕刻製程、化學機械研磨製程、類似的製程或前述之組合。如第1D圖所示，第二電極111包括阻障層110和塊體層112，且阻障層110位於塊體層112與電阻轉態層104之間且延伸至塊體層112的側壁。如圖所示，第二電極111具有階梯狀側壁。
相較於藉由沉積及蝕刻製程形成之電阻式記憶體，容易受到蝕刻製程的影響而使電極及電阻轉換層受到損傷而言。本發明藉由鑲嵌製程形成第二電極111，可避免第一電極102、電阻轉換層104、及第二電極111受到損傷。此外，由於本發明是利用鑲嵌製程來形成第二電極111，因此亦可輕易地與周邊區的製程進行整合。
另外，本發明在使用銅、銀等金屬作為電極的電阻式記憶體中，形成以氮化物、氮碳化物等材料做為電阻轉態層。藉此，當在電阻轉態層104中對應於電極處形成導電絲122時，電阻轉態層104中未形成導電絲122的區域會同時具有阻障層的特性，可防止形成導電絲122的銅、銀等金屬離子因擴散而損失，進而避免導電絲122被切斷，提升記憶體裝置100的可靠度。
如第2A圖所示，當對記憶體裝置100施加正向電壓時，第一電極102的金屬材料氧化，金屬離子擴散至電阻轉態層104，並在電阻轉態層104上方的電極還原，使電阻轉態層104中形成金屬離子構成的導電絲122，此時電阻轉態層104轉換為低電阻狀態。反之，當對記憶體裝置100施加反向電壓時，導電絲122中的金屬離子會回到第一電極102中，導致導電絲122切斷，使電阻轉態層104轉換為高電阻狀態（如第2B圖所示）。記憶體裝置100藉由上述方式轉換電阻值以進行資料的儲存或讀取，達到記憶功能。
第3圖是根據一些實施例繪示1T1R（One-Transistor-1-Resistor）的記憶體裝置300的透視示意圖。如第3圖所示，記憶體裝置300包含第一電極102、電阻轉態層104、第二電極111、汲極114、源極116和閘極118，且第一電極102經由接觸件120與汲極114電性連接。在一些實施例中，汲極114、源極116、閘極118和接觸件120可以各自獨立地包含導電材料，例如摻雜的多晶矽、金屬、類似的材料或前述之組合。在本實施例中，第一電極102、電阻轉態層104和第二電極111形成一電阻（Resistor）元件，而汲極114、源極116和閘極118形成用以切換電阻阻值的電晶體（Transistor）元件。
第4A～4D圖是根據一些實施例繪示在製造記憶體裝置400的各個階段之剖面示意圖。第4A～4D圖與第1A～1D圖以相同符號描述相同元件，並且這些元件的形成方法和材料如前所述，故不再贅述。第4A～4D圖的實施例說明藉由鑲嵌製程整合記憶體單元區和周邊區的形成。
在一些實施例中，如第4A圖所示，記憶體裝置400包含記憶體單元區400A和周邊區400B。如圖所示，記憶體裝置400包含第一電極102、電阻轉態層104及介電層106。第一電極102、電阻轉態層104和介電層106的材料和形成方式的範例如前所述，故不再贅述。
然後，在介電層106上設置遮罩層（未繪示），接著使用上述遮罩層作為蝕刻遮罩進行蝕刻製程，以在介電層106形成位於記憶體單元區400A的開口108A和位於周邊區400B的開口108B。開口108A和開口108B的形成方式的範例如前所述，故不再贅述。
然後，如第4B圖所示，在介電層106上設置遮罩層（未繪示），接著使用上述遮罩層作為蝕刻遮罩進行蝕刻製程，以蝕刻開口108B露出的電阻轉態層104的一部分，使開口108B穿過電阻轉態層104並露出第一電極102。
然後，如第4C圖所示，移除介電層106的一部分，形成溝槽109A和109B，其中溝槽109A位於開口108A的正上方，且溝槽109B位於開口108B的正上方。溝槽109A和109B的形成方式類似於開口108A和開口108B的形成方式，故不再贅述。本實施例係先形成開口108A和108B後再於其上半部分別形成溝槽109A和109B以形成階梯狀的開口。但本發明不限於此，在另一實施例中，也可先形成溝槽109A和109B後再於其中形成開口108A和108B以形成階梯狀的開口。
接著，如第4D圖所示，在開口108A、108B和溝槽109A、109B中順應性地形成阻障層110A和110B。然後，在開口108A、108B和溝槽109A、109B的剩餘部分分別形成塊體層112A和112B。阻障層110A、110B和塊體層112A、112B的材料和形成方式的範例如前所述，故不再贅述。
之後，進行一平坦化製程，以形成第二電極111A和111B。在一些實施例中，前述平坦化製程包括回蝕刻製程、化學機械研磨製程、類似的製程或前述之組合。如第4D圖所示，第二電極111A包括阻障層110A和塊體層112A，且阻障層110A位於塊體層112A與電阻轉態層104A之間且延伸至塊體層112A的側壁。如第4D圖所示，第二電極111B包括阻障層110B和塊體層112B，且阻障層110B位於塊體層112B與電阻轉態層104B之間且延伸至塊體層112B的側壁。由於第二電極111A和111B係同時形成，第二電極111A和111B包含相同的材料。
在上述實施例中，本發明利用鑲嵌製程形成記憶體單元區400A的第二電極111B和周邊區400B的第二電極111B，可輕易地整合記憶體單元區400A和周邊區400B的製程，減少製程步驟，提升記憶體裝置400的良率。
綜上所述，本發明藉由形成以氮化物、氮碳化物、等類似的材料做為電阻轉態層的電阻式記憶體，可以使形成導電絲的金屬離子不易擴散，避免形成於其中的導電絲因擴散而切斷，進而提升記憶體裝置的可靠度。此外，本發明透過鑲嵌製程形成電極，可避免習知使用蝕刻製程形成電極而造成的損傷，可改善記憶體裝置的可靠度，更可輕易地與周邊區的製程進行整合。
雖然本發明實施例已以多個實施例描述如上，但這些實施例並非用於限定本發明實施例。本發明所屬技術領域中具有通常知識者應可理解，他們能以本發明實施例為基礎，做各式各樣的改變、取代和替換，以達到與在此描述的多個實施例相同的目的及/或優點。本發明所屬技術領域中具有通常知識者也可理解，此類修改或設計並未悖離本發明實施例的精神和範圍。因此，本發明之保護範圍當視後附的申請專利範圍所界定者為準。
100、300、400‧‧‧記憶體裝置
112、112A、112B‧‧‧塊體層
102‧‧‧第一電極
114‧‧‧汲極
104‧‧‧電阻轉態層
116‧‧‧源極
106‧‧‧介電層
118‧‧‧閘極
108、108A、108B‧‧‧開口
120‧‧‧接觸件
109、109A、109B‧‧‧溝槽
122‧‧‧導電絲
110、110A、110B‧‧‧阻障層
400A‧‧‧記憶體單元區
111、111A、111B‧‧‧第二電極
400B‧‧‧周邊區
第1A～1D圖是根據一些實施例繪示在製造記憶體裝置的各個階段之剖面示意圖。 第2A和2B圖是根據一些實施例繪示記憶體裝置的剖面示意圖。 第3圖是根據一些實施例繪示記憶體裝置的透視示意圖。 第4A～4D圖是根據一些實施例繪示在製造記憶體裝置的各個階段之剖面示意圖。
100‧‧‧記憶體裝置
102‧‧‧第一電極
104‧‧‧電阻轉態層
106‧‧‧介電層
110‧‧‧阻障層
111‧‧‧第二電極
112‧‧‧塊體層
Claims (18)
- 一種記憶體裝置的製造方法，包括：形成一第一電極；在該第一電極上方形成一電阻轉態層；在該電阻轉態層上方形成一介電層；在該介電層中形成一第一開口，其中該第一開口穿過該介電層且露出該電阻轉態層；在該介電層中形成一第一溝槽，其中該第一溝槽位於該第一開口正上方；在該第一開口和該第一溝槽中形成具有階梯狀的一第二電極；在該介電層中形成一第二開口，其中該第二開口穿過該電阻轉態層且露出該第一電極；在該介電層中形成一第二溝槽，其中該第二溝槽位於該第二開口正上方；以及在該第一開口、第二開口、該第一溝槽和第二溝槽中形成一第三電極，其中該第二電極和該第三電極係同時形成。
- 如申請專利範圍第1項所述之記憶體裝置的製造方法，其中該第二電極的形成包括：在該第一開口和該第一溝槽中順應性地形成一阻障層；以及在該第一開口和該第一溝槽的剩餘部分形成一塊體層，其中該塊體層包括銅、銀或前述之組合。
- 如申請專利範圍第2項所述之記憶體裝置的製造方法，其中該阻障層包括鉭、氮化鉭或前述之組合。
- 如申請專利範圍第1項所述之記憶體裝置的製造方法，其中該第一溝槽的寬度大於該第一開口的寬度。
- 如申請專利範圍第1項所述之記憶體裝置的製造方法，其中在形成該第一開口之後，形成該第一溝槽。
- 如申請專利範圍第1項所述之記憶體裝置的製造方法，其中在形成該第一溝槽之後，形成該第一開口。
- 如申請專利範圍第1項所述之記憶體裝置的製造方法，其中該第二電極的底表面小於該電阻轉態層的頂表面。
- 如申請專利範圍第1項所述之記憶體裝置的製造方法，其中該電阻轉態層包括氮化物、氮碳化物或前述之組合。
- 如申請專利範圍第1項所述之記憶體裝置的製造方法，其中該電阻轉態層包括氮化矽、氮碳化矽或前述之組合。
- 如申請專利範圍第1項所述之記憶體裝置的製造方法，其中該第一電極包括銅、銀或前述之組合。
- 如申請專利範圍第1項所述之記憶體裝置的製造方法，其中該第二開口的形成包括：在形成該第一開口時，形成該第二開口穿過該介電層且露出該電阻轉態層；以及蝕刻該第二開口露出的該電阻轉態層的一部分，使該第二開口穿過該電阻轉態層且露出該第一電極。
- 一種記憶體裝置，包括：一第一電極；一電阻轉態層，設置於該第一電極上方；一第二電極，設置於該電阻轉態層上方且具有階梯狀，其中該第二電極的底表面小於該電阻轉態層的頂表面；以及一第三電極，設置於該第一電極上方且穿過該電阻轉態層，其中該第三電極的材料和該第二電極的材料相同。
- 如申請專利範圍第12項所述之記憶體裝置，其中該第二電極包括：一塊體層，包括銅、銀或前述之組合；以及一阻障層，設置於該塊體層與該電阻轉態層之間且延伸至該塊體層的側壁。
- 如申請專利範圍第13項所述之記憶體裝置，其中該阻障層包括鉭、氮化鉭或前述之組合。
- 如申請專利範圍第12項所述之記憶體裝置，其中該第二電極遠離該電阻轉態層的部分的寬度大於該第二電極鄰近該電阻轉態層的部分的寬度。
- 如申請專利範圍第12項所述之記憶體裝置，其中該電阻轉態層包括氮化物、氮碳化物或前述之組合。
- 如申請專利範圍第12項所述之記憶體裝置，其中該電阻轉態層包括氮化矽、氮碳化矽或前述之組合。
- 如申請專利範圍第12項所述之記憶體裝置，其中該第一電極包括銅、銀或前述之組合。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108121652A TWI682533B (zh) | 2019-06-21 | 2019-06-21 | 記憶體裝置及其製造方法 |
| US16/695,774 US11329226B2 (en) | 2019-06-21 | 2019-11-26 | Memory devices including step shape electrode and methods for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108121652A TWI682533B (zh) | 2019-06-21 | 2019-06-21 | 記憶體裝置及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI682533B true TWI682533B (zh) | 2020-01-11 |
| TW202101754A TW202101754A (zh) | 2021-01-01 |
Family
ID=69942470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108121652A TWI682533B (zh) | 2019-06-21 | 2019-06-21 | 記憶體裝置及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11329226B2 (zh) |
| TW (1) | TWI682533B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201517338A (zh) * | 2013-10-16 | 2015-05-01 | Winbond Electronics Corp | 電阻式記憶體裝置及其製作方法 |
| TW201519485A (zh) * | 2013-11-05 | 2015-05-16 | Winbond Electronics Corp | 電阻式記憶體及其製造方法 |
| TW201528492A (zh) * | 2014-01-07 | 2015-07-16 | Winbond Electronics Corp | 電阻式記憶體及其製造方法 |
| TW201537798A (zh) * | 2014-03-26 | 2015-10-01 | Winbond Electronics Corp | 非揮發性記憶體元件及其製造方法 |
| TW201642261A (zh) * | 2015-05-29 | 2016-12-01 | 華邦電子股份有限公司 | 一次性編程電阻式記憶體 |
| TWI568042B (zh) * | 2015-08-03 | 2017-01-21 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體 |
| TW201717442A (zh) * | 2015-11-05 | 2017-05-16 | 華邦電子股份有限公司 | 導電橋接式隨機存取記憶體 |
| TW201836181A (zh) * | 2017-03-16 | 2018-10-01 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體結構及其形成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205238B2 (en) | 2004-10-21 | 2007-04-17 | Sharp Laboratories Of America, Inc. | Chemical mechanical polish of PCMO thin films for RRAM applications |
| KR100852206B1 (ko) | 2007-04-04 | 2008-08-13 | 삼성전자주식회사 | 저항 메모리 소자 및 그 제조 방법. |
| CN100521278C (zh) | 2007-04-19 | 2009-07-29 | 复旦大学 | 以CuxO为存储介质的RRAM的制备方法 |
| US8772888B2 (en) * | 2012-08-10 | 2014-07-08 | Avalanche Technology Inc. | MTJ MRAM with stud patterning |
| US9245789B2 (en) * | 2012-10-09 | 2016-01-26 | Nec Corporation | Method for forming wiring |
| JP6717192B2 (ja) * | 2014-06-25 | 2020-07-01 | 日本電気株式会社 | 半導体装置、および半導体装置の製造方法 |
| JP2016206449A (ja) * | 2015-04-23 | 2016-12-08 | 株式会社東芝 | パターン形成方法 |
| US9559107B2 (en) | 2015-05-20 | 2017-01-31 | International Businesss Machines Corporation | Structure and method for BEOL nanoscale damascene sidewall-defined non-volatile memory element |
| US10622555B2 (en) * | 2018-07-31 | 2020-04-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Film scheme to improve peeling in chalcogenide based PCRAM |
-
2019
- 2019-06-21 TW TW108121652A patent/TWI682533B/zh active
- 2019-11-26 US US16/695,774 patent/US11329226B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201517338A (zh) * | 2013-10-16 | 2015-05-01 | Winbond Electronics Corp | 電阻式記憶體裝置及其製作方法 |
| TW201519485A (zh) * | 2013-11-05 | 2015-05-16 | Winbond Electronics Corp | 電阻式記憶體及其製造方法 |
| TW201528492A (zh) * | 2014-01-07 | 2015-07-16 | Winbond Electronics Corp | 電阻式記憶體及其製造方法 |
| TW201537798A (zh) * | 2014-03-26 | 2015-10-01 | Winbond Electronics Corp | 非揮發性記憶體元件及其製造方法 |
| TW201642261A (zh) * | 2015-05-29 | 2016-12-01 | 華邦電子股份有限公司 | 一次性編程電阻式記憶體 |
| TWI568042B (zh) * | 2015-08-03 | 2017-01-21 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體 |
| TW201717442A (zh) * | 2015-11-05 | 2017-05-16 | 華邦電子股份有限公司 | 導電橋接式隨機存取記憶體 |
| TW201836181A (zh) * | 2017-03-16 | 2018-10-01 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體結構及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11329226B2 (en) | 2022-05-10 |
| US20200403156A1 (en) | 2020-12-24 |
| TW202101754A (zh) | 2021-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7291556B2 (en) | Method for forming small features in microelectronic devices using sacrificial layers | |
| US7265050B2 (en) | Methods for fabricating memory devices using sacrificial layers | |
| US10636842B1 (en) | Resistive random access memory and method for forming the same | |
| US20050250316A1 (en) | Methods for fabricating memory devices using sacrifical layers and memory devices fabricated by same | |
| US7598180B2 (en) | Semiconductor process for removing defects due to edge chips of a semiconductor wafer and semiconductor device fabricated thereby | |
| JPH0685086A (ja) | 高集積素子用微細コンタクト形成方法 | |
| TWI765251B (zh) | 積體晶片及形成積體晶片的方法 | |
| KR100666387B1 (ko) | 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법. | |
| KR20040051288A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH07122638A (ja) | 半導体装置の製造方法 | |
| KR100589078B1 (ko) | 커패시터 제조 방법 및 이를 채용한 디램 장치의 제조 방법 | |
| US20230129196A1 (en) | Semiconductor device and method of fabricating the same | |
| TWI682533B (zh) | 記憶體裝置及其製造方法 | |
| TWI681509B (zh) | 電阻式隨機存取記憶體及其形成方法 | |
| US7202163B2 (en) | Local interconnection method and structure for use in semiconductor device | |
| US20070284743A1 (en) | Fabricating Memory Devices Using Sacrificial Layers and Memory Devices Fabricated by Same | |
| TWI785921B (zh) | 可變電阻式記憶體及其製造方法 | |
| KR100576085B1 (ko) | 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법 | |
| CN112259682A (zh) | 存储器装置及其制造方法 | |
| KR20040000917A (ko) | 도전성 콘택 구조 및 그 제조방법 | |
| TWI389261B (zh) | 埋入式閘極字元線ｄｒａｍ裝置的堆疊式電容結構及堆疊式電容的製造方法 | |
| TWI691023B (zh) | 電阻式隨機存取記憶體 | |
| US20230225228A1 (en) | Resistive random access memory and method for manufacturing the same | |
| TW202147651A (zh) | 電阻式隨機存取記憶體及其製造方法 | |
| KR100955263B1 (ko) | 반도체 소자의 제조방법 |