TWI680677B

TWI680677B - 顯示裝置及其時脈產生器

Info

Publication number: TWI680677B
Application number: TW107119528A
Authority: TW
Inventors: 張寶華; Bao-Hua Zhang
Original assignee: 大陸商友達光電(蘇州)有限公司; Au Optronics (Suzhou) Corp., Ltd.; 友達光電股份有限公司; Au Optronics Corporation
Priority date: 2017-10-27
Filing date: 2018-06-06
Publication date: 2019-12-21
Also published as: TW201918063A; CN107833550A

Abstract

本案揭示一時脈產生器，其用以產生複數個時脈信號以控制閘極驅動器。閘極驅動器透過複數條閘極線以輸出閘極信號來開啟顯示裝置之複數個畫素中的複數個次畫素。當時脈產生器收到第一模式信號時，時脈產生器依序輸出複數個高位準的時脈信號至閘極驅動器。當時脈產生器收到第二模式信號時，時脈產生器於第一期間輸出致能的時脈信號至閘極驅動器，且時脈產生器於第二期間輸出致能的時脈信號至閘極驅動器。

Description

顯示裝置及其時脈產生器

本案係關於一種影像處理裝置，特別係關於一種顯示裝置及其時脈產生器。

隨著顯示技術的快速發展，顯示裝置係廣泛地運用於人類的生活中並扮演越來越重要的角色。現有的顯示裝置之面板中常採用面板自我更新(Panel Self Refresh，PSR)技術，一旦顯示裝置之PSR技術啟動，其時脈產生器降低刷新率以將儲存的影像輸出，然而，由於面板以原有解析度輸出，導致顯示裝置整體功耗增加。

由此可見，上述現有的方式，顯然仍存在不便與缺陷，而有待改進。為了解決上述問題，相關領域莫不費盡心思來謀求解決之道，但長久以來仍未發展出適當的解決方案。

本案揭示的一態樣係關於一種時脈產生器，其用以產生複數個時脈信號以控制閘極驅動器。閘極驅動器透過複數條閘極線以輸出閘極信號來開啟顯示裝置之複數個畫素中的複數個次畫素。當時脈產生器收到第一模式信號時，時脈產生器依序輸出複數個高位準的時脈信號至閘極驅動器。當時脈產生器收到第二模式信號時，時脈產生器於第一期間輸出致能的時脈信號至閘極驅動器，且時脈產生器於第二期間輸出致能的時脈信號至閘極驅動器。

本案揭示的另一態樣係關於一種顯示裝置，此顯示裝置包含面板、面板、閘極驅動器及源極驅動器。面板包含複數個畫素，其中該些畫素的每一者包含複數個次畫素。時脈產生器用以產生第一時脈信號、第二時脈信號、第三時脈信號以及第四時脈信號。當時脈產生器收到第一模式信號時，時脈產生器操作於第一模式，時脈產生器於第一模式依序輸出第一至第四時脈信號。當時脈產生器收到第二模式信號時，時脈產生器操作於第二模式，在第二模式下，時脈產生器於第一期間輸出致能的第一與第二時脈信號，且於第二期間輸出致能的第三與第四時脈信號。閘極驅動器透過第一閘極線、第二閘極線、第三閘極線以及第四閘極線分別耦接於排列在第一列之該些次畫素、排列在第二列之該些次畫素、排列在第三列之該些次畫素以及排列在第四列之該些次畫素。源極驅動器透過複數條資料線分別耦接於該些次畫素。源極驅動器於第一期間輸出資料信號至排列在第一與第二列之該些次畫素，且於第二期間輸出資料信號至排列在第三與第四列之該些次畫素。

因此，根據本案之技術內容，本案實施例提供一種顯示裝置及其時脈產生器，藉以降低閘極驅動器乃至於源極驅動器的切換頻率，以達到節能之目的。

100‧‧‧顯示裝置

110‧‧‧時脈產生器

120‧‧‧閘極驅動器

130‧‧‧源極驅動器

140‧‧‧面板

D1~D12‧‧‧資料線

DS1~DS12‧‧‧資料信號

G1~G6‧‧‧閘極線

GS1~GS6‧‧‧閘極信號

HC1~HC6‧‧‧時脈信號

M1、M2‧‧‧模式信號

SP11~SP46‧‧‧次畫素

SR1~SR6‧‧‧移位暫存器

T1~T4‧‧‧期間

VST‧‧‧起始信號

第1圖為依據本案揭示的實施例所繪製的顯示裝置的示意圖。

第2圖為依據本案揭示的實施例所繪製的波形示意圖。

第3圖為依據本案揭示的實施例所繪製的如第1圖所示之顯示裝置的時脈產生器與閘極驅動器示意圖。

第4圖為依據本案揭示的實施例所繪製的如第1圖所示之顯示裝置的面板示意圖。

第5圖為依據本案揭示的實施例所繪製的如第1圖所示之顯示裝置的面板示意圖。

下文是舉實施例配合所附圖式作詳細說明，以更好地理解本案的態樣，但所提供的實施例並非用以限制本揭示所涵蓋的範圍，而結構操作的描述非用以限制其執行的順序，任何由元件重新組合的結構，所產生具有均等功效的裝置，皆為本揭示所涵蓋的範圍。此外，根據業界的標準及慣常做法，圖式僅以輔助說明為目的，並未依照原尺寸作圖，實際上各種特徵的尺寸可任意地增加或減少以便於說明。下述說明中相同元件將以相同的符號標示來進行說明以便於理解。

在全篇說明書與申請專利範圍所使用的用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭示的內容中與特殊內容中的平常意義。某些用以描述本案揭示的用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本案揭示的描述上額外的引導。

此外，在本案中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指『包含但不限於』。

第1圖為依據本案揭示的實施例所繪製的顯示裝置100的示意圖。如圖所示，顯示裝置100包含時脈產生器110、閘極驅動器120、源極驅動器130及面板140。上述時脈產生器110用以產生複數個時脈信號HC1~HC6以控制閘極驅動器120，而閘極驅動器120可透過複數條閘極線G1~G6以輸出閘極信號來開啟顯示裝置100之複數個畫素中的複數個次畫素SP11~SP16、SP21~SP26、SP31~SP36、SP41~SP46...等。此外，時脈產生器110更用以接收模式信號(如模式信號M1、M2)。

為使本案之時脈產生器110的操作易於理解，請一併參閱第2圖，其係依據本案揭示的實施例所繪製的波形示意圖。當時脈產生器110收到第一模式信號(如模式信號M1及M2均為低位準)時，時脈產生器110於期間T1依序輸出複數個高位準的時脈信號HC1~HC6至閘極驅動器120。再者，當時脈產生器110收到第二模式信號(如模式信號M1及M2均為高位準)時，時脈產生器110於期間T2輸出致能的時脈信號HC1、HC2至閘極驅動器120，且時脈產生器110於期間T3輸出致能的時脈信號HC3、HC4至閘極驅動器120。

如上所述，閘極驅動器120依據期間T2接收到之致能的時脈信號HC1、HC2而同時輸出如第1圖所示之閘極信號GS1、GS2，換言之，閘極驅動器120於期間T2根據時脈信號HC1、HC2以透過第一與第二閘極線G1、G2輸出閘極信號GS1、GS2至排列在第一與第二列之該些次畫素SP11~SP16、SP21~SP26。由於第一與第二列之該些次畫素SP11~SP16、SP21~SP26被同時開啟，因此，源極驅動器130可於同一期間同時對兩列次畫素進行充電，進而減少閘極驅動器120乃至於源極驅動器130的切換頻率，以降低功耗。同樣地，閘極驅動器120於期間T3根據時脈信號HC3、HC4以透過第三與第四閘極線G3、G4輸出如第1圖所示之閘極信號GS3、GS4至排列在第三與第四列之該些次畫素SP31~SP36、SP41~SP46，以達到減少閘極驅動器120乃至於源極驅動器130的切換頻率之目的。

在一實施例中，請參閱第1圖，面板140包含複數個畫素，這些畫素的每一者包含複數個次畫素SP11~SP16、SP21~SP26、SP31~SP36、SP41~SP46...等。在一些實施例中，面板140之畫素可由SP11~SP16、SP21~SP26所構成，面板140之另一畫素可由SP31~SP36、SP41~SP46所構成。此外，閘極驅動器120透過第一閘極線G1、第二閘極線G2、第三閘極線G3以及第四閘極線G4分別耦接於排列在第一列之該些次畫素SP11~SP16、排列在第二列之該些次畫素SP21~SP26、排列在第三列之該些次畫素SP31~SP36以及排列在第四列之該些次畫素SP41~SP46。再者，源極驅動器130 透過複數條資料線D1~D12分別耦接於該些次畫素SP11~SP16、SP21~SP26、SP31~SP36、SP41~SP46...等。然本案不以上述實施例所繪示之結構為限，其僅用以例示性地說明本案的實現方式之一。

在另一實施例中，請一併參閱第1圖與第2圖，時脈產生器110用以產生第一時脈信號HC1、第二時脈信號HC2、第三時脈信號HC3、第四時脈信號HC4、第五時脈信號HC5及第六時脈信號HC6。當時脈產生器110收到第一模式信號(如模式信號M1及M2均為低位準)時，時脈產生器110於期間T1依序輸出第一至第六時脈信號HC1~HC6。隨後，閘極驅動器120於期間T1根據第一至第六時脈信號HC1~HC6而依序輸出閘極信號GS1~GS6至第一至第六閘極線G1~G6，以依序開啟耦接第一至第六閘極線G1~G6之該些次畫素。

於再一實施例中，請一併參閱第1圖與第2圖，當時脈產生器110收到第二模式信號(如模式信號M1及M2均為高位準)時，時脈產生器110於期間T2輸出高位準的第一與第二時脈信號HC1、HC2至閘極驅動器120。隨後，閘極驅動器120於期間T2根據第一與第二時脈信號HC1、HC2以透過第一閘極線G1與第二閘極線G2輸出閘極信號GS1、GS2至排列在面板140之第一列與第二列的該些次畫素SP11~SP16、SP21~SP26，而開啟上述次畫素SP11~SP16、SP21~SP26。再者，源極驅動器130於期間T2輸出資料信號至排列在第一與第二列之該些次畫素SP11~SP16、SP21~SP26。

在又一實施例中，請一併參閱第1圖與第2圖，當時脈產生器110收到第二模式信號(如模式信號M1及M2均為高位準)時，時脈產生器110於期間T3輸出高位準的第三與第四時脈信號HC3、HC4至閘極驅動器120。隨後，閘極驅動器120於期間T3根據第三與第四時脈信號HC3、HC4以透過第三閘極線G3與第四閘極線G4輸出閘極信號GS3、GS4至排列在面板140之第三列與第四列的該些次畫素SP31~SP36、SP41~SP46，而開啟上述次畫素SP31~SP36、SP41~SP46。再者，源極驅動器130於期間T3輸出資料信號至排列在第三與第四列之該些次畫素SP31~SP36、SP41~SP46。此外，時脈產生器110於期間T4的操作方式類似於時脈產生器110於期間T2或期間T3的操作方式，排列在面板140之第五列與第六列的該些次畫素會被閘極驅動器120開啟，再由源極驅動器130輸出資料信號至該些次畫素。然本案不以上述實施例所述之操作方式為限，其僅用以例示性地說明本案的實現方式之一。

請參閱第2圖，在一實施例中，期間T2及期間T3依序發生。請一併參閱期間T2、T3，高位準的第一與第二時脈信號HC1、HC2之脈衝寬度相同於高位準的第三與第四時脈信號HC3、HC4之脈衝寬度。於再一實施例中，期間T2、期間T3、期間T4依序發生。於期間T2~T4，高位準的第一與第二時脈信號HC1、HC2之脈衝寬度、高位準的第三與第四時脈信號HC3、HC4之脈衝寬度及高位準的第五與第六時脈信號HC5、HC6之脈衝寬度相同。然本案不以第2圖實施例所繪示之波形為限，其僅用以例示性地說明本案的實現方式之一。

在另一實施例中，在時脈產生器110收到第二模式信號(如模式信號M1及M2均為高位準)的狀態下，時脈產生器110輸出起始信號VST至閘極驅動器120，俾使閘極驅動器120根據起始信號VST及高位準的時脈信號HC1、HC2以輸出閘極信號GS1~GS2。

第3圖為依據本案揭示的實施例所繪製的如第1圖所示之顯示裝置100的時脈產生器110與閘極驅動器120示意圖。請一併參閱第2圖與第3圖，LC1/LC2係控制移位暫存器SR1~SR6保持低電壓輸出，使每條閘極線G1~G6輸出之閘極信號GS1~GS6均為低電壓。

請參閱第3圖，閘極驅動器120包含第一移位暫存器SR1、第二移位暫存器SR2、第三移位暫存器SR3及第四移位暫存器SR4。當時脈產生器110收到第二模式信號時，時脈產生器110輸出啟動信號VST，第一移位暫存器SR1用以接收第一時脈信號HC1，並依據上述啟動信號VST及第一時脈信號HC1以決定是否透過第一閘極線G1輸出閘極信號GS1。第二移位暫存器SR2用以接收第二時脈信號HC2，並依據上述啟動信號VST及第二時脈信號HC2以決定是否透過第二閘極線G2輸出閘極信號GS2。

在另一實施例中，第三移位暫存器SR3用以接收第三時脈信號HC3，並依據第一移位暫存器SR1傳來的第一時脈信號HC1及第三時脈信號HC3以決定是否透過第三閘極線G3輸出閘極信號GS3。第四移位暫存器SR4用以接收第四時脈信號HC4，並依據第二移位暫存器SR2傳來的第二時脈信號HC2及第四時脈信號HC4以決定是否透過第四閘極線G4輸出閘極信號GS4。於再一實施例中，第五移位暫存器SR5、第六移位暫存器SR6，乃至後續的其餘移位暫存器之驅動方式均類似於第三移位暫存器SR3及第四移位暫存器SR4之驅動方式，為使本案說明書簡潔，於此不作贅述。

第4圖為依據本案揭示的實施例所繪製的如第1圖所示之顯示裝置100的面板示意圖。第5圖為依據本案揭示的實施例所繪製的如第1圖所示之顯示裝置100的面板示意圖。須說明的是，第4圖所示之面板140A的架構基本上與第1圖所示之面板140相同，而第5圖所示之面板140B的畫素架構係採用交錯耦接(Zig-Zag)架構，與第1圖所示之面板140有所差異，詳述如後。

請參閱第4圖，當排列於第一列與第二列之次畫素SP11~SP16及SP21~SP26同時被閘極信號GS1、GS2開啟時，第一資料線D1及第四資料線D4分別提供相同電壓之資料信號DS1、DS4至次畫素SP11、SP21及SP14、SP24；第二資料線D2及第五資料線D5分別提供相同電壓之資料信號DS2、DS5至次畫素SP12、SP22及SP15、SP25；第三資料線D3及第六資料線D6分別提供相同電壓之資料信號DS3、DS6至次畫素SP13、SP23及SP16、SP26。在另一實施例中，次畫素SP31~SP36、SP41~SP46，乃至其餘次畫素之驅動方式均類似於次畫素SP11~SP16及SP21~SP26之驅動方式，為使本案說明書簡潔，於此不作贅述。

請參閱第5圖，第1圖所示之源極驅動器130透過資料線D1~D12的每一者與面板140B之該些次畫素 SP11~SP16、SP21~SP26、SP31~SP36、SP41~SP46...交錯耦接(Zig-Zag)，使得與該些資料線D1~D12的同一條資料線耦接之次畫素所發出的光顏色相同。舉例而言，資料線D1交錯耦接於次畫素SP11(位於資料線D1左側)、次畫素SP22(位於資料線D1右側)、次畫素SP31(位於資料線D1左側)、次畫素SP42(位於資料線D1右側)...等，且由圖中可以看出次畫素SP11、SP22、SP31、SP42皆為同一顏色次畫素(須說明的是，圖中以相同網點標示之次畫素為相同顏色之次畫素)。在一實施例中，資料線D2~D12與次畫素間之交錯方式均類似於資料線D1與次畫素間之交錯方式，為使本案說明書簡潔，於此不作贅述。

於再一實施例中，請參閱第5圖，當排列於第一列與第二列之次畫素SP11~SP16及SP21~SP26同時被閘極信號GS1、GS2開啟時，第一資料線D1及第四資料線D4分別提供相同電壓之資料信號DS1、DS4至次畫素SP11、SP22及SP14、SP25；第二資料線D2及第五資料線D5分別提供相同電壓之資料信號DS2、DS5至次畫素SP12、SP23及SP15、SP26；第三資料線D3及第六資料線D6分別提供相同電壓之資料信號DS3、DS6至次畫素SP13、SP24及SP16、SP26右側次畫素。此外，次畫素SP31~SP36、SP41~SP46，乃至其餘次畫素之驅動方式均類似於次畫素SP11~SP16及SP21~SP26之驅動方式，為使本案說明書簡潔，於此不作贅述。

由上述本案實施方式可知，應用本案具有下列優點。本案實施例藉由提供一種顯示裝置及其時脈產生器，藉以降低閘極驅動器乃至於源極驅動器的切換頻率，以達到節能之目的。

技術領域通常知識者可以容易理解到揭示的實施例實現一或多個前述舉例的優點。閱讀前述說明書之後，技術領域通常知識者將有能力對如同此處揭示內容作多種類的更動、置換、等效物以及多種其他實施例。因此本案之保護範圍當視申請專利範圍所界定者與其均等範圍為主。

Claims

一種時脈產生器，用以產生複數個時脈信號以控制一閘極驅動器，其中該閘極驅動器透過複數條閘極線以輸出一閘極信號來開啟一顯示裝置之複數個畫素中的複數個次畫素；其中當該時脈產生器收到一第一模式信號時，該時脈產生器依序輸出該些高位準的時脈信號至該閘極驅動器，以使該閘極驅動器透過該複數條閘極線依序輸出該閘極信號，以及其中當該時脈產生器收到一第二模式信號時，該時脈產生器於一第一期間輸出致能的該些時脈信號至該閘極驅動器，以使該閘極驅動器透過該複數條閘極線中至少二者同時輸出該閘極信號，且該時脈產生器於一第二期間輸出致能的該些時脈信號至該閘極驅動器，以使該閘極驅動器透過該複數條閘極線中其他至少二者同時輸出該閘極信號。
如請求項1所述之時脈產生器，其中該時脈產生器用以產生一第一時脈信號、一第二時脈信號、一第三時脈信號以及一第四時脈信號，其中當該時脈產生器收到該第二模式信號時，該時脈產生器於該第一期間輸出高位準的該第一與該第二時脈信號至該閘極驅動器，該閘極驅動器根據該第一與該第二時脈信號以透過一第一閘極線與一第二閘極線同時輸出該閘極信號至排列在該顯示裝置之第一列與第二列的該些次畫素。
如請求項2所述之時脈產生器，其中該時脈產生器用以產生該第三時脈信號以及該第四時脈信號，其中當該時脈產生器收到該第二模式信號時，該時脈產生器於該第二期間輸出高位準的該第三與該第四時脈信號至該閘極驅動器，該閘極驅動器根據該第三與該第四時脈信號以透過一第三閘極線與一第四閘極線同時輸出該閘極信號至排列在該顯示裝置之第三列與第四列之該些次畫素。
如請求項3所述之時脈產生器，其中該第一期間及該第二期間依序發生，高位準的該第一與該第二時脈信號之脈衝寬度相同於高位準的該第三與該第四時脈信號之脈衝寬度。
如請求項1至4任一項所述之時脈產生器，其中在該時脈產生器收到該第二模式信號的狀態下，該時脈產生器輸出一起始信號至該閘極驅動器，俾使該閘極驅動器根據該起始信號及高位準的該些時脈信號以輸出閘極信號。
一種顯示裝置，包含：一面板，包含複數個畫素，其中該些畫素的每一者包含複數個次畫素；一時脈產生器，用以產生一第一時脈信號、一第二時脈信號、一第三時脈信號以及一第四時脈信號，其中當該時脈產生器收到一第一模式信號時，該時脈產生器操作於一第一模式，該時脈產生器於該第一模式依序輸出該第一至該第四時脈信號；其中當該時脈產生器收到一第二模式信號時，該該時脈產生器操作於一第二模式，在該第二模式下，該時脈產生器於一第一期間同時輸出致能的該第一與該第二時脈信號，且於一第二期間同時輸出致能的該第三與該第四時脈信號；一閘極驅動器，透過一第一閘極線、一第二閘極線、一第三閘極線以及一第四閘極線分別耦接於排列在第一列之該些次畫素、排列在第二列之該些次畫素、排列在第三列之該些次畫素以及排列在第四列之該些次畫素；以及一源極驅動器，透過複數條資料線分別耦接於該些次畫素，其中該源極驅動器於該第一期間輸出一資料信號至排列在第一與第二列之該些次畫素，且於該第二期間輸出該資料信號至排列在第三與第四列之該些次畫素，其中在該第一模式下，當該閘極驅動器依序接收到該第一至該第四時脈信號時，該閘極驅動器依序輸出一閘極信號至該第一至該第四閘極線，以依序開啟耦接該第一至該第四閘極線之該些次畫素，其中在該第二模式下，該閘極驅動器於該第一期間根據該第一與該第二時脈信號以透過該第一與該第二閘極線同時輸出該閘極信號至排列在第一與第二列之該些次畫素，且於該第二期間根據該第三與該第四時脈信號以透過該第三與該第四閘極線同時輸出該閘極信號至排列於第三與第四列之該些次畫素。
如請求項6所述之顯示裝置，其中當該時脈產生器收到該第二模式信號時，該時脈產生器於該第一期間輸出一啟動信號，其中該閘極驅動器包含：一第一移位暫存器，用以接收該第一時脈信號，並依據該啟動信號及該第一時脈信號以決定是否透過該第一閘極線輸出該閘極信號；以及一第二移位暫存器，用以接收該第二時脈信號，並依據該啟動信號及該第二時脈信號以決定是否透過該第二閘極線輸出該閘極信號。
如請求項7所述之顯示裝置，其中該閘極驅動器更包含：一第三移位暫存器，用以接收該第三時脈信號，並依據該第一時脈信號及該第三時脈信號以決定是否透過該第三閘極線輸出該閘極信號；以及一第四移位暫存器，用以接收該第四時脈信號，並依據該第二時脈信號及該第四時脈信號以決定是否透過該第四閘極線輸出該閘極信號。
如請求項8所述之顯示裝置，其中該源極驅動器透過該些資料線的每一者與該面板之該些次畫素交錯耦接(Zig-Zag)，其中與該些資料線的同一條資料線耦接之該些次畫素所發出的光顏色相同。