TWI677977B - Led單元、影像顯示元件及其製造方法 - Google Patents
Led單元、影像顯示元件及其製造方法 Download PDFInfo
- Publication number
- TWI677977B TWI677977B TW107132325A TW107132325A TWI677977B TW I677977 B TWI677977 B TW I677977B TW 107132325 A TW107132325 A TW 107132325A TW 107132325 A TW107132325 A TW 107132325A TW I677977 B TWI677977 B TW I677977B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- electrode
- led unit
- type layer
- micro led
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 150000004767 nitrides Chemical class 0.000 claims abstract description 65
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000000926 separation method Methods 0.000 claims description 113
- 235000012431 wafers Nutrition 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 54
- 230000012010 growth Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 23
- 239000010410 layer Substances 0.000 description 136
- 239000010408 film Substances 0.000 description 73
- 239000000463 material Substances 0.000 description 44
- 230000007547 defect Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 16
- 239000000428 dust Substances 0.000 description 15
- 230000008901 benefit Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 230000001788 irregular Effects 0.000 description 11
- 239000010949 copper Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 229910004541 SiN Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000009877 rendering Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229920001400 block copolymer Polymers 0.000 description 2
- 230000032823 cell division Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- KGIGUEBEKRSTEW-UHFFFAOYSA-N 2-vinylpyridine Chemical group C=CC1=CC=CC=N1 KGIGUEBEKRSTEW-UHFFFAOYSA-N 0.000 description 1
- -1 ITO or IZO Substances 0.000 description 1
- 101150003085 Pdcl gene Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 235000005811 Viola adunca Nutrition 0.000 description 1
- 240000009038 Viola odorata Species 0.000 description 1
- 235000013487 Viola odorata Nutrition 0.000 description 1
- 235000002254 Viola papilionacea Nutrition 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000010261 cell growth Effects 0.000 description 1
- 230000017455 cell-cell adhesion Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000885 poly(2-vinylpyridine) Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
Abstract
將形成於同一面的N電極及P電極,以一次的連接工序而與驅動電路基板的陰極電極及陽極電極黏貼。設置有:第一配線(21),以貫通N型層(10)及P型層(12)之間的方式配置在形成於氮化物半導體(13)的槽的內部,且與N型層(10)電連接;以及第二配線,包含與P型層(12)連接的P電極(30)、及與第一配線(21)連接的N電極(31),N電極(31)及P電極(30)形成於同一面。
Description
本發明關於LED單元、影像顯示元件及其製造方法。
在平面顯示器的技術領域中,液晶顯示元件被廣泛使用在從大型至中小型的平面顯示器。雖然液晶顯示器的液晶顯示元件藉由以液晶顯示元件將背光源光導通/遮斷,而調整各像素的亮度,但由於難以完全地對光進行遮斷,而對比度存在有極限。又,藉由彩色濾光器,表現R(RED:紅)、G(GREEN:綠)、B(BLUE:藍)的各色,由於無法將R、G、B各彩色濾光器的透光帶完全地分離,因此顯色性也存在有極限。
另一方面,有機EL(電致發光)顯示器係自體發光元件,且藉由配置R、G、B的各單色發光元件,期待可解決上述的液晶顯示器的對比度與顯色性的課題。實際上,有機EL顯示器被實用化在智慧型手機用的小型顯示元件。
但是,由於有機EL顯示器的發光層為有機物,亮度容易隨著時間劣化,雖然被使用在壽命較短的產品的智慧型手機上,但難以適用在長期間使用的產品中。又,在長期間使用的情況下,有需要為了補償隨著時間劣化的複雜的電路。
作為解決以上各種的液晶顯示器、有機EL電致發光的課題的技術,提案有藉由二維陣列狀地配置氮化物半導體製的LED晶片,而亮度、對比度高、且顯色性優異的平面顯示器(參照專利文獻1及2)。
尤其是二維陣列狀地配置LED晶片的顯示器,與有機EL顯示器相比,由於發光效率高,且長期可靠度高,因此能夠實現即便在室外也易於觀看的高亮度的顯示器。關於超大型的液晶顯示元件,作為數位標誌(digital signage)而開始實用化,也持續開發作為可穿戴終端、TV用。
上述的各種LED晶片被稱為微LED晶片,且持續研究細微化,在學術研討會發表有7μm程度的大小者(參照非專利文獻1)。
專利文獻1:日本特開2009-272591(2009年11月19日公開)。
專利文獻2:日本特表2016-503958(2016年2月8日公表)。
非專利文獻1:Francois Olivier, Anis Daami, Ludovic Dupre, Franck Henry, Bernard Aventurier, Francois Templier, "Investigation and Improvement of 10μm Pixel-pitch GaN-based Micro-LED Arrays with Very High Brightness", SID 2017 DIGEST, P353。
然而,藉由上述的專利文獻1、2及非專利文獻1所記載的結構、方法,在生產微LED晶片時,存在有下述的各種課題。
首先,上述微LED晶片的群(微LED單元),有需要以顯示元件單位進行分割,並能夠黏貼於驅動電路基板上且電連接,而對各微LED晶片供給電流。連接時,有以下課題:雖然只需在每像素僅只連接微LED晶
片的P型電極、與對應的驅動電路基板上的陽極電極,但如何將微LED晶片的N型電極以無追加工序的方式,連接於驅動電路基板上的陰極電極。非專利文獻1未揭示這方面。又,有需要在從對單元的分割至向驅動電路基板的黏貼工序中,防止缺陷的產生、且以高產率進行生產的技術。
進而,在非專利文獻1的結構中,由於N型GaN層未就每個像素而分離,因此在某像素產生的光,會經由連續的N型GaN層漏出至相鄰像素,而會有產生對比度降低、因混色造成的顯色性降低等的問題。
又,如非專利文獻1所示,將微LED晶片變小時,會有外部量子效率(發光能量相對於投入電力的比率)變得非常小的課題。一般尺寸的LED,雖然外部量子效率為30%~60%左右,但是當將LED晶片的尺寸切割為10μm時,外部量子效率卻小於11%,與一般尺寸的LED相比,外部量子效率顯著降低。使用了微LED晶片的顯示器,被期待有高發光效率,而如此般外部量子效率低的事態是極為嚴重的問題。
本發明的一態樣,係有鑑於上述問題點而成者,其目的在於,實現藉由以簡便的方法黏貼於驅動電路基板而能夠使N電極及P電極分別與驅動電路基板的陰極電極及陽極電極連接的LED單元等。
為了解決上述的課題,本發明的一方案的LED單元,為以下構造:是在像素區域包括多個包含將N型層、發光層及P型層依照此順序積層而成的氮化物半導體的LED晶片,其設置有:第一配線,以貫通該N型層及該P型層之間的方式配置在形成於該氮化物半導體的槽的內部,且與該N型層電連接;以及第二配線,包含與該P型層連接的P電極、及與該第一配線連接的N電極;該N電極及該P電極形成於同一面。
根據本發明的一方案的LED單元,具有藉由N電極及P電極形成於同一面,而能夠藉由一次的連接工序而使N電極及P電極同時地與驅動電路基板的陰極電極與陽極電極黏貼的效果。
1‧‧‧像素區域
2‧‧‧共通連接區域
3‧‧‧分割區域
9‧‧‧成長基板
10‧‧‧N型層
11‧‧‧發光層
12‧‧‧P型層
13‧‧‧氮化物半導體
15‧‧‧P接觸膜(接觸層)
16‧‧‧像素分離槽(槽)
16B‧‧‧單元分離槽
21、21b~21g‧‧‧第一配線
27、27d‧‧‧傾斜部(傾斜)
30、30a、30d、30g、30h‧‧‧P電極
31、31a、31b、31d、31g、31h‧‧‧N電極
33、33a、33c、33d‧‧‧單元分離槽
50、50g‧‧‧驅動電路基板
51、51g‧‧‧陽極電極
52、52g‧‧‧陰極電極
100、100a~100h‧‧‧微LED晶片(LED晶片)
200、200a~200h‧‧‧微LED單元(LED單元)
300、300c~300h‧‧‧影像顯示元件
圖1係示出本發明的第一實施形態的影像顯示元件的結構的剖面示意圖。
圖2係從出光側觀看本發明的第一實施形態的LED單元時的俯視示意圖。
圖3係示出上述LED單元及上述影像顯示元件的製造工序的剖面示意圖。
圖4係示出上述LED單元及上述影像顯示元件的製造工序的後續的剖面示意圖。
圖5係示出上述LED單元及上述影像顯示元件的製造工序的後續的剖面示意圖。
圖6係示出上述LED單元及上述影像顯示元件的製造工序的後續的剖面示意圖。
圖7係示出本發明的第一實施形態的第一變形例的LED晶片的製造工序的剖面示意圖。
圖8係示出從出光側觀看本發明的第一實施形態的第二變形例的LED單元時的俯視示意圖。
圖9係示出本發明的第二實施形態的影像顯示元件的結構的剖面示意圖。
圖10係示出本發明的第二實施形態的LED單元及影像顯示元件的製造工序的剖面示意圖。
圖11係示出本發明的第三實施形態的影像顯示元件的結構的剖面示意圖。
圖12係示出本發明的第三實施形態的LED單元及影像顯示元件的製造工序的剖面示意圖。
圖13係示出上述LED單元及上述影像顯示元件的製造工序的後續的剖面示意圖。
圖14係示出本發明的第四實施形態的影像顯示元件的結構的剖面示意圖。
圖15係示出本發明的第四實施形態的LED單元及影像顯示元件的製造工序的剖面示意圖。
圖16係示出本發明的第四實施形態的變形例的LED單元及影像顯示元件的製造工序的剖面示意圖。
圖17係示出從出光側觀看本發明的第五實施形態的LED單元時的俯視示意圖。
圖18係示出本發明的第五實施形態的影像顯示元件的結構的剖面示意圖。
圖19係示出本發明的第六實施形態的影像顯示元件的結構的剖面示意圖。
圖20係示出從出光側觀看本發明的第六實施形態的LED單元時的俯視示意圖。
圖21係示出本發明的第六實施形態的LED單元及影像顯示元件的製造工序的剖面示意圖。
在以下,列舉出由多個微LED晶片(LED晶片)100的集合體構成的、將微LED單元(LED單元)200作為光源而搭載的影像顯示元件300為例子,參照圖式對本發明的實施形態進行說明。再者,影像顯示元件300,在像素區域1具有多個微LED晶片100,具有用以對該微LED晶片100供給電流、使其發光的驅動電路基板50,該微LED晶片100的發出的光,向與驅動電路基板50相反側出射。雖然可以在光的出射側具有波長轉換層、光擴散層、彩色濾光器等,但是由於與本發明並無直接關係,因此於圖中不記載。
如圖1所示,影像顯示元件300包含構成發光部的微LED單元200、以及對微LED單元200供給電流的驅動電路基板50。微LED單元200包含:像素區域1,配置有構成像素的多個微LED晶片100;共通連接區域2,將微LED晶片100的N型層10與驅動電路基板50的陰極電極52連接;以及分割區域3,用以切離出各個微LED單元200。
於各微LED晶片100,配置有與該P型層12連接的P電極30,而與驅動電路基板50上的陽極電極51連接。微LED晶片100的N型層10通過第一配線21,而與N電極31連接,N電極31與陰極電極52連接。於驅動電路基板50內部,形成有用以於各像素流過規定的電流的電路,能夠經由上述陽極電極51及上述陰極電極52,於各個微LED晶片100流過規定的電流。
如圖2所示,於微LED單元200的中央部陣列狀地配置微LED晶片100,在其外周部配置有共通連接區域2。又,在本實施形態,N電極31配置於設置在像素區域1與分割區域3之間的共通連接區域2。
又,在圖2中於像素區域1的四方配置有共通連接區域2。又,N電極31,沿著大致矩形形狀的像素區域1的四邊配置。這是為了降低在像素區域1內從N電極31向微LED晶片100的因配線的電阻造成的亮度的不均,提昇亮度的均勻性,並降低消耗電力。但是,在第一配線21的配線的電阻足夠低的情況下,不一定需要配置在四方,只要在像素區域1的至少一邊相鄰設置即可。
再者,將微細加工時的接近效果補正等作為目的,而雖然會有在實際上進行發光的微LED晶片100的周邊配置同形狀的不發光的虛擬晶片(dummy chip)的情況,但是在本實施形態省略虛擬晶片。在附加虛擬晶片的情況,配置於圖1、圖2的像素區域1與共通連接區域2之間。在虛擬晶片中,第一配線21與微LED晶片100相同地配置,連接至共通連接區域2。
微LED單元200具備包含有N型層10、發光層11及P型層12的氮化物半導體13。在氮化物半導體13,將N型層10、發光層11及P型層12依此順序積層。於氮化物半導體13,形成有用以將各微LED晶片100分離的像素分離槽(槽)16,像素分離槽16至少貫通P型層12、發光層11,到達N型層10。像素分離槽16,係以貫通N型層10及P型層12之間的方式形成於氮化物半導體13的槽。像素分離槽16的側壁,形成有絕緣膜側壁18,防止因第一配線21造成的N型層10與P型層12的短路。第一配線21配置於像素分離槽16的內部,且呈格子狀地配置。第一配線21,在像素分離槽16的底部,與N型層10電連接。
與像素分離槽16相同的共通配線槽16A形成於共通連接區域2,形成於該共通配線槽16A內的第一配線21與N電極31連接。設置與第一配線21不同的第二配線,第二配線作為與微LED晶片100的P型層12連接的P電極
30、與第一配線21連接的N電極31而存在。P電極30與N電極31,形成為相對於氮化物半導體13的表面(由P型層12構成的面),為相同高度。換言之,N電極31及P電極30,形成於氮化物半導體13中的與驅動電路基板50的設置有陰極電極52及陽極電極51的面對向的面。
因此,藉由以簡便的方法黏貼於驅動電路基板50,能夠將N電極31及P電極30分別與驅動電路基板50的陰極電極52及陽極電極51連接。即,N電極31及P電極30,如圖1所示,能夠藉由兩者共同的連接方法,與驅動電路基板50連接。
微LED單元200的最外周被單元分離槽16B區劃。更具體而言,在微LED單元200的外周,設置有用以將微LED單元200從其他的LED單元切離開來的分割區域3,且於分割區域3形成有用以將上述LED單元與其他的LED單元分離的單元分離槽16B,於單元分離槽16B的內部不存在第一配線21。又,於分割區域3不存在第一配線21及第二配線。
微LED單元200是將氮化物半導體13形成於成長基板9上,對微LED晶片100等進行加工,被分割成單片。單元分離槽16B形成為用以在將各個微LED單元200單片化時,防止微LED單元200的端部***成不規則的形狀,抑制在對驅動電路基板50的黏貼工序、在後續的製造過程中產生缺陷等。單元分離槽16B,與像素分離槽16、共通配線槽16A不同,較佳為去除第一配線材20。在殘留有第一配線材20的情況下,在對微LED單元200進行分割的工序、與驅動電路基板50黏貼的工序中,產生第一配線材20飛散,而使粉塵增加,缺陷增大的問題。
接著,參照圖3至圖6對微LED晶片100的製造工序進行說明。如圖3的(a)所示,在將藍寶石、SiC、或Si等作為材料而構成的成長基板9上,
藉由MOCVD裝置使GaN等的氮化物半導體13成長。首先,使N型層10成長,接著使發光層11、進而使P型層12成長。成長基板9,也可以是表面具有凹凸結構。發光層11包含由InGaN層、GaN層構成的多量子阱層。雖然N型層10、P型層12分別由複雜的多層結構構成,但是由於與本發明無關,因此不詳述。
N型層10的厚度Tn,一般為10μm以下,尤其較佳為3μm以上且7μm以下。發光層11的厚度Tmqw,一般為10nm以上且200nm以下,尤其較佳為50nm以上且100nm以下。P型層12的厚度Tp,一般為50nm以上且1000nm以下,尤其較佳為100nm以上且300nm以下。
由N型層10、發光層11及P型層12構成的氮化物半導體13的成長結束後,形成P接觸膜(接觸層)15及保護膜14。P接觸膜15,形成為與P型層12接觸。P接觸膜15較佳為與P型層12的接觸阻力低,與氮化物半導體13的界面的光反射率高的材料。具體而言,較佳為ITO、IZO等的透明導電膜、如Al、Ag般的金屬電極。P接觸膜15的膜厚,較佳為10nm以上且500nm以下。保護膜14,較佳為SiO2、SiN及SiON等的絕緣膜,其厚度較佳為50nm以上且500nm以下。
接著,如圖3的(b)所示,在像素區域1中於微LED晶片100的外周部,形成像素分離槽16。同時於共通連接區域2形成共通配線槽16A,於分割區域3形成單元分離槽16B。這些槽的形成,是藉由一般的光刻工序,於像素分離槽16、共通配線槽16A、單元分離槽16B形成具有開口部的抗蝕圖案,藉由乾式蝕刻裝置,對保護膜14、P接觸膜15、P型層12、發光層11及N型層10的一部分進行蝕刻而藉此形成。在該蝕刻時,有需要以像素分離槽16、共通配線槽16A的側壁的傾斜不會過大的方式進行蝕刻。當傾斜
大時,之後進行形成的絕緣膜側壁18的形成變困難,並且用以確保規定的槽的深度的槽寬變大,結果微LED晶片100的發光層11的面積減少,導致發光效率降低。若將槽壁側與氮化物半導體13的表面所夾的角度設為θ,則較佳為至少θ>70度,更加為θ>80度。再者,位於共通連接區域2的共通配線槽16A,至少必須有一個,也可以為多個。又,共通配線槽16A的槽寬度,較佳為與像素分離槽16的槽寬度相同,或較像素分離槽16更大。位於分割區域3的單元分離槽16B,與像素分離槽16、共通配線槽16A相比,寬度較廣,其寬度較佳為10μm以上且30μm以下。
接著,如圖3的(c)所示,堆積絕緣膜17。絕緣膜17較佳為於槽內部也盡可能均勻地堆積,更佳為藉由CVD法形成。絕緣膜17,係例如SiO2、SiN、SiON等的單層膜、或多層膜的積層膜。絕緣膜17整體的厚度,較佳為500nm以上且1000nm以下。
接著,如圖3的(d)所示,進行絕緣膜17的回蝕(etch back),於像素分離槽16、共通配線槽16A以及單元分離槽16B的側壁形成絕緣膜側壁18。此時,必須以不於像素分離槽16、共通配線槽16A的底部殘留絕緣膜17的方式進行。
接著,如圖3的(e)所示,堆積第一配線材20。第一配線材20,係例如由Ta、TaN構成的密合阻擋層上,以濺射(sputtering)的方式形成銅晶種層,且於其上由藉由鍍銅而形成的銅薄膜構成的多層金屬膜。或者,也可以係藉由回流濺射法而形成的鋁合金,也可以具有由Ti、TiN構成的密合阻擋層。
接著,如圖4的(a)所示,將第一配線材20的表面藉由CMP(Chemical Mechanical Polishing)研磨、去除,僅在像素分離槽16、共通配線槽16A、以及單元分離槽16B的內部,留下第一配線材20。由此,形成第一配線21。
接著,如圖4的(b)所示,於藉由CMP研磨、去除的面的整體形成層間絕緣膜22。層間絕緣膜22,係SiO2、SiN、SiON、SiOCN等的單層膜、或多層的積層膜。層間絕緣膜22整體的厚度,較佳為200nm以上且1000nm以下。
接著,如圖4的(c)所示,形成第二配線槽23。第二配線槽23在像素區域1,與微LED晶片100的P電極30對應,在共通連接區域2與N電極31對應。較佳為在分割區域3中第二配線槽23覆蓋單元分離槽16B整體。
接著,如圖4的(d)所示,形成通孔24(via hole)。通孔24在像素區域1,將微LED晶片100的P電極30與P型層12,經由P接觸膜15連接,在共通連接區域2,連接N電極31與第一配線21。在分割區域3,通孔24在較第二配線槽23的寬度窄的範圍,較佳為盡可能寬廣。
接著,如圖4的(e)所示,使第二配線材25堆積於形成有第二配線槽23及通孔24的面整面。接著,如圖5的(a)所示,藉由CMP進行研磨、去除,藉此去除表面的第二配線材25,僅在第二配線槽23與通孔24內,留下第二配線材25。由此,在像素電極1形成微LED晶片100的P電極30,在共通連接區域2形成N電極31。在分割區域3中單元分離槽16B內的第一配線材20上,積層分離槽部第二配線32並殘留。
接著,如圖5的(b)所示,去除分割區域3的第一配線材20、與分離槽部第二配線32。較佳為形成僅露出分割區域3的抗蝕圖案,藉由濕式蝕
刻,而溶解去除第一配線材20及分離槽部第二配線32。由此,在微LED單元200的外周,形成單元分離槽33。
接著,研磨成長基板9的背面而變薄後,對微LED單元200進行分割。研磨後,將表面側(形成有電極的面)連同成長基板9一起黏貼於第一保持片34,藉由雷射磨砂法,分割為每個微LED單元200。此時,展開第一保持片34,於相鄰的微LED單元200間形成空間,微LED單元200彼此不干涉,能夠個別地拾取(參照圖5的(c))。
其後,將微LED單元200向單元保持基板35轉印。在此於兩次轉印後,於圖5的(d)示出在電極側與單元保持基板35接觸的構造的情況。該構造,在向驅動電路基板50的接合(bonding)時,由於將微LED單元200以一般的焊晶(die bonding)的方式處理,因此會有生產性高的特徵。一次轉印後,在成長基板9側與單元保持基板35接觸的情況,在上述接合時,有需要以微LED單元200覆晶接合(Flip chip bonding)的方式,將微LED單元200上下反轉。
接著,如圖6的(a)所示,於驅動電路基板50的表面,設置有連接材40,且接合微LED單元200。在此,連接材40可以係被印刷於驅動電路側電極(陽極電極51及陰極電極52)上的導電膏,也可以係以金凸塊的方式形成直接合金的材料。又,在圖6的(a),雖然在各驅動電路側電極上,分割配置連接材40,但也可以將異方性導電膜配置於整體。
或者,也可以將嵌段共聚物(polystyrene-block-poly(2-vinylpyridine))旋轉塗布於驅動電路基板50上,浸漬於Na2PdCl4水溶液,於嵌段共聚物內的2-vinylpyridine核選擇性地析出Pd離子,以等離子處理去除聚合物,藉此使數十nm尺寸的Pd奈米粒子以100nm至300nm左右的
間隔析出,而成為連接材40。該方法具有無需價格高昂的裝置且能夠在室溫連接的優點,而十分首選。在最後,如圖6的(b)所示,將成長基板9藉由雷射剝離法進行剝離,完成影像顯示元件300。
在本實施形態,於在氮化物半導體13形成的槽的內部設置有第一配線21,第一配線21與氮化物半導體13的N型層連接。在像素區域1,以包圍構成各像素的微LED晶片100的方式,格子狀地配置第一配線21。另一方面,在與像素區域1的外側相鄰的共通連接區域2,配置至少一根與像素區域1的第一配線21連接的第一配線21。
進而,在本實施形態,於氮化物半導體13上設置第二配線,在像素區域1,第二配線經由P接觸膜15而與各微LED晶片100的P型層12連接,構成P電極30。另一方面,在共通連接區域2,第二配線構成與第一配線21連接、且與微LED晶片100的N型層10連接的N電極31。藉由以上的構造,微LED單元200,能夠藉由一次的連接工序,將P電極30與N電極31同時地分別與驅動電路基板50的陽極電極51和陰極電極52連接。
進而,在本實施形態,藉由在共通連接區域2的外側的分割區域3,設置單元分離槽33,來防止分割微LED單元200時會產生的不規則的分割形狀,並且防止因粉塵的產生而造成的缺陷的增大。再者,單元分離槽33較佳為不與晶片分割槽16、共通連接區域16A連接。這是由於,當去除被埋入至單元分離槽33的第一配線材20時,為了不對像素區域1、共通連接區域2的第一配線21賦予不良影響,而為必需。如果單元分離槽33與像素分離槽16或共通連接槽16A連接,則在將單元分離槽33內的配線藉由濕式蝕刻進行溶解去除時,蝕刻進行至像素分離槽16或共通連接槽16A為止,產生失去所需的配線材等的問題。
在本實施形態中,作為第一配線材20,將使用由銅薄膜構成的多層金屬膜的情況、與使用鋁合金的情況進行比較。微LED晶片100的發光層11的平面尺寸為7μm方形,像素分離槽寬度為3μm,P型層12的厚度Tp=100nm,發光層11的厚度Tmqw=70nm,N型層10的厚度Tn=6500nm,像素分離槽16的深度D=4200nm(僅氮化物半導體13),絕緣膜側壁18的平均厚度為500nm。
在使用由銅薄膜構成的多層金屬膜作為第一配線材20的情況下,一個微LED晶片100的外部量子效率為11%。另一方面,在使用鋁合金作為第一配線材20的情況下,外部量子效率提升至13%。這被認為是,由於在發光層11產生的光的在像素分離槽16側壁的反射率提升,而光取出的效率提升之故。因此,在氮化物半導體13所發出的從藍紫色至綠色的波長帶域,將如鋁或銀般的氮化物半導體/金屬界面的反射率高的材料作為第一配線材20,在提升微LED單元200的發光效率上是有利的。
<第一實施形態的第一變形例>
於圖7示出本變形例的製造工序。與第一實施形態的不同點在於,在第二配線的形成不使用鑲嵌法,而是在配線材堆積後經由光刻法,使用進行圖案加工的方法。
至圖4的(b)〔於圖7的(a)所示〕的層間絕緣膜22堆積的工序,與圖3及圖4相同。其後,如圖7的(b)所示,對通孔24a進行開口。在像素區域1,通孔24a到達各微LED晶片100的P接觸膜15。在共通接觸區域2,到達第一配線21。在分割區域3,到達埋入單元分離槽16B的第一配線21,且通孔24a的寬度,較佳為在窄於第一配線21的寬度的範圍內,盡可能地廣。
接著,如圖7的(c)所示,埋入通孔24a,堆積第二配線材25a,對電極圖案進行加工。在像素區域1,形成各微LED晶片100的P電極30a,在共通連接區域2,形成N電極31a。在分割區域3,形成分離槽部第二配線32a。第二配線材25a,例如可以為鎢膜和阻擋膜的組合,也可以將通孔24a暫時以鎢埋入,在其上堆積鋁合金薄膜,藉由乾式蝕刻進行加工,也可以利用剝離法而以金系的材料形成第二配線。
接著,如圖7的(d)所示,去除分割區域3的第一配線材20a與分離槽部第二配線32a。較佳為:形成僅露出分割區域3的抗蝕圖案,藉由濕式蝕刻將第一配線材20a及分離槽部第二配線32a溶解去除。由此,在微LED單元200的外周,形成單元分離槽33a。後續的工序,與圖5的(c)以後相同。
在本變形例中,與上述第一實施形態相同,微LED單元200a,藉由一次的連接工序,能夠將P電極30及N電極31同時地分別連接於驅動電路基板50的陽極電極51及陰極電極52。又,在共通連接區域2的外側的分割區域3,藉由設置單元分離槽33a,能夠防止在對微LED單元200a進行分割時產生的不規則的分割形狀,並且防止因粉塵的產生造成的缺陷的增大。進而,本變形例的微LED晶片100a的光輸出與微LED晶片100並無不同。本製造工序的優點在於以下方面,即,作為第二配線,無需使用在LED晶片生產中不普及的鑲嵌法,而藉由使用在一般的LED晶片生產被使用的製造裝置,能夠削減設備投資。
<第一實施形態的第二變形例>
本變形例,除了共通連接區域2的布局(layout)不同以外,與第一實施形態相同。像素區域1、分割區域3,基本上無變更。如圖8所示,在圖2的
微LED單元200中,第一配線21內,與外周平行地配置的配線被削除,且連接N電極31b與第一配線21b的通孔24b配置於從像素區域1向共通連接區域2b延伸來的第一配線21b上。
相同的配置,也能夠適用於在像素區域1的周圍配置虛擬晶片的情況,能夠將虛擬晶片本身或其一部分,作為共通連接區域2b而使用。再者,從像素區域1向共通連接區域2b延伸來的第一配線21b,由於均未連接至分割區域3,因此當去除單元分離槽16B的第一配線21b及分離槽部第二配線32時,不會對像素區域1的第一配線21b賦予不良影響。
如此般的布局,具有與第一實施形態相同的效果。進而,具有縮小共通連接區域2b的面積的效果,且存在有能縮小微LED單元(LED單元)200b的面積,降低成本的優點。
在第一實施形態,雖然像素分離槽16延伸至N型層10的一部分,但是在本實施形態,在像素分離槽16c延伸至成長基板9的表面〔微LED晶片(LED晶片)100c的出光面〕的方面不同。在以下,參照圖9及圖10,並與第一實施形態進行比較,對本實施形態進行說明。
如圖9所示,像素分離槽16c到達至氮化物半導體13的端部,且第一配線21c到達至微LED晶片100c的出光面。又,在分割區域3中的、氮化物半導體13的端部與單元分離槽33c一致,在實施形態1觀察到的懸垂形狀消失。在本結構,由於各微LED晶片100c被以第一配線21c完全覆蓋,因此能夠幾乎沒有光向相鄰的微LED晶片洩漏的情況。此具有如下的大優點:作為像素顯示元件300c,能夠防止混色的問題、對比度的降低。又,藉由
在微LED單元(LED單元)200c的端部的懸垂形狀消失,而在單元分割、單元黏貼、成長基板剝離等的工序中,存在有能夠抑制粉塵的產生的優點。
參照圖10對本實施形態的製造工序進行說明。到圖3的(d)為止的工序,與第一實施形態相同。在圖3的(d)〔於圖10的(a)所示〕之後,如圖10的(b)所示,到達成長基板9的表面為止,再次對氮化物半導體13進行蝕刻。接著,如圖10的(c)及圖10的(d)所示,與圖3至圖6相同,藉由對第一配線材20進行堆積、CMP研磨,形成第一配線21c。後續的工序與圖4的(b)以後相同。
在與圖5的(b)對應的、分離槽部第二配線32去除後,由於圖10的(d)的單元分離槽33c到達成長基板9為止,因此在單元分割中,無需分割氮化物半導體13,而抑制粉塵的產生。與驅動電路基板50的黏貼,與第一實施形態相同。再者,在本實施形態,第一配線21c與微LED晶片100c的N型層10,在藉由圖10的(b)的追加蝕刻而形成的追加槽19的側壁部中電連接。
如以上,在本實施形態中,也與上述第一實施形態相同,微LED單元200c,藉由一次的連接工序,能夠將P電極30與N電極31同時地分別與驅動電路基板50的陽極電極51和陰極電極52連接。又,藉由在共通連接區域2的外側的分割區域3設置單元分離槽33c,能夠防止在對微LED單元200b進行分割時所產生的不規則的分割形狀,並且防止因粉塵的產生造成的缺陷的增大。進而,在本實施形態,藉由將氮化物半導體的蝕刻工序加至第一實施形態的單純的變更,存在有如下的優點:能夠謀求影像顯示元件300c的性能提升,並且抑制缺陷的產生,提升產率。
在本實施形態,在微LED晶片(LED晶片)100d的氮化物半導體層13於發光層11的附近具有傾斜部27的這方面,與第二實施形態不同。其他的方面與第二實施形態並無太大不同。
如圖11所示,在像素區域1中,第一配線21d僅形成在像素分離槽16的底部附近,在發光層11附近,藉由傾斜部27覆蓋微LED晶片100d的氮化物半導體13的側面。換言之,沿著發光層11的周邊中的微LED晶片100d的出光方向的側面,相對於沿著發光層11的延伸方向的平面而傾斜(傾斜部27)。
此形態的優點在於:藉由傾斜部27,將從發光層11在圖中相對於紙面往水平方向發出的光以傾斜部27往上方反射,而大幅改善光取出效率。為了將該效果最大化,傾斜部27較佳為形成於微LED晶片100d的全部的側面。如圖11所示,除了與像素區域1的邊界的像素分離槽16以外,在共通連接區域2,不一定需要傾斜部27。與共通連接區域2相同地在分割區域3中,也不一定需要傾斜部27。
傾斜部27最佳為相對於發光層11所形成的平面呈大致45度傾斜,若考慮製造偏差,較佳為從30度至60度以內,更佳為從35度至55度。傾斜部27的大小越大越好。此係由於傾斜部27的大小越大,微LED晶片100d的光取出效率越提升之故。但是,由於無需殘留第一配線21d,因此無需將傾斜部27延伸至像素分離槽16d的底部。又,由於有需要在像素區域1中,P電極30d以固定的面積與P型層12連接,因此傾斜部27的大小被限制。
接著,使用圖12,對本實施形態的製造工序進行說明。至圖10的(c)〔圖12的(a)所示〕中的第一配線材20的CMP為止的工序,與第二實施形態相同。其後,如圖12的(b)所示,對像素區域1的第一配線材20
的上部進行蝕刻(第一配線凹陷蝕刻),於像素分離槽16的下部殘留第一配線材20,其上部使絕緣膜側壁18露出。除了與像素區域1的邊界的像素分離槽16之外,不進行共通連接區域2內的共通配線槽16A、單元分離槽16B內的第一配線21d的蝕刻。例如,本工序能夠藉由在包含像素分離槽16的像素區域1形成具有開口部的抗蝕圖案,且進行蝕刻,而形成如此的結構。
接著,如圖12的(c)所示,堆積被覆膜26。此時,在圖12的(b)中露出的像素分離槽16的上部由被覆膜26埋入。被覆膜26係絕緣膜,例如SiO2、SiN、SiON、SiOCN等的CVD膜適合。
接著,如圖12的(d)所示,藉由將已對第一配線21d進行凹陷蝕刻的像素分離槽16的部分進行錐形蝕刻,而形成傾斜部27。錐形蝕刻可藉由以下來實現:於像素分離槽16具有開口部,於覆蓋微LED晶片100d的P型層12的抗蝕圖案設置傾斜,對被覆膜26、氮化物半導體13進行蝕刻的同時,藉由消耗抗蝕圖案,而使圖案端移位。
再者,上述抗蝕圖案在共通連接區域2內的共通配線槽16A、分割區域3內的單元分離槽16B的部分不具有開口部,在這些部分殘留被覆膜圖案26A。再者,較佳為在形成有傾斜部27的時點,在像素分離槽16內的第一配線21d的上部殘存有被覆膜26的一部分。在第一配線21d以銅系材料構成的情況下,如果第一配線21d露出,則恐有因錐形蝕刻時的電漿(plasma)而銅被濺射,Cu附著於氮化物半導體13的傾斜部27表面,產生金屬汙染,而發光效率降低之虞。為了避免如此的因第一配線21d的構成材料造成的對氮化物半導體13的不良影響,被覆膜26的殘留是必需的。
接著,如圖12的(e)所示,在形成有傾斜部27的面整體堆積層間絕緣膜22d,使表面平坦化。進而,如圖13的(a)所示,與第二實施形態
相同地形成第二配線,於微LED晶片100d上形成P電極30d,於共通連接區域2形成N電極31d,於分割區域3形成分離槽部第二配線32d。
接著,如圖13的(b)所示,對分割區域3的第一配線21d及分離槽部第二配線32d進行蝕刻去除,使單元分離槽33d進行開口。後續的工序與圖5的(c)以後相同,如圖13的(c),於驅動電路基板50上連接微LED單元200d,形成影像顯示元件300d。
在本實施形態中,也與上述第一實施形態相同,微LED單元200d,藉由一次的連接工序,能夠將P電極30d與N電極31d同時地分別與驅動電路基板50的陽極電極51和陰極電極52連接。又,藉由在共通連接區域2的外側的分割區域3,設置單元分離槽33d,能夠防止在對微LED單元200d進行分割時產生的不規則的分割形狀,並且防止因粉塵的產生造成的缺陷的增大。進而,在本結構,微LED晶片100d的發光效率大幅地提升。在無傾斜部27的情況下,微LED晶片100的發光層11的平面尺寸為7μm方形,像素分離槽寬度為3μm,P型層12的厚度Tp=100nm,發光層11的厚度Tmqw=70nm,N型層10的厚度Tn=6500nm,像素分離槽16的深度D=4200nm(僅氮化物半導體13),絕緣膜側壁18的平均厚度為500nm。
在以銅系構成第一配線21的情況下,一個微LED晶片100的外部量子效率為11%。另一方面,作為傾斜部27,將相對於發光層11所形成的平面傾斜45度、且從較發光層11更靠N型層10側的深度Dn=1500nm處延伸至P型層12表面為止的斜面,設置於四邊的情況下,相對於不具有傾斜部27的結構,在相同電流中,獲得210%的出光力。即,外部量子效率為23%。
作為該出光力顯著增加的主要原因,推測為以下的方面所貢獻。首先,第一,藉由設置大的傾斜部27,且以厚的透明的材料覆蓋,而從發
光層11向水平方向與其周邊出射的光,向上方全反射。該反射光以大致入射角0度往N型層10的表面入射,且往外部射出。若無傾斜部27,如此的光則往水平方向射出,而被周邊的金屬層等吸收、或在氮化物半導體層13中重複全反射,無法往外部射出。
相對於此,在本構造,由於以全反射往上方進行反射,因此幾乎沒有光的損耗,又,由於在入射角0度附近往N型層10表面入射,因此透光率也高,取出效率非常高。再者,與無傾斜部27的情況相比,雖然第一配線21d的厚度顯著減少,成為3.8μm左右,但是不會產生太大的問題。
在本實施形態,雖然在藉由在氮化物半導體層13設置傾斜部(傾斜)27e而提升光輸出的方面與第三實施形態相同,但是作為結構係與第一、二實施形態接近,製造工序也單純。
如圖14所示,與第三實施形態相同的傾斜部27e設置於氮化物半導體層13。與第三實施形態的不同在於,第一配線21e與第一實施形態、第二實施形態相同地到達P型層12表面為止的這方面。再者,在本實施形態,雖然像素分離槽16e、共通配線槽16A、及單元分離槽33與第一實施形態相同地未貫通N型層10,但是也可以與第二實施形態相同地貫通N型層10。在本實施形態,優點在於,不減少第一配線21e的厚度,且阻力不上昇。又,作為製造工序,優點在於,由於在形成第一配線21e之前形成傾斜部27e,因此對氮化物半導體13的來自第一配線材料的污染的風險低。
參照圖15對本實施形態的製造方法進行說明。首先,如圖15的(a)般在形成了氮化物半導體13、P接觸膜15、保護膜14之後,如圖15的(b)所示,在像素分離槽16e的形成預定位置形成傾斜部27e。在使用抗蝕圖案,
進行錐形蝕刻的方面,係與在第三實施形態描述的方法相同。再者,無需在共通配線槽16A與單元分離槽16B的形成預定位置,設置傾斜部27e。雖然也可以形成,但是在本說明,係對無設置的情況進行說明。
接著,如圖15的(c)所示,堆積絕緣膜,使用CMP等的技術,使表面平坦化,形成埋入膜28。作為埋入膜28的材料,較佳為SiO2、SiON、SiN、SiOCN等的相對於微LED晶片100d發出的光為透明的絕緣膜。較佳為相對於上述光,折射率盡可能地小,最佳為SiO2。
接著,如圖15的(d)所示,同時形成像素分離槽16e、共通配線槽16A、單元分離槽16B。此方面,與圖3的(b)類似。後續的工序與圖3的(c)以後相同。於圖15的(e)示出絕緣膜側壁18e形成後的狀態,於圖15的(f)示出第一配線21e及第二配線的P電極30、N電極31、分離槽部第二配線32e形成後的狀態。黏貼於驅動電路基板50後的影像顯示元件300e,如於圖14所示。
在本實施形態中,也與上述第一實施形態相同,微LED單元200e,能夠藉由一次的連接工序,將P電極30與N電極31同時地分別與驅動電路基板50的陽極電極51和陰極電極52連接。又,藉由在共通連接區域2的外側的分割區域3,設置單元分離槽33,能夠防止在分割微LED單元200e時所產生的不規則的分割形狀,並且防止因粉塵的產生而造成的缺陷的增大。進而,本實施形態的光輸出特性,與第三實施形態相同地提升至兩倍以上。
<第四實施形態的變形例>
本變形例,係將上述實施形態的製造工序簡略化。至圖15的(d)〔圖16的(a)所示〕為止的工序,與圖15相同。其後,在本變形例,如圖16的(b)所示,不形成絕緣膜側壁18e,直接形成第一配線21f。氮化物半導
體13的發光層11附近的側面,成為傾斜部(傾斜)27f,且被埋入膜28f覆蓋,由於以絕緣膜覆蓋,因此若從電氣特性而言,不一定需要追加形成絕緣膜側壁。後續只要與其他實施形態相同地進行工序即可,且可使工序最終進行至影像顯示元件300f為止。本變形例,具有以下優點:能夠省略形成絕緣膜側壁的工序,且縮短製造工序,也能夠削減製造設備。
在本變形例中,也與上述第一實施形態相同地,微LED單元200f能夠藉由一次的連接工序,將P電極30與N電極31同時地分別與驅動電路基板50的陽極電極51和陰極電極52連接。又,藉由在共通連接區域2的外側的分割區域3,設置單元分離槽33,能夠防止在分割微LED單元200f時所產生的不規則的分割形狀,並且防止因粉塵的產生而造成的缺陷的增大。
進而,在本變形例的結構、製造方法中,雖然也獲得光輸出的提升,但與第四實施形態相比,輸出低了10%左右。其原因在於,由於N型層10的側壁的相當大的部分,直接與第一配線21f連接,因此在該氮化物半導體/金屬界面的反射率降低。如此,本變形例,雖然在光輸出不及第四實施形態,但是若與不具有傾斜部的結構相比的話,具備光輸出強、且製造較第四實施形態簡便的優點。
本實施形態在將共通連接區域2g分散配置於像素區域1內的方面,與第一實施形態不同。其他的方面,也包含製造工序,係與第一實施形態相同。共通連接區域2g的像素區域1內分散配置,也可以與第二至第四實施形態組合。又,除了上述的分散配置之外,也可以如第一實施形態般將共通連接區域加至像素區域1的外周。
如圖17所示,共通連接區域2g被多個微LED晶片100g包圍,分散配置於像素區域1內部。又,在本實施形態,N電極31g配置於設置在像素區域1的內部的共通連接區域2g。在該例,在每個兩行兩列的微LED晶片100g,設置一個共通連接區域2g。因此,成為每四個微LED晶片100g共用一個N電極31g。
於圖18示出將本實施形態的微LED單元200g與驅動電路基板50g黏貼後的影像顯示元件300g的剖面示意圖。圖18示出圖17所示的X-X部分的剖面。雖然像素分離槽16g在共通連接區域2g的部分,寬度變大,但其他方面則與第一實施形態相同。
微LED晶片100g的平面形狀,與共通連接區域2g相接的部分凹陷,從圖2的方形變更為圖17的五邊形。又,為了配置N電極31g,將P電極30g以遠離共通連接區域2g的方式配置。通孔24g在像素區域1內增加N電極31g連接用的孔,在像素區域1外則無需。此外,第一配線21g,由於均未連接至分割區域3,因此當去除單元分離槽16B的第一配線21g及分離槽部第二配線32時,不會對像素區域1的第一配線21g賦予不良影響。
驅動電路基板50g,雖然陰極電極52g的配置位置有大的差異,陽極電極51g的配置位置也有若干差異,但電路上無變更。在本實施形態,由於無需在像素區域1的周圍設置共通連接區域,因此具有以下優點:能夠縮小微LED單元200g的面積,並降低成本。
在本實施形態中,也與第一實施形態相同,微LED單元200g,能夠藉由一次的連接工序,將P電極30與N電極31同時地分別與驅動電路基板50g的陽極電極51g和陰極電極52g連接。又,藉由在像素區域1的外側的分割區域3,設置單元分離槽16B,能夠防止在對微LED單元200g進行分割時
所產生的不規則的分割形狀,並且防止因粉塵的產生而造成的缺陷的增大。進而,能夠縮小微LED單元200g的面積,並降低成本。
至此為止的實施形態中,在像素區域1內的第一配線21就每個微LED晶片而配置。即,於微LED晶片的全外周配置第一配線。但是,在本實施形態,就每多個微LED晶片配置第一配線。在以下參照圖19至圖21並與第四實施形態比較而進行說明。在此,雖然示出就每二維陣列的上下方向、與左右方向共兩個的微LED晶片而配置第一配線的構造為例子,但也可以就每更多的微LED晶片配置第一配線。又,也可以在二維陣列的上下方向與左右方向改變第一配線的配置間距(第一配線所夾的微LED晶片的數量)。
於圖19示出將本實施形態中的微LED單元200h配置於驅動電路基板50上的影像顯示元件300h的剖面圖。也在本實施形態中,於氮化物半導體13設置與第四實施形態相同的傾斜部。與第四實施形態的不同在於,第一配線21h就每兩個微LED晶片100h而設置。在設置有第一配線21h的位置,設置傾斜部A27hA,在未設置第一配線21h的位置,設置傾斜部B27hB。傾斜部A27hA的水平方向的寬度(換言之,夾著傾斜部A27hA的微LED晶片100h之間的距離)Wa為了被設置像素分離槽16h而寬於傾斜部B27 hB的寬度Wb(換言之,夾著傾斜部B27hB的微LED晶片100h之間的距離)。換言之,傾斜部B27hB能夠較傾斜部A27hA將水平方向的寬度設窄。其結果,除了第四實施形態的光輸出特性的提升的特徵之外,藉由使微LED晶片100h的發光層11的面積較第四實施形態廣而本實施形態的微LED晶片100h藉由將發光層11的面積變大,而具有以下優點:能夠使每單位面積的電流密度下降,能夠使發光效率更提升。在本實施形態中,微LED晶片100h與
第一配線21h以兩邊相接,且與第一配線21不相接的邊配置有以埋入膜28h埋入的傾斜部B27hB。在這些以外的方面,微LED單元200h與第四實施形態無差異,驅動電路基板50也與第四實施形態無差異。
於圖20示出從出光側觀看本發明的第六實施形態的LED單元時的俯視示意圖。第一配線21h按每二維陣列的上下方向、與左右方向共兩個的微LED晶片100h而設置,成為第一配線21h包圍四個微LED晶片100h的周圍的形態。雖然在圖20示出像素區域1的端部未配置第一配線21h的構造,但是也可以是在像素區域1的端部配置第一配線21h的構造。由於P電極30h在氮化物半導體13上以等間隔呈格子狀地配置,因此被第一配線21h包圍的四個微LED晶片100h的P電極30h配置在藉由第一配線21h形成的正方形的接近角的附近。
與第三實施形態相同,在微LED晶片100h以10μm間隔配置,像素分離槽16h的寬度為3μm,從傾斜部的發光層11向N型層10側的深度Dn為1.5μm,且傾斜角度成為45度的情況下,在第三實施形態中,發光層11的平均面積為約4μm×4μm=16μm2。但是,在本實施形態,由於在微LED晶片100h的單側沒有槽,因此能夠將發光層11的面積單側增加1.5μm。因此,此情況下的發光層11的面積為5.5μm×5.5μm=30μm2,發光層11的面積成為1.89倍。因此,若驅動電流相同,則流過發光層的電密度成為約1.89分之一。通常,氮化物半導體LED,由於當電密度增加時,發光效率降低(此現象被稱為下垂(droop)效應),因此如此般藉由降低電密度,而能夠期待發光效率的提升。
參照圖21對本發明的製造方法進行說明。首先,如圖3的(a)般在形成氮化物半導體13、P接觸膜15、保護膜14之後,如圖21的(a)所示,
在微LED晶片100h的端部交互形成傾斜部A27hA及傾斜部B27hB。在使用抗蝕圖案而進行錐形蝕刻的方面,與在第三實施形態論述的方法相同。
接著,如圖21的(b)所示堆積絕緣膜17、使用CMP等的技術,使表面平坦化,形成埋入膜28h。作為埋入膜28h的材料,較佳為SiO2、SiON、SiN、SiOCN等的形成相對於微LED晶片100h發出的光為透明的絕緣膜的材料。又,較佳為,相對於微LED晶片100h發出的光,折射率盡可能地小,最佳為SiO2。
接著,如圖21的(c)所示,同時形成像素分離槽16h、共通配線槽16A、單元分離槽16B。(像素分離槽16h,雖然嚴格而言並非分離各像素,但為了配合其他形態的用語,就直接使用。)該方面與圖3的(b)相同。除了像素分離槽16h僅形成於傾斜部A27hA,未形成於傾斜部B27hB的方面以外,與第四實施形態相同。後續的工序與圖15的(d)以後相同。因此,如圖21的(d)所示,形成絕緣膜側壁18h後,如圖21的(e)所示,形成第一配線21h及第二配線的P電極30h、N電極31h、分離槽部第二配線32h。黏貼於驅動電路基板50後的影像顯示元件300h如圖19所示。
在本實施形態中,也與前述第一實施形態相同,微LED單元200h,能夠藉由一次的連接工序,將P電極30h與N電極31h同時地分別與驅動電路基板50的陽極電極51和陰極電極連接。又,藉由在共通連接區域2的外側的分割區域3,設置單元分割槽33,能夠防止在分割微LED單元200h時所產生的不規則的分割形狀,並且防止因粉塵的產生而造成的缺陷的增大。進而,本實施形態的光輸出特性,與第四實施形態相比,可見8%的提升。這是由於,藉由發光層11的面積變廣而電流密度下降,下垂效應變弱之故。
本發明的方案一的LED單元,是在像素區域包括多個包含將N型層、發光層及P型層依照此順序積層的氮化物半導體,其特徵在於,設置有:第一配線,以貫通該N型層及該P型層之間的方式配置在形成於該氮化物半導體的槽的內部,且與該N型層電連接;以及第二配線,包含與該P型層連接的P電極、及與該第一配線連接的N電極;該N電極及該P電極形成於同一面。
根據上述的構造,N電極及P電極形成於同一面。因此,能夠藉由一次的連接工序將N電極及P電極與驅動電路基板的陰極電極及陽極電極黏貼。
本發明的方案二的LED單元,較佳為在上述方案一中,在該LED單元的外周,設置有用以將該LED單元從其他的LED單元切離的分割區域;在該分割區域,形成有用以將該LED單元與其他的LED單元分離的單元分離槽;於該單元分離槽的內部不存在該第一配線。
根據上述的構造,由於在分割區域形成單元分離槽,因此當將各個LED單元單片化時,能夠防止LED單元的端部被分割成不規則的形狀,且抑制在向驅動電路基板的黏貼工序、後續的製造過程中的缺陷產生等。又,根據上述的構造,由於在單元分離槽的內部不存在該第一配線,因此在對LED單元進行分割的工序、與驅動電路基板黏貼的工序中,能夠抑制因第一配線材飛散而粉塵增加、缺陷增大。
本發明的方案三的LED單元,較佳為在上述方案二中,在該分割區域不存在該第一配線及第二配線。根據上述的構造,由於在分割區域不存在第一配線及第二配線,因此能夠防止在對LED單元進行分割時所產生的因粉塵的產生而造成的缺陷增大。
本發明的方案四的LED單元,也可以是在上述方案二或三中,該N電極配置於設在該像素區域與該分割區域之間的共通連接區域。
本發明的方案五的LED單元,也可以是在上述方案四中,該N電極沿著大致矩形狀的該像素區域的四邊而配置。根據上述的構造,能夠降低在像素區域內的因從N電極向LED晶片的配線的阻力造成的亮度不均,提昇亮度的均勻性,降低消耗電力。
本發明的方案六的LED單元,也可以是在上述方案一至三的任一者中,該N電極配置於設置在該像素區域的內部的共通連接區域。根據上述的構造,由於在像素區域的周圍,無需設置共通連接區域,因此能夠縮小LED單元的面積,降低成本。
本發明的方案七的LED單元,也可以是在上述方案一至六的任一者中,該第一配線到達至該LED晶片的出光面為止。根據上述的構造,由於LED晶片藉由第一配線完全地被覆蓋,因此能夠幾乎無光向相鄰的LED洩漏。由此,能夠解決混色的問題,抑制對比度的降低。
本發明的方案八的LED單元,較佳為在上述方案一至七的任一者中,沿著該發光層的周邊中的該LED晶片的出光方向的側面,相對於沿著該發光層的延伸方向的平面,以30度至60度的範圍傾斜。根據上述的構造,將與出光面平行地從發光層發出的光,藉由傾斜而往出光方向進行反射,而大幅改善光取出效率。
本發明的方案九的LED單元,較佳為在上述方案一至八的任一者中,該第一配線包含鋁或銀。根據上述的構造,能夠提升LED單元的發光效率。
本發明的方案十的LED單元,較佳為在上述方案一至九的任一者中,與該P型層相接而形成接觸層;該接觸層包含透明導電膜、鋁或銀。根據上述的構造,能夠降低接觸層的與P型層的接觸阻力,提升在與氮化物半導體的界面的光反射率。
本發明的方案十一的LED單元,較佳為以包圍多個該LED晶片的方式配置該第一配線。根據上述的構造,藉由使LED單元的發光層的面積變廣,能夠提升發光效率。
本發明的方案十二的LED單元,較佳為該N電極及該P電極形成於該氮化物半導體中的與驅動電路基板的設置有陰極電極及陽極電極的面對向的面。根據上述的構造,藉由以簡便的方式黏貼於驅動電路基板,因此能夠將N電極及P電極分別與驅動電路基板的陰極電極及陽極電極連接。
本發明的方案十三的影像顯示元件,較佳為在上述方案一至十二的任一者的LED單元積層於該驅動電路基板上。根據上述的構造,能夠獲得與上述方案一相同的效果。
本發明的方案十四的LED單元的製造方法,較佳為在上述方案一至十一的任一者的LED單元的製造方法,其特徵在於,包括以下工序:於成長基板上將由該氮化物半導體構成的該N型層、該發光層、以及該P型層依照此順序堆積;對該氮化物半導體進行蝕刻,形成該槽;於該槽的內部,形成該第一配線;於該氮化物半導體的表面,形成該第二配線;對包圍該LED單元的外周的單元分離槽的該第一配線及該第二配線進行去除。根據上述的構造,能夠防止在對LED單元進行分割時所產生的因粉塵的產生造成的缺陷的增大。
本發明的方案十五的影像顯示元件的製造方法,較佳為:為上述方案十三的影像顯示元件的製造方法,其特徵在於,包括以下工序:於成長基板上將由該氮化物半導體構成的該N型層、該發光層、以及該P型層依照此順序堆積;對該氮化物半導體進行蝕刻,形成該槽;於該槽的內部,形成該第一配線;於該氮化物半導體的表面,形成該第二配線;對包圍該LED單元的外周的單元分離槽的該第一配線及該第二配線進行去除;將該LED單元彼此分割;將該已分割的該LED單元黏貼於該驅動電路基板上;對該成長基板進行剝離。
根據上述的構造,由於以包圍LED單元的外周的方式形成單元分離槽,因此當將各個LED單元單片化時,能夠防止LED單元的端部被分割成不規則的形狀,且抑制在向驅動電路基板的黏貼工序、後續的製造過程中的缺陷產生等。又,根據上述的構造,能夠防止在對LED單元進行分割時所產生的因粉塵的產生造成的缺陷的增大。
本發明的方案十六的影像顯示元件的製造方法,也可以是:為上述方案十三的影像顯示元件的製造方法,其特徵在於,包括以下工序:於成長基板上將由該氮化物半導體構成的該N型層、該發光層、以及該P型層依照此順序堆積;對該氮化物半導體進行蝕刻,形成該槽;於該槽的內部,形成該第一配線;於該氮化物半導體的表面,形成該第二配線;對包圍該LED單元的外周的單元分離槽的該第一配線及該第二配線進行去除;將該LED單元彼此分割;將該已分割的該LED單元黏貼於該驅動電路基板上;以及對該成長基板進行剝離;將該各工序以上述順序進行實施。根據上述的構造,能夠獲得與上述方案十四相同的效果。
本發明並非限定於上述的各實施形態,可以在申請專利範圍表示的範圍內進行各種的變更,且關於將不同實施形態中分別揭示的技術性手段適宜組合而獲得的實施形態也包含於本發明的技術性範圍。進而,能夠藉由將各實施形態所分別揭示的技術性手段進行組合,形成新的技術性特徵。又,本發明在例如投影機(projector)、抬頭顯示器(head up display)、頭戴式顯示器或可穿戴式終端等是有用的。
Claims (22)
- 一種LED單元,在像素區域包括多個微LED晶片,該微LED晶片包含將N型層、發光層及P型層依此順序而積層的氮化物半導體,其特徵在於:該微LED晶片各自包含P電極,多個該微LED晶片共用N電極,該LED單元包含配置該N電極的共通連接區域;該LED單元,設置有:第一配線,以貫通該N型層及該P型層之間的方式配置在形成於該氮化物半導體的槽的內部,且與該N型層電連接;以及第二配線,構成與該P型層連接的P電極、及與該第一配線連接的該N電極;該第一配線橫跨該像素區域而延伸;該N電極及該P電極形成於同一面;該第一配線的、形成該N電極及該P電極的面側的面被絕緣膜覆蓋,該第一配線和該N電極僅在該共通連接區域中被連接。
- 如申請專利範圍第1項的LED單元,其中,在該LED單元的外周,設置有用以將該LED單元從其他的LED單元切離的分割區域;在該分割區域,形成有用以將該LED單元與其他的LED單元分離的單元分離槽;該單元分離槽,從配置了該第一配線的該槽被分離,其寬度為10μm以上30μm以下;於該單元分離槽的內部不存在該第一配線。
- 如申請專利範圍第2項的LED單元,其中,在該分割區域不存在該第一配線及第二配線。
- 如申請專利範圍第2或3項的LED單元,其中,該N電極配置於設在該像素區域的周圍的共通連接區域,該N電極覆蓋該P型層和該槽而配置。
- 如申請專利範圍第4項的LED單元,其中,該N電極沿著大致矩形狀的該像素區域的四邊被分割而配置,該邊方向的長度,較至少兩個微LED晶片更長。
- 如申請專利範圍第1至3項中任一項的LED單元,其中,該N電極配置於設置在該像素區域的內部的共通連接區域,一個該N電極由四個該微LED晶片共用,且從該四個微LED晶片等距離地配置。
- 如申請專利範圍第1至3項中任一項的LED單元,其中,該第一配線到達至該微LED晶片的出光面為止;該第一配線和該N型層在該溝的側壁電接觸。
- 如申請專利範圍第1至3項中任一項的LED單元,其中,沿著該發光層的周邊中的該微LED晶片的出光方向的傾斜部,相對於沿著該發光層的延伸方向的平面,以35度至55度的範圍傾斜,形成該第一配線的槽的側面,以80度以上的角度傾斜。
- 如申請專利範圍第8項的LED單元,其中,從該微LED晶片的該發光層觀看該發光層的延伸方向的情況下,該傾斜部被透明絕緣膜覆蓋,進而該第一配線覆蓋該透明絕緣膜的外側。
- 如申請專利範圍第8項的LED單元,其中,在形成於該溝的內部的該第一配線和該N型層之間,形成有該絕緣膜。
- 如申請專利範圍第8項的LED單元,其中,形成於該溝的內部的該第一配線和該N型層為直接接觸。
- 如申請專利範圍第1項的LED單元,其中,該槽的側面相對於沿著該發光層的延伸方向的平面而傾斜,傾斜角度較70度更大;從該微LED晶片的該發光層觀看該發光層的延伸方向的情況下,該側面被該絕緣膜覆蓋,進而該第一配線覆蓋該絕緣膜的外側。
- 如申請專利範圍第8或12項的LED單元,其中,該第一配線到達至該微LED晶片的出光面為止。
- 如申請專利範圍第1至3項中任一項的LED單元,其中,該第一配線包含鋁或銀。
- 如申請專利範圍第1至3項中任一項的LED單元,其中,與該P型層相接而形成接觸層;該接觸層包含透明導電膜、鋁或銀。
- 如申請專利範圍第1至3項中任一項的LED單元,其中,該第一配線以包圍多個該微LED晶片的外周的方式配置,在該多個微LED晶片之間未配置該第一配線。
- 如申請專利範圍第1項的LED單元,其中,該第一配線係整體被該絕緣膜覆蓋;該N電極的長度,較該槽的寬度更長。
- 如申請專利範圍第17項的LED單元,其中,該P電極及該N電極較該絕緣膜表面突出。
- 如申請專利範圍第8項的LED單元,其中,該第一配線,貫穿覆蓋該傾斜部的透明的絕緣膜而配置。
- 一種影像顯示元件,其特徵在於,巾請專利範圍第1至19項中任一項的LED單元被積層在形成為了使該微LED晶片個別地發光而供給電流的電路的驅動電路基板上;該驅動電路基板上的陽極電極與該P電極連接,該驅動電路基板上的陰極電極與該N電極連接。
- 一種影像顯示元件的製造方法,為申請專利範圍第20項的影像顯示元件的製造方法,其特徵在於,包括以下工序:於成長基板上將由該氮化物半導體構成的該N型層、該發光層、以及該P型層依此順序堆積;對該氮化物半導體進行蝕刻,形成該槽;於該槽的內部,形成該第一配線;於該氮化物半導體的表面,形成該第二配線;對包圍該LED單元的外周的單元分離槽的該第一配線及該第二配線進行去除;將該LED單元彼此分割;將該已分割的該LED單元黏貼於該驅動電路基板上;以及對該成長基板進行剝離。
- 一種影像顯示元件的製造方法,為申請專利範圍第20項的影像顯示元件的製造方法,其特徵在於,包括以下工序:於成長基板上將由該氮化物半導體構成的該N型層、該發光層、以及該P型層依照此順序堆積;對該氮化物半導體進行蝕刻,形成該槽;於該槽的內部,形成該第一配線;於該氮化物半導體的表面,形成該第二配線;對包圍該LED單元的外周的單元分離槽的該第一配線及該第二配線進行去除;將該LED單元彼此分割;將該已分割的該LED單元黏貼於該驅動電路基板上;以及對該成長基板進行剝離;其中將該各工序以上述順序進行實施。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-175996 | 2017-09-13 | ||
JP2017175996 | 2017-09-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201916348A TW201916348A (zh) | 2019-04-16 |
TWI677977B true TWI677977B (zh) | 2019-11-21 |
Family
ID=65722638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107132325A TWI677977B (zh) | 2017-09-13 | 2018-09-13 | Led單元、影像顯示元件及其製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11393963B2 (zh) |
CN (1) | CN111108613B (zh) |
TW (1) | TWI677977B (zh) |
WO (1) | WO2019053923A1 (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11967605B2 (en) * | 2018-11-13 | 2024-04-23 | Seoul Viosys Co., Ltd. | Light emitting device |
JP7348520B2 (ja) * | 2018-12-25 | 2023-09-21 | 日亜化学工業株式会社 | 発光装置及び表示装置 |
US11942571B2 (en) * | 2019-04-22 | 2024-03-26 | Lumileds Llc | LED with active region disposed within an optical cavity defined by an embedded nanostructured layer and a reflector |
US11276672B1 (en) * | 2019-04-26 | 2022-03-15 | Facebook Technologies, Llc | Bonding dummy electrodes of light emitting diode chip to substrate |
JP7484078B2 (ja) | 2019-05-10 | 2024-05-16 | 日亜化学工業株式会社 | 画像表示装置の製造方法および画像表示装置 |
JP7341742B2 (ja) * | 2019-06-17 | 2023-09-11 | キヤノン株式会社 | 発光素子 |
KR20210033581A (ko) * | 2019-09-18 | 2021-03-29 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
WO2021065917A1 (ja) * | 2019-10-01 | 2021-04-08 | 日亜化学工業株式会社 | 画像表示装置の製造方法および画像表示装置 |
EP3855513A3 (en) * | 2020-01-22 | 2021-11-03 | Samsung Electronics Co., Ltd. | Semiconductor led and method of manufacturing the same |
US11735695B2 (en) * | 2020-03-11 | 2023-08-22 | Lumileds Llc | Light emitting diode devices with current spreading layer |
US20210288222A1 (en) * | 2020-03-11 | 2021-09-16 | Lumileds Llc | Light Emitting Diode Devices With Common Electrode |
US11569415B2 (en) * | 2020-03-11 | 2023-01-31 | Lumileds Llc | Light emitting diode devices with defined hard mask opening |
US11848402B2 (en) * | 2020-03-11 | 2023-12-19 | Lumileds Llc | Light emitting diode devices with multilayer composite film including current spreading layer |
US11942507B2 (en) * | 2020-03-11 | 2024-03-26 | Lumileds Llc | Light emitting diode devices |
CN111725251B (zh) * | 2020-07-04 | 2023-04-21 | 深圳市惠合显示有限公司 | 高分辨率全彩化MicroLED显示器 |
US11094846B1 (en) * | 2020-08-31 | 2021-08-17 | 4233999 Canada Inc. | Monolithic nanocolumn structures |
CN112201646A (zh) * | 2020-09-28 | 2021-01-08 | 申广 | 一种led芯片测试驱动电路、制作方法及芯片测试方法 |
KR20220049065A (ko) * | 2020-10-13 | 2022-04-21 | 삼성디스플레이 주식회사 | 표시 장치와 그의 제조 방법 |
JP7517970B2 (ja) | 2020-12-02 | 2024-07-17 | シャープ福山レーザー株式会社 | 画像表示素子 |
CN112909038B (zh) * | 2021-03-22 | 2023-08-01 | 厦门大学 | 超高分辨率MicroLED显示屏 |
CN113675324B (zh) * | 2021-08-20 | 2024-06-18 | 錼创显示科技股份有限公司 | 微型发光二极管显示装置 |
US20230132423A1 (en) * | 2021-11-02 | 2023-05-04 | Nanosys, Inc. | Light emitting diode array with inactive implanted isolation regions and methods of forming the same |
US11799054B1 (en) | 2023-02-08 | 2023-10-24 | 4233999 Canada Inc. | Monochromatic emitters on coalesced selective area growth nanocolumns |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326388A (ja) * | 2000-05-12 | 2001-11-22 | Rohm Co Ltd | 半導体発光装置 |
US6482671B2 (en) * | 1999-08-17 | 2002-11-19 | Agere Systems Guardian Corp. | Integrated optoelectronic device with an avalanche photodetector and method of making the same using commercial CMOS processes |
US6930330B2 (en) * | 2002-01-10 | 2005-08-16 | Samsung Electronics Co., Ltd. | Silicon optoelectronic device and light emitting apparatus using the same |
US7012239B2 (en) * | 2002-11-20 | 2006-03-14 | Samsung Electronics Co., Ltd. | Silicon optoelectronic device and image input/output device using the silicon optoelectronic device |
JP2006190851A (ja) * | 2005-01-07 | 2006-07-20 | Sony Corp | 集積型発光ダイオード、集積型発光ダイオードの製造方法、微小発光ダイオード、発光ダイオードディスプレイおよび発光ダイオード照明装置 |
KR101186242B1 (ko) * | 2012-02-14 | 2012-09-27 | 한국기계연구원 | 입체 패턴을 갖는 광전 소자 및 이의 제조 방법 |
US8354286B2 (en) * | 2002-01-10 | 2013-01-15 | Samsung Electronics Co., Ltd. | Method of manufacturing silicon optoelectronic device, silicon optoelectronic device manufactured by the method, and image input and/or output apparatus using the silicon optoelectronic device |
JP2014093532A (ja) * | 2012-11-05 | 2014-05-19 | Lg Innotek Co Ltd | 発光素子 |
JP2016027637A (ja) * | 2014-06-27 | 2016-02-18 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 電界効果によってドーパントをイオン化するためのpn接合オプトエレクトロ装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005015647A1 (en) * | 2003-08-08 | 2005-02-17 | Vichel Inc. | Nitride micro light emitting diode with high brightness and method of manufacturing the same |
US7714348B2 (en) * | 2006-10-06 | 2010-05-11 | Ac-Led Lighting, L.L.C. | AC/DC light emitting diodes with integrated protection mechanism |
CN101072464A (zh) * | 2006-10-06 | 2007-11-14 | 范朝阳 | 带有集成保护功能的交直流发光二极管 |
JP4479827B2 (ja) | 2008-05-12 | 2010-06-09 | ソニー株式会社 | 発光ダイオード表示装置及びその製造方法 |
US9029880B2 (en) | 2012-12-10 | 2015-05-12 | LuxVue Technology Corporation | Active matrix display panel with ground tie lines |
US9178123B2 (en) | 2012-12-10 | 2015-11-03 | LuxVue Technology Corporation | Light emitting device reflective bank structure |
US9159700B2 (en) | 2012-12-10 | 2015-10-13 | LuxVue Technology Corporation | Active matrix emissive micro LED display |
GB201420452D0 (en) * | 2014-11-18 | 2014-12-31 | Mled Ltd | Integrated colour led micro-display |
US9698134B2 (en) * | 2014-11-27 | 2017-07-04 | Sct Technology, Ltd. | Method for manufacturing a light emitted diode display |
KR102617466B1 (ko) * | 2016-07-18 | 2023-12-26 | 주식회사 루멘스 | 마이크로 led 어레이 디스플레이 장치 |
-
2018
- 2018-03-07 US US16/646,992 patent/US11393963B2/en active Active
- 2018-03-07 WO PCT/JP2018/008807 patent/WO2019053923A1/ja active Application Filing
- 2018-03-07 CN CN201880059256.6A patent/CN111108613B/zh active Active
- 2018-09-13 TW TW107132325A patent/TWI677977B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6482671B2 (en) * | 1999-08-17 | 2002-11-19 | Agere Systems Guardian Corp. | Integrated optoelectronic device with an avalanche photodetector and method of making the same using commercial CMOS processes |
JP2001326388A (ja) * | 2000-05-12 | 2001-11-22 | Rohm Co Ltd | 半導体発光装置 |
US6930330B2 (en) * | 2002-01-10 | 2005-08-16 | Samsung Electronics Co., Ltd. | Silicon optoelectronic device and light emitting apparatus using the same |
US8354286B2 (en) * | 2002-01-10 | 2013-01-15 | Samsung Electronics Co., Ltd. | Method of manufacturing silicon optoelectronic device, silicon optoelectronic device manufactured by the method, and image input and/or output apparatus using the silicon optoelectronic device |
US7012239B2 (en) * | 2002-11-20 | 2006-03-14 | Samsung Electronics Co., Ltd. | Silicon optoelectronic device and image input/output device using the silicon optoelectronic device |
JP2006190851A (ja) * | 2005-01-07 | 2006-07-20 | Sony Corp | 集積型発光ダイオード、集積型発光ダイオードの製造方法、微小発光ダイオード、発光ダイオードディスプレイおよび発光ダイオード照明装置 |
KR101186242B1 (ko) * | 2012-02-14 | 2012-09-27 | 한국기계연구원 | 입체 패턴을 갖는 광전 소자 및 이의 제조 방법 |
JP2014093532A (ja) * | 2012-11-05 | 2014-05-19 | Lg Innotek Co Ltd | 発光素子 |
JP2016027637A (ja) * | 2014-06-27 | 2016-02-18 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 電界効果によってドーパントをイオン化するためのpn接合オプトエレクトロ装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111108613A (zh) | 2020-05-05 |
TW201916348A (zh) | 2019-04-16 |
CN111108613B (zh) | 2024-01-16 |
WO2019053923A1 (ja) | 2019-03-21 |
US20200259055A1 (en) | 2020-08-13 |
US11393963B2 (en) | 2022-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI677977B (zh) | Led單元、影像顯示元件及其製造方法 | |
CN110518107B (zh) | 微发光元件、图像显示元件及其形成方法 | |
TWI742256B (zh) | 直接接合的led陣列及應用 | |
JP6505226B2 (ja) | 集積型カラーledマイクロディスプレイ | |
JP7079106B2 (ja) | 画像表示素子、及び画像表示素子の製造方法 | |
JP5551649B2 (ja) | 発光素子 | |
JP5652252B2 (ja) | 発光装置、照明装置および表示装置 | |
JP2012019217A (ja) | 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト | |
JP6931390B2 (ja) | 表示装置、及びこのような装置を製造するための方法 | |
TW202008577A (zh) | 微led顯示器及其製造方法 | |
CN111052412B (zh) | 微型led元件、图像显示元件以及制造方法 | |
TW201001761A (en) | Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or devices | |
US20100127294A1 (en) | Side view type light-emitting diode package structure, and manufacturing method and application thereof | |
WO2023071910A1 (zh) | Micro-LED芯片结构及其制作方法 | |
US11482566B2 (en) | Light emitting device for display and display apparatus having the same | |
TW202114202A (zh) | 影像顯示裝置之製造方法及影像顯示裝置 | |
US20230037604A1 (en) | Light emitting device for display and display apparatus having the same | |
JP2022549605A (ja) | ディスプレイ用発光素子及びそれを有する発光パッケージ | |
US11961873B2 (en) | Light emitting device for display and display apparatus having the same | |
KR20210072006A (ko) | 발광 소자 | |
CN212934617U (zh) | 发光元件及显示装置 | |
US10026864B2 (en) | Package-less LED assembly and method | |
JP2023510170A (ja) | 発光素子およびそれを有するledディスプレイ装置 | |
TWI453952B (zh) | Light emitting element and manufacturing method thereof | |
KR20230031858A (ko) | 발광 소자 및 이를 포함하는 조명 장치 및 디스플레이 장치 |