JP2016027637A - 電界効果によってドーパントをイオン化するためのｐｎ接合オプトエレクトロ装置 - Google Patents

電界効果によってドーパントをイオン化するためのｐｎ接合オプトエレクトロ装置 Download PDF

Info

Publication number
JP2016027637A
JP2016027637A JP2015128794A JP2015128794A JP2016027637A JP 2016027637 A JP2016027637 A JP 2016027637A JP 2015128794 A JP2015128794 A JP 2015128794A JP 2015128794 A JP2015128794 A JP 2015128794A JP 2016027637 A JP2016027637 A JP 2016027637A
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
gate
doped
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015128794A
Other languages
English (en)
Other versions
JP6914608B2 (ja
JP2016027637A5 (ja
Inventor
イヴァン−クリストフ ロバン
Robin Ivan-Christophe
イヴァン−クリストフ ロバン
ユベール ボノ
Bono Hubert
ユベール ボノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2016027637A publication Critical patent/JP2016027637A/ja
Publication of JP2016027637A5 publication Critical patent/JP2016027637A5/ja
Application granted granted Critical
Publication of JP6914608B2 publication Critical patent/JP6914608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】放射若しくは検出効率又はその内部量子効率が改善された新しいタイプのｐ−ｎ接合オプトエレクトロ装置を提供する。【解決手段】オプトエレクトロ装置１００は、ｐ−ｎ接合を構成する第１（１０６）及び第２（１０８）の半導体部分と、第１の部分に電気的に接続され、第１の電極１１２とを含むメサ構造１２４を含み、第２の部分に電気的に接続された第２の電極１１６と、第１及び／又は第２の半導体部分内に電界を生成することにより第１及び／又は第２の半導体部分のドーパントをイオン化でき、また第１及び／又は第２の半導体部分の少なくとも一部分と第１及び第２の半導体部分によって構成された空間電荷領域の少なくとも一部分との側面フランクの少なくとも一部分を覆う要素１１８，１２０とを含み、第１の電極及び第２の電極の上側面が、実質的に平らな連続面１２２を構成する。【選択図】図１

Description

本発明は、特に任意のＬＥＤ照明装置（スクリーン、プロジェクタ、ビデオウォールなど）を作成するために使用される発光ダイオード（ＬＥＤ又はマイクロＬＥＤ）などのｐ−ｎ接合オプトエレクトロ装置、又はフォトダイオードなどの光検出装置の分野に関する。
青色光を放射する発光ダイオードは、典型的には１０19アクセプタ／ｃｍ3を含むｐドープＧａＮ層、ＩｎＧａＮ量子井戸が形成された典型的には１０17ドナー／ｃｍ3を含む非意図的ドープ又は真性ＧａＮ層、及び１０19ドナー／ｃｍ3を含むｎドープＧａＮ層を包含しているＧａＮ型ｐ−ｉ−ｎ接合を含む。光放射が起こる量子井戸を含む非意図的ドープ層は、活性領域と呼ばれる。非特許文献１に記載されたように、活性領域とｐドープＧａＮ層との間には、８％〜１５％のアルミニウム濃度を有し、ｐドープされたＡｌＧａＮ電子ブロッキング層が追加されうる。この電子ブロッキング層によって、活性領域からｐドープＧａＮ層への電子の移動を制限できる。
このタイプの発光ダイオードの効率を制限する主な問題は、典型的には約２００ｍｅＶのｐドープＧａＮ層内の高いアクセプタ活性化エネルギーである。
紫外線レンジで放射する発光ダイオード（紫外線ＬＥＤ）は、ＡｌＧａＮを使用してＧａＮ量子井戸を有するｐ−ｉ−ｎ接合を形成することによって作成されうる。ＡｌＧａＮ中のアルミニウム濃度が高いほど、ｐドープＡｌＧａＮ中のアクセプタ活性化エネルギーが高くなる。例えば、この活性化エネルギーは、ＡｌＮ中で約６００ｍｅＶである。その場合、ＡｌＧａＮ中の活動化アクセプタの量がきわめて少なく、したがって、そのような紫外線ＬＥＤの効率が制限される。
この紫外線ＬＥＤ中のアクセプタ活性化エネルギーを低減するために、ｐドープＡｌＧａＮの代わりにｐドープＧａＮを使用できる。しかしながら、その欠点は、ＡｌＧａＮの紫外線ＬＥＤの活性領域の放射効率を制限することである。更に、活性領域から放射される紫外線光の一部が、ｐドープＧａＮによって吸収される。
前述の例にみられる制限は、ｐ−ｎ接合内の高いアクセプタ活性化エネルギーによるものである。また、ドナーが深いときに、高いドナー活性化エネルギーと関連した類似の問題に遭遇する可能性もある。例えば、そのような問題は、ＬＥＤのｐ−ｎ接合がダイヤモンドで作成されたＬＥＤの場合に見られ、その理由は、この場合、ドナーが、強いイオン化エネルギーを有するからである（約４６０ｍｅＶ）。
更に、前述の問題は、フォトダイオード（例えば、紫外光検出を行うように意図されＡｌＧａＮ又はダイヤモンドから作成された）の場合に同様に見られる。
本発明の１つの目的は、特に高いアクセプタ又はドナー活性化エネルギーを有する半導体材料に関して、先行技術のｐ−ｎ接合オプトエレクトロ装置と比較して、放射若しくは検出効率又はその内部量子効率が改善された新しいタイプのｐ−ｎ接合オプトエレクトロ装置（例えば、発光ダイオードやフォトダイオード）を提供することである。
そのため、本発明は、
一方がｐドープされ他方がｎドープされて一緒にｐ−ｎ接合を構成する第１及び第２の半導体部分と、
第１の半導体部分に電気的に接続された第１の電極とを少なくとも含み、第１の半導体部分が、第２の半導体部分と第１の電極との間に配置された、少なくとも１つのメサ構造を含むオプトエレクトロ装置を提供し、
前記オプトエレクトロ装置が、更に、少なくとも、
第２の半導体部分に電気的に接続された第２の電極と、
ｐ−ｎ接合のドーパントをイオン化でき、より正確には、ｐ−ｎ接合内（より正確には、第１及び／又は第２の半導体部分内）での電界生成によって第１及び／又は第２の半導体部分のドーパントをイオン化でき、ｐ−ｎ接合にある第１及び／又は第２の半導体部分の少なくとも一部分、より正確には第１及び／又は第２の半導体部分の少なくとも一部分と第１及び第２の半導体部分によって構成された空間電荷領域の少なくとも一部分との側面フランクの少なくとも一部分を覆う要素とを含み、
少なくとも第１の電極と第２の電極の上側面が、実質的に平らな連続面を構成する。
オプトエレクトロ装置のｐドープ又はｎドープ半導体の近くの、ｐ−ｎ接合のドーパントをイオン化できるか第１及び／又は第２の半導体部分のドーパントをイオン化できる要素の存在は、ｐ又はｎドープ半導体の導電率を改善する電界を生成することを可能にする。この電界効果は、この半導体内のドーパントのイオン化（ｐドープ半導体ではアクセプタイオン化又はｎドープ半導体ではドナーイオン化）を引き起こし、これにより、オプトエレクトロ装置の内部量子効率（即ち、放射又は受領効率）を高めることができる。その理由は、例えば、特にｐドープ半導体が高いアクセプタ活性化エネルギーを有するときにより多数のアクセプタ（ホール）が装置のｎドープ半導体から来るドナー（電子）との再結合に利用可能であり、あるいは特にｎドープ半導体が高いドナー活性化エネルギーを有するときにより多数のドナーがｐドープ半導体のアクセプタとの再結合に利用可能であるからである。
オプトエレクトロ装置は、有利には、例えば青色光を放射する発光ダイオードを作成するためのＧａＮ（アクセプタイオン化エネルギー値が、約２００ｍｅＶである）及びＩｎＧａＮ量子井戸（イオン化エネルギー値が、インジウム濃度の関数として変化し、約５０ｍｅＶ〜２００ｍｅＶである）、或いは例えば紫外線光を放射する発光ダイオード又は紫外線光を検出するフォトダイオードを作成するためのＡｌＧａＮ（アクセプタイオン化エネルギー値が、約２００ｍｅＶより高い）又はＡｌＮ（アクセプタ活性化エネルギー値が約６００ｍｅＶと等しい）、及びＧａＮ又はＡｌＧａＮ量子井戸など、例えば約５０ｍｅＶ以上の大きいアクセプタイオン化エネルギーを有する１つ又は複数の半導体を含んでもよい。また、幾つかの発光ダイオードでは、ｐ型半導体材料としてＩｎＧａＮを使用することもできる。
また、オプトエレクトロ装置は、例えば紫外線の範囲で動作する発光ダイオード又はフォトダイオードを作成するために、ダイヤモンド（ドナーイオン化エネルギー値が約４６０ｍｅＶである）などの、例えば約５０ｍｅＶ以上の大きいドナー活性化エネルギーを有する１つ又は複数の半導体を含んでもよい。
そのようなオプトエレクトロ装置の要素の大集積化の利点は、電極内に得られる電流密度を最小にし、したがって装置内のジュール効果加熱を減少させることである。
語句「メサ構造」は、オプトエレクトロ装置が、第１と第２のドープ半導体部分のスタックとして作成され、これらの両方のドープ半導体部分の間に接合領域が存在することを指し、即ち、このスタックは、「メサ」と呼ばれるアイランドの形で、その高さの少なくとも一部分に沿ってエッチングされ、そのようなスタックを含む任意の形状のパッドを形成しうる。
更に、装置の電極の少なくとも上側面によって構成された実質的に平らな連続面は、例えば接続微小ビーズなどの挿入物に依存することなく、装置を、例えばダイレクトボンディングによって、装置の材料と類似の材料を見ることが可能な平らな面を有しうる電子回路などの別の要素と容易に複合化することを可能にする。
電極の上側面は、実質的に平らな連続面を構成し、即ち、実質的に同一平面内に配置される。語句「実質的に平らな」は、本明細書では、これらの上側面によって構成された表面が、０〜約１５０ｎｍの高さ又は厚さの変化を有しうることを指すものとして使用される。
本明細書で使用される用語「ｐ−ｎ接合」は、ｐ−ｉ−ｎ型接合も指す。
空間電荷領域（即ち、空乏領域）は、ｎドープ部分とｐドープ部分の間のＰ−Ｎ接合内に現われ自由キャリアがない領域に対応する。
ｐ−ｎ接合のドーパントをイオン化できる要素は、
ｐ−ｎ接合に配置された第１及び／又は第２の半導体部分の少なくとも一部分の側面フランクの前記少なくとも一部分と少なくとも１つの導電性ゲートとを覆う少なくとも１つの誘電性パッシベーション層であって、ゲートと第１及び／又は第２の半導体部分の前記少なくとも一部分との間に配置される誘電性パッシベーション層と、
ｐ−ｎ接合に配置された第１及び／又は第２の半導体部分の少なくとも一部分の側面フランクの前記少なくとも一部分を覆い、第１及び／又は第２の半導体部分の前記少なくとも一部分と共にショットキー接触を構成する少なくとも１つの金属部分とを含む。
第１及び／又は第２の半導体部分のドーパントをイオン化できる要素は、
第１及び／又は第２の半導体部分の少なくとも一部分と空間電荷領域の少なくとも一部分の側面フランクの前記少なくとも一部分と、少なくとも１つの導電性ゲートとを覆う少なくとも１つの誘電性パッシベーション層であって、ゲートと第１及び／又は第２の半導体部分の前記少なくとも一部分との間と、ゲートと空間電荷領域の前記少なくとも一部分との間に配置される少なくとも１つの誘電性パッシベーション層と、
第１及び／又は第２の半導体部分の少なくとも一部分と空間電荷領域の少なくとも一部分との側面フランクの前記少なくとも一部分を覆い、第１及び／又は第２の半導体部分の前記少なくとも一部分と共に及び空間電荷領域の前記少なくとも一部分と共にショットキー接触を構成する少なくとも１つの金属部分とを含んでもよい。
この場合、オプトエレクトロ装置は、
誘電性パッシベーション層の第１の部分が、第１の電極、第１の半導体部分、及び第２の半導体部分の少なくとも一部分を少なくとも部分的に横方向に取り囲み、
ゲートは、誘電性パッシベーション層の第１の部分を横方向に覆い、
誘電性パッシベーション層の第２の部分が、ゲート（ゲートは、誘電性パッシベーション層の第１と第２の部分との間に配置されもよい）を横方向に覆い、
第２の電極が、誘電性パッシベーション層の第２の部分を横方向に覆うようなものであるか、
又は、
金属部分が、第１の電極、第１の半導体部分、及び第２の半導体部分の少なくとも一部を少なくとも部分的に横方向に取り囲み、
第２の電極が、金属部分を横方向に覆うようなものであってもよい。
この場合、実質的に平らな連続面は、電極、ゲート、及び誘電性パッシベーション層の上側面、又は電極及び金属部分の上側面によって構成されてもよい。電極、ゲート及び誘電性パッシベーション層の材料の存在下で実施される化学機械的平坦化（ＣＭＰ）によって、高さ又は厚さの僅かな差異が生じることがあり、電極（及び、多くの場合、後者が装置の上側面で晒されるときはゲート）の導電材料のエッチングレートは、パッシベーション層の絶縁材料のものと異なる。誘電性パッシベーション層の上側面と電極の上側面との間のこれらの高さ又は厚さの僅かな差異の１つの利点は、電極及び／又はゲートの上側面にくぼみがあるときに、装置の電極の間及び／又はゲート及び／又は電極又は隣接したダイオードのゲートに対して優れた絶縁を供給可能である。
オプトエレクトロ装置は、
幾つかのメサ構造と、
メサ構造のうちの１つのｐ−ｎ接合に配置された第１及び／又は第２の半導体部分の少なくとも一部分の側面フランクの少なくとも一部分、即ちメサ構造のうちの１つの第１及び／又は第２の半導体部分の少なくとも一部分と空間電荷領域の少なくとも一部分の側面フランクの少なくとも一部分と、幾つかの導電性ゲートとをそれぞれ覆う幾つかの誘電性パッシベーション層であって、
ゲートのうちの１つと、メサ構造のうちの１つの第１及び／又は第２の半導体部分の前記少なくとも一部分との間と、ゲートのうちの１つと、メサ構造のうちの１つの空間電荷領域の前記少なくとも一部分との間に配置される誘電性パッシベーション層と、
メサ構造のうちの１つのｐ−ｎ接合にある第１及び／又は第２の半導体部分の少なくとも一部分の側面フランクの少なくとも一部分、即ち、メサ構造のうちの１つの第１及び／又は第２の半導体部分の少なくとも一部分と空間電荷領域の少なくとも一部分の側面フランクの少なくとも一部分をそれぞれ覆う幾つかの金属部分とを含み、
第２の電極は、メサ構造それぞれの第２の半導体部分に電気的に接続されてもよく、各メサ構造の少なくとも第１の電極と第２の電極の上側面が、実質的に平らな連続面を構成してもよい。
この場合、
メサ構造はそれぞれ、誘電性パッシベーション層のうちの１つの第１の部分によって少なくとも部分的に横方向に取り囲まれてもよく、
各ゲートが、誘電性パッシベーション層のうちの１つの第１の部分を横方向に覆ってもよく、
各誘電性パッシベーション層の第２の部分が、ゲートのうちの１つを横方向に覆ってもよく（したがって、誘電性パッシベーション層のうちの１つの第１と第２の部分の間に配置される）、
第２の電極は、誘電性パッシベーション層の第２の部分を横方向に覆ってもよく、
各メサ構造は、金属部分のうちの１つによって少なくとも部分的に横方向に取り囲まれてもよく、
第２の電極は、金属部分を横方向に覆ってもよい。
あるいは、
ゲートは、メサ構造内に延在する少なくとも１つの導電材料の少なくとも一部分を含むか、金属部分が、メサ構造内に延在してもよく、第２の電極が、メサ構造のまわりに配置されてもよい。
オプトエレクトロ装置は、幾つかのメサ構造を含んでもよく、ゲートは、メサ構造のうちの１つ又は幾つかの内に延在する少なくとも１つの導電材料の幾つかの部分を含んでもよく、幾つかの金属部分は、メサ構造の１つ又は幾つかの内に延在してもよく、第２の電極は、メサ構造のそれぞれのまわりに配置されてもよい。
オプトエレクトロ装置は、更に、メサ構造の隣りと第２の電極の隣りに配置され、ゲートと金属部分が電気的に接続された電気接点を含んでもよい。
実質的に平らな連続面は、更に、ゲート又は金属部分の上側面によって、及び／又は誘電性パッシベーション層の上側面によって構成されてもよく、及び／又は、各誘電性パッシベーション層が、各ゲートの上側面を覆ってもよい。
誘電性パッシベーション層は、ゲートの上側面を覆ってもよい。
オプトエレクトロ装置は、更に、第２の半導体部分と同じ導電型にしたがってドープされた半導体を含む少なくとも１つのバッファ層を含んでもよく、バッファ層上には、第２の半導体部分と第２の電極が互いに隣り合って配置される。
オプトエレクトロ装置は、更に、構造化された上側面を含む第２のドープ半導体層を含んでもよく、構造化された上側面の第１の突出部分が、第２の半導体部分を構成し、第２の電極は、第２のドープ半導体層の少なくとも第２の部分上に配置されて、第２のドープ半導体層の構造化された面のくぼみ（即ち、空隙）を形成してもよい。
あるいは、第２の半導体部分の第２の部分と第１の半導体部分との間に配置された第２の半導体部分の第１の部分が、第２の半導体部分の第２の部分に対してくぼみを形成してもよく、第２の電極は、第２の半導体部分の第２の部分の上側面で第２の半導体部分に電気的に接続されてもよい。
第１の半導体部分は、ｐドープされ、アクセプタ活性化エネルギーが約２００ｍｅＶ以上の少なくとも１つの半導体を含んでもよく、第１の半導体部分は、ｎドープされ、ドナー活性化エネルギーが約２００ｍｅＶ以上の少なくとも１つの半導体を含んでもよい。
本発明は、また、前述のような１つ又は幾つかのオプトエレクトロ装置を含み、１つ又は幾つかの発光ダイオード及び／又は１つ又は幾つかのフォトダイオードに対応する電子装置に関する。
本発明は、また、前述のようなオプトエレクトロ装置からの光放射の方法に関し、この方法は、オプトエレクトロ装置の第１の電極と第２の電極の間に電圧を印加することによってオプトエレクトロ装置のバイアス即ち分極を実施する工程と、
ゲート又は金属部分とｐドープ半導体部分に電気的に接続された電極との間に電位差を印加して、ゲート又は金属部分に印加される電位が、ｐドープ半導体部分に電気的に接続された電極に印加される電位以下になるようにする工程、又は、
ゲート又は金属部分とｎドープ半導体部分に電気的に接続された電極との間に電位差を印加して、ゲート又は金属部分に印加された電位が、ｎドープ半導体部分に電気的に接続された電極に印加された電位以上になるようにする工程とを含む。
本発明は、また、後述するようなオプトエレクトロ装置からの光電変換の方法に関し、この方法は、
ゲート又は金属部分と、ｐドープ半導体部分に電気的に接続された電極との間に電位差を印加して、ゲート又は金属部分上に印加される電位が、ｐドープ半導体部分に電気的に接続された電極に印加された電位以下になるようする工程、又は、
ゲート又は金属部分とｎドープ半導体部分に電気的に接続された電極との間に電位差を印加して、ゲート又は金属部分に印加される電位が、ｎドープ半導体部分に電気的に接続された電極に印加された電位以上になるようにする工程とを含む。
本発明は、また、少なくとも、
第２の半導体層と導電性層との間に配置された少なくとも１つの第１の半導体層を含む層スタックであって、第１と第２の半導体層の一方がｐドープされ、第１と第２の半導体層の他方がｎドープされた層スタックを作成する工程と、
層スタックをエッチングし、ｐ−ｎ接合を構成する第１と第２の半導体部分を含む少なくとも１つのメサ構造と、第１の半導体部分に電気的に接続された第１の電極とを形成する工程と、
ｐ−ｎ接合又は第１及び／又は第２の半導体部分内の電界の生成によって、ｐ−ｎ接合のドーパントをイオン化又は第１及び／又は第２の半導体部分のドーパントをイオン化でき、ｐ−ｎ接合にある第１及び／又は第２の半導体部分の少なくとも一部分の側面フランクの少なくとも一部分、即ち第１及び／又は第２の半導体の少なくとも一部分と第１と第２の半導体部分によって形成された空間電荷領域の少なくとも一部分の側面フランクの少なくとも一部分を覆う要素を作成する工程と、
第２の半導体部分に電気的に接続された第２の電極を作成する工程とを含み、
第２の電極を作成する工程が、少なくとも第１の電極と第２の電極の上側面が実質的に平らな連続面を構成するように導電材料を平坦化する工程を含む、オプトエレクトロ装置を作成する方法に関する。
そのような方法の利点は、ｐ−ｎ接合のドーパントをイオン化できる要素の存在のおかげで得られる利点の他に、その実施に必要とされる工程の数が限られることである。
前述のような少なくとも１つのオプトエレクトロ装置を作成する方法を実施することを含む、電子装置を作成する方法も述べられる。
本発明は、添付図面に関連して純粋に例示として目的を限定せずに示された例示的実施形態の記述を読むことによってよりよく理解されるであろう。
第１の実施形態による本発明の対象のオプトエレクトロ装置を概略的に示す図である。 本発明による発光ダイオードに起こるバンド湾曲現象を概略的に示す図である。 本発明の対象の様々な発光ダイオード内の電流密度の関数として得られる内部量子効率を、そのような発光ダイオードのゲートとアノード間の電位差の様々な値に関して示した図である。 本発明の対象の様々な発光ダイオード内の電流密度の関数として得られる内部量子効率を、そのような発光ダイオードのゲートとアノード間の電位差の様々な値に関して示した図である。 本発明の対象の様々な発光ダイオード内の電流密度の関数として得られる内部量子効率を、そのような発光ダイオードのゲートとアノード間の電位差の様々な値に関して示した図である。 本発明の対象の様々な発光ダイオード内の電流密度の関数として得られる内部量子効率を、そのような発光ダイオードのゲートとアノード間の電位差の様々な値に関して示した図である。 本発明の対象の様々な発光ダイオード内の電流密度の関数として得られる内部量子効率を、そのような発光ダイオードのゲートとアノード間の電位差の様々な値に関して示した図である。 本発明の対象の様々な発光ダイオード内の電流密度の関数として得られる内部量子効率を、そのような発光ダイオードのゲートとアノード間の電位差の様々な値に関して示した図である。 本発明の対象の様々な発光ダイオード内の電流密度の関数として得られる内部量子効率を、そのような発光ダイオードのゲートとアノード間の電位差の様々な値に関して示した図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を概略的に示す図である。 第２の実施形態の変形例による、本発明の対象のオプトエレクトロ装置を概略的に示す図である。 第３の実施形態による、本発明の対象のオプトエレクトロ装置を概略的に示す図である。 第３の実施形態による、本発明の対象のオプトエレクトロ装置を概略的に示す図である。 第３の実施形態の変形例による、本発明の対象のオプトエレクトロ装置を概略的に示す図である 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第２の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第３の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第３の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第３の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第３の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第３の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 第３の実施形態による、本発明の対象のオプトエレクトロ装置を作成する方法の工程を概略的に示す図である。 代替実施形態による、本発明の対象のオプトエレクトロ装置を概略的に示す図である。 本発明の対象の幾つかのオプトエレクトロ装置を含む、本発明の対象の電子装置を概略的に示す図である。
後述する様々な図の同一、類似又は等価部分は、ある図から他の図への切り換えを容易にするために同じ参照数字で示される。
図に表わされた様々な部分は、図を理解し易くするために、必ずしも均一倍率で描かれない。
様々な可能性（実施形態と変形例）は、互いに排他的でないと理解されるべきあり、また互いに組み合わされうる。
図１は、第１の実施形態によるオプトエレクトロ装置１００を概略的に示す。この第１の実施形態では、オプトエレクトロ装置１００は、発光ダイオード、即ちＬＥＤに対応する。
例えば、ＬＥＤ１００は、ＬＥＤ１００の他の層を成長させるための支持体として機能する基板１０２（例えば、サファイアを主成分とする）を含む。
ＬＥＤ１００は、量子井戸をそれぞれ構成する１つ又は幾つかの放射層（例えば、ＩｎＧａＮを含む）を含む活性領域１０４を含み、放射層はそれぞれ、２つの障壁層（例えば、ＧａＮを含む）の間に配置される。ＩｎＧａＮは、例えば、１６％のインジウムを含む。活性領域１０４の全ての層（即ち、放射層と障壁層）は、真性半導体材料を含み、即ち、非意図的ドープされる（例えば、約１０17ドナー／ｃｍ3、又は約１０15〜１０18ドナー／ｃｍ3の残留ドナー濃度ｎnidを有する）。放射層又は各放射層の厚さは、例えば、約２ｎｍであり、より一般的には約０．５ｎｍ〜１０ｎｍであり、各障壁層の厚さは、例えば、約５ｎｍ、又は約１ｎｍ〜２５ｎｍである。空間電荷領域は、主に、この活性領域１０４内にある。
活性領域１０４は、ｐドープされた第１の半導体部分１０６と、ｎドープされた第２の半導体部分１０８との間に配置され、両方の半導体部分１０６及び１０８が、ＬＥＤ１００のｐ−ｎ接合（又は、より正確には活性領域１０４とみなすｐ−ｉ−ｎ接合）を構成する。半導体部分１０６及び１０８は、例えば、ＧａＮを含む。第１の部分１０６は、例えば約１０17〜５．１０19アクセプタ／ｃｍ3、ここでは１０17アクセプタ／ｃｍ3のアクセプタ濃度（ホール）でｐドープされる。第２の部分１０８は、例えば約１０17〜５．１０19のドナー／ｃｍ3、ここでは１０17ドナー／ｃｍ3のドナー濃度（電子）でｎドープされる。両方の半導体部分１０８及び１０６はそれぞれ、例えば、約２０ｎｍ〜１０μｍの厚さを有する。ここに記載された例では、第１の半導体部分１０６は、約５００ｎｍの厚さを有し、第２の半導体部分１０８は、約１００ｎｍの厚さを有する。第２の半導体部分１０８は、例えば、例えば約１０19ドナー／ｃｍ3の濃度を有するｎドープＧａＮを含みかつ約２μｍの厚さを有するバッファ層１１０上に配置される。バッファ層１１０は、一般に、第２の部分１０８と同じ半導体及び同じドーピング型を含む。
特にＬＥＤ１００によって放射される波長の範囲により、ＧａＮとＩｎＧａＮ以外の半導体材料を使用してＬＥＤ１００を作成できる。
ＬＥＤ１００は、また、第１の半導体部分１０６上に配置され、第１の半導体部分１０６上に電気的に接続され、したがって、ＬＥＤ１００の第１の電極１１２（ここではアノード）を構成する第１の導電性材料部分（ここでは金属部分）を含む。
ＬＥＤ１００は、ＬＥＤ１００の前述の要素を構成するための様々な層からなるスタックのエッチングを実施することによって作成される。しかしながら、この第１の実施形態では、第２の半導体部分１０８を構成する第２の半導体層１１１が、第２の半導体部分１０８に隣接したこの第２の半導体層１１１の部分１１４を維持するようにその厚さ全体がエッチングされず、したがって、そのようなｎドープ半導体部分１１４は、ＬＥＤ１００の第２の電極１１６（第２の部分１０８がｎドープされるのでここではカソードに対応する）に電気的に接続される。第２の電極１１６は、例えば、アルミニウム層によって覆われた約２０ｎｍの厚さを有するチタン層を含む。
第２の半導体部分１０８と部分１１４を構成する第２の半導体層１１１は、構造化された上側面を有すると見なすことができ、その第１の突出部分が、第２の半導体部分１０８を構成し、第２の電極１１６が、この層の構造化面のくぼみ（又は、空隙）を形成する第２の半導体層１１１の第２の部分１１４に配置される。あるいは、第２の半導体部分１０８と部分１１４が、積み重ねられた２つの別個の半導体層から作成されてもよい。この場合、第２の部分１０８を構成する半導体層は、その厚さ全体にわたってエッチングされ、部分１１４を構成する半導体層は、エッチングされない（あるいは、部分的にエッチングされてもよい）。
ＬＥＤ１００の第１の電極１１２、第１の半導体部分１０６、活性領域１０４及び第２の半導体部分１０８は、基板１０４上（及び、バッファ層１１０上）に配置されたメサ構造１２４（即ち、アイランドのようなスタック）を構成する。ＬＥＤ１００のメサ構造１２４は、この構造が乗る基板１０２の面と平行な平面（図１に示された平面（Ｘ，Ｙ）と平行な平面）で、多角形かどうかに関係なく、円盤形、矩形又は他の形を有する断面を有する。したがって、メサ構造１２４は、円筒形や平行六面体形などのアイランド又はパッドを構成できる。また、メサ構造１２４は、細長い形状（直線か又は直線でない）、又は発光ダイオードを作成するように適応された任意の他の形状を有しうる。
ＬＥＤ１００のメサ構造１２４は、導電性ゲート１１８によって取り囲まれる。ゲート１１８は、１つ又は幾つかの導電材料（例えば、アルミニウムなどの１つ又は幾つかの金属）によって形成される。ゲート１１８の厚さ（図１に示されたＸ軸方向の寸法、即ちメサ構造１２４の側面フランクに垂直な寸法）は、例えば、約１００ｎｍ、又は約３ｎｍ〜１０μｍである。このゲート１１８は、例えばＳｉＮを含み約１０ｎｍの厚さを有する誘電性パッシベーション層１２０によって、ＬＥＤ１００のｐ−ｉ−ｎ接合（即ち、要素１０４，１０６及び１０８）、電極１１２及び１１６、及びｎドープ半導体部分１１４から電気的に絶縁される。ＬＥＤ１００のメサ構造１２４を取り囲むゲート１１８は、第２の電極１１６に取り囲まれる。誘電性パッシベーション層１２０の第１の部分は、メサ構造１２４の側面フランクとゲート１１８との間に配置され、誘電性パッシベーション層１２０の第２の部分は、ゲート１１８と第２の電極１１６との間に配置される。ゲート１１８の上側面以外のゲート１１８の他の面が、誘電性パッシベーション層１２０に接する。
ＬＥＤ１００のメサ構造１２４、並びに第２の電極１１６、ゲート１１８、及び誘電性パッシベーション層１２０の幾何学形状の場合、第１の電極１１２、誘電性パッシベーション層１２０、ゲート１１８、及び第２の電極１１６の上側面（ＬＥＤ１００の頂点にある）は一緒に、実質的に平らな表面１２２を構成し、即ち、実質的に同一平面内に配置される。ＬＥＤ１００の作成中に実施される第２の電極１１６の導電材料を平坦化する工程（作成方法に関して後述する工程）の場合、第１の電極１１２、ゲート１１８、及び第２の電極１１６の上側面は、０（くぼみなし）〜約１５０ｎｍの深さ（誘電性パッシベーション層１２０の上側面に対する）を有するくぼみ（又は、空洞）を含みうる。この実質的に平らな表面１２２は、別の要素、例えばメタル−メタルダイレクトボンディングによってＬＥＤ１００のアノードとカソードに結合されるように意図された電気接点と、誘電体−誘電体ダイレクトボンディングによって、特に誘電性パッシベーション層１２０に結合されるように適応された誘電性領域とを含む例えば電子回路と直接複合されるように適切に適応される。
従来のＬＥＤと異なるＬＥＤ１００の動作原理については、詳細にはメサ構造１２４のまわりにゲート１１８が存在するので、後述される。
ＬＥＤ１００の接合のまわりに配置されたゲート１１８は、接合内のドーパントのイオン化を制御する電界効果を生成することを可能にする。実際には、ＬＥＤ１００の接合のまわりに配置されたゲート１１８によって生成される電界によって、ｐドープされた第１の半導体部分１０６のアクセプタをイオン化し、活性領域１０４により多くのホールを注入することによって再結合効率を高めることが可能である。
ゲート１１８は、ＬＥＤ１００の接合の近くにある第１の半導体部分１０６の少なくとも一部分、即ち、図１の例では少なくとも第１の部分１０６の活性領域１０４と接する部分のまわりに配置されて、少なくとも第１の部分１０６のこの部分におけるゲート表面での電界効果によってアクセプタをイオン化する。
電界を作成するために、ＬＥＤ１００のアノードを構成する第１の電極１１２とＬＥＤ１００のゲート１１８との間に電位差が印加され、電界が生成される。電界効果トランジスタの場合、ゲートによって生成された電界は、領域の導電型を反転させ、伝導チャネルを作成することを可能にする。ここで、電界は、第１のｐドープ半導体部分１０６の導電性を反転しないが、その導電性を高める。実際には、イオン化されたアクセプタの量は、フェルミ準位に対するアクセプタのレベル位置によって設定される。表面電位が変化すると第２の部分１０６の材料バンドが湾曲する。アクセプタ準位は、価電子帯に対して固定される。詳細には、アノード１１２に印加される電位より低い電位をゲート１１８に印加することによって表面電位が低下した場合、これにより、バンドが負エネルギーの方に湾曲し、その結果、表面近くで、第１のｐドープ半導体材料部分１０６内のアクセプタ準位が、フェルミ準位より低くなることがある（但し、必ずしもそうとは限らない）。その場合、表面近くでアクセプタが全てイオン化される。フェルミ準位Ｅｆに対するアクセプタエネルギーＥａのこれらの価電子帯ＶＢ曲線は、伝導率ＣＢを有し、図２では、ゲート１１８に印加された電位がアノード１１２に印加された電位より低いとき、第１のｐドープ半導体部分１０６と誘電性パッシベーション層１２０との境界に概略的に示されている。
ゲート１１８とアノード１１２に印加される電位の差が大きいほど、アクセプタは深くイオン化される。イオン化されたアクセプタは、活性領域１０４内で第２のｎドープ半導体部分１０８から来る電子と再結合可能なホールを放出し光子を作成する。したがって、表面のアクセプタを電界効果によってイオン化することによって、より多くのホールがｎドープ半導体領域から来る電子と再結合できるので、ＬＥＤ１００の内部量子効率が高まる。
メサ構造１２４の直径、即ちゲート１１８に垂直なメサ構造１２４の側面の寸法は、メサ構造１２４がＧａＮを含むときに約５０μｍ以下であることが好ましく、その理由は、ゲート１１８の影響領域、即ちゲート１１８が第１の部分１０６のｐドープ半導体内のアクセプタをイオン化できる距離がこの程度であるためである。ＡｌＧａＮが使用されるとき、例えばＧａＮ又はＡｌＧａＮ活性領域１０４が、ＡｌＧａＮ量子井戸（この場合、障壁層内より低いアルミニウム濃度を有する）又はＧａＮ量子井戸を有する場合、この場合には、より多くのアクセプタイオン化エネルギーを必要とし、したがってより強い電界を必要とし、ＬＥＤ１００のメサ構造１２４の直径、即ちゲート１１８によって取り囲まれた側面の寸法は、約５μｍ以下であることが好ましい。いかなる場合も、ＬＥＤ１００のメサ構造１２４の直径、即ちゲート１１８によって取り囲まれた側面の寸法が、約５μｍ以下であると有利である。
Ａｔｌａｓ Ｓｉｌｖａｃｏソフトウェアによって実行されたＬＥＤ１００の内部量子効率のシミュレーションは後述する。
図３は、ゲートとアノード間に印加される電位差Ｖg（Ｖg＝Ｖgate−Ｖanode）の様々な値に関して、ｐドープ半導体部分を取り囲むゲートを含むメサ構造ＬＥＤ内で得られる内部量子効率を、ＬＥＤ内の電流密度（Ａ／ｃｍ2）の関数として示す。このシミュレーションに使用されたＬＥＤは、図１と関連して述べたＬＥＤ１００と幾つかの構造的な差を有し、
即ち、シミュレートされたＬＥＤは、部分１１４を含まず、カソード１１６は、ゲート１１８のまわりに配置されず、第２のｎドープ半導体部分１０８の下にそれと直接接して配置され、
シミュレートされたＬＥＤの活性領域１０４は、１６％のインジウムを含む単一ＩｎＧａＮ量子井戸によって構成され、非意図的ドープＧａＮ層内に作成され（しかしながら、活性領域１０４が異なる元素によって構成された場合は、後述する結果と類似の結果が得られる）、
ｐドープ１０６及びｎドープ１０８半導体部分、活性領域１０４、並びに電極１１２及び１１６は、１μｍの直径を有する円筒状メサ構造として作成され、
ゲート１１８は、ＬＥＤの接合の高さ全体に作成されずにｐドープ半導体部分１０６のまわりだけに形成され、このｐドープ半導体部分１０６から、５ｎｍの厚さを有するＳｉＯ2誘電性パッシベーション層１２０によって分離される。
曲線１０は、Ｖg＝０ＶのときにそのようなＬＥＤ内に得られた内部量子効率を示す。曲線１２は、Ｖg＝−１０ＶのときにそのようなＬＥＤ内に得られた内部量子効率を示す。比較として、曲線１４は、ＬＥＤの接合のまわりに形成されたゲートを含まない類似のＬＥＤ内に得られた内部量子効率を示す。更に、曲線１６は、Ｖg＝１０ＶのときにそのようなＬＥＤ内に得られた内部量子効率を示す。
電圧Ｖg＝−１０Ｖを印加することによって、活性領域１０４の内部量子効率が大幅に高められ、Ｖg＝０Ｖのときの約２０％から最大８０％以上になる。これと対照的に、正電圧Ｖgが印加されたとき、境界における特定のバンド湾曲によって内部量子効率がほぼ０になり、アクセプタのイオン化がより困難になる。
これらの曲線は、ＬＥＤ１００のゲート１１８とアノード１１２間に負電圧Ｖgを印加することによって得られた高い内部量子効率のよい実例である。ＬＥＤのこの高い内部量子効率は、ゲート１１８に印加される電位が、ゲートを含まない類似のＬＥＤに対してゼロのときにも得られる。これは、ＬＥＤのアノード１１２とカソード１１６間に電圧が印加されたときに、カソードを０Ｖで維持しアノード１１２に正電圧を印加して電流を流すことによって、接合のｐドープ半導体とゲート１１８との間に電位差が生じることによるものである。これにより、ｐドープ半導体内のアクセプタイオン化を促進する電界効果が生じる。
図４は、ゲート１１８とアノード１１２間の様々な電位差値に関して、ｐドープ半導体部分１０６を取り囲むゲート１１８を含むメサ構造ＬＥＤ内で得られる内部量子効率を、ＬＥＤ内の電流密度（Ａ／ｃｍ2）の関数として示す。以前のシミュレーションに使用されたＬＥＤに関して、得られた内部量子効率が図３に示され、ここで使用されるＬＥＤは、接合全体のまわりに接合の高さ全体にわたって配置され、即ち、ｎドープ１０８及びｐドープ１０６半導体部分のまわりと活性領域１０４のまわりに配置されたゲート１１８を有する。
曲線２０は、Ｖg＝０ＶのときにそのようなＬＥＤ内で得られた内部量子効率を示す。曲線２２は、Ｖg＝−１０ＶのときにそのようなＬＥＤ内で得られた内部量子効率を示す。曲線２４は、類似しているがＬＥＤの接合のまわりに形成されたゲートを含まないＬＥＤ内で得られた内部量子効率を示す。曲線２６は、Ｖg＝１０ＶのときにそのようなＬＥＤ内で得られた内部量子効率を示す。
前述した通り、内部量子効率は、負又は０電圧Ｖgが印加されたとき、即ち、ゲートとアノード間の電位差が０又は負のときに大幅に高められる。また、この図において、ゲートが接合の高さ全体にわたって接合を取り囲んでいるＬＥＤでは、電流密度が小さい場合（例えば、約２５０Ａ／ｃｍ2より低い）、ゼロ電圧Ｖgで動作する方が興味深いことが分かる。これは、この幾何学形状では、ゲートが、ＬＥＤのｎドープ半導体中のドナーイオン化に影響を及ぼすことによるものである。ゲート電圧がゼロの場合、電界効果は、ｎ側で少なく、ドナーイオン化をほとんど制限しない。これと対照的に、アノードとカソードの間の電位差（約３．５Ｖ）によって、ｐ側には既に大きな電界効果がある。ｐドープ半導体とゲート間の電位差は、ｐドープ半導体の表面上でアクセプタをイオン化できる。
電流密度がもっと高い場合、例えば約４００Ａ／ｃｍ2より高い場合、０Ｖの電圧Ｖgが印加された場合に内部量子効率を制限するものは、イオン化アクセプタの量の制限である。この場合、負電圧Ｖg（例えば、約−１０Ｖ）を使用することが好ましい。
図５と図６は、ゲートとアノード間の電位差の様々な値に関して、ｐドープ半導体部分を取り囲むゲートを含むメサ構造ＬＥＤ内で得られる内部量子効率を、ＬＥＤ内の電流密度（Ａ／ｃｍ2）の関数として示す。得られた内部量子効率が図４に示された前のシミュレーションに使用されたＬＥＤに対して、内部量子効率が図５に示されたＬＥＤのメサ構造の直径は、５μｍであり、図６の場合は１０μｍである。
曲線３０及び４０は、Ｖg＝０ＶのときにこれらのＬＥＤ内で得られた内部量子効率を示す。曲線３２及び４２は、Ｖg＝−１０ＶのときにこれらのＬＥＤ内で得られた内部量子効率を示す。曲線３４及び４４は、類似しているがＬＥＤの接合のまわりに形成されたゲートを含まないＬＥＤ内で得られた内部量子効率を示す。曲線３６及び４６は、Ｖg＝１０ＶのときにこれらのＬＥＤ内で得られた内部量子効率を示す。
図４〜図６は、ゲートによって生成される電界効果が１０μｍのメサ直径まで見られることを示す。更に、この効果は、約５０μｍのメサ構造直径まで著しい。また、図５と図６は、ＬＥＤのメサ構造のサイズが大きくなると、興味深いことに電流密度が低い場合でも効果が持続することを示している。即ち、５μｍの直径を有するメサ構造では、電流密度が１０００Ａ／ｃｍ2で電圧Ｖgが−１０Ｖのときに内部量子効率が約３０％に低下し、それに対して、１０μｍの直径を有するメサ構造では、電流密度が１０００Ａ／ｃｍ2のときに内部量子効率が約２０％であり、電流密度が３００Ａ／ｃｍ2のとき約４０％である。
また、ｐ−ｎ又はｐ−ｉ−ｎ接合のまわりに配置されたゲートによって生成されるこの電界効果は、ｐ−ｎ又はｐ−ｉ−ｎ接合がＧａＮのギャップより大きいギャップを有するＡｌＧａＮなどの材料で作成された場合もきわめて興味深い。そのような材料では、アクセプタイオン化エネルギーは、ＧａＮ内よりも更に高い。したがって、約４０％のアルミニウムを含むＡｌＧａＮでは、アクセプタイオン化エネルギーは、約３００ｍｅＶである。ＡｌＮの場合、アクセプタイオン化エネルギーは、約６００ｍｅＶである。約７０％のアルミニウムを含むＡｌｎの場合、アクセプタイオン化エネルギーは、約４５０ｍｅＶである。約７０％のアルミニウムを含む障壁層を使用することによって、ＡｌＧａＮ量子井戸を約４５％のアルミニウムで作成し、そのような量子井戸から、約４．７ｅＶで、主に紫外線レンジの約２６０ｎｍの波長の光放射を得ることが可能である。この放射波長は、この２６０ｎｍの波長が水中の細菌を殺すため、水を消毒するのに適応されるので極めて興味深い。
図７〜図９は、約２６０ｎｍの波長で放射するメサ構造ＬＥＤ内で得られる内部量子効率を示す。前のシミュレーションと同じように、シミュレートされたＬＥＤは、部分１１４を含まず、カソード１１６は、ゲート１１８のまわりで配置されないが、第２のｎドープ半導体部分１０８の下に直接接して配置される。ｐ及びｎドープ半導体部分１０６及び１０８は、ｐドープ部分１０６が１０17アクセプタ／ｃｍ3の濃度と、ｎドープ部分１０８が１０18ドナー／ｃｍ3の濃度とを有するＡｌ0.7Ｇａ0.3Ｎを含む。シミュレートされたＬＥＤの活性領域１０４は、活性領域１０４の障壁層を形成する約１０17ドナー／ｃｍ3の残留ドナー濃度ｎnidを有する非意図的ドープＡｌ0.7Ｇ0.3Ｎ層内に作成された単一Ａｌ0.4Ｇａ0.6Ｎ量子井戸を含む。ｐ及びｎドープ半導体部分１０６及び１０８、活性領域１０４、並びに電極１１２及び１１６は、図７では１μｍ、図８では５μｍ、及び図９では１０μｍの直径を有する円筒状メサ構造として作成される。更に、ゲート１１８は、ＬＥＤの接合高さ全体にわたって、ｐ及びｎドープ半導体部分１０６及び１０８のまわりと、活性領域１０４のまわりに作成される。
曲線５０、６０及び７０は、Ｖg＝０ＶのときのそのようなＬＥＤ内で得られた内部量子効率を示す。曲線５２、６２及び７２は、Ｖg＝−１０ＶのときにそのようなＬＥＤ内で得られた内部量子効率を示す。曲線５４、６４及び７４は、類似しているがＬＥＤの接合のまわりに形成されたゲートを含まないＬＥＤ内で得られた内部量子効率を示す。曲線５６、６６及び７６は、Ｖg＝１０ＶのときにそのようなＬＥＤ内で得られた内部量子効率を示す。
前述したように、図７〜図９に示された曲線は、接合のまわりのゲート１１８を使用することによって、そのようなＬＥＤの内部量子効率を大幅に高めうることを示す。このことは、ゲート１１８が、活性領域１０４との界面でｐドープ半導体部分１０６の少なくとも一部分に面して配置される限り当てはまる。
ゲート１１８は、また、活性領域１０４内の強力すぎる可能性のあるｎidドーピング、又はｐドープ半導体部分１０６内の低すぎる可能性のあるドーピングの有害な影響を補償することを可能にする。
ｐドープ半導体のまわりのゲートの効果は、活性領域がどのような構造でも、例えば電子ブロッキング層があってもなくても量子井戸の数がいくつであっても有益である。ｐドープ半導体部分１０６と活性領域１０４の間に配置されたｐ型ＡｌＧａＮ電子ブロッキング層を含むＬＥＤの場合、電子ブロッキング層のまわりにゲート１１８を形成することが有益である。
このゲートの存在によって、ＬＥＤ内の電子ブロッキング層を使用せずに内部量子効率を高めうる。
図１と関連して前述した例示的実施形態では、ゲート１１８は、第１の電極１１２、第１のｐドープ半導体材料部分１０６、活性領域１０４、及び第２のｎドープ半導体材料部分１０８の高さ（軸Ｚ方向の寸法）の一部分のまわりに作成される。あるいは、ゲート１１８は、ＬＥＤ１００の接合の高さ全体、即ち、第２のｎドープ半導体材料部分１０８の高さ全体に作成されてもよい。他の代替によれば、ゲート１１８は、
第１の電極１１２、第１のｐドープ半導体部分１０６及び活性領域１０４のまわりだけ、
第１の電極１１２、第１のｐドープ半導体部分１０６及び活性領域１０４の一部分のまわりだけ、
第１の電極１１２と第１のｐドープ半導体部分１０６のまわりだけ、
第１のｐドープ半導体部分１０６（この場合、ゲート１１８の頂点と実質的に平らな上側面１２２との間の空間を材料が満たす）のまわりだけ、又は、
接合に配置された、即ち活性領域１０４と接する第１のｐドープ半導体部分１０６の部分のまわりだけ（この場合、ゲート１１８の頂点と実質的に平らな上側面１２２の間の空間を材料が満たす）、に作成されてもよい。
更に、ゲート１１８は、メサ構造１２４の前述の要素を部分的にのみ取り囲むことが可能である。ゲート１１８は、ＬＥＤ１００のメサ構造１２４の１つ又は複数の側面に配置されてもよい。
例えば８％〜１５％のアルミニウム濃度を有しｐドープされたＡｌＧａＮの電子ブロッキング層は、更に、活性領域１０４と第１のｐドープ半導体部分１０６との間に配置されてもよい。
変形例によれば、ＬＥＤ１００のメサ構造１２４は、活性領域１０４を含むことができず、その場合、第１のｐドープ半導体部分１０６は、第２のｎドープ半導体部分１０８上に直接配置される。その場合、空間電荷領域は、互いに対応する部分１０６，１０８のそれぞれの一部分にある。
ＬＥＤ１００のメサ構造１２４は、この形状が発光ダイオードを形成することを可能にする限り、任意の形状の断面、又は細長形状部分（直線又は曲線）、更には他の形状の部分を有するパッドを形成しうる。
誘電性パッシベーション層１２０を作成するために使用されるＳｉＮの代替として、この誘電性パッシベーション層１２０は、ＨｆＯ2やＺｒＯ2などの高ｋ型誘電材料を含むことができ、この高ｋ型誘電材料は、ＳｉＮなどのより低い誘電率を有する誘電材料で形成された誘電性パッシベーション層１２０の場合より強い電界をメサ構造１２４内に得ることを可能にする。
ＳｉＮ誘電性パッシベーション層１２０は、ゲートとアノード間の電位差が約１５Ｖに達するときの破壊を防ぐために、少なくとも５０ｎｍの厚さを有すると好都合である。好ましくは、誘電性パッシベーション層１２０の厚さは、破壊することなく約２０Ｖの電位差に耐えうるように選択され、この厚さは、誘電性パッシベーション層１２０を作成するために使用される材料の関数である。
ＬＥＤ１００と類似の幾つかのＬＥＤが、基板１０２上に互いに隣り合って作成されうる。更に、第２のｎドープ半導体層は、全てのＬＥＤの共通ベースを構成し、これらのＬＥＤの全ての第２の部分１０８を構成できる。これらのＬＥＤの第２の電極１１６は、この場合、全てのＬＥＤの共通電極（例えば、共通カソード）を構成し、ＬＥＤの個々のアドレシングは、各ＬＥＤに固有の第１の電極１１２によって行われる。
ドーパントイオン化効果を制御するには各ＬＥＤのゲートの電位を固定することが好ましいが、電位は、固定されず浮動されたままでもよく、電極に印加される電位だけが固定されてもよい。
図１０と図１１はそれぞれ、互いに隣り合って配置されたメサ構造１２４ａ、１２４ｂ及び１２４ｃを構成する幾つかの領域を含む、第２の実施形態によるオプトエレクトロ装置１００（ここではＬＥＤ）の概略断面図（図１１に示された軸ＡＡ’に沿った）と概略平面図を示す。この第２の実施形態によるＬＥＤ１００のメサ構造１２４ａ、１２４ｂ及び１２４ｃは、第１の実施形態によるＬＥＤ１００のメサ構造１２４を構成する材料と同じ材料層によって形成される。
ＬＥＤ１００のメサ構造１２４ａ、１２４ｂ及び１２４ｃは、互いに隣り合って平行に配置されゲート１１８によってそれぞれ取り囲まれた幾つかの長い線形部分（図１０と図１１に示された例示的な実施形態では３つ）を概略的に構成する。更に、これらの各部分の断面は、完全に直線とは限らず、メサ構造１２４ａ、１２４ｂ及び１２４ｃを有するゲート１１８の接触面積を増やすことを可能にする「くぼみ」１２６（即ち、空隙）を有する。更に、この第２の実施形態では、第１の実施形態における平らな上側面１２２の部分を構成するゲート１１８の上側面は、この場合、電気接点１１９によって覆われ、次にゲート１１８と電気接点１１９を完全に取り囲む誘電性パッシベーション層１２０の部分によって覆われる。ゲート１１８は、ＬＥＤ１００の他の要素に対してずれているか離れておりかつＬＥＤ１００のゲート１１８が電気接点１１９を介して接続された電気接点１２８を介して電気的にアクセスされてもよい。
第１の実施形態で分かるように、第２のｎドープ半導体層１１１は、ｎドープ部分１０８と、ここではカソードを構成する第２の電極１１６が乗る部分１１４とを構成する。第２の電極１１６は、この第２のｎドープ半導体層１１１の部分１１４によって第２のｎドープ部分１０８に電気的に接続される。更に、第２の実施形態によるＬＥＤ１００は、実質的に平らでありかつ電極１１２及び１１６の上側面並びに誘電性パッシベーション層１２０の上側面（ゲート１１８と電気接点１１９を覆う）によって構成された上側面１２２を含む。
電極１１２及び１１６は、例えば、幾つかの導電材料を重ねることによって構成される。
メサ構造１２４ａ、１２４ｂ及び１２４ｃは、図１０と図１１の例に示された形状以外の任意の形状を有しうる。
更に、（使用材料、ゲートによって取り囲まれたメサ構造の要素、メサ構造を完全に取り囲むか取り囲んでいないゲートなどと関連付けられた）第１の実施形態に関して前述された様々な変形例と詳細は、第２の実施形態にも適用できる。
図１２は、前述された第２の実施形態の代替によるオプトエレクトロ装置１００の側面断面図を示す。
この代替において、第２の半導体部分１０８の第２の部分１２５と活性領域１０４との間に配置された第２の半導体部分１０８の第１の部分１２３は、第２の半導体部分１０８の第２の部分１２５に対してくぼみ（又は、凹部）を形成する。第２の電極１１６それぞれの第１の部分は、第２のｎドープ半導体層１１１並びにバッファ層１１０を完全に貫通し、基板１０２に直接乗る。第１の部分に隣接した第２の電極１１６それぞれの第２の部分は、第２の半導体部分１０８の第２の部分１２５の上側面１２７に乗り、この上側面１２７と隣接したメサ構造の第２の部分１０８に電気的に接続される。メサ構造１２４ａ、１２４ｂ及び１２４ｃはそれぞれ、メサ構造の高さ全体にわたる側面（くぼみを含まない）とメサ構造の高さの一部分でのみ他方の側（凹部を含む）に延在するゲート１１８によって取り囲まれる。くぼみにあるゲート１１８の部分は、上側面１２７に乗る。誘電性パッシベーション層１２０の一部分は、ゲート１１８と上側面１２７の間に挟まれる。
この変形例の利点は、相互接続された装置ごとに、第２の電極１１６を隣接装置の第１の電極１１２に接続することによって、オプトエレクトロ装置の直列相互接続を可能にすることである。
この第２の実施形態の変形例は、また、前述した第１の実施形態に適用されうる。
図１３と図１４はそれぞれ、第３の実施形態によるオプトエレクトロ装置１００（ここではＬＥＤ）の概略断面図（図１４に示された軸ＡＡ’に沿った断面）と概略平面図を示す。
ＬＥＤ１００は、図１３と図１４の例では、平面（Ｘ，Ｙ）で実質的に矩形断面を有し、かつ第１の実施形態によりＬＥＤ１００のメサ構造１２４を構成する材料と同じ材料層によって構成された単一メサ構造１２４を含む。
この第３の実施形態では、メサ構造１２４は、ゲート１１８に取り囲まれないが、メサ構造１２４内に延在しゲート１１８を共に構成する幾つかの導電材料部分１１８ａ〜１１８ｅ（図１３と図１４の例では５つの部分）によって貫通される。本明細書で述べる例では、部分１１８ａ〜１１８ｅは、実質的に平らな表面１２２と平行（図１４では軸Ｙと平行）な方向に延在する直線形部分に対応する。導電材料部分１１８ａ〜１１８ｅはそれぞれ、これらの部分の側面フランクと下側面において、部分１１８ａ〜１１８ｅとメサ構造１２４の材料との間に電気絶縁を提供する誘電性パッシベーション層１２０によって取り囲まれる。この第３の実施形態では、誘電性パッシベーション層１２０は、有利には、ＨｆＯ2やＺｒＯ2などの高ｋ型誘電性材料を含むが、低誘電性誘電材料を含んでもよい。導電性金属部分１１８ａ〜１１８ｅは、ＬＥＤ１００の他の要素に対してずれた電気接点１２８に電気的に接続される。
第２の電極１１６は、第１の実施形態と同じように、第２の電極１１６と第２のｎドープ半導体部分１０８との間の電気接続を提供するバッファ層１１０と接触した、メサ構造１２４を取り囲む導電材料部分によって構成される。誘電性パッシベーション層１２０の部分は、また、メサ構造１２４の外側フランクの上を覆い、したがって、第２の電極１１６からメサ構造１２４（第１の電極１１２、第１のｐドープ半導体部分１０６、活性領域１０４）の他の要素を電気的に絶縁する。
そのような構造により、ＬＥＤ１００の内部量子効率は、ゲート１１８がメサ構造を取り囲む以前の実施形態と類似の方法で電界が生成されうるメサ構造１２４内のゲート１１８の存在によって、改善される。ゲート１１８を構成する導電材料部分１１８ａ〜１１８ｅは、図１３と図１４の例の一方の例と異なる形状（矩形又は矩形でない）を有することができ、及び／又はゲート１１８は、特にＬＥＤ１００のメサ構造１２４の寸法により、ゲート１１８を構成する様々な導電材料部分を有することができる。
メサ構造の直径に対して、同じように使用される材料の機能として第１の実施形態の前述した特徴は、このＬＥＤ１００のメサ構造１２４を構成する材料の機能として、ゲート１１８を構成する導電材料部分１１８ａ〜１１８ｅの間の距離にも当てはまる。両方の前の実施形態に関して前述した様々な代替及び詳細は、この第３の実施形態にも当てはまる。
図１５は、第３の実施形態の変形例によるオプトエレクトロ装置１００の平面図を示す。
この変形例では、メサ構造１２４は、円筒形状、平行六面体形状又は他の形状を有する互いに隣り合って配置された幾つかのパッド（即ち、アイランド）によって構成される。図１５の例では、９個のパッド１２４ａ〜１２４ｉが、３ｘ３マトリクスを構成して配列される。ゲート１１８は、パッド１２４ａ〜１２４ｉを貫通する導電材料部分１１８ａ〜１１８ｆ（図１５の例では６個）によって構成される。各パッド１２４ａ〜１２４ｉは、図１５の例では部分１１８ａ〜１１８ｆのうちの２つによって貫通されるが、変形例として、ゲート１１８を構成する異なる数の導電材料部分に貫通されてもよい。各パッド１２４ａ〜１２４ｉは、各パッド１２４ａ〜１２４ｉを取り囲む第２の電極１１６を電気的に絶縁することを可能にする誘電性パッシベーション層１２０の一部分によって取り囲まれる。
メサ構造１２４を構成するパッドの数及び／又は形状、並びにゲート１１８を構成する導電材料部分の形状は、図１５の例のものと異なってもよい。
全ての実施形態では、ゲート１１８は、メサ構造１２４に対してできるだけ「稠密」に、即ち、ゲート１１８とメサ構造１２４との間の接触面ができるだけ大きくなるように作成されると有利である。
図１６Ａ〜図１６Ｌは、第２の実施形態によるオプトエレクトロ装置１００（ここではＬＥＤ）を作成する方法の工程を概略的に示す。これらの図は、オプトエレクトロ装置１００を構成する構造の側面断面図を示す。
図１６Ａに示されたように、基板１０２上に最初に層スタックが作成され、その層スタックからＬＥＤ１００のメサ構造１２４が作成される。このスタックは、スタックの上側面から基板１０２に接触する下側面の向きに、第１のｐドープ半導体層１１５（ここではＧａＮを含む）、例えばＩｎＧａＮを含む１つ又は複数の量子井戸放射層と例えばＧａＮを含む障壁層との交互スタックに対応する活性層１１３、例えばＧａＮを含む第２のｎドープ半導体層１１１、例えばｎドープＧａＮを含むバッファ層１１０を含む。
次に、ＬＥＤ１００のアノードを構成するように意図された第１の電極１１２は、第１のｐドープ半導体層１１５上に、例えば、例えばアルミニウムを含む第１の導電材料層を付着させ、リソグラフィ処理し、エッチングすることによって作成される。第１の電極１１２はそれぞれ、作成される第１のｐドープ半導体層１１５の上側面の平面において、ＬＥＤ１００のメサ構造１２４（例えば、円盤形断面）に必要なものと実質的に類似の形状と寸法を有する。第１の電極１１２を構成するように意図された第１の導電材料層上にハードマスク１３１が作成され、それにより、このマスク１３１に形成された開口が、層スタックにエッチングされるパターンに対応し、ハードマスク１３１は、ＬＥＤ１００の第１の電極１１２とメサ構造１２４を規定するように形成される。ここで述べる実施形態では、ハードマスク１３１部分は、第１の電極１１２が作成される第１のｐドープ半導体層１１５の上側面の平面において、第１の電極１１２のものと実質的に類似の形状と寸法を有する。
図１６Ｂに示されたように、第１のｐドープ半導体層１１５、活性層１１３及び第２のｎドープ半導体層１１１の厚さの一部分のエッチングも、ハードマスク１３１によって画定されたパターンによって実施され、例えば筒状形状を有し、第１のｐドープ半導体部分１０６と第２のｎドープ半導体部分１０８との間に配置された活性領域１０４をそれぞれ含むメサ構造１２４ａ、１２４ｂ及び１２４ｃが形成される。このエッチングは、この第２の層１１１の一部分１１４が（第２の電極１１６が乗る）スタックの各エッチング領域の下部に維持されるように、第２のｎドープ半導体層１１１内のある深さレベルで停止される。このエッチング工程は、メサ構造１２４のまわりに、第２の電極１１６、誘電性パッシベーション層１２０及びゲート１１８を作成するために後で使用される空所１３３を構成する。実施されたエッチングは、ドライエッチング（例えば、Ｃｌ2プラズマによるリアクティブイオンエッチング）である。このエッチングは、メサ構造１２４の範囲を定める。
ハードマスク１３１は、以下の工程を実施する前に抑制されてもよく、されなくてもよい。更に、電極１１２のエッチングとメサ構造１２４のエッチングは、同じエッチング工程で実施されることが好ましい。
次に、第１の誘電体層１２１（例えば、誘電性パッシベーション層１２０を形成するために望ましい材料によるＳｉＮ又は高Ｋ誘電性材料を含む）は、ハードマスク１３１部分上に、空所１３３の壁に沿って、例えば１０ｎｍの標準厚さで付着され、したがって、第１の電極１１２、第１のｐドープ半導体部分１０６、活性領域１０４、及び第２のｎドープ半導体部分１０８の側壁を覆う。この第１の誘電体層１２１は、また、空所１３３の下壁を構成する第２のｎドープ半導体層１１１の非エッチング部分１１４に付着される。次に、例えばアルミニウムからなり約５００ｎｍの厚さを有するゲート１１８を構成するように意図された第２の導電材料層１３４が、第１の誘電体層１２１上に標準的な方法で付着される。次に、１００ｎｍ、又はより一般的には少なくとも５ｎｍの厚さを有する例えばＳｉＮ又は高Ｋ誘電性材料を含む第２の誘電体層１３６が、第２の導電材料層１３４に付着される（図１６Ｃ）。
次に、ＳＦ6プラズマによる第２の誘電体層１３６、及びＣｌ2アルゴン型プラズマによる第２の導電材料層１３４の指向性エッチングが実施され、その結果、第２の誘電体層１３６及び第２の導電材料層１３４の残りの部分が、空所１３３の側壁、即ちメサ構造１２４の側面フランクを覆う（図１６Ｄ）。第２の導電材料層１３４の残りの部分は、メサ構造１２４を取り囲むゲート１１８を構成し、誘電体層１２１及び１３６の残りの部分は、誘電性パッシベーション層１２０を構成する。
有利には、誘電体層１２１と導電材料層１３４は、第２の誘電体層１３６を付着させる前にエッチングされる。次に、第２の誘電体層１３６が付着され、これにより、図１６Ｄに示されたように、導電層１３４の残りの部分の下側部分を誘電体が適切に取り囲むことができる。次に、別のエッチングが実施されて、メサ構造１２４の間の第２のｎドープ半導体層１１１へのアクセスポイントを形成できる。
次に、空所１３３を満たすために、第３の導電材料層１３８の付着が行われる（図１６Ｅ）。この付着は、構造全体上に行われ、メサ構造１２４も覆う。この付着は、例えば、約２０ｎｍの厚さを有するチタン層の付着、次に約１μｍの厚さを有するアルミニウム層の付着によって得られる。
図１６Ｆに示されたように、次に、第３の層１３８のメサ構造１２４を覆う部分を除去し、またパッシベーション層１２０のメサ構造１２４を覆う部分を除去するために、化学機械的平坦化（ＣＭＰ）が行われる。このＣＭＰは、第１の電極１１２の上側面を停止面として利用することによって実施される。層１３８の残りの部分は、第２の電極１１６を構成する。
次に、例えばＳｉＮ又は高ｋ誘電体を含み、約１００ｎｍの厚さを有する第３の誘電体層１４０の付着が行われ、この第３の誘電体層１４０は、この第３の誘電体層１４０の残りの部分がゲート１１８を覆わないようにエッチングされる（図１６Ｇ）。
次に、構造全体（図１６Ｈ）に第４の導電材料層１４２の付着が行われて、エッチング後に、ゲート１１８上の電気接点１１９並びにメサ構造１２４に対してずれており、ゲート１１８が電気接点１１９によって接続された電気接点１２８が作成される。この導電材料は、例えば、約１００ｎｍの厚さで付着されたアルミニウムに対応する。
図１６Ｉに示されたように、第４の誘電体層１４３（ＳｉＮ又は高ｋ誘電体）が、第４の導電材料層１４２上に付着され、次に、第４の誘電体層１４３と第４の導電材料層１４２がエッチングされ、それにより、第４の導電材料層１４２の残りの部分が、ゲート１１８上に配置された電気接点１１９を構成し、ゲート１１８をオフセット接点１２８に電気的に接続し、誘電性パッシベーション層１２０の一部分である第４の誘電体層１４３の残りの部分が、電気接点１１９を覆う。また、第３の誘電体層１４０の電極１１２及び１１６を覆う部分がエッチングされて、電極１１２及び１１６へのアクセスポイントが形成される。
第５の誘電体層１４６（ＳｉＮ又は高ｋ誘電体）が、例えば約１００ｎｍの厚さで構造全体上に付着され（図１６Ｊ）、次に、この第５の誘電体層１４６の電極１１２及び１１６を覆う部分が、電極１１２及び１１６に対するアクセスポイントを形成するようにエッチングされる（図１６Ｋ）。この第５の誘電体層１４６の残りの部分は、電気接点１１９の側面フランクを覆い、他の誘電体層の残りの部分と共に、ゲート１１８と電気接点１１９を取り囲む誘電性パッシベーション層１２０を構成する。
ＬＥＤ１００は、第５の導電材料層を構造全体上に付着させ、ＣＭＰを誘電性パッシベーション層１２０上で停止するように実施することによって完成され、その結果、電極１１２及び１１６を誘電性パッシベーション層１２０と同じ高さまで延在させる金属部分が形成される（図１６Ｌ）。この最後のＣＭＰ工程は、実質的に平らな上側面１２２に、誘電性パッシベーション層１２０に対する金属接点にわずかなくぼみを形成できる。
図１７Ａ〜図１７Ｆは、第３の前述した実施形態によるオプトエレクトロ装置１００（ここではＬＥＤ）を作成する方法の工程を示す。これらの図は、ＬＥＤ１００を形成するように意図された構造の側面断面図を示す。
図１７Ａに示されたように、基板１０２上に、最初に層スタックが作成され、その層スタックから、ＬＥＤ１００のメサ構造１２４が作成される。このスタックは、図１６Ａに関して前述したスタックと類似している。更に、第１の電極１１２とハードマスク１３１は、このマスク１３１に形成された開口が、層スタック内でエッチングされるパターンに一致するように以前に形成された構造上に作成され、この層スタック上に、ゲート１１８がＬＥＤ１００のメサ構造１２４を貫通する位置を規定するためにハードマスク１３１が形成される。
図１７Ｂに示されたように、次に、第１のｐドープ半導体層１１５、活性層１１３、及び第２のｎドープ半導体層１１１、並びにバッファ層１１０の厚さの一部のエッチングが、ハードマスク１３１によって画定されたパターンにしたがって実施され、メサ構造１２４内に、ゲート１１８の導電性部分がメサ構造１２４を貫通するように意図された位置１４８が形成される。このエッチングは、第２の電極１１６が作成される位置１５０を形成するために、メサ構造１２４の周囲にも行われる。このエッチングは、バッファ層１１０内のある深さレベルで停止される。しかしながら、このエッチングは、別のレベル、例えば、バッファ層１１０の上側面又は層１１１内で停止されてもよい。実施されたエッチングは、ドライエッチング（例えば、Ｃｌ2プラズマによるリアクティブイオンエッチング）である。
次に、これらの位置の全ての壁（側壁と下壁）を覆うことによって、誘電性パッシベーション層１２０が、構造物上、即ち、メサ構造１２４上と位置１４８及び１５０に標準的な方法で付着される（図１７Ｃ）。この誘電性パッシベーション層１２０は、ここでは、例えばＡＬＤによって付着されたＨｆＯ2である。
次に、誘電性パッシベーション層１２０の第２の電極１１６の位置１５０の下壁を覆う部分が、保持されるべき誘電性パッシベーション層１２０の他の部分を例えば樹脂で覆ってマスキングすることによって、例えばＣｌ2型プラズマエッチングによってエッチングされる（図１７Ｄ）。
次に、導電材料層１５２のフルプレート付着が行われて、位置１４８及び１５０が充填され（図１７Ｅ）、次にＣＭＰが、第１の電極１１２上で停止するように実施され、これにより、第２の電極１１６と誘電性パッシベーション層１２０が形成される。
ＧａＮ、ＩｎＧａＮ、及びＡｌＧａＮの代替として、オプトエレクトロ装置１００のｐ−ｎ又はｐ−ｉ−ｎ接合は、ＺｎＯから作成されてもよい。そのような接合を作成するために、ＺｎＣｄＯ又はＺｎＭｇＯ量子井戸を含む二次元ＺｎＯヘテロ構造が最初に作成されてもよい。次に、例えばフランス国特許公開公報ＦＲ２ ９８１ ０９０ Ａ１に記載されたように、このヘテロ構造のｐ型注入と次にアニーリングをなしうる。こうして、図１６Ａに示されたものと類似の構造が得られ、この構造では、層１１５が、ｐドープＺｎＯ層（例えば、リン注入によって得られた）に対応し、活性層１１３が、ＺｎＯ／ＺｎＣｄＯ又はＺｎＯ／ＺｎＭｇＯ井戸に対応し、層１１１が、ｎドープＺｎＯ層に対応する。次に、図１６Ｂ〜図１６Ｌに関して前述したものと類似の工程をそのようなスタックから実施して、装置１００の作成を完了できる。
前述した全ての実施形態及び代替では、ゲートのまわりに配置されたゲートとパッシベーション層を含みまた接合内に電界を生成することによって接合のドーパントイオン化を可能にする各要素が、ｐ−ｎ又はｐ−ｉ−ｎ接合の材料との１つ又は幾つかのショットキー接触を構成する１つ又は幾つかの金属部分と置き換えられてもよい。この場合、金属部分は、半導体材料と金属材料との間に絶縁材料が配置されることなく、接合の半導体材料と直接接する。そのようなショットキー接触を構成するために、使用される金属は、例えばタングステン（仕事関数が約６．１ｅＶ）や白金などの大きい仕事関数を有する金属から選択される。そのようなショットキー接触を構成するために使用される金属の選択は、使用される半導体材料などのオプトエレクトロ装置１００の構造に依存する。図１８は、ここでは図１３と図１４に関して前述した装置１００と類似の構造を有するようなオプトエレクトロ装置１００の例示的な実施形態を示すが、メサ構造１２４は、ｐ−ｎ接合を構成する半導体材料とのショットキー接触を構成する金属部分１５４によって貫通される。
様々な前述した例示的な実施形態の代わりとして、例えば紫外線を発光又は検出できるＬＥＤ又はフォトダイオードの場合、オプトエレクトロ装置１００の接合は、ダイヤモンドで作成されてもよい。そのような装置を作成できる層スタックは、天然ｐ型のグラファイト基板から形成されてもよい。次に、ｐ型ダイヤモンド成長が行なわれ、次に、ｎ型ダイヤモンド層が、例えばS. Koizumiらによる文献「Growth and characterization of phosphorous doped {111} homoepitaxial diamond thin films」Appl. Phys. Lett. 71,1065 (1997)に記載されているように、例えば約３００ｎｍの厚さでドーパントとしてホスフィンを使用するＣＶＤ成長によって作成される。次に、図１６Ｂ〜図１６Ｌに関して前述した工程と類似の工程を、そのようなスタックから実施して、装置１００の作成を完了しうる。
そのようなダイヤモンドを利用したオプトエレクトロ装置の場合、ゲート又はショットキー接触は、アクセプタをイオン化するためではなく、ｎドープダイヤモンド内にあり高い活性化エネルギーを有するドナーをイオン化するために使用される。したがって、ゲート又はショットキー接触は、ｐ−ｎ又はｐ−ｉ−ｎ接合にあるｎドープ半導体部分の少なくとも一部分の側面フランクの少なくとも一部分を覆うように作成され、このｐ−ｎ又はｐ−ｉ−ｎ接合は、接合内の内部量子効率を高めるために正バイアス（正電圧Ｖg）される。この構成では、第１の半導体部分１０６は、ｎ型半導体で作成されると有利である。
様々な前述した実施形態のうちの１つによる１つ又は幾つかのＬＥＤ１００は、光放射装置１０００内に一体化されてもよい。図１９は、同じ基板１０２上に３ｘ３マトリクスとして作成された９個のＬＥＤ１００を含むそのような装置１０００を概略的に示す。
前述した様々な例示的な実施形態の代替として、参照番号１００は、１つ又は幾つかのＬＥＤではなくｐ−ｎ又はｐ−ｉ−ｎ接合を含む１つ又は幾つかのフォトダイオードに対応しうる。ＬＥＤに関しては、ゲート又はショットキー接触は、ドーパント（アクセプタ又はドナー）をイオン化し、したがって、光電変換を行うために使用される接合内のドーピングを調整するために使用される。例えば、紫外光検出を行うためのフォトダイオード１００に関して、ｐ−ｎ接合を作成するためにＡｌＧａＮが使用される場合（例えば、約１μｍの厚さの１０19ドナー／ｃｍ3と約５００ｎｍの厚さの１０17ドナー／ｃｍ3を有する約５０％のケイ素ドープアルミニウムを含むｎ型ＡｌＧａＮのＭＯＣＶＤ成長と、次に、約３００ｎｍの厚さの約１０19アクセプタ／ｃｍ3を有するマグネシウムドープｐ型ＡｌＧａＮの成長によって作成された）、ｐ型半導体内の高アクセプタ活性化エネルギーに関連した問題が、そのようなフォトダイオードで見られることがあり、紫外光を検出する性能を制限する。
同様に、フォトダイオードを作成するために、高いドナー活性化エネルギー（例えば、ダイヤモンド）を有するｎ型半導体の使用も可能である。この場合、ゲート又はショットキー接触は、これらのドナーをイオン化してｎ型半導体の導電率を改善することを可能にする。更に、図１９に示された装置１０００は、光放射装置ではなく幾つかのフォトダイオード１００を含む光検出器装置に対応してもよい。
ゲート又はショットキー接触のおかげで行われるドーパントイオン化は、ＬＥＤに関して前述した方法と類似の方法でこの問題に取り組む。
フォトダイオードなどの光電変換を行うオプトエレクトロ装置１００の場合、メサ構造の頂点にある電極１１２は、検出され光電変換されるように意図された波長を有する透明材料（例えば、約１００ｎｍの厚さのＩＴＯ）から作成される。この場合、第２の電極１１６は、電子コレクタとして使用される。
１００ オプトエレクトロ装置
１０６，１０８ 半導体部分
１１２，１１６ 電極
１１８，１２０，１５４ 要素
１２２ 連続面
１２４ メサ構造

Claims (18)

  1. 一方がｐドープされ他方がｎドープされてともにｐ−ｎ接合を構成する第１（１０６）及び第２（１０８）の半導体部分と、
    前記第１の半導体部分（１０６）に電気的に接続され、前記第２の半導体部分（１０８）と前記第１の電極（１１２）との間に配置された第１の電極（１１２）と、
    を少なくとも含む少なくとも１つのメサ構造（１２４）を有するオプトエレクトロ装置（１００）であって、
    前記第２の半導体部分（１０８）に電気的に接続された第２の電極（１１６）と、
    前記第１（１０６）及び／又は第２（１０８）の半導体部分内に電界を生成することによって前記第１（１０６）及び／又は第２（１０８）の半導体部分のドーパントをイオン化でき、また前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分と前記第１（１０６）及び第２（１０８）の半導体部分によって構成された空間電荷領域の少なくとも一部分との側面フランクの少なくとも一部分を覆う要素（１１８、１２０、１５４）とを少なくとも含み、
    少なくとも前記第１の電極（１１２）と前記第２の電極（１１６）の上側面が、実質的に平らな連続面（１２２）を構成するオプトエレクトロ装置（１００）。
  2. 前記第１（１０６）及び／又は第２（１０８）の半導体部分のドーパントをイオン化できる前記要素が、
    前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分及び前記空間電荷領域の少なくとも一部分の前記側面フランクの前記少なくとも一部分と、少なくとも１つの導電性ゲート（１１８）とを覆う少なくとも１つの誘電性パッシベーション層（１２０）であって、前記ゲート（１１８）と、前記第１（１０６）及び／又は第２（１０８）の半導体部分の前記少なくとも一部分との間に、及び前記ゲート（１１８）と前記空間電荷領域の前記少なくとも一部分との間に配置される少なくとも１つの誘電性パッシベーション層（１２０）と、
    前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分と、前記空間電荷領域の少なくとも一部分との前記側面フランクの前記少なくとも一部分を覆い、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分及び前記空間電荷領域の少なくとも一部分と共にショットキー接触を構成する少なくとも１つの金属部分（１５４）とを有する、請求項１に記載のオプトエレクトロ装置（１００）。
  3. 前記誘電性パッシベーション層（１２０）の第１の部分が、前記第１の電極（１１２）、前記第１の半導体部分（１０６）、及び前記第２の半導体部分（１０８）の少なくとも一部分を少なくとも部分的に横方向に取り囲み、
    前記ゲート（１１８）が、前記誘電性パッシベーション層（１２０）の前記第１の部分を横方向に覆い、
    前記誘電性パッシベーション層（１２０）の第２の部分が、前記ゲート（１１８）を横方向に覆い、
    前記第２の電極（１１６）が、前記誘電性パッシベーション層（１２０）の前記第２の部分を横方向に覆い、
    又は、
    前記金属部分（１５４）が、前記第１の電極（１１２）、前記第１の半導体部分（１０６）、及び前記第２の半導体部分（１０８）の少なくとも一部分を少なくとも部分的に横方向に取り囲み、
    前記第２の電極（１１６）が、前記金属部分（１５４）を横方向に覆う、請求項２に記載のオプトエレクトロ装置（１００）。
  4. 複数のメサ構造（１２４）と、
    前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分及び前記メサ構造（１２４）のうちの１つの前記空間電荷領域の少なくとも一部分の前記側面フランクの少なくとも一部分と幾つかの導電性ゲート（１１８）とをそれぞれ覆う複数の誘電性パッシベーション層（１２０）であって、前記ゲート（１１８）のうちの１つと前記メサ構造（１２４）のうちの１つの前記第１及び／又は第２の半導体部分の前記少なくとも一部分との間に、及び前記ゲート（１１８）のうちの１つと前記メサ構造（１２４）のうちの１つの前記空間電荷領域の前記少なくとも一部分との間に各誘電性パッシベーション層（１２０）が配置され、又は、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分及び前記メサ構造（１２４）のうちの１つの空間電荷領域の少なくとも一部分の前記側面フランクの少なくとも一部分を幾つかの金属部分（１５４）がそれぞれ覆っている、前記誘電性パッシベーション層（１２０）と、を有し、
    前記第２の電極（１１６）が、各メサ構造（１２４）の前記第２の半導体部分（１０８）に電気的に接続され、各メサ構造（１２４）の前記第１の電極（１１２）と前記第２の電極（１１６）の前記上側面が、実質的に平らな連続面（１２２）を構成する、請求項２又は３に記載のオプトエレクトロ装置（１００）。
  5. 各前記メサ構造（１２４）が、前記誘電性パッシベーション層（１２０）のうちの１つの第１の部分によって少なくとも部分的に横方向に取り囲まれ、
    各ゲート（１１８）が、前記誘電性パッシベーション層（１２０）のうちの１つの第１の部分を横方向に覆い、
    各誘電性パッシベーション層（１２０）の第２の部分が、前記ゲート（１１８）のうちの１つを横方向に覆い、
    前記第２の電極（１１６）が、前記誘電性パッシベーション層（１２０）の前記第２の部分を横方向に覆い、又は、
    各メサ構造（１２４）が、前記金属部分（１５４）のうちの１つによって少なくとも部分的に横方向に取り囲まれ、
    前記第２の電極（１１６）が、前記金属部分（１５４）を横方向に覆う、請求項４に記載のオプトエレクトロ装置（１００）。
  6. 前記ゲート（１１８）が、前記メサ構造（１２４）内に延在する少なくとも１つの導電材料の少なくとも一部分を含むか、前記金属部分（１５４）が、前記メサ構造（１２４）内に延在し、
    前記第２の電極（１１６）が、前記メサ構造（１２４）のまわりに配置された、請求項２に記載のオプトエレクトロ装置（１００）。
  7. 複数のメサ構造（１２４）を含み、
    前記ゲート（１１８）が前記メサ構造（１２４）の１つ又は複数の内に延在する少なくとも１つの導電材料の複数の部分を含むか、複数の金属部分（１５４）が前記メサ構造（１２４）の１つ又は複数の内に延在し、
    前記第２の電極（１１６）が、各メサ構造（１２４）のまわりに配置された、請求項２に記載のオプトエレクトロ装置（１００）。
  8. 更に、前記メサ構造（１２４）の隣り及び前記第２の電極（１１６）の隣りに配置された電気接点（１２８）を含み、前記ゲート（１１８）又は前記金属部分（１５４）が、前記電気接点（１２８）に電気的に接続された、請求項２〜７のいずれか一項に記載のオプトエレクトロ装置（１００）。
  9. 前記実質的に平らな連続面（１２２）が、更に、前記ゲート（１１８）又は前記金属部分（１５４）の上側面及び／又は前記誘電性パッシベーション層（１２０）の上側面によって構成されている、請求項２〜８のいずれか一項に記載のオプトエレクトロ装置（１００）。
  10. 各誘電性パッシベーション層（１２０）が、各ゲート（１１８）の上側面を覆う、請求項２〜８のいずれか一項に記載のオプトエレクトロ装置（１００）。
  11. 更に、前記第２の半導体部分（１０８）と同じ導電型によってドープされた半導体を含む少なくとも１つのバッファ層（１１０）を含み、前記第２の半導体部分（１０８）と前記第２の電極（１１６）が、互い隣り合って配置された、請求項１〜１０のいずれか一項に記載のオプトエレクトロ装置（１００）。
  12. 構造化された上側面を含む第２のドープ半導体層（１１１）を更に含み、前記構造化された上側面の第１の突出部分が、前記第２の半導体部分（１０８）を構成し、前記第２の電極（１１６）が、前記第２のドープ半導体層（１１１）の少なくとも第２の部分上に配置されて前記第２のドープ半導体層（１１１）の前記構造化面のくぼみを形成する、請求項１〜１１のいずれか一項に記載のオプトエレクトロ装置（１００）。
  13. 前記第２の半導体部分（１０８）の第２の部分（１２５）と前記第１の半導体部分（１０６）との間に配置された前記第２の半導体部分（１０８）の第１の部分（１２３）が、前記第２の半導体部分（１０８）の前記第２の部分（１２５）に関係する凹部を形成し、前記第２の電極（１１６）が、前記第２の半導体部分（１０８）の前記第２の部分（１２５）の上側面（１２７）で前記第２の半導体部分（１０８）に電気的に接続された、請求項１〜１１のいずれか一項に記載のオプトエレクトロ装置（１００）。
  14. 前記第１の半導体部分（１０６）が、ｐドープされ、アクセプタ活性化エネルギーが、約２００ｍｅＶ以上である少なくとも１つの半導体を含む、又は前記第１の半導体部分（１０６）が、ｎドープされ、ドナー活性化エネルギーが約２００ｍｅＶ以上である少なくとも１つの半導体を含む、請求項１〜１３のいずれか一項に記載のオプトエレクトロ装置（１００）。
  15. １つ又は複数の発光ダイオード及び／又は１つ又は複数のフォトダイオードに対応する請求項１〜１４のいずれか一項に記載の１つ又は幾つかのオプトエレクトロ装置（１００）を含む電子装置（１０００）。
  16. オプトエレクトロ装置（１００）の第１の電極（１１２）と第２の電極（１１６）との間に電圧を印加することによって前記オプトエレクトロ装置（１００）の分極を実施する工程と、
    前記ゲート（１１８）又は金属部分（１５４）と前記ｐドープ半導体部分（１０６）に電気的に接続された電極（１１２）との間に電位差を印加して、前記ゲート（１１８）又は金属部分（１５４）に印加される前記電位が、前記ｐドープ半導体部分（１０６）に電気的に接続された前記電極（１１２）に印加された電位より低くなるようにする工程と、
    前記ゲート（１１８）又は金属部分（１５４）と前記ｎドープ半導体部分（１０６）に電気的に接続された前記電極（１１２）との間に電位差を印加して、前記ゲート（１１８）又は金属部分（１５４）に印加される前記電位が、前記ｎドープ半導体部分（１０６）に電気的に接続された前記電極（１１２）に印加された前記電位以上になるようにする工程とを含む、請求項２〜１４のいずれか一項に記載のオプトエレクトロ装置（１００）からの光放射方法。
  17. 前記ゲート（１１８）又は金属部分（１５４）と前記ｐドープ半導体部分（１０６）に電気的に接続された前記電極（１１２）との間に電位差を印加して、前記ゲート（１１８）又は金属部分（１５４）に印加された前記電位が、前記ｐドープ半導体部分（１０６）に電気的に接続された電極（１１２）に印加された電位以下になるようにする工程と、
    前記ゲート（１１８）又は金属部分（１５４）と前記ｎドープ半導体部分（１０６）に電気的に接続された電極（１１２）との間に電位差を印加して、前記ゲート（１１８）又は金属部分（１５４）に印加された前記電位が、前記ｎドープ半導体部分（１０６）に電気的に接続された前記電極（１１２）に印加された電位以上になるようにする工程とを含む、請求項２〜１０のいずれか一項、または、請求項２と請求項１１〜１４いずれか一項に記載のオプトエレクトロ装置（１００）からの光電変換方法。
  18. オプトエレクトロ装置（１００）を作成する方法であって、少なくとも、
    第２の半導体層（１１１）と導電性層との間に配置された少なくとも１つの第１の半導体層（１１５）を含む層スタックを作成する工程であって、前記第１と第２の半導体層の一方（１１５）がｐドープされ、前記第１と第２の半導体層の他方（１１１）がｎドープされる工程と、
    前記層スタックをエッチングし、第１（１０６）と第２（１０８）の半導体部分を含む少なくとも１つのメサ構造（１２４）を作成して、ｐ−ｎ接合及び前記第１の半導体部分（１０６）に電気的に接続された第１の電極（１１２）を形成する工程と、
    前記第１（１０６）及び／又は第２（１０８）の半導体部分内に電界を生成することにより第１及び／又は第２の半導体部分のドーパントをイオン化し前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分及び前記第１（１０６）及び／又は第２（１０８）の半導体部分によって構成された空間電荷領域の少なくとも一部分の前記側面フランクの少なくとも一部分を覆う要素（１１８、１２０、１５４）を作成する工程と、
    前記第２の半導体部分（１０８）に電気的に接続された第２の電極（１１６）を作成する工程とを含み、
    少なくとも前記第２の電極（１１６）を作成する工程が、前記導電材料を平坦化して、少なくとも前記第１の電極（１１２）と前記第２の電極（１１６）の上側面が、実質的に平らな連続面（１２２）を構成するようにする工程を含む方法。
JP2015128794A 2014-06-27 2015-06-26 オプトエレクトロ装置、電子装置およびオプトエレクトロ装置を作成する方法 Active JP6914608B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1456084 2014-06-27
FR1456084A FR3023065B1 (fr) 2014-06-27 2014-06-27 Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ

Publications (3)

Publication Number Publication Date
JP2016027637A true JP2016027637A (ja) 2016-02-18
JP2016027637A5 JP2016027637A5 (ja) 2021-04-08
JP6914608B2 JP6914608B2 (ja) 2021-08-04

Family

ID=51298887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015128794A Active JP6914608B2 (ja) 2014-06-27 2015-06-26 オプトエレクトロ装置、電子装置およびオプトエレクトロ装置を作成する方法

Country Status (5)

Country Link
US (1) US9601542B2 (ja)
EP (1) EP2960951B1 (ja)
JP (1) JP6914608B2 (ja)
KR (1) KR102357920B1 (ja)
FR (1) FR3023065B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019053923A1 (ja) * 2017-09-13 2019-03-21 シャープ株式会社 Ｌｅｄユニット、画像表示素子およびその製造方法
JP2019129226A (ja) * 2018-01-24 2019-08-01 シャープ株式会社 マイクロｌｅｄ素子、画像表示素子、及び画像表示素子の製造方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6220614B2 (ja) * 2013-09-20 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6444718B2 (ja) * 2014-12-15 2018-12-26 株式会社東芝 半導体装置
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
WO2017109768A1 (en) * 2015-12-24 2017-06-29 Vuereal Inc. Vertical solid state devices
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
WO2018098436A1 (en) 2016-11-28 2018-05-31 Spy Eye, Llc Unobtrusive eye mounted display
CN117558739A (zh) 2017-03-30 2024-02-13 维耶尔公司 垂直固态装置
US11600743B2 (en) 2017-03-30 2023-03-07 Vuereal Inc. High efficient microdevices
US11721784B2 (en) 2017-03-30 2023-08-08 Vuereal Inc. High efficient micro devices
CN107195711B (zh) * 2017-05-03 2019-01-29 东南大学 一种光电混频hemt及其控制方法
CN109216395B (zh) * 2017-07-06 2023-08-04 乐金显示有限公司 发光结构、发光晶体管及其制造方法
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
FR3077160B1 (fr) 2018-01-19 2022-01-21 Commissariat Energie Atomique Dispositif optoelectronique comportant une grille et une cathode couplees l'une a l'autre
US10673414B2 (en) 2018-02-05 2020-06-02 Tectus Corporation Adaptive tuning of a contact lens
FR3077931A1 (fr) * 2018-02-14 2019-08-16 Centre National De La Recherche Scientifique Dispositif a semi-conducteur avec structure de passivation des surfaces recombinantes
US10505394B2 (en) 2018-04-21 2019-12-10 Tectus Corporation Power generation necklaces that mitigate energy absorption in the human body
US10838239B2 (en) 2018-04-30 2020-11-17 Tectus Corporation Multi-coil field generation in an electronic contact lens system
US10895762B2 (en) 2018-04-30 2021-01-19 Tectus Corporation Multi-coil field generation in an electronic contact lens system
US10790700B2 (en) 2018-05-18 2020-09-29 Tectus Corporation Power generation necklaces with field shaping systems
US11137622B2 (en) 2018-07-15 2021-10-05 Tectus Corporation Eye-mounted displays including embedded conductive coils
US10529107B1 (en) 2018-09-11 2020-01-07 Tectus Corporation Projector alignment in a contact lens
US11271033B2 (en) 2018-09-27 2022-03-08 Lumileds Llc Micro light emitting devices
US10838232B2 (en) 2018-11-26 2020-11-17 Tectus Corporation Eye-mounted displays including embedded solenoids
US10644543B1 (en) 2018-12-20 2020-05-05 Tectus Corporation Eye-mounted display system including a head wearable object
FR3091028B1 (fr) 2018-12-20 2022-01-21 Commissariat Energie Atomique Dispositif optoélectronique à jonction PN
FR3096508A1 (fr) * 2019-05-21 2020-11-27 Aledia Dispositif optoélectronique à diodes électroluminescentes
CN114158286A (zh) * 2019-07-30 2022-03-08 维耶尔公司 高效率微装置
US10944290B2 (en) 2019-08-02 2021-03-09 Tectus Corporation Headgear providing inductive coupling to a contact lens
DE102019129619A1 (de) * 2019-11-04 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US12040432B2 (en) 2020-10-30 2024-07-16 Lumileds Llc Light emitting diode devices with patterned TCO layer including different thicknesses
CN112466954B (zh) * 2020-11-30 2022-01-21 长江存储科技有限责任公司 一种半导体器件及其制造方法
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50154082A (ja) * 1974-05-31 1975-12-11
JPS52119881A (en) * 1976-04-01 1977-10-07 Mitsubishi Electric Corp Semi-conductor control luminous element
JPS63313888A (ja) * 1987-06-16 1988-12-21 Hikari Keisoku Gijutsu Kaihatsu Kk 光学電子素子
JPS63313887A (ja) * 1987-06-16 1988-12-21 Hikari Keisoku Gijutsu Kaihatsu Kk 光学電子素子
JPS63313889A (ja) * 1987-06-16 1988-12-21 Hikari Keisoku Gijutsu Kaihatsu Kk 光学電子素子
US4905059A (en) * 1986-09-25 1990-02-27 Regents Of The University Of Minnesota Modulation doped radiation emitting semiconductor device
JP2002057329A (ja) * 2000-08-09 2002-02-22 Toshiba Corp 縦型電界効果トランジスタ及びその製造方法
JP2002141495A (ja) * 2000-11-02 2002-05-17 Takashi Katoda 集束イオンビームを用いて作製した極微細構造を有する電子デバイス及び光デバイス
JP2002280664A (ja) * 2001-02-16 2002-09-27 Samsung Electro Mech Co Ltd 半導体レーザダイオード
DE202006003360U1 (de) * 2006-03-03 2006-06-01 Schön, Hendrik Lichtemittierender Feldeffekttransistor
JP2009158550A (ja) * 2007-12-25 2009-07-16 Sony Corp 半導体発光素子及びこれを用いた表示装置
JP2010041048A (ja) * 2008-07-31 2010-02-18 Commissariat A L'energie Atomique 半導体材料からなる発光ダイオード及び当該発光ダイオードの製造方法
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2011523200A (ja) * 2008-04-15 2011-08-04 クナノ アーベー ナノワイヤラップゲートデバイス
JP2011249425A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体発光装置
JP2013062448A (ja) * 2011-09-14 2013-04-04 Naoto Matsuo 太陽電池素子及び太陽電池素子の製造方法
US20130113004A1 (en) * 2011-11-08 2013-05-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Light-emitting device with head-to-tail p-type and n-type transistors
WO2013189949A1 (en) * 2012-06-22 2013-12-27 Soitec Method of collective manufacture of leds and structure for collective manufacture of leds.

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544953B (en) * 2002-06-03 2003-08-01 Opto Tech Corp Light emitting diode capable of increasing the light emitting efficiency
US7474681B2 (en) * 2005-05-13 2009-01-06 Industrial Technology Research Institute Alternating current light-emitting device
US7535089B2 (en) * 2005-11-01 2009-05-19 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
JP2012114184A (ja) * 2010-11-24 2012-06-14 Hitachi Cable Ltd 発光ダイオード
KR101154320B1 (ko) * 2010-12-20 2012-06-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
FR2976123B1 (fr) 2011-06-01 2013-07-05 Commissariat Energie Atomique Structure semiconductrice destinee a emettre de la lumiere et procede de fabrication d'une telle structure
FR2979480B1 (fr) * 2011-08-25 2013-09-27 Commissariat Energie Atomique Procede de realisation d'un dispositif a transistors contraints par siliciuration des zones de source et de drain
FR2981090B1 (fr) 2011-10-10 2014-03-14 Commissariat Energie Atomique Procede de preparation d'oxyde de zinc zno de type p ou de znmgo de type p.
US20130126826A1 (en) * 2011-11-14 2013-05-23 Quantum Electro Opto Systems Sdn. Bhd. Optical Tilted Charge Devices And Methods
FR2992472B1 (fr) * 2012-06-20 2014-08-08 Commissariat Energie Atomique Recepteur optique semi-conducteur a structure pin
US8785975B2 (en) * 2012-06-21 2014-07-22 Avogy, Inc. GAN vertical superjunction device structures and fabrication methods
FR2992466A1 (fr) * 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
FR2997551B1 (fr) 2012-10-26 2015-12-25 Commissariat Energie Atomique Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure
US8963121B2 (en) * 2012-12-07 2015-02-24 Micron Technology, Inc. Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
US9059199B2 (en) * 2013-01-07 2015-06-16 Avogy, Inc. Method and system for a gallium nitride vertical transistor
US20140191241A1 (en) * 2013-01-07 2014-07-10 Avogy, Inc. Gallium nitride vertical jfet with hexagonal cell structure
FR3010233B1 (fr) 2013-08-28 2017-02-10 Commissariat Energie Atomique Structure semiconductrice a zones d'emission commutables, procede de fabrication d'une telle structure et dispositif semiconducteur comportant une telle structure
FR3023061B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Diode de structure mesa a surface de contact sensiblement plane

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50154082A (ja) * 1974-05-31 1975-12-11
JPS52119881A (en) * 1976-04-01 1977-10-07 Mitsubishi Electric Corp Semi-conductor control luminous element
US4905059A (en) * 1986-09-25 1990-02-27 Regents Of The University Of Minnesota Modulation doped radiation emitting semiconductor device
JPS63313888A (ja) * 1987-06-16 1988-12-21 Hikari Keisoku Gijutsu Kaihatsu Kk 光学電子素子
JPS63313887A (ja) * 1987-06-16 1988-12-21 Hikari Keisoku Gijutsu Kaihatsu Kk 光学電子素子
JPS63313889A (ja) * 1987-06-16 1988-12-21 Hikari Keisoku Gijutsu Kaihatsu Kk 光学電子素子
JP2002057329A (ja) * 2000-08-09 2002-02-22 Toshiba Corp 縦型電界効果トランジスタ及びその製造方法
JP2002141495A (ja) * 2000-11-02 2002-05-17 Takashi Katoda 集束イオンビームを用いて作製した極微細構造を有する電子デバイス及び光デバイス
JP2002280664A (ja) * 2001-02-16 2002-09-27 Samsung Electro Mech Co Ltd 半導体レーザダイオード
DE202006003360U1 (de) * 2006-03-03 2006-06-01 Schön, Hendrik Lichtemittierender Feldeffekttransistor
JP2009158550A (ja) * 2007-12-25 2009-07-16 Sony Corp 半導体発光素子及びこれを用いた表示装置
JP2011523200A (ja) * 2008-04-15 2011-08-04 クナノ アーベー ナノワイヤラップゲートデバイス
JP2010041048A (ja) * 2008-07-31 2010-02-18 Commissariat A L'energie Atomique 半導体材料からなる発光ダイオード及び当該発光ダイオードの製造方法
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2011249425A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体発光装置
JP2013062448A (ja) * 2011-09-14 2013-04-04 Naoto Matsuo 太陽電池素子及び太陽電池素子の製造方法
US20130113004A1 (en) * 2011-11-08 2013-05-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Light-emitting device with head-to-tail p-type and n-type transistors
WO2013189949A1 (en) * 2012-06-22 2013-12-27 Soitec Method of collective manufacture of leds and structure for collective manufacture of leds.

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019053923A1 (ja) * 2017-09-13 2019-03-21 シャープ株式会社 Ｌｅｄユニット、画像表示素子およびその製造方法
TWI677977B (zh) * 2017-09-13 2019-11-21 日商夏普股份有限公司 Led單元、影像顯示元件及其製造方法
CN111108613A (zh) * 2017-09-13 2020-05-05 夏普株式会社 Led单元、图像显示元件及其制造方法
US11393963B2 (en) 2017-09-13 2022-07-19 Sharp Kabushiki Kaisha LED unit, image display element, and method of manufacturing the same
CN111108613B (zh) * 2017-09-13 2024-01-16 夏普株式会社 Led单元、图像显示元件及其制造方法
JP2019129226A (ja) * 2018-01-24 2019-08-01 シャープ株式会社 マイクロｌｅｄ素子、画像表示素子、及び画像表示素子の製造方法

Also Published As

Publication number Publication date
JP6914608B2 (ja) 2021-08-04
EP2960951A1 (fr) 2015-12-30
FR3023065B1 (fr) 2017-12-15
US20150380461A1 (en) 2015-12-31
FR3023065A1 (fr) 2016-01-01
EP2960951B1 (fr) 2020-02-26
US9601542B2 (en) 2017-03-21
KR102357920B1 (ko) 2022-02-03
KR20160001717A (ko) 2016-01-06

Similar Documents

Publication Publication Date Title
JP6914608B2 (ja) オプトエレクトロ装置、電子装置およびオプトエレクトロ装置を作成する方法
US7544971B2 (en) Lateral current blocking light-emitting diode and method for manufacturing the same
KR101806227B1 (ko) 광전자 반도체 칩
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
JP2016027637A5 (ja) オプトエレクトロ装置、電子装置およびオプトエレクトロ装置を作成する方法
TW201238043A (en) Light-emitting diode device and method for manufacturing the same
JP7209338B2 (ja) 半導体素子
KR20110054318A (ko) 발광소자 및 그 제조방법
JP7119422B2 (ja) 縦型半導体装置及び縦型半導体装置の製造方法
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
WO2012109110A1 (en) Led mesa sidewall isolation by ion implantation
US11532768B2 (en) Optoelectronic device including a gate and a cathode coupled to one another
KR101393953B1 (ko) 발광 소자 및 그 제조방법
KR20120135818A (ko) 발광소자 및 그의 제조방법
KR20120029284A (ko) 발광소자
KR101383161B1 (ko) 발광 다이오드 및 그 제조 방법
JP6685278B2 (ja) 窒化物半導体装置
US9905734B2 (en) Emissive structure with lateral carrier injection
US11935989B2 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
US10651342B2 (en) Optoelectronic semiconductor chip
CN113316854B (zh) 具有pn结的光电器件
KR20120088129A (ko) 발광 다이오드 및 그의 제조 방법
KR101364773B1 (ko) 개별 전류 경로의 단위셀들을 갖춘 발광다이오드 및 그제조방법
KR20210104119A (ko) Pn 접합을 가지는 광전 소자
KR101926517B1 (ko) 발광소자 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20210226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210714

R150 Certificate of patent or registration of utility model

Ref document number: 6914608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250