TWI677915B - 晶圓結構及封裝方法 - Google Patents

晶圓結構及封裝方法 Download PDF

Info

Publication number
TWI677915B
TWI677915B TW107124481A TW107124481A TWI677915B TW I677915 B TWI677915 B TW I677915B TW 107124481 A TW107124481 A TW 107124481A TW 107124481 A TW107124481 A TW 107124481A TW I677915 B TWI677915 B TW I677915B
Authority
TW
Taiwan
Prior art keywords
test pad
test
cutting
track
laser
Prior art date
Application number
TW107124481A
Other languages
English (en)
Other versions
TW202004881A (zh
Inventor
陳翠媚
Tsui-Mei Chen
曹佩華
Pei-Haw Tsao
林政德
Cheng-Te Lin
林雨蓉
Yu-Jung Lin
朱立寰
Li-Huan Chu
Original Assignee
台灣積體電路製造股份有限公司
Taiwan Semiconductor Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, Taiwan Semiconductor Manufacturing Co., Ltd. filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI677915B publication Critical patent/TWI677915B/zh
Publication of TW202004881A publication Critical patent/TW202004881A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明闡述封裝方法及晶圓結構。提供一種半導體晶圓，所述半導體晶圓具有晶粒、環繞所述晶粒以及位於所述晶粒之間的切割道、以及位於所述切割道中的測試墊。通過所述測試墊對所述半導體晶圓執行晶圓測試。沿所述切割道對所述半導體晶圓執行雷射開槽製程，並移除所述切割道中的所述測試墊以在所述切割道中形成雷射掃描區。沿所述切割道執行切透所述半導體晶圓的機械切片製程以單體化所述晶粒。封裝經單體化的所述晶粒。

Description

晶圓結構及封裝方法
本發明實施例是有關於一種晶圓結構及封裝方法。
晶圓級測試是指使晶圓形式的半導體元件經受電性測試的製程。此種測試技術不僅可用於測試晶圓級封裝元件，而且可用于測試作為傳統封裝的裸晶粒(bare die)或已知良好晶粒(known good die，KGD)出售的半導體元件。晶圓測試方法利用位於切割道(scribe street)區中的測試墊(test pad)，且在晶圓測試期間所述測試墊通過探針(probe needle)電性連接到外部端子(external terminal)。
本發明實施例的封裝方法包括以下步驟。提供半導體晶圓，所述半導體晶圓具有晶粒、環繞所述晶粒以及位於所述晶粒之間的切割道、以及位於所述切割道中的測試墊。通過所述測試墊對所述半導體晶圓執行晶圓測試。沿所述切割道對所述半導體 晶圓執行雷射開槽製程，並移除所述切割道中的所述測試墊以在所述切割道中形成雷射掃描區。沿所述切割道執行切透所述半導體晶圓的機械切片製程以單體化所述晶粒。封裝經單體化的所述晶粒。
本發明實施例的封裝方法包括以下步驟。提供半導體晶圓，所述半導體晶圓具有晶粒以及環繞所述晶粒的第一切割道及第二切割道。所述第一切割道在第一方向上延伸且所述第二切割道在第二方向上延伸，且所述第一方向垂直於所述第二方向。在所述第一切割道中形成第一測試墊，所述第一測試墊具有不超過25%的第一測試墊圖案密度。所述第一測試墊圖案密度是所述第一測試墊的總面積對具有所述第一測試墊形成於其內的一個第一切割道的面積的比率。在所述第二切割道中形成第二測試墊，所述第二測試墊具有不超過25%的第二測試墊圖案密度。所述第二測試墊圖案密度是所述第二測試墊的總面積對具有所述第二測試墊形成於其內的一個第二切割道的面積的比率。通過所述第一測試墊及所述第二測試墊對所述半導體晶圓執行晶圓測試。沿所述第一切割道及所述第二切割道對所述半導體晶圓執行雷射開槽製程，並移除所述第一切割道及所述第二切割道中的所述第一測試墊及所述第二測試墊以在所述第一切割道及所述第二切割道中形成雷射掃描區。沿所述第一切割道及所述第二切割道執行切透所述半導體晶圓的機械切片製程以單體化所述晶粒。封裝經單體化的所述晶粒。
本發明實施例的晶圓結構包括多個晶粒、切割道及測試墊。所述多個晶粒中的每一者被密封環結構環繞。所述切割道位於所述多個晶粒及所述密封環結構外且環繞所述多個晶粒及所述密封環結構。所述切割道中的每一者中具有雷射掃描路徑且所述雷射掃描路徑實質上平行於所述切割道且在所述切割道的延伸方向上延伸。測試墊設置在所述切割道中且在所述雷射掃描路徑上。所述測試墊中的每一者具有在與所述切割道的所述延伸方向垂直的方向上測量的第一寬度，且所述第一寬度小於所述切割道中的所述雷射掃描路徑的第二寬度。
10‧‧‧半導體晶圓
12‧‧‧晶粒
14、14X、14Y、141、142、143、144‧‧‧切割道
15、15X、15Y‧‧‧測試線區
102‧‧‧半導體基底
103‧‧‧絕緣層
104‧‧‧半導體元件
105‧‧‧閘極結構
106‧‧‧源極/汲極區
107‧‧‧隔離結構
108‧‧‧連接結構
110‧‧‧測試元件
112‧‧‧測試電路
120‧‧‧互連結構
130‧‧‧密封環結構
150‧‧‧接觸墊
160、160X、160Y‧‧‧測試墊
180‧‧‧測試線區段
510、1202A、1204A、1206A、1208A、1202B、1204B、1206B、1208B‧‧‧金屬化特徵
1203、1205、1207、1209‧‧‧介電層
Dt‧‧‧尺寸
LP‧‧‧雷射掃描路徑
LS‧‧‧雷射掃描區
S42、S43、S44、S45、S46、S47、S48‧‧‧步驟
W1、Ws、Wt‧‧‧寬度
Xs‧‧‧十字區段
X、Y‧‧‧方向
I-I、II-II’‧‧‧剖面線
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1是根據本公開的一些實施例具有切割道的示例性晶圓結構的示意性俯視圖。
圖2是根據本公開的一些實施例的晶圓結構的一部分的示意性俯視圖。
圖3A及圖3B是根據本公開的一些實施例的圖2的晶圓結構的一些部分沿剖面線I-I’及剖面線II-II’的示意性剖視圖。
圖4是示出根據本公開的一些實施例的一種封裝方法的製程 步驟的示例性流程圖。
圖5A是根據本公開的一些實施例在雷射開槽(laser grooving)之前晶圓結構的切割道的一部分的示意性俯視圖。
圖5B是根據本公開的一些實施例在雷射開槽之後晶圓結構的切割道的一部分的示意性俯視圖。
圖5C是根據本公開的一些實施例在機械切片之後晶圓結構的切割道的一部分的示意性俯視圖。
圖6是根據本公開的一些實施例的測試墊在晶圓結構的切割道上的位置的示意性佈局。
圖7是根據本公開的一些實施例示出切割道及測試墊的相對面積的示意性俯視圖。
圖8是根據本公開的一些實施例示出晶圓結構中的測試墊的示意性剖視圖。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及排列的具體實例以簡化本公開內容。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵“上方”或第二特徵“上”可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實 施例。另外，本公開內容可能在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
另外，在本文中為便於說明，可使用例如“在…下面(beneath)”、“在…之下(below)”、“下方的(lower)”、“在…之上(above)”、“上方的(upper)”等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向以外還包括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或其他取向)，且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
應理解，本公開的以下實施例提供可在各種具體上下文中實施的可應用的概念。所述實施例旨在提供進一步的闡釋，但不用於限制本公開的範圍。
圖1說明根據本公開的一些實施例具有切割道的示例性晶圓結構的俯視圖。圖2說明根據本公開的一些實施例的圖1的晶圓結構的一部分的俯視圖。圖3A及圖3B說明根據本公開的一些實施例的圖2的晶圓結構的一些部分沿剖面線I-I’及剖面線II-II’的剖視圖。參照圖1及圖2，半導體晶圓10包括多個晶粒12，且相鄰的晶粒12通過切割道14彼此分隔開。也就是說，切割道14形成在晶粒12及密封環結構(seal ring structure)130的外側上並環繞密封環結構130。位於晶粒12與切割道14之間的密封環結構130可用作用于保護晶粒12免受應力的保護壁。在晶粒單體化(即，晶圓切片)期間，在一些實施例中，半導體晶圓10 被沿切割道14分割以使晶粒12彼此分隔開。在某些實施例中，半導體晶圓10是由矽或其他半導體材料(例如，III-V半導體材料)製成的半導體晶圓。在一些實施例中，晶粒12包括多種類型的晶片或多於一種類型的積體電路或電組件。在一些實施例中，在圖2中，被密封環結構130環繞的晶粒12被在X方向上延伸的切割道及在Y方向上延伸的切割道劃分開並彼此分隔開。在圖2中，晶粒12被切割道141、切割道142、切割道143及切割道144環繞。在一些實施例中，切割道141及切割道143是在X方向上延伸的切割道，且切割道142及切割道144是在Y方向上延伸的切割道。在一些實施例中，在X方向上延伸的切割道(例如，切割道141及切割道143)具有通過切割道的兩個相對側從密封環結構130測量的寬度Ws。圖2所示的在X方向上延伸的切割道及在Y方向上延伸的切割道示出為具有相同的寬度Ws。在替代實施例中，在X方向上延伸的切割道及在Y方向上延伸的切割道可具有不同的寬度。在圖2中，在X方向上延伸的切割道與在Y方向上延伸的切割道的結合點或相交點界定十字區段(cross-road section)Xs。在一些實施例中，在圖2中，測試線區15位於切割道的區域內，且測試線區15沿切割道的延伸方向排列。在某些實施例中，測試線區15位於相對的密封環結構130之間但不接觸密封環結構130。在一些實施例中，測試線區15是具有測試墊160及測試線區段180在其中的條形區。當沿切割道141及切割道143對半導體晶圓10進行切片時，排列在上面的測試線區15及測試墊160將在X方向上被切片或移除。當沿切割道142及切割道144對半導體晶圓10進行切片時，排列在上面的測試線區15及測試 墊160將在Y方向上被切片或移除。在一實施例中，測試線區15具有一個測試墊160及一個測試線區段180。在一些實施例中，十字區段Xs中沒有放置測試墊160。在替代實施例中，十字區段Xs中放置一個或多個測試墊160。在一些實施例中，測試墊160是具有相同尺寸的墊。在一些實施例中，測試墊160是具有不同尺寸或不同形狀的墊。
在半導體晶圓10的半導體製造製程期間，半導體元件是在前道(front-end-of-line，FEOL)製程期間製作，且連接及互連結構是在後道(back-end-of-line，BEOL)製程期間製作。
在一些實施例中，在圖3A中，半導體晶圓10的晶粒12包括形成在半導體基底102上的半導體元件104。在一些實施例中，半導體基底102可包括元素半導體材料(elementary semiconductor material)或合金半導體材料。在一些實施例中，半導體基底102是絕緣層上矽(silicon-on-insulator，SOI)基底或絕緣層上鍺基底。在一些實施例中，晶粒12包括至少一個晶片。
在圖3A中，在某些實施例中，晶粒12包括在前道(FEOL)製程期間形成在半導體晶圓10的半導體基底102上的半導體元件104。在示例性實施例中，嵌入在絕緣層103中的半導體元件104包括位於隔離結構107之間的閘極結構105及源極/汲極區106。圖3A中所示的半導體元件104僅為實例，且可在第一晶圓100中形成其他元件。在一些實施例中，半導體元件104是N型金屬氧化物半導體(N-type metal-oxide semiconductor，NMOS)元件及/或P型金屬氧化物半導體(P-type metal-oxide semiconductor，PMOS)元件。在一些實施例中，半導體元件104 是電晶體、記憶體或功率元件、或其他元件，例如電容器、電阻器、二極體、光電二極體(photo-diode)、感測器(sensor)或熔斷器(fuse)。
在圖3A中，在某些實施例中，晶粒12包括形成在半導體元件104上方且嵌入在絕緣層103內的連接結構108。在一些實施例中，絕緣層103包括一或多層介電層。在一些實施例中，絕緣層103的材料包括氧化矽、旋塗(spin-on)介電材料、低介電常數(low-k)介電材料或其組合。形成絕緣層103包括例如通過化學氣相沉積(chemical vapor deposition，CVD)或通過旋塗來執行一個或多個製程。在一些實施例中，連接結構108包括金屬線、通孔(via)、接觸塞(contact plug)或其組合。在示例性實施例中，半導體元件104與連接結構108電性連接，或半導體元件104中的一些半導體元件104通過連接結構108電性互連。
在圖3B中，在一些實施例中，晶圓10包括在前道(FEOL)製程期間形成在半導體基底102上且形成在切割道區中的測試元件110及測試電路112。在示例性實施例中，測試元件110及測試電路112嵌入在絕緣層103中。在一些實施例中，測試元件110及測試電路112在同一製造製程期間與半導體元件104一起形成。在一些實施例中，測試元件110及測試電路112可根據性質或待測量的測量值而包括分立的電晶體、電阻器結構及/或電容器結構。
在圖3A及圖3B中，互連結構120形成在絕緣層103及連接結構108上方，且形成在測試元件110、測試電路112及半導體元件104上方。在示例性實施例中，互連結構120包括嵌入 在介電層1203、介電層1205、介電層1207及介電層1209中的金屬化特徵(metallization feature)1202A/B、金屬化特徵1204A/B、金屬化特徵1206A/B及金屬化特徵1208A/B。在一些實施例中，金屬化特徵1202A、金屬化特徵1204A、金屬化特徵1206A、金屬化特徵1208A位於晶粒區中(晶粒12的區中)且位於半導體元件104上方。在示例性實施例中，半導體元件104可與金屬化特徵1202A、金屬化特徵1204A、金屬化特徵1206A及金屬化特徵1208A電性連接。在一些實施例中，金屬化特徵1202B、金屬化特徵1204B、金屬化特徵1206B、金屬化特徵1208B位於切割道區中(切割道14的區中)且位於測試元件110及測試電路112上方。在示例性實施例中，儘管未在圖3B中明確示出，但測試元件110及測試電路112與金屬化特徵1202B、金屬化特徵1204B、金屬化特徵1206B及金屬化特徵1208B電性連接。
在某些實施例中，金屬化特徵1202A/B、金屬化特徵1204A/B、金屬化特徵1206A/B及金屬化特徵1208A/B的材料包括鋁(Al)、鋁合金、銅(Cu)、銅合金、鎢(W)或其組合。本文中所示的金屬化特徵1202A/B、金屬化特徵1204A/B、金屬化特徵1206A/B及金屬化特徵1208A/B僅用於說明性目的，且金屬化特徵1202A/B、金屬化特徵1204A/B、金屬化特徵1206A/B及金屬化特徵1208A/B可包括其他配置且可包括一個或多個穿孔(through via)及/或鑲嵌結構(damascene structure)。在一些實施例中，半導體晶圓10使用互連結構120，用於互連晶粒12的元件或電路系統。在一些實施例中，在圖3A及圖3B中，互連結構120包括被介電層1203、介電層1205、介電層1207及介電層1209分 隔開的多個銅層(示出為四層)。在一些實施例中，介電層1203、介電層1205、介電層1207及介電層1209中的每一者包括一或多層介電層的。在一些實施例中，介電層1203、介電層1205、介電層1207及介電層1209的材料包括氧化矽、旋塗介電材料(spin-on dielectric material)、低介電常數介電材料(low-k dielectric material)或其組合。形成絕緣層103包括例如通過化學氣相沉積(CVD)或通過旋塗來執行一或多個製程。在一些實施例中，半導體晶圓10包括低介電常數介電層1203、低介電常數介電層1205、低介電常數介電層1207及低介電常數介電層1209。形成互連結構120包括多次重複地執行：形成並圖案化介電層、在經圖案化的介電層上方沉積銅層、以及移除經沉積銅層的額外部分。整個製程不僅可用以製作金屬互連件(metal interconnect)，而且可使用雙鑲嵌製程(dual damascene process)來製作通孔(via)及其他層間連接(interlayer connection)。
參照圖3A及圖3B，半導體晶圓10包括位於晶粒區內的接觸墊150以及位於切割道區內的測試墊160。在一些實施例中，位於晶粒區內的接觸墊150與位於切割道區內的測試墊160在同一製造製程期間一起形成。在某些實施例中，接觸墊150及測試墊160的材料包括鋁(Al)、鋁合金或其組合。在一些實施例中，在圖3A中，接觸墊150直接位於頂部金屬化特徵1208A上且被頂部介電層1209隔離。在一些實施例中，接觸墊150與互連結構120及位於下方的半導體元件104電性連接。在示例性實施例中，接觸墊150例如包括一或多個輸入/輸出(I/O)墊、凸塊墊(bump pad)或結合墊(bond pad)。
在一些實施例中，在圖3B中，測試墊160直接位於頂部金屬化特徵1208B上且被位於其間的頂部介電層1209隔離。在一些實施例中，測試墊160與互連結構120以及位於下方的測試元件110或測試電路112電性連接。在一些實施例中，測試墊160包括晶圓接受度測試(wafer acceptance testing，WAT)墊及/或光學臨界尺寸(optical critical dimension，OCD)墊。在晶圓測試期間，位於切割道14上的測試墊160通過用於測試的探針而電性耦合到外部端子。對測試墊160進行選擇以測試晶圓的不同性質，例如洩漏電流(leakage current)、擊穿電壓(breakdown voltage)、閾值電壓(threshold voltage)及有效溝道長度、飽和電流、閘氧化物厚度、臨界尺寸、接觸電阻及連接。在一些實施例中，考慮到如在圖2中所界定的具有測試墊160及位於測試墊160附近的測試線區段180的條形測試線區15，位於切割道區中的金屬化特徵1202B、金屬化特徵1204B、金屬化特徵1206B及金屬化特徵1208B可被視為位於測試墊160下方的測試線區段180。
圖4是示出根據本公開的一些實施例的一種封裝方法的製程步驟的示例性流程圖。參照圖4及圖5A到圖5C，在步驟S42中，提供半導體晶圓10並使半導體晶圓10經受各種製造製程，例如用於晶圓製作的前道(FEOL)製程及/或後道(BEOL)製程。在步驟S43中，對半導體晶圓10執行背面研磨製程。在步驟S44中，執行球安裝製程(ball mounting process)，以將焊料凸塊或焊料球安裝到半導體晶圓10上。在步驟S45中，使半導體晶圓10經受晶圓測試(即，晶圓探測)，且所述晶圓測試是通過半導體晶圓10中的測試墊160執行。在步驟S46中，沿雷射掃描路徑LP 對半導體晶圓10執行雷射開槽製程(laser grooving process)(圖5A)。在步驟S47中，對半導體晶圓10執行機械切片製程，從而沿切割道14進行分割並使晶粒12單體化。在步驟S48中，使經單體化的晶粒12經受封裝製程成為個別封裝。
圖5A是根據本公開的一些實施例在雷射開槽之前晶圓結構的切割道的一部分的示意性俯視圖。圖5B是根據本公開的一些實施例在雷射開槽之後晶圓結構的切割道的一部分的示意性俯視圖。圖5C是根據本公開的一些實施例在機械切片之後晶圓結構的切割道的一部分的示意性俯視圖。在圖5A中，切割道14被界定為位於密封環結構130之間且位於晶粒區外的區，且切割道14根據在晶圓中製造的晶粒的尺寸而具有約80微米到約90微米的寬度Ws(在與切割道14的延伸方向X垂直的Y方向上測量)。密封環結構130可保護晶粒12免受應力並防止在晶圓鋸切期間產生的裂隙擴散到晶粒12中。在一些實施例中，密封環結構130具有約3微米到10微米的寬度。在一些實施例中，所示位於切割道14上的測試墊160為具有約40微米到約45微米的尺寸Dt的方形測試墊。在一些實施例中，切割道14的寬度Ws約80微米，且尺寸Dt約40微米。在一些實施例中，測試墊160的尺寸Dt至多約為切割道14的寬度Ws的一半。在一些實施例中，測試墊160中的一或多者的尺寸小於切割道14的寬度Ws的一半。在替代實施例中，測試墊160可根據測試墊的佈局設計而具有矩形或四角形形狀。
在一些實施例中，半導體晶圓10的晶圓切片製程包括雷射開槽製程及機械切片製程。在一些實施例中，在晶圓切片製 程的雷射開槽製程期間，將雷射光束應用到半導體晶圓10以在切割道14的區中形成具有預定深度的鋸齒狀凹槽(indented groove)，而不切透半導體晶圓10。在圖5A中，雷射(雷射掃描路徑)LP的預定掃描區或掃描路徑以虛線(dotted line)示出。在一些實施例中，每一切割道具有一個雷射掃描路徑LP且雷射掃描路徑LP的寬度窄於所述切割道。在一些實施例中，測試墊160排列成位於雷射掃描路徑LP的跨度內。在某些實施例中，整個測試墊160位於雷射掃描路徑LP的跨度內。在某些實施例中，沒有測試墊160位於雷射掃描路徑LP的跨度外。在一些實施例中，雷射掃描路徑LP在所述切割道的延伸方向上延伸，且被排列成實質上平行於所述切割道。在某些實施例中，雷射掃描路徑具有約40微米到約50微米的寬度W1(在Y方向上)。在一些實施例中，雷射掃描路徑LP的寬度W1大於測試墊160的尺寸Dt。在某些實施例中，測試墊160的尺寸Dt至多約為雷射掃描路徑LP的寬度W1的75%到95%。在一些實施例中，測試墊160的尺寸Dt至多約為雷射掃描路徑LP的寬度W1的85%到90%。在一些實施例中，測試墊160的尺寸Dt為雷射掃描路徑LP的寬度W1的約85%或小於85%。在一些實施例中，雷射掃描路徑LP的寬度W1被設定為約47微米，而測試墊160的尺寸Dt為約40微米。也就是說，排列在雷射掃描路徑LP上的測試墊160預期在雷射掃描或雷射開槽製程期間被完全移除。在替代實施例中，測試墊160具有矩形形狀，且測試墊160的寬度(在與切割道的延伸方向垂直的方向上測量)設計成小於雷射掃描路徑LP的寬度W1。類似地，測試線區段180排列成位於雷射掃描路徑LP的跨度內，且位於下方的測試線區段 180設計成具有實質上等於或小於測試墊160的尺寸Dt且小於雷射掃描路徑LP的寬度W1的寬度Wt。在雷射掃描/雷射開槽期間，沿雷射掃描路徑LP對半導體晶圓10進行雷射開槽(通過雷射移除半導體晶圓10的材料以形成凹槽)，且通過雷射移除排列在雷射掃描路徑LP上的測試墊160以及在雷射掃描路徑LP中位於下方的測試線區段180。在一實施例中，雷射開槽製程是使用紅外線雷射來執行，例如每次掃過時的雷射功率為1.0W到1.5W的釹摻雜釔鋁石榴石(neodymium-doped yttrium aluminum garnet，Nd-YAG)雷射。在一些實施例中，雷射開槽製程包括使用雷射功率足以移除切割道中的所有測試墊160的雷射。根據由雷射開槽產生的開槽深度，一些位於下方的測試線區段180或幾乎所有位於下方的測試線區段180被雷射移除。在對晶圓10執行雷射開槽製程之後，形成雷射掃描區LS，且排列在雷射掃描路徑LP上的測試墊160被完全移除，所以沒有測試墊保留在雷射掃描區LS中(如圖5B所示)。在某些實施例中，在執行雷射開槽製程之後，雷射掃描區LS不具有測試墊160的殘留物。由於在雷射掃描之後在切割道區中不留有金屬材料或留有很少金屬材料，因此切割道區免於受到例如剝離、脫層(delamination)或電介質破裂的損害，其常常由具有高熱膨脹係數且可在切割道的區中引入內部應力的金屬材料的殘留物誘發。
隨後，對半導體晶圓10執行晶圓切片製程一部分的機械切片製程。在一實施例中，機械切片製程包括利用金剛石嵌入式刀片(diamond embedded blade)(未示出)沿切割道14切透半導體晶圓10以分隔開晶粒12(即，使晶粒12單體化)的機械刀 片切片步驟。在一些實施例中，如圖5C所示，在執行機械切片製程之後，半導體晶圓10的晶粒12被分隔開並單體化。
經單體化的晶粒12可在後續製程中另外處理或封裝，且該些後續製程可基於產品設計進行修改，且本文中便不再進行贅述。
圖6是根據本公開的一些實施例的測試墊在晶圓結構的切割道上的位置的示意性佈局。在圖6中，半導體晶圓10的一部分的多個晶粒12被在X方向上延伸的切割道14X及在Y方向上延伸的切割道14Y包圍。每一測試線區在本實施例中被例示為在其中具有一個測試墊及一個測試線區段。在一些實施例中，包括測試墊160X的測試線區15X排列在X方向切割道14X上，且包括測試墊160Y的測試線區15Y排列在Y方向切割道14Y上。如圖6所示，在示例性實施例中，十四個測試線區15X及十三個測試線區15Y分別排列在環繞三十個晶粒12的切割道14X及切割道14Y上。在一些實施例中，在一個晶粒12一側的切割道上排列有不多於一個測試線區。在一些實施例中，對於一個晶粒12(如圖6所示的最頂部最左側的晶粒12)來說，至少在同一晶粒12四側中的一側的切割道在其中具有一個測試線區。在一些實施例中，對於一個晶粒12(如圖6所示的最頂部中間的晶粒12)來說，至多三個測試線區分別排列在同一晶粒12四側中的三側的切割道上。在一些實施例中，對於一個晶粒12(如圖6所示的最頂部最右側的晶粒12)來說，兩個測試線區分別排列在同一晶粒12四側中的兩側的切割道上。在一些實施例中，測試線區(即，測試墊)的位置的分佈設計成在X方向或Y方向上為一致的。在某些實施 例中，在Y方向上的測試墊(或測試線區)的數目可略少於或接近在X方向上的測試墊(或測試線區)的數目。在一實施例中，Y方向測試墊的數目對X方向測試墊的數目的比率是約85%到115%或85%到100%。在一些替代實施例中，至多兩個測試線區可排列在一個晶粒12一側的切割道上。在替代實施例中，當在測試線區中包括多於一個測試墊時，所述測試墊可間隔開且可以相等的距離間隔開。
圖8是根據本公開的一些實施例示出晶圓結構中的測試墊的示意性剖視圖。在圖8中，在一些實施例中，測試墊160直接設置在頂部金屬化特徵510上且與頂部金屬化特徵510垂直對準。在示例性實施例中，測試墊160的位置對應於頂部金屬化特徵510的位置且與頂部金屬化特徵510的位置對齊。在某些實施例中，頂部金屬化特徵510的分佈(以及位於下方的金屬化特徵)對應於測試墊160的分佈。
圖7是根據本公開的一些實施例示出切割道及測試墊的相對面積的示意性俯視圖。在圖7中，所示切割道141到切割道144的面積為點狀陰影區(dotted shaded region)，而所示測試墊160的面積被示為橫條線區。對於每一晶粒附近的每一切割道來說，測試墊圖案密度定義為測試墊面積(即，其中的所有測試墊的總面積)對具有所述測試墊位於其上的切割道面積(即，整個切割道的面積)的比率。在圖7中，對於晶粒12的切割道141及切割道144來說，由於沒有測試墊位於切割道141及切割道144中，因此測試墊圖案密度是零。在圖7中，對於晶粒12的切割道142及切割道143來說，測試墊圖案密度低於25%。在一些實施例 中，測試墊的排列原則設定為使切割道的測試墊圖案密度至多等於或小於25%。在一些實施例中，每一晶粒附近的切割道(在X方向上或在Y方向上)的測試墊圖案密度低於25%。在一些實施例中，每一晶粒附近的切割道的測試墊圖案密度可低至16%。只要測試墊圖案密度保持處於具體範圍內，例如不超過25%，低雷射功率便足以使雷射開槽製程移除測試墊以及排列在雷射掃描路徑上的相關測試線區段。
在考慮測試墊在切割道上放置的設計規則時，考慮減小在晶圓切片期間導致的應力是重要的。在示例性實施例中，測試墊以較小的尺寸(例如，比雷射掃描路徑更小或更窄)且以更均勻的方式排列在切割道上。在示例性實施例中，測試墊以更均勻的方式且以較低的圖案密度排列在切割道上。在晶圓切片製程期間，所應用的具有較低雷射功率的雷射開槽製程足以有效移除實質上全部的測試墊。此使得元件具有更好的可靠性並獲得具有更穩固結構的晶粒，因為較低雷射功率不會或很少在晶粒的多層之間誘發脫層。
一般來說，在進行運輸之前，對個別的未經封裝的晶粒進行檢查，然後將所述晶粒轉移到帶卷並進行捲繞(卷帶式封裝(tape and reel))。在示例性實施例中，從經歷如在以上實施例中所述的晶圓切片製程的雷射開槽製程的半導體晶圓獲得經單體化的晶粒。在一些實施例中，使所獲得的經單體化的晶粒經受裸卷軸落下測試(bare reel drop test)，以評估經單體化的晶粒的結構穩固性(robustness)。在某些實施例中，在裸卷軸落下測試中，使包裹在帶卷中的晶粒經受四個迴圈的落下，針對每一迴圈來說， 使卷軸從兩公尺的高度進行下側(downside)落下及上側(upside)落下，然後通過紅外線探測進行檢查以檢驗結構完整性。在本文中，卷軸進行下側落下指卷軸以卷軸的鏈輪孔(sprocket hole)面朝下且卷軸平面表面平行於地面的方式落下，而卷軸進行上側落下指卷軸以卷軸的鏈輪孔面朝上且卷軸平面表面平行於地面的方式落下。結果所示經受裸卷軸落下測試的晶粒的不良率(即，裸卷軸落下測試對晶粒的結構性破壞)可低至100個晶粒中有一個晶粒不良(1%)，此大約為從傳統半導體晶圓製作的晶粒的不良率的四分之一。
在上述實施例中，由於測試墊以較小的尺寸排列在切割道上，因此測試墊或測試線在切片期間易於移除而不存在殘留物，因此產生較少的碎屑及脫層且使晶粒具有更穩固的結構。在一些實施例中，由於測試墊以低圖案密度排列在切割道上，因此需要較少的能量或較少的雷射功率來移除測試墊，此使得晶片的半導體元件具有改善的電性能及更好的可靠性。
在本公開的一些實施例中，闡述一種封裝方法。提供半導體晶圓，所述半導體晶圓具有晶粒、環繞所述晶粒以及位於所述晶粒之間的切割道、以及位於所述切割道中的測試墊。通過所述測試墊對所述半導體晶圓執行晶圓測試。沿所述切割道對所述半導體晶圓執行雷射開槽製程，並移除所述切割道中的所述測試墊以在所述切割道中形成雷射掃描區。沿所述切割道執行切透所述半導體晶圓的機械切片製程以單體化所述晶粒。封裝經單體化的所述晶粒。在一實施例中，所述雷射開槽製程是使用紅外線雷射來執行。在一實施例中，執行所述雷射開槽製程包括使用雷射 功率足以移除所述切割道中的所述測試墊的雷射。在一實施例中，在執行所述雷射開槽製程之後，所述雷射掃描區不具有所述測試墊的殘留物。在一實施例中，所述封裝方法還包括：在執行晶圓測試之前，對所述半導體晶圓執行背面研磨製程。
在本公開的一些實施例中，闡述一種封裝方法。提供半導體晶圓，所述半導體晶圓具有晶粒以及環繞所述晶粒的第一切割道及第二切割道。所述第一切割道在第一方向上延伸且所述第二切割道在第二方向上延伸，且所述第一方向垂直於所述第二方向。在所述第一切割道中形成第一測試墊，所述第一測試墊具有不超過25%的第一測試墊圖案密度。所述第一測試墊圖案密度是所述第一測試墊的總面積對具有所述第一測試墊形成於其內的一個第一切割道的面積的比率。在所述第二切割道中形成第二測試墊，所述第二測試墊具有不超過25%的第二測試墊圖案密度。所述第二測試墊圖案密度是所述第二測試墊的總面積對具有所述第二測試墊形成於其內的一個第二切割道的面積的比率。通過所述第一測試墊及所述第二測試墊對所述半導體晶圓執行晶圓測試。沿所述第一切割道及所述第二切割道對所述半導體晶圓執行雷射開槽製程，並移除所述第一切割道及所述第二切割道中的所述第一測試墊及所述第二測試墊以在所述第一切割道及所述第二切割道中形成雷射掃描區。沿所述第一切割道及所述第二切割道執行切透所述半導體晶圓的機械切片製程以單體化所述晶粒。封裝經單體化的所述晶粒。在一實施例中，所述晶粒中的每一者被所述第一切割道中的兩個第一切割道及所述第二切割道中的兩個第二切割道環繞，且所述兩個第一切割道及所述兩個第二切割道中的 至少一個切割道中具有一個測試墊。在一實施例中，兩個測試墊分別形成在所述晶粒中的一個晶粒的所述兩個第一切割道及所述兩個第二切割道中的兩個切割道中。在一實施例中，三個測試墊分別形成在所述多個晶粒中的一個晶粒的所述兩個第一切割道及所述兩個第二切割道中的三個切割道中。在一實施例中，所述第一測試墊圖案密度不超過16%。在一實施例中，所述第二測試墊圖案密度不超過16%。在一實施例中，在執行所述雷射開槽製程之後，所述雷射掃描區不具有所述測試墊的殘留物。
在本公開的一些實施例，闡述一種晶圓結構。所述晶圓結構包括多個晶粒、切割道及測試墊。所述多個晶粒中的每一者被密封環結構環繞。所述切割道位於所述多個晶粒及所述密封環結構外且環繞所述多個晶粒及所述密封環結構。所述切割道中的每一者中具有雷射掃描路徑且所述雷射掃描路徑實質上平行於所述切割道且在所述切割道的延伸方向上延伸。測試墊設置在所述切割道中且在所述雷射掃描路徑上。所述測試墊中的每一者具有在與所述切割道的所述延伸方向垂直的方向上測量的第一寬度，且所述第一寬度小於所述切割道中的所述雷射掃描路徑的第二寬度。在一實施例中，所述測試墊的所述第一寬度為約40微米到約45微米，且所述雷射掃描路徑的所述第二寬度為約40微米到約50微米。在一實施例中，所述測試墊的所述第一寬度為約40微米，且所述雷射掃描路徑的所述第二寬度為約47微米。在一實施例中，所述測試墊的所述第一寬度為所述雷射掃描路徑的所述第二寬度的約85%到約90%。在一實施例中，所述測試墊中的每一者位於所述雷射掃描路徑的跨度內。在一實施例中，所述多個晶 粒中的每一者被四個切割道環繞，且所述四個切割道中的至少一個切割道中具有一個測試墊。在一實施例中，所述切割道中的每一者具有不超過25%的測試墊圖案密度，且所述測試墊圖案密度為所述切割道中的每一者的測試墊面積對切割道面積的比率。在一實施例中，所述切割道中的每一者具有不超過16%的測試墊圖案密度，且所述測試墊圖案密度是所述切割道中的每一者的測試墊面積對切割道面積的比率。
在本公開的一些實施例中，闡述一種封裝方法。提供半導體晶圓，所述半導體晶圓具有晶粒、環繞所述晶粒以及位於所述晶粒之間的切割道、以及位於所述切割道中的測試墊。通過所述測試墊對所述半導體晶圓執行晶圓測試。沿所述切割道對所述半導體晶圓執行雷射開槽製程，並移除所述切割道中的所述測試墊以在所述切割道中形成雷射掃描區。沿所述切割道執行切透所述半導體晶圓的機械切片製程以單體化所述晶粒。封裝經單體化的所述晶粒。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本發明的各個方面。所屬領域中的技術人員應知，其可容易地使用本發明作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本發明的精神及範圍，而且他們可在不背離本發明的精神及範圍的條件下對其作出各種改變、代替及變更。

Claims (10)

  1. 一種封裝方法，包括：提供半導體晶圓，所述半導體晶圓具有晶粒、環繞所述晶粒以及位於所述晶粒之間的切割道、以及位於所述切割道中的測試墊，其中所述切割道中的每一者具有不超過25%的測試墊圖案密度，且所述測試墊圖案密度是所述切割道中的每一者的測試墊面積對切割道面積的比率；通過所述測試墊對所述半導體晶圓執行晶圓測試；沿所述切割道對所述半導體晶圓執行雷射開槽製程，並移除所述切割道中的所述測試墊以在所述切割道中形成雷射掃描區；沿所述切割道執行切透所述半導體晶圓的機械切片製程以單體化所述晶粒；以及封裝經單體化的所述晶粒。
  2. 如申請專利範圍第1項所述封裝方法，其中所述雷射開槽製程是使用雷射功率足以移除所述切割道中的所述測試墊的紅外線雷射來執行。
  3. 如申請專利範圍第2項所述封裝方法，其中在執行所述雷射開槽製程之後，所述雷射掃描區不具有所述測試墊的殘留物。
  4. 如申請專利範圍第1項所述封裝方法，還包括：在執行晶圓測試之前，對所述半導體晶圓執行背面研磨製程。
  5. 一種封裝方法，包括：提供半導體晶圓，所述半導體晶圓具有晶粒以及環繞所述晶粒的第一切割道及第二切割道，其中所述第一切割道在第一方向上延伸且所述第二切割道在第二方向上延伸，且所述第一方向垂直於所述第二方向；在所述第一切割道中形成第一測試墊，所述第一測試墊具有不超過25%的第一測試墊圖案密度，其中所述第一測試墊圖案密度是所述第一測試墊的總面積對具有所述第一測試墊形成於其內的一個第一切割道的面積的比率；在所述第二切割道中形成第二測試墊，所述第二測試墊具有不超過25%的第二測試墊圖案密度，其中所述第二測試墊圖案密度是所述第二測試墊的總面積對具有所述第二測試墊形成於其內的一個第二切割道的面積的比率；通過所述第一測試墊及所述第二測試墊對所述半導體晶圓執行晶圓測試；沿所述第一切割道及所述第二切割道對所述半導體晶圓執行雷射開槽製程，並移除所述第一切割道及所述第二切割道中的所述第一測試墊及所述第二測試墊以在所述第一切割道及所述第二切割道中形成雷射掃描區；沿所述第一切割道及所述第二切割道執行切透所述半導體晶圓的機械切片製程以單體化所述晶粒；以及封裝經單體化的所述晶粒。
  6. 如申請專利範圍第5項所述封裝方法，其中所述第一測試墊圖案密度不超過16%，且所述第二測試墊圖案密度不超過16%。
  7. 一種晶圓結構，包括：多個晶粒，其中所述多個晶粒中的每一者被密封環結構環繞；切割道，位於所述多個晶粒及所述密封環結構外且環繞所述多個晶粒及所述密封環結構，其中所述切割道中的每一者中具有雷射掃描路徑且所述雷射掃描路徑實質上平行於所述切割道且在所述切割道的延伸方向上延伸；以及測試墊，設置在所述切割道中且在所述雷射掃描路徑上，其中所述測試墊中的每一者具有在與所述切割道的所述延伸方向垂直的方向上測量的第一寬度，且所述第一寬度小於所述切割道中的所述雷射掃描路徑的第二寬度，所述切割道中的每一者具有不超過25%的測試墊圖案密度，且所述測試墊圖案密度是所述切割道中的每一者的測試墊面積對切割道面積的比率。
  8. 如申請專利範圍第7項所述晶圓結構，其中所述測試墊的所述第一寬度為約40微米到約45微米，且所述雷射掃描路徑的所述第二寬度為約40微米到約50微米。
  9. 如申請專利範圍第7項所述晶圓結構，其中所述測試墊的所述第一寬度為所述雷射掃描路徑的所述第二寬度的約85%到約90%，且所述測試墊中的每一者位於所述雷射掃描路徑的跨度內。
  10. 如申請專利範圍第7項所述晶圓結構，其中所述切割道中的每一者具有不超過16%的所述測試墊圖案密度。
TW107124481A 2018-03-08 2018-07-16 晶圓結構及封裝方法 TWI677915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/916,210 US10283424B1 (en) 2018-03-08 2018-03-08 Wafer structure and packaging method
US15/916,210 2018-03-08

Publications (2)

Publication Number Publication Date
TWI677915B true TWI677915B (zh) 2019-11-21
TW202004881A TW202004881A (zh) 2020-01-16

Family

ID=66333758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107124481A TWI677915B (zh) 2018-03-08 2018-07-16 晶圓結構及封裝方法

Country Status (3)

Country Link
US (1) US10283424B1 (zh)
CN (1) CN110246813B (zh)
TW (1) TWI677915B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11701739B2 (en) * 2019-04-12 2023-07-18 Skyworks Solutions, Inc. Method of optimizing laser cutting of wafers for producing integrated circuit dies
KR20210152628A (ko) * 2020-06-08 2021-12-16 삼성디스플레이 주식회사 칩 온 필름, 표시 장치, 칩 온 필름의 제조 방법, 및 칩 온 필름의 제조 장치
TWI806112B (zh) * 2020-07-31 2023-06-21 矽創電子股份有限公司 晶片之導流結構
TWI753811B (zh) * 2021-04-12 2022-01-21 華邦電子股份有限公司 晶片測試裝置及系統
US11630153B2 (en) 2021-04-26 2023-04-18 Winbond Electronics Corp. Chip testing apparatus and system with sharing test interface
CN113270393B (zh) * 2021-05-12 2024-03-15 武汉新芯集成电路制造有限公司 测试键结构及晶圆堆叠结构
CN117038645B (zh) * 2023-10-10 2023-12-22 合肥新晶集成电路有限公司 半导体结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072635A1 (en) * 2008-09-23 2010-03-25 Yian-Liang Kuo Protecting Sidewalls of Semiconductor Chips using Insulation Films
US20170141051A1 (en) * 2012-03-13 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus of Guard Rings for Wafer-Level-Packaging

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
JP3529581B2 (ja) * 1997-03-14 2004-05-24 東芝マイクロエレクトロニクス株式会社 半導体ウェーハ及びｉｃカード
CN1208822C (zh) * 2003-03-14 2005-06-29 威盛电子股份有限公司 晶片级的测试及凸点工艺、以及具有测试垫的芯片结构
US7126225B2 (en) * 2003-04-15 2006-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling
JP2005252196A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置及びその製造方法
US20060022195A1 (en) * 2004-08-01 2006-02-02 Kun-Chih Wang Scribe line structure
US7279362B2 (en) * 2005-03-31 2007-10-09 Intel Corporation Semiconductor wafer coat layers and methods therefor
JP2007266557A (ja) * 2006-03-30 2007-10-11 Renesas Technology Corp 半導体装置の製造方法
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP5401301B2 (ja) * 2009-12-28 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
KR101107627B1 (ko) * 2010-02-22 2012-01-25 (주)실리콘화일 3차원 구조를 갖는 웨이퍼의 패드 형성 방법
JP5813959B2 (ja) * 2011-02-07 2015-11-17 株式会社ディスコ レーザー光線照射機構およびレーザー加工装置
US20130009656A1 (en) * 2011-07-05 2013-01-10 Ping-Chang Wu Test pad structure on wafer
US9721862B2 (en) * 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
TWI651783B (zh) * 2013-11-02 2019-02-21 史達晶片有限公司 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
US9679785B2 (en) * 2015-07-27 2017-06-13 Semtech Corporation Semiconductor device and method of encapsulating semiconductor die
CN106467289B (zh) * 2015-08-20 2020-09-18 共达电声股份有限公司 晶圆结构及晶圆加工方法
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072635A1 (en) * 2008-09-23 2010-03-25 Yian-Liang Kuo Protecting Sidewalls of Semiconductor Chips using Insulation Films
US20170141051A1 (en) * 2012-03-13 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus of Guard Rings for Wafer-Level-Packaging

Also Published As

Publication number Publication date
CN110246813B (zh) 2022-11-11
CN110246813A (zh) 2019-09-17
TW202004881A (zh) 2020-01-16
US10283424B1 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
TWI677915B (zh) 晶圓結構及封裝方法
US8237160B2 (en) Probe pad on a corner stress relief region in a semiconductor chip
US8993355B2 (en) Test line placement to improve die sawing quality
US8461021B2 (en) Multiple seal ring structure
US8859390B2 (en) Structure and method for making crack stop for 3D integrated circuits
US7256475B2 (en) On-chip test circuit for assessing chip integrity
US11854913B2 (en) Method for detecting defects in semiconductor device
US8217394B2 (en) Probe pad on a corner stress relief region in a semiconductor chip
US8748295B2 (en) Pads with different width in a scribe line region and method for manufacturing these pads
US9401343B2 (en) Method of processing a semiconductor wafer
US8648444B2 (en) Wafer scribe line structure for improving IC reliability
US9478470B2 (en) System for electrical testing of through-silicon vias (TSVs), and corresponding manufacturing process
TWI533415B (zh) 半導體製程
KR20100045836A (ko) 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
JP2005268611A (ja) 半導体装置の製造方法
CN110718514A (zh) 包括覆盖钝化层的一部分的覆盖保护层的半导体芯片
CN113937065A (zh) 半导体结构及其制备方法
CN113363176B (zh) 具有伪填充图案的芯片角落区
US20230160953A1 (en) Interconnect structures in integrated circuit chips
KR100960890B1 (ko) 금속 배선의 검사를 위한 ｐｃｍ 테스트 패턴
CN113745154A (zh) 半导体装置及其形成方法
JP2011108750A (ja) 半導体装置及びその製造方法