TWI677913B - 半導體晶片的製造方法 - Google Patents
半導體晶片的製造方法 Download PDFInfo
- Publication number
- TWI677913B TWI677913B TW107130530A TW107130530A TWI677913B TW I677913 B TWI677913 B TW I677913B TW 107130530 A TW107130530 A TW 107130530A TW 107130530 A TW107130530 A TW 107130530A TW I677913 B TWI677913 B TW I677913B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- metal pattern
- metal
- semiconductor wafer
- material layer
- Prior art date
Links
Landscapes
- Dicing (AREA)
Abstract
本發明實施例提供一種半導體晶片的製造方法,包括:在基底上形成第一金屬圖案,其中第一金屬圖案位於基底的晶片區與切割區內,且切割區圍繞晶片區;在第一金屬圖案上形成金屬材料層;圖案畫金屬材料層,以移除金屬材料層的位於切割區內的實質上所有部分以及位於晶片區內的一部分,從而形成位於晶片區內的第二金屬圖案;形成第三金屬圖案,其中第三金屬圖案覆蓋晶片區內的第二金屬圖案,且位於切割區內的第一金屬圖案上;以及沿切割區進行單體化,以形成半導體晶片。
Description
本發明是有關於一種半導體晶片的製造方法。
目前的晶圓切割技術包括機械切割、雷射切割以及電漿切割等。隨著半導體元件的特徵尺寸之縮小,每片半導體晶圓上所形成的半導體晶片的數量不斷提高。如此一來,以機械切割或雷射切割所需的時間大幅增加。因此,近年來具有製程時間短等優點的電漿切割逐漸受到重視。
然而,當半導體晶圓的切割道內含有不易蝕刻或可能產生不易清除之蝕刻副產物的金屬或合金(例如鋁或鋁合金)時,會阻礙電漿切割製程的進行。此外,更可能降低半導體晶片封裝的良率。
本發明提供一種半導體晶片的製造方法,可使電漿切割製程順利地進行,且提高半導體晶片封裝的良率。
本發明的半導體晶片的製造方法包括:在基底上形成第一金屬圖案,其中第一金屬圖案位於基底的晶片區與切割區內,且切割區圍繞晶片區;在第一金屬圖案上形成金屬材料層;圖案畫金屬材料層,以移除金屬材料層的位於切割區內的實質上所有部分以及位於晶片區內的一部分,從而形成位於晶片區內的第二金屬圖案;形成第三金屬圖案,其中第三金屬圖案覆蓋晶片區內的第二金屬圖案,且位於切割區內的第一金屬圖案上;以及沿切割區進行單體化,以形成半導體晶片。
在本發明的一些實施例中,圖案畫金屬材料層的方法包括:在金屬材料層上形成光阻層;對光阻層進行第一曝光,以使光阻層具有第一可溶區,其中第一可溶區的分布範圍交疊於晶片區與切割區;對光阻層進行第二曝光,以使光阻層更具有第二可溶區,其中第二可溶區位於切割區內;進行顯影,以移除光阻層的第一可溶區與第二可溶區,以暴露出金屬材料層;以光阻層的殘留部分為遮罩移除金屬材料層的暴露部分,以形成第二金屬圖案;以及移除光阻層的殘留部分。
基於上述,本發明實施例藉由在形成半導體晶片內的構件時同步移除切割區內有可能阻礙蝕刻製程的材料層,使得例如是電漿切割製程的單體化步驟可順利地進行。如此一來,可提高半導體晶片封裝的良率與產能。在一些實施例中,在形成晶片區內的構件時同步移除切割區內有可能阻礙蝕刻製程的材料層之方法包括對用於圖案化此材料層的光阻進行兩次曝光。第一次曝光用於在晶片區與切割區內定義此材料層在此兩區中所預定形成的圖案,而第二次曝光用於移除此材料層在切割區內預定形成的圖案。如此一來,此材料層僅會在晶片區內形成預定的圖案,而在切割區中則實質上完全地被移除。在此些實施例中,僅需在預定的製程中另外加一道曝光製程即可移除此材料層的位於切割區內的部分而不影響晶片區內此材料層所欲形成的圖案,且不需改變預定製程的光罩設計。換言之,可避免大幅提高製造成本。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是依照本發明一些實施例的半導體晶片10的製造方法的流程圖。圖2A至圖2K是在本發明一些實施例的半導體晶片10的製造方法的各中間步驟的結構的剖視示意圖。
請參照圖1與圖2A,進行步驟S100,以提供基底100。在一些實施例中,基底100可為半導體基底或半導體上覆絕緣體(semiconductor on insulator;SOI)基底。半導體基底與SOI基底中的半導體材料可包括元素半導體或合金半導體。舉例而言,元素半導體可包括Si或Ge。合金半導體可包括SiGe、SiC、SiGeC、III-V族半導體材料或II-VI族半導體材料。在一些實施例中,基底100可經摻雜為第一導電型或與第一導電型互補的第二導電型。舉例而言,第一導電型可為N型,而第二導電型則可為P型。基底100可包括晶片區CR與圍繞晶片區CR的切割區SR(如圖2A的虛線區域所示)。基底100的晶片區CR可用於形成半導體晶片。另一方面,在後續進行單體化步驟時,可沿切割區SR進行切割。在一些實施例中,可在晶片區CR內的基底100中及/或基底100上形成多個電子元件(省略繪示)。電子元件可包括主動元件與被動元件。主動元件例如是電晶體、二極體等。被動元件例如是電阻、電容、電感等。
進行步驟S102,以在基底100上形成第一金屬圖案M1。在形成第一金屬圖案M1之前,可在基底100上先形成介電層D1。介電層D1可形成於晶片區CR與切割區SR內。接著,可圖案化介電層D1,以在介電層D1中形成多個開口V1。多個開口V1中的一部分可位於晶片區CR內,而另一部分則可位於切割區SR內。隨後,在多個開口V1內形成第一金屬圖案M1。形成第一金屬圖案M1的方法可包括在多個開口V1中填入金屬材料。此金屬材料可延伸至介電層D1的頂面上(未繪示)。接著,進行平坦化製程,以移除金屬材料位於介電層D1的頂面上的部分,從而形成第一金屬圖案M1。在一些實施例中,填入金屬材料的方法可包括鍍覆製程(例如是電鍍或無電鍍)、化學氣相沈積法等。另外,平坦化製程可為化學機械研磨法。在一些實施例中,第一金屬圖案M1可為導電插塞或導電通孔。第一金屬圖案M1的材料可包括鎢。
請參照圖1與圖2B,進行步驟S104,在第一金屬圖案M1上形成金屬材料層M2a。金屬材料層M2a覆蓋晶片區CR與切割區SR內的第一金屬圖案M1與介電層D1。在一些實施例中,可藉由鍍覆製程或化學氣相沈積法形成金屬材料層M2a。金屬材料層M2a的材料包括不易於蝕刻或與其矽基材料一起蝕刻時可能產生不易清除的蝕刻副產物的材料。舉例而言,金屬材料層M2a的材料可包括鋁。
請參照圖1與圖2C至圖2G,接下來,圖案化金屬材料層M2a以形成第二金屬圖案M2。請參照圖1與圖2C,在一些實施例中,圖案化金屬材料層M2a的方法可包括進行步驟S106,以在金屬材料層M2a上形成光阻層PR。光阻層PR形成於晶片區CR與切割區SR中。在一些實施例中,光阻層PR包括正型光阻材料。換言之,在進行曝光之前,光阻層PR可為不可溶的狀態。
請參照圖1與圖2D,進行步驟S108,對光阻層PR進行第一曝光,以使光阻層PR具有第一可溶區DR1。在進行第一曝光之後,光阻層PR的第一可溶區DR1之外的部分仍維持不可溶的狀態,或稱為不可溶區IDR。在一些實施例中,可藉由第一光罩PM1進行第一曝光。第一光罩PM1覆蓋晶片區CR與切割區SR,且具有欲定義出第一可溶區DR1的開口P1。換言之,第一光罩PM1的開口P1可暴露出第一可溶區DR1,而第一光罩PM1的主體部可在垂直方向交疊於不可溶區IDR。光阻層PR的被開口P1暴露出的部分被光線L照射之後,可由不可溶狀態改變為可溶狀態,從而形成第一可溶區DR1。另一方面,光阻層PR的未被光線L照射的部分則為不可溶區IDR。第一光罩PM1的多個開口P1之一部分交疊於晶片區CR,而另一部分交疊於切割區SR。由此可知,第一可溶區DR1的分佈範圍交疊於晶片區CR與切割區SR。
請參照圖1與圖2E,進行步驟S110,對光阻層PR進行第二曝光,以使光阻層PR更具有位於切割區SR內的第二可溶區DR2。在一些實施例中,第二可溶區DR2的分布範圍不與晶片區CR交疊。具體而言,進行第二曝光可使光阻層PR的交疊於切割區SR的不可溶區IDR之至少一部分轉變為第二可溶區DR2。在一些實施例中,圖2D所示的位於切割區SR內的所有不可溶區IDR可轉變為第二可溶區DR2。在一些實施例中,可藉由第二光罩PM2進行第二曝光。第二光罩PM2的主體部覆蓋晶片區CR,且第二光罩PM2具有實質上完全暴露出切割區SR的開口P2。換言之,第二光罩PM2的開口P2暴露出圖2D所示的切割區SR內的第一可溶區DR1與不可溶區IDR。光線L穿過第二光罩PM2的開口P2而照射光阻層PR,使得光阻層PR的位於切割區SR內的不可溶區IDR可轉變為第二可溶區DR2,而切割區SR內的第一可溶區DR1仍維持可溶的狀態。
請參照圖2E,經過第一曝光與第二曝光之後,光阻層PR在切割區SR內的實質上所有部分皆轉變為可溶狀態(包括在切割區SR內的第一可溶區DR1與第二可溶區DR2)。在一些實施例中,第一可溶區DR1不與第二可溶區DR2交疊。此外,在一些實施例中,切割區SR的面積實質上等於第一可溶區DR1的位於切割區SR內的部分之面積與第二可溶區DR2之面積的總和。另一方面,光阻層PR在晶片區CR內的一部分(亦即晶片區CR內的第一可溶區DR1)轉變為可溶狀態,而另一部分(亦即圖2E所示的不可溶區IDR)維持不可溶狀態。
請參照圖1與圖2F,進行步驟S112,以進行顯影。如此一來,可移除光阻層PR的所有可溶區(包括第一可溶區DR1與第二可溶區DR2),而保留光阻層PR的位於晶片區CR內的不可溶區IDR。如此一來,光阻層PR的殘留部分(亦即不可溶區IDR)交疊於金屬材料層M2a的位於晶片區CR內的一部分,而暴露出金屬材料層M2a的其餘部分。在一些實施例中,可以適合的顯影液進行顯影製程,本發明並不以顯影液的種類為限。
請參照圖1與圖2G,進行步驟S114,以光阻層PR的殘留部分(亦即不可溶區IDR)作為遮罩移除金屬材料層M2a的暴露部分,從而形成第二金屬圖案M2。第二金屬圖案M2的位置對應於光阻層PR的殘留部分(亦即不可溶區IDR)的位置。由此可知,第二金屬圖案M2位於晶片區CR內,且切割區SR內實質上不具有任何第二金屬圖案M2。在一些實施例中,第二金屬圖案M2可作為水平方向的連接結構。
隨後,進行步驟S116,以移除光阻層PR的殘留部分(亦即不可溶區IDR)。在一些實施例中,可藉由灰化(ashing)製程移除光阻層PR的殘留部分。
請參照圖1與圖2H,進行步驟S116,以形成第三金屬圖案M3。相似於形成第一金屬圖案M1的方法,在形成第三金屬圖案M3之前可在基底100上形成介電層D2。接著,圖案化介電層D2以形成多個開口V2。多個開口V2的一部分位於晶片區CR內且暴露出第二金屬圖案M2,而另一部分位於切割區SR內。在一些實施例中,位於切割區SR內的第二開口V2可暴露出第一金屬圖案M1。在其他實施例中,位於切割區SR內的第二開口V2可僅暴露出介電層D1,而不暴露出第一金屬圖案M1。隨後,在多個開口V2中形成第三金屬圖案M3。由此可知,第三金屬圖案M3的一部分覆蓋晶片區CR內的第二金屬圖案M2的頂面,而電性連接於第二金屬圖案M2。第三金屬圖案M3的另一部分則位於切割區SR內,且位於第一金屬圖案M1上。第三金屬圖案M3可覆蓋第一金屬圖案M1的頂面,或可不交疊於第一金屬圖案M1。在一些實施例中,第三金屬圖案M3與第一金屬圖案M1可由相同或不同的材料構成,本發明並不以此為限。舉例而言,第三金屬圖案M3的材料可包括鎢。另外,相似於第一金屬圖案M1,第三金屬圖案M3也可為導電插塞或導電通孔。
請參照圖1與圖2I,可選擇性地進行步驟S118,於晶片區CR內的第三金屬圖案M3上形成第四金屬圖案M4。在一些實施例中,形成第四金屬圖案M4的方法相似於形成第二金屬圖案M2的方法(如圖2B至圖2G所示),此處不再贅述。第四金屬圖案M4位於晶片區CR內,且切割區SR內實質上不具有任何第四金屬圖案M4。在一些實施例中,第四金屬圖案M4覆蓋第三金屬圖案M3的頂面,且電性連接至第三金屬圖案M3。第四金屬圖案M4的材料包括不易於蝕刻或與其矽基材料一起蝕刻時可能產生不易清除的蝕刻副產物的材料。舉例而言,第四金屬圖案M4的材料可包括鋁。此外,第四金屬圖案M4可作為水平方向的連接結構。
在一些實施例中,在形成第二金屬圖案M2與形成第四金屬圖案M4的製程中,可使用相同的第二光罩PM2。換言之,在上述兩段製程中,均會移除金屬材料層的位於切割區SR內實質上所有的部分。如此一來,所形成的第二金屬圖案M2與第四金屬圖案M4均位於晶片區CR內。另一方面,在上述兩段製程中,可使用相同或不同的第一光罩PM1。因此,第二金屬圖案M2的形狀可等同於或相異於第四金屬圖案M4的形狀。
在一些實施例中,位於晶片區CR內且包括第一金屬圖案M1至第四金屬圖案M4的結構可作為內連線結構、密封環(seal ring)或重佈線結構等構件。另一方面,位於切割區SR內的包括第一金屬圖案M1與第三金屬圖案M3的結構可為測試元件組(test element group)的一破碎部分。測試元件組的完整結構可包括切割區SR內的第一金屬圖案M1與第三金屬圖案M3,且更可包括已遭移除的第二金屬圖案M2與第四金屬圖案M4。由此可知,圖2I所示之位於切割區SR內的包括第一金屬圖案M1與第三金屬圖案M3的結構可能無法作為測試元件組,或僅具有部分的測試功能。
請參照圖1與圖2J,可選擇性地進行步驟S120,以在基底100上形成保護層PL。保護層PL可形成於晶片區CR與切割區SR內。在一些實施例中,保護層PL的位於晶片區CR內的一部分覆蓋第四金屬圖案M4與介電層D2的頂面,而保護層PL的位於切割區SR內的另一部分覆蓋第三金屬圖案M3與介電層D2的頂面。在一些實施例中,保護層PL的材料可包括氮化矽、氧化矽、氮氧化矽等絕緣材料。形成保護層PL的方法可包括化學氣相沈積法。
請參照圖1與圖2K,進行步驟S122,沿切割區SR進行單體化(singulation),以形成半導體晶片10。在一些實施例中,進行單體化的方法包括電漿切割製程。電漿切割製程可包括多個蝕刻-沈積-清潔循環,或可稱為Bosch製程。由於目前切割區SR內有可能阻礙蝕刻製程的材料(例如是第二金屬圖案M2與第四金屬圖案M4)已被移除,故可順利地藉由電漿切割製程完成單體化製程。在一些實施例中,進行單體化所得到的半導體晶片10的邊緣E即可為圖2A至圖2J所示之晶片區CR與切割區SR的介面。
綜上所述,本發明實施例藉由在形成半導體晶片內的構件時同步移除切割區內有可能阻礙蝕刻製程的材料層,使得例如是電漿切割製程的單體化步驟可順利地進行。如此一來,可提高半導體晶片封裝的良率與產能。在一些實施例中,在形成晶片區內的構件時同步移除切割區內有可能阻礙蝕刻製程的材料層之方法包括對用於圖案化此材料層的光阻進行兩次曝光。第一次曝光用於在晶片區與切割區內定義此材料層在此兩區中所預定形成的圖案,而第二次曝光用於移除此材料層在切割區內預定形成的圖案。如此一來,此材料層僅會在晶片區內形成預定的圖案,而在切割區中則實質上完全地被移除。在此些實施例中,僅需在預定的製程中另外加一道曝光製程即可移除此材料層的位於切割區內的部分而不影響晶片區內此材料層所欲形成的圖案,且不需改變預定製程的光罩設計。換言之,可避免大幅提高製造成本。
在一些實施例中,可重複進行多次形成上述僅位於晶片區內的圖案之步驟,且可藉由同一光罩進行此些步驟中的多次第二曝光(如圖2E所示)。在半導體晶片的製程達到穩定狀態之前(亦即良率、效能、可靠度等指標達到要求之前),可省略上述第二曝光之步驟(如圖2E所示),而在切割區內形成完整的測試元件組。如此一來,可對半導體晶片進行檢測。一旦半導體晶片的製程達到穩定狀態之後,可省略對半導體晶片進行檢測的步驟。換言之,半導體晶片的製造方法可包括進行一或多次上述第二曝光之步驟(如圖2E所示),以移除切割區內有可能阻礙蝕刻製程的材料層,而提高電漿切割製程的良率。此外,多次第二曝光之步驟可使用相同的光罩,而避免大幅提高製造成本。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧半導體晶片
100‧‧‧基底
CR‧‧‧晶片區
D1、D2‧‧‧介電層
DR1‧‧‧第一可溶區
DR2‧‧‧第二可溶區
E‧‧‧邊緣
IDR‧‧‧不可溶區
L‧‧‧光線
M1‧‧‧第一金屬圖案
M2a‧‧‧金屬材料層
M2‧‧‧第二金屬圖案
M3‧‧‧第三金屬圖案
M4‧‧‧第四金屬圖案
P1、P2、V1、V2‧‧‧開口
PL‧‧‧保護層
PM1‧‧‧第一光罩
PM2‧‧‧第二光罩
PR‧‧‧光阻層
S100、S102、S104、S106、S108、S110、S112、S114、S116、S118、S120、S122‧‧‧步驟
SR‧‧‧切割區
圖1是依照本發明一些實施例的半導體晶片的製造方法的流程圖。 圖2A至圖2K是在本發明一些實施例的半導體晶片的製造方法的各中間步驟的結構的剖視示意圖。
Claims (11)
- 一種半導體晶片的製造方法,包括:在基底上形成第一金屬圖案,其中所述第一金屬圖案位於所述基底的晶片區與切割區內,且所述切割區圍繞所述晶片區;在所述第一金屬圖案上形成金屬材料層,其中所述金屬材料層覆蓋所述晶片區及所述切割區內的所述第一金屬圖案;圖案化所述金屬材料層,以移除所述金屬材料層的位於所述切割區內的實質上所有部分以及位於所述晶片區內的一部分,從而形成位於所述晶片區內的第二金屬圖案;形成第三金屬圖案,其中所述第三金屬圖案覆蓋所述晶片區內的所述第二金屬圖案,且位於所述切割區內的所述第一金屬圖案上;以及沿所述切割區進行單體化,以形成所述半導體晶片。
- 如申請專利範圍第1項所述的半導體晶片的製造方法,其中圖案化所述金屬材料層的方法包括:在金屬材料層上形成光阻層;對所述光阻層進行第一曝光,以使所述光阻層具有第一可溶區,其中所述第一可溶區的分布範圍交疊於所述晶片區與所述切割區;對所述光阻層進行第二曝光,以使所述光阻層更具有第二可溶區,其中所述第二可溶區位於所述切割區內;進行顯影,以移除所述光阻層的所述第一可溶區與所述第二可溶區,以暴露出所述金屬材料層;以所述光阻層的殘留部分為遮罩移除所述金屬材料層的暴露部分,以形成所述第二金屬圖案;以及移除所述光阻層的所述殘留部分。
- 如申請專利範圍第2項所述的半導體晶片的製造方法,其中所述光阻層包括正型光阻材料。
- 如申請專利範圍第2項所述的半導體晶片的製造方法,其中所述第一可溶區不與所述第二可溶區交疊。
- 如申請專利範圍第2項所述的半導體晶片的製造方法,其中所述第二可溶區的分布範圍不與所述晶片區交疊。
- 如申請專利範圍第2項所述的半導體晶片的製造方法,其中所述切割區的面積實質上等於所述第一可溶區的位於所述切割區內的部分之面積與所述第二可溶區之面積的總和。
- 如申請專利範圍第1項所述的半導體晶片的製造方法,其中所述第三金屬圖案電性連接所述晶片區內的所述第二金屬圖案。
- 如申請專利範圍第1項所述的半導體晶片的製造方法,其中進行所述單體化的方法包括電漿切割製程。
- 如申請專利範圍第1項所述的半導體晶片的製造方法,其中所述第二金屬圖案的材料包括鋁。
- 如申請專利範圍第1項所述的半導體晶片的製造方法,其中所述第一金屬圖案與所述第三金屬圖案的材料包括鎢。
- 如申請專利範圍第2項所述的半導體晶片的製造方法,更包括重複進行多次所述形成所述金屬材料層的步驟以及所述圖案化所述金屬材料層的步驟,其中多次所述第二曝光使用同一光罩。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107130530A TWI677913B (zh) | 2018-08-31 | 2018-08-31 | 半導體晶片的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107130530A TWI677913B (zh) | 2018-08-31 | 2018-08-31 | 半導體晶片的製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI677913B true TWI677913B (zh) | 2019-11-21 |
TW202011464A TW202011464A (zh) | 2020-03-16 |
Family
ID=69188959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107130530A TWI677913B (zh) | 2018-08-31 | 2018-08-31 | 半導體晶片的製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI677913B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201543631A (zh) * | 2014-04-14 | 2015-11-16 | Renesas Electronics Corp | 半導體裝置及其製造方法 |
US20170179044A1 (en) * | 2015-12-18 | 2017-06-22 | United Microelectronics Corp. | Integrated circuit |
TW201812894A (zh) * | 2016-09-13 | 2018-04-01 | 日商精工半導體有限公司 | 半導體晶片、半導體裝置、半導體晶圓以及半導體晶圓的切割方法 |
-
2018
- 2018-08-31 TW TW107130530A patent/TWI677913B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201543631A (zh) * | 2014-04-14 | 2015-11-16 | Renesas Electronics Corp | 半導體裝置及其製造方法 |
US20170179044A1 (en) * | 2015-12-18 | 2017-06-22 | United Microelectronics Corp. | Integrated circuit |
TW201812894A (zh) * | 2016-09-13 | 2018-04-01 | 日商精工半導體有限公司 | 半導體晶片、半導體裝置、半導體晶圓以及半導體晶圓的切割方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202011464A (zh) | 2020-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9041162B2 (en) | Wafer and a method of dicing a wafer | |
US10163647B2 (en) | Method for forming deep trench structure | |
US10163646B2 (en) | Method for forming semiconductor device structure | |
CN113628976A (zh) | 半导体装置的形成方法 | |
CN109119470B (zh) | 边界间隔物结构以及集成 | |
US8343842B2 (en) | Method for reducing plasma discharge damage during processing | |
US20170084468A1 (en) | Method for processing a wafer and method for dicing a wafer | |
US8697537B2 (en) | Method of patterning for a semiconductor device | |
US10163692B2 (en) | Structure and formation method of interconnection structure of semiconductor device structure | |
US9012244B2 (en) | Method to form multiple trenches utilizing a grayscale mask | |
TWI677913B (zh) | 半導體晶片的製造方法 | |
US10665456B2 (en) | Semiconductor structure | |
CN111048470B (zh) | 半导体芯片的制造方法 | |
US10957594B2 (en) | Manufacturing method of semiconductor chip | |
US9673199B1 (en) | Gate cutting for a vertical transistor device | |
US20130302985A1 (en) | Method of removing residue during semiconductor device fabrication | |
US11094655B2 (en) | Semiconductor structure and method for forming the same | |
US10461031B2 (en) | Method for patterning a power metallization layer, electronic device and method for processing an electronic device | |
US9117765B2 (en) | Mechanism for forming semiconductor device structure | |
CN109326579B (zh) | 半导体装置及其制作方法 | |
US20190148146A1 (en) | Method of forming semiconductor structure | |
US20200227327A1 (en) | Substrates, Structures Within A Scribe-Line Area Of A Substrate, And Methods Of Forming A Conductive Line Of A Redistribution Layer Of A Substrate And Of Forming A Structure Within A Scribe-Line Area Of The Substrate | |
KR100443079B1 (ko) | 반도체 장치의 제조방법 | |
TWI675413B (zh) | 切割晶圓的方法 | |
US8771534B2 (en) | Manufacturing techniques for workpieces with varying topographies |