TWI668858B - 電晶體元件和半導體佈局結構 - Google Patents

電晶體元件和半導體佈局結構 Download PDF

Info

Publication number
TWI668858B
TWI668858B TW107109087A TW107109087A TWI668858B TW I668858 B TWI668858 B TW I668858B TW 107109087 A TW107109087 A TW 107109087A TW 107109087 A TW107109087 A TW 107109087A TW I668858 B TWI668858 B TW I668858B
Authority
TW
Taiwan
Prior art keywords
region
gate structure
boundary
distance
length
Prior art date
Application number
TW107109087A
Other languages
English (en)
Other versions
TW201926679A (zh
Inventor
Jhen-Yu Tsai
蔡鎮宇
Tseng-Fu Lu
呂增富
Wei-ming LIAO
廖偉明
Original Assignee
Nanya Technology Corporation
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corporation, 南亞科技股份有限公司 filed Critical Nanya Technology Corporation
Publication of TW201926679A publication Critical patent/TW201926679A/zh
Application granted granted Critical
Publication of TWI668858B publication Critical patent/TWI668858B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本揭露提供一種電晶體元件和一種半導體佈局結構。該電晶體元件包含一主動區，設置在一基底中；一閘極結構，設置在該主動區的上方；以及一源極區及一汲極區，設置在該閘極結構的相對兩側。該主動區包含一第一區域，係包含一第一長度；一第二區域，係包含一小於該第一長度的一第二長度；以及在該第一區域和該第二區域之間的一第三區域。該閘極結構包含在一第一方向延伸的一第一部分和在與該第一方向垂直的一第二方向延伸的一第二部分。該第一部分設置在該主動區的至少該第三區域的上方，該第二部分設置在該第三區域的至少一部分和該第二區域的一部分的上方。

Description

電晶體元件和半導體佈局結構
本申請案主張2017年12月1日申請之美國臨時申請案第62/593,373號及2018年1月10日申請之美國正式申請案第15/866,888號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。 本揭露關於一種電晶體元件和一種半導體佈局結構，特別是關於一種具有非對稱通道區的電晶體元件和佈局結構。
隨著半導體製造技術的不斷提升、電子元件尺寸的逐漸縮小，習用的平面通道電晶體的尺寸和通道長度也相應地變小。儘管平面通道電晶體已被廣泛運用在積體電路設計中，但平面通道電晶體的尺寸和通道長度的持續減小，在源極/汲區與在閘極下方載子通道之間的相互作用，產生越來越多的問題。例如，隔離結構和主動區之間的邊界導致集中電場。集中電場導致漏電流，這對電晶體的性能有不利的影響。因此，需要降低漏電流，從而提高電晶體的性能。 上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露提供一種電晶體元件。該電晶體元件包含一主動區，設置在一基底中；一閘極結構，設置在該主動區的上方；以及一源極區及一汲極區，設置在該閘極結構的相對兩側。該主動區包含一第一區域、一第二區域以及在該第一區域和該第二區域之間的一第三區域。該第一區域包含一第一長度，該第二區域包含一第二長度L2，以及該第一長度大於該第二長度L2。該閘極結構包含在一第一方向延伸的一第一部分和在一第二方向延伸的一第二部分。該第一方向與該第二方向互相垂直。該閘極結構的第一部分設置在該主動區之至少該第三區域的上方，該閘極結構的第二部分設置在該第三區域之至少一部分和該第二區域的一部分的上方。 在一些實施例中，該第一區域包含一第一邊界和一第二邊界，其中該第一邊界和該第二邊界在該第二方向延伸。該第二區域包含一第三邊界和一第四邊界，其中該第三邊界和該第四邊界在該第二方向延伸。該第三區域包含一第五邊界和一第六邊界，其中該第五邊界在該第二方向延伸。 在一些實施例中，該第一區域的該第一長度由該第一邊界與該第二邊界之間的距離所定義。該第二區域的該第二長度由該第三邊界與該第四邊界之間的距離所定義。 在一些實施例中，該第三區域的該第五邊界接觸該第一區域的該第一邊界和該第二區域的該第三邊界。該第三區域的該第六邊界接觸該第一區域的該第二邊界和該第二區域的該第四邊界。 在一些實施例中，該第三區域的該第六邊界在該第一方向和該第二方向之間的一第三方向延伸。 在一些實施例中，該第三區域的該第五邊界上的一點與該第三區域的該第六邊界上的一點之間的距離定義一第三長度，該第三長度與該第一區域的該第一長度相等。該第三區域的該第五邊界上的另一點和該第三區域的該第六邊界上的另一點定義一第四長度，該第四長度與該第二區域的該第二長度相等。 在一些實施例中，該閘極結構的該第一部分與該第三區域的該第六邊界重疊。 在一些實施例中，該閘極結構的該第二部分與該第三區域的該第六邊界重疊。 在一些實施例中，該閘極結構的該第一部分更與該主動區的該第二區域的一部分重疊。 在一些實施例中，該閘極結構更包含一第三部分，該第二部分和該第三部分設置在該第一部分的兩個相對末端，且均與該第一部分實體接觸。 在一些實施例中，該閘極結構的該第三部分與該第三區域和該第二區域的一部分重疊。 在一些實施例中，該源極區設置在該第一區域中，該汲極區設置在該第二區域中。 本揭露另提供一種半導體佈局結構。該半導體佈局結構包含一主動區，其係被一隔離結構所圍繞；至少一第一閘極結構，設置在該主動區和該隔離結構的上方；至少一第二閘極結構，設置在該主動區和該隔離結構的上方；以及複數個源極/汲極區，設置在該主動區中。該主動域包含兩個第一區域；一第二區域，設置在該兩個第一區域之間；一第三區域，設置在該第一區域和該第二區域之間；以及一第四區域，設置在另一個第一區域和該第二區域之間。該第一區域包含一第一長度，該第二區域包含一第二長度，該第二長度小於該第一長度。該第一閘極結構包含互相垂直的一第一部分和一第二部分。該第二閘極結構包含平行於該第一部分的一第三部分和平行於該第二部分的一第四部分。該第一閘極結構的該第二部分與該第三區域和該第二區域的一部分重疊。該第二閘極結構的該第四部分與該第四區域和該第二區域的一部分重疊。 在一些實施例中，該第一閘極結構和第二閘極結構相對於一中心點是點對稱。 在一些實施例中，該第一閘極結構的該第一部分和該第二閘極結構的該第三部分之間包含一第一距離。該第一閘極結構的該第一部分和該第二閘極結構的該第四部分之間包含一第二距離。該第一閘極結構的該第二部分和該第二閘極結構的該第三部分之間包含一第三距離。該第一距離大於該第二距離。該第一距離大於該第三距離。該第二距離等於該第三距離。 在一些實施例中，該第一閘結構的該第一部分與該第三區域重疊，以及該第二閘極結構的該第三部分與該第四區域重疊。 在一些實施例中，該第一閘極結構的該第一部分與該第三區域的一傾斜邊界重疊。該第二閘極結構的該第四部分與該第四區域的一傾斜邊界重疊。 在一些實施例中，第一閘極結構更包含與第三區域和第二區域的一部分重疊的一第五部分。第二閘極結構更包含與第四區域和第二區域的一部分重疊的第六部分。 在一些實施例中，第一閘極結構和第二閘極結構相對於一中心線是線對稱。該兩個第一區域相對於該中心線是線對稱。第三區域和第四區域相對於該中心線是線對稱。 在一些實施例中，該第一閘極結構的該第一部分和該第二閘極結構的該第三部分之間包含一第一距離。該第一閘極結構的該第二部分和該第二閘極結構的該第六部分之間包含一第二距離。該第一閘極結構的該第五部分和該第二閘極結構的該第四部分之間包含一第三距離。在一些實施例中，該第一距離大於該第二距離，以及該第一距離大於該第三距離。在一些實施例中，該第二距離等於該第三距離。 本揭露提供一種包含C型閘極結構的電晶體元件以及一種包含L型閘極結構的電晶體元件。如此，集中電場可被偏轉，從而洩漏電流減小。此外，電晶體元件的主動區包含由L型閘極結構或C型閘極結構重疊的一第三區域。該第三區域包含傾斜的邊界，因此形成不同的通道長度。因此，汲極電流（Ids）增加，並且截止電流（Iof）減小。換句話說，驅動電流增加而漏電流減小。如此，電晶體元件的性能獲得改善，同時電晶體元件的功率耗損降低。 相反地，對於包含直型閘極結構的對比電晶體元件或半導體佈局結構而言，元件遭受更大的漏電流因此具有更高的功率耗損。此外，對於僅具有一個長度的通道區的對比電晶體元件或半導體佈局結構而言，汲極電流相對較低，電晶體元件的性能因此較差。 上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。 為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。 為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。 圖1是根據本揭露之一些實施例的電晶體元件100的一部分的示意圖，圖2是圖1之電晶體元件100的示意圖。在一些實施例中，電晶體元件100包含一基底102。基底102可以包含矽（Si）、矽鍺（SiGe）、砷化鎵（GaAs）或其他適合的半導體材料。一井區（未示出）可以形成在基底102中。井區可以是中性的、或者可以是n型或p型摻雜區，取決於電晶體元件100的導電類型。一淺溝槽隔離（以下簡稱為STI）結構的隔離結構104形成在基底102中，用以定義至少一主動區110。 在一些實施例中，隔離結構104可以藉由以下步驟形成。在基底102上形成一墊氧化物層（未示出）。之後，形成一墊氮化物層（未示出）。該墊氧化物層減小基底102上來自墊氮化物層的應力。接下來，在墊氮化物層上形成一圖案化光阻層（未示出），該圖案化光阻層用以定義隔離結構104的位置。然後移除藉由圖案化光阻層所暴露的墊氮化物層的一部分、墊氧化物層的一部分和基底102的一部分，以及在基底102中形成一淺溝槽（未示出）。在移除圖案化光阻層後，氧化物襯裡（未示出）襯在淺溝槽的側壁和底部，並且以一絕緣材料，例如氧化物，填充淺溝槽。舉例來說，高密度電漿化學氣相沉積氧化物（HDP氧化物）可以使用於填充淺溝槽，但本揭露不限於此。隨後，以墊氮化物層做為停止層，執行一平坦化製程以移除多餘的氧化物。接下來，在基底102中形成井區，並且隨後可以去除墊氮化物層和墊氧化物層。結果，電晶體元件100包含定義並圍繞主動區110的隔離結構104，如圖2所示。 需要說明的是，主動區110設置在基底102中，包含一第一區域112、一第二區域114以及在第一區域112與第二區域114之間的一第三區域116，如圖1所示。第一區域112包含一第一長度L1，第二區域114包含一第二長度L2，以及第一長度L1和第二長度L2之兩者在一第一方向D1延伸。在一些實施例中，第一長度L1大於第二長度L2。第一區域112的寬度可以等於或大於第二區域114的寬度。在一些實施例中，第一區域112的寬度和第二區域114的寬度皆大於第三區域116的寬度。第一區域112包含一第一邊界112a和一第二邊界112b。第一邊界112a和第二邊界112b皆在垂直於第一方向D1的一第二方向D2延伸。第二區域114包含一第三邊界114a和一第四邊界114b。第三邊界114a和第四邊界114b皆在第二方向D2延伸。第三區域116包含一第五邊界116a和一第六邊界116b。在一些實施例中，第五邊界116a在第二方向D2延伸。如圖1所示，第一區域112的第一邊界112a、第二區域114的第三邊界114a和第三區域116的第五邊界116a彼此共線。此外，第三區域116的第五邊界116a與第一區域112的第一邊界112a和第二區域114的第三邊界114a接觸。第三區域116的第六邊界116b與第一區域112的第二邊界112b和第二區域114的第四邊界114b接觸。如圖1所示，第一區域112的第一長度L1由第一邊界112a和第二邊界112b之間的距離所定義，以及第二區域114的第二長度L2由第三邊界114a和第四邊界114b之間的距離所定義。連接第二邊界112b和第四邊界114b的第三區域116的第六邊界116b在第一方向D1和第二方向D2之間的一第三方向D3延伸。在一些實施例中，第五邊界116a上的一點與第三區域116的第六邊界116b上的一點之間的距離定義一第三長度L3，第三長度L3等於第一區域112的第一長度L1。同時，第五邊界116a上的另一點與第六邊界116b上的另一點之間的距離定義一第四長度L4，第四長度L4等於第二區域114的第二長度L2。應該容易理解，第三方向D3由第三區域116的第三長度L3與第四長度L4之間的長度差所決定。換句話說，第三方向D3由第一區域112的第一長度L1與第二區域114的第二長度L2之間的長度差所決定。而且，第六邊界116b因此如圖1所示的是一傾斜邊界。 參照圖1和圖2，接下來將閘極結構120設置在基底102的上方。閘極結構120可以藉由以下步驟形成。舉例來說，在基底102的上方形成閘極介電層（未示出），並且在閘極介電層上形成閘極導電層（未示出），但本揭露不限於此。在一些實施例中，閘極介電層可以包含具有高介電常數（高-k）的介電材料。例如，閘極介電層可以包含氧化矽（SiO）、氮化矽（SiN）、氮氧化矽（SiON）、金屬氧化物例如氧化鉿（HfO）、或為了相容性而選擇的其他合適的材料，但本揭露不限於此。閘極導電層可以包含多晶矽或其他合適的材料，例如具有適當功函數的金屬材料。接下來，在一些實施例中，閘極導電層和閘極介電層被圖案化以形成包含L形的閘極結構120。如圖2所示，閘極結構120設置在主動區110與隔離結構102的一部分上。然而，在一些實施例中，閘極結構120可以藉由光學近接校正（OPC）來形成。舉例來說，執行OPC以放大圖案特徵的末端部分，從而可以獲得L形圖案特徵。因此，可以將L型圖案特徵轉移至閘極導電層和閘極介電層，從而獲得L型閘極結構120，如圖2所示。之後，在主動區110中形成輕摻雜汲極（LDD）（未示出），並且在閘極結構120的側壁的上方形成間隔物（未示出）。接下來，在閘極結構120的兩個相對側的主動區110中形成源極/汲極區140S/140D。源極/汲極區140S/140D區包含n型或p型摻雜區域，取決於電晶體元件100的導電類型。根據本揭露之一些實施例，源極區140S設置在第一區域112中，汲極區140D設置在第二區域114中。在一些實施例中，源極區140S的寬度等於汲極區140D的寬度，並且源極區140S的長度（也就是，第一長度L1）大於汲極區140D的長度（也就是，第二長度L2）。因此，源極區140S的表面積大於汲極區140D的表面積，但本揭露不限於此。 依舊參照圖2，閘極結構120包含在第一方向D1延伸的一第一部分122和在第二方向D2延伸的一第二部分124。換句話說，第一部分122垂直於第二部分124。更重要的是，閘極結構120的第一部分122設置在主動區110的第三區域116和隔離結構104的一部分的上方。閘極結構120的第二部分124設置在第三區域116的一部分、第二區域114的一部分以及隔離結構104的一部分的上方。而且，閘極結構120的第一部分122與主動區110的第三區域116的第六邊界116b重疊。 參照圖3，電晶體元件100包含閘極結構120下方的一通道區150。應該注意的是，通道區150形成在由閘極結構120重疊的主動區110中。因此，電晶體100的通道區150包含一第一通道長度C1、一第二通道長度C2和一第三通道長度C3，如圖3所示。第一通道長度C1實質上等於第三區域116的一寬度。第二通道長度C2實質上等於第三區域116的寬度以及第二區域114中由閘極結構120的第二部分124重疊部分的寬度之和。第三通道長度C3小於第一通道長度C1。更重要的是，由於第三區域116的傾斜邊界116b，第三通道長度C3是可變的。 在本揭露所提供的電晶體元件100中，集中電場從閘極結構120的第二部分124偏轉。因此，漏電流減小，從而電晶體元件100的功率耗損獲得改善。而且，藉由可變的第三通道長度C3改善汲極電流（Ids），從而提高電晶體元件的性能。 圖4是根據本揭露之一些實施例的電晶體元件的示意圖。可理解的是，圖3和圖4中的類似特徵可以包含類似的材料，並且可以藉由類似的製程來形成，為了簡潔起見，省略了類似的細節。在一些實施例中，提供了一電晶體元件100a。電晶體元件100a包含一基底102，並且一井區（未示出）可以形成在基底102中。井區可以是中性的、或者是n型或p型摻雜區，取決於電晶體元件100a的導電類型。一隔離結構104例如一淺溝槽隔離結構形成在基底中，用以定義和圍繞一主動區110之至少一者。如前所述，主動區110包含一第一區域112，其係包含一第一長度L1；一第二區域114，其係包含一第二長度L2，其中第二長度L2小於第一長度L1；以及一第三區域116，其係在第一區域112和第二區域114之間。 參照圖4，電晶體100a包含一閘極結構120a，並且一源極/汲極區140S/140D設置在閘極結構120a的相對兩側。源極/汲極區140S/140D區包含n型或p型摻雜區域，取決於電晶體元件100的導電類型。閘極結構120a設置在主動區110與隔離結構104的上方。如上所述，閘極結構120a包含閘極導電層和設置在閘極導電層與基底之間的閘極介電層。在一些實施例中，閘極結構120a包含在一第一方向D1延伸的一第一部分122a和在與第一方向D1垂直的一第二方向D2延伸的一第二部分124a。第二部分124a與第三區域116的一部分、第二區域114的一部分以及隔離結構104的一部分重疊。根據本揭露之實施例，閘極結構120a的第一部分122a與第三區域116、隔離結構104的一部分以及第二區域114的一部分重疊。在一些實施例中，可以形成第一部分122a和第二部分124a之兩者並與第一區域112的一部分重疊，但本揭露不限於此。 參照圖4，電晶體元件100a包含閘極結構120a下方的一通道區150a。應該注意的是，通道區150a是形成在由閘極結構120a重疊的主動區110中。因此，電晶體100a的通道區150a包含一第一通道長度C1、一第二通道長度C2和一第三通道長度C3，如圖4所示。第一通道長度C1實質上等於第三區域116的寬度以及第二區域114中，由閘極結構120a的第一部分122a重疊部分的寬度之和。第二通道長度C2實質上等於第三區域116的寬度以及第二區域114中，由閘極結構120a的第二部分124a重疊部分的寬度之和。第三通道長度C3小於第一通道長度C1。更重要的是，由於第三區域116的傾斜邊界116b，第三通道長度C3是可變的。 在本揭露所提供的電晶體元件100a中，集中電場從閘極結構120a的第二部分124a偏轉。因此，漏電流減小，從而電晶體元件100a的功率耗損獲得改善。此外，藉由可變的第三通道長度C3改善汲極電流（Ids），從而提高電晶體元件100a的性能。 圖5是根據本揭露之一些實施例的電晶體元件100b的示意圖。應該注意的是，在圖3和圖5中相同的元件用相同的標號表示，並且可以藉由相同的製程形成。因此，僅詳述差異之處。在一些實施例中，電晶體元件100b包含設置在主動區110和隔離結構104上的一閘極結構120b。閘極結構120b包含在第一方向D1延伸的一第一部分122b和在第二方向D2延伸的一第二部分124b。如圖5所示，閘極結構120b也是一L型閘極結構。第一部分122b設置在第三區域116和隔離結構104的一部分的上方，並且第二部分124b設置在第三區域116的一部分、第二部分114的一部分以及隔離結構104的一部分的上方。而且，閘極結構120b的第二部分124b與第三區域116的第六邊界116b重疊。 依舊參照圖5，電晶體元件100b包含閘極結構120b下方的一通道區150b。應該注意的是，通道區150b形成在由閘極結構120b重疊的主動區110中。因此，電晶體100b的通道區150b包含一第一通道長度C1、一第二通道長度C2和一第三通道長度C3，如圖5所示。第一通道長度C1實質上等於第三區域116的一寬度。第二通道長度C2實質上等於第三區域116的寬度以及第二區域114中由閘極結構120b的第二部分124b重疊部分的寬度之和。第三通道長度C3小於第一通道長度C1。更重要的是，由於第三區域116的傾斜邊界116b，第三通道長度C3是可變的。 在本揭露所提供的電晶體元件100b中，集中電場從閘極結構120b的第二部分124b偏轉。因此，漏電流減小，從而電晶體元件100b的功率耗損獲得改善。而且，藉由可變的第三通道長度C3改善汲極電流（Ids），從而提高電晶體元件100b的性能。 圖6是根據本揭露之一些實施例的電晶體元件100c的示意圖。應該注意的是，在圖3和圖6中相同的元件用相同的標號表示，並且可以藉由相同的製程形成。因此，僅詳述差異之處。在一些實施例中，電晶體元件100c包含設置在主動區110和隔離結構104上的一閘極結構120c。閘極結構120c包含在一第一方向D1延伸的一第一部分122c、在一第二方向D2延伸的一第二部分124c和在一第二方向D2延伸的一第三部分126。而且，第二部分124c和第三部分126之兩者設置在第一部分122c的兩個相對末端處，並且該兩者與第一部分122c實體接觸，如圖6所示。因此，電晶體元件100c的閘極結構120c是C型閘極結構。第一部分122c僅與第三區域116重疊。第二部分124c與第三區域116的一部分、第二區域114的一部分以及隔離結構104的一部分重疊。第三部分126與第三區域116的一部分、第二區域114的一部分以及隔離結構104的一部分重疊。而且，閘極結構120b的第二部分124b與第三區域116的第六邊界116b重疊。 依舊參照圖6，電晶體元件100c包含閘極結構120c下方的一通道區150c。應該注意的是，通道區150c形成在由閘極結構120c重疊的主動區110中。因此，電晶體100c的通道區150c包含一第一通道長度C1、一第二通道長度C2和一第三通道長度C3，如圖6所示。第一通道長度C1實質上等於第三區域116的一寬度。第二通道長度C2實質上等於第三區域116的寬度以及第二區域114中與第二部分124c或與第三部份126重疊部分的寬度之和。第三通道長度C3小於第一通道長度C1。更重要的是，由於第三區域116的傾斜邊界116b，第三通道長度C3是可變的。 在本揭露所提供的電晶體元件100c中，集中電場從閘極結構120c的第二部分124c及第三部份126偏轉。因此，漏電流減小，從而電晶體元件100c的功率耗損獲得改善。此外，藉由可變的第三通道長度C3改善汲極電流（Ids），從而提高電晶體元件100c的性能。 圖7是根據本揭露之一些實施例的半導體佈局結構200的一部分的示意圖，並且圖8是半導體佈局結構200的示意圖。在本揭露之一些實施例中，半導體佈局結構200包含由隔離結構204圍繞的主動區210。如上所述，主動區210可以是n型或p型摻雜區，取決於半導體佈局結構200的導電類型。主動區210包含兩個第一區域212-1和212-2；一第二區域124，設置在兩個第一區域212-1和212-2之間；一第三區域216，設置在第二區域214和第一區域212-1之間；以及一第四區域218，設置在第二區域214和第一區域212-2之間。兩個第一區域212-1和212-2包含一第一長度L1，第二區域214包含一第二長度L2，並且第一長度L1和第二長度L2之兩者在一第一方向D1延伸。在一些實施例中，第二長度L2小於第一長度L1。兩個第一區域212-1及212-2的寬度可以等於或大於第二區域214的寬度。在一些實施例中，兩個第一區域212-1和212-2的寬度可以小於第二區域214的寬度，如圖7所示。在一些實施例中，兩個第一區域212-1和212-2的寬度以及第二區域214的寬度大於第三區域216的寬度和第四區域218的寬度。在一些實施例中，兩個第一區域212-1和212-2之其中一者包含第一邊界212a和第二邊界212b之兩者。第一邊界212a和第二邊界212b之兩者在垂直第一方向D1的一第二方向D2延伸。第二區域214包含一第三邊界214a和一第四邊界214b。第三邊界214a和第四邊界214b之兩者在第二方向D2延伸。第三區域216包含一第五邊界216a和一第六邊界216b。第五邊界216a在第二方向D2延伸。第四區域218包含一第七邊界218和一第八邊界218b。第七邊界218a在第二方向D2延伸。如圖7所示，第一區域212的第一邊界212a、第二區域214的第三邊界214a、第三區域216的第五邊界216a和第四區域218的第七邊界218a彼此共線。而且，第三區域216的第五邊界216a與第一區域212-1的第一邊界212a和第二區域214的第三邊界214a接觸。第四區域218的第七邊界218a與第一區域212-2的第一邊界212a和第二區域214的第三邊界214a接觸。第三區域216的第六邊界216b與第一區域212-1的第二邊界212b和第二區域214的第四邊界214b接觸。第四區域218的第八邊界218b與第一區域212-2的第二邊界212b和第二區域214的第四邊界214b接觸。如圖7所示，第一區域212-1與212-2的第一長度L1由第一邊界212a和第二邊界212b之間的距離所定義，並且第二區域214的第二長度L2由第三邊界214a和第四邊界214b之間的距離所定義。在一些實施例中，第五邊界216a上的一點與第三區域216的第六邊界216b上的一點之間的距離定義一第三長度L3，第三長度L3等於第一區域212-1的第一長度L1；第七邊界218a上的一點和第四區域218的第八邊界218b上的一點定義一第三長度L3，第三長度L3等於第一區域212-2的第一長度L1。第五邊界216a上的另一點與第三區域216的第六邊界216b上的另一點之間的距離定義一第四長度L4，第四長度L4也等於第七邊界218a上的另一點與第四區域218的第八邊界218b上的另一點之間的距離。第四長度L4等於第二區域214的第二長度L2。如圖7所示，第三區域216的第六邊界216b和第四區域218的第八邊界218b是傾斜邊界。 參照圖8，半導體佈局結構200包含設置在主動區210和隔離結構204上的第一閘極結構220之至少一者；設置在主動區210和隔離結構204上的第二閘極結構230之至少一者；以及設置在主動區210中的複數個源極/汲極區240S/240D。如上所述，源極/汲極區240S/240D可以是n型或p型摻雜區，取決於半導體佈局結構200的導電類型。第一閘極結構220包含在第一方向D1延伸的一第一部分222和在第二方向D2延伸的一第二部分224。第一方向D1垂直於第二方向D2。換句話說，第一閘極結構220的第一部分222和第一極結構220的第二部分224互相垂直。第二閘極結構230包含平行於第一部分222的一第三部分232和平行於第二部分224的一第四部分234。在一些實施例中，第一閘極結構220的第二部分224的寬度大於第一閘極結構220的第一部分222的寬度，並且第二閘極結構230的第四部分234的寬度大於第二閘極結構230的第三部分232的寬度。在一些實施例中，第一閘極結構220的第一部分222的寬度等於第二閘極結構230的第三部分232的寬度，但本揭露不限於此。在一些實施例中，第一閘極結構220的第二部分224的寬度等於第二閘極結構230的第四部分234的寬度，但本揭露不限於此。 在一些實施例中，第一閘極結構220的第二部分224與第三區域216、第二區域214的一部分以及隔離結構204的一部分重疊。在一些實施例中，第二閘極結構230的第四部分234與第四區域218、第二區域214的一部分以及隔離結構204的一部分重疊。第一閘極結構220的第一部分222與第三區域216和隔離結構204的一部分重疊，並且第二閘極結構230的第三部分232與第四區域218和隔離結構204的一部分重疊。而且，第一閘極結構220的第一部分222與第三區域216的傾斜邊界（也就是，第六邊界）216b重疊，而第二閘極結構230的第四部分234與第四區218另一傾斜邊界（也就是，第八邊界）218b重疊。在一些實施例中，第一閘極結構220和第二閘極結構230相對於中心點CP是點對稱，但本揭露不限於此。此外，在一些實施例中，第一閘極結構220的第一部分222更與第二區域214的一部分重疊，並且第二閘極結構230的第三部分232更與第二區域214的一部分重疊。在一些實施例中，第一閘極結構220的第一部分222和第二部份224更與第一區域212-1的一部分重疊，並且第二閘極結構230的第三部分232和第四部份234更與第一區域212-2的一部分可以進一步重疊。 依舊參照圖8，第一閘極結構220的第一部分222和第二閘極結構230的第三部分232之間包含一第一距離d1。第一閘極結構220的第一部分222和第二閘極結構230的第四部分234之間包含一第二距離d2。第一閘極結構220的第二部分224和第二閘極結構230的第三部分232之間包含一第三距離d3。在一些實施例中，第一距離d1大於第二距離d2，並且第一距離d1大於第三距離d3。在一些實施例中，第二距離d2等於第三距離d3。 根據半導體佈局結構200，第一閘極結構220和第二閘極結構230其中之一者形成一電晶體元件，其中源極/汲極區240S/240D設置在該閘極結構的兩側。因此，可得到至少兩個包含L型閘極結構的電晶體元件。因此，如上所述，電晶體元件具有較低漏電流和較高驅動電流的優點。而且，由於第一閘極結構220與第二閘極結構230是點對稱，所以只要第二距離d2與第三距離d3不違反設計規則，兩閘極結構220與230之間的距離就可以減小。因此，藉由佈局的優化可以容易地減小半導體佈局結構200佔據的總面積，從而實現元件尺寸的減小。 圖9是根據本揭露之一些實施例的半導體佈局結構200a的示意圖。應該注意的是，在圖8和圖9中相同的元件用相同的標號表示，並且可以藉由相同的製程形成。為了簡潔起見，省略了這些元件。在本揭露之一些實施例中，半導體佈局結構200a包含由隔離結構204圍繞的主動區210。如上所述，主動區210可以是n型或p型摻雜區，取決於半導體佈局結構200a的導電類型。如上所述，主動區210包含兩個第一區域212-1和212-2，其係包含第一長度L1；第二區域214，設置在兩個第一區域212-1和212-2之間，並且包含小於第一長度L1的第二長度L2；第三區域216，設置在第二區域214和第一區域212-1之間；以及第四區域218，設置在第二區域214和第一區域212-2之間。 半導體佈局結構200a包含設置在主動區210和隔離結構204上的第一閘極結構220之至少一者；設置在主動區210和隔離結構204上的第二閘極結構230a之至少一者；以及設置在主動區210中的複數個源極/汲極區240S/240D。如上所述，源極/汲極區240S/240D可以是n型或p型摻雜區，取決於半導體佈局結構200a的導電類型。第一閘極結構220a包含在第一方向D1延伸的一第一部分222a和在第二方向D2延伸的一第二部分224a。換句話說，第一閘極結構220a的第一部分222a和第一極結構220a的第二部分224a互相垂直。第二閘極結構230a包含平行於第一部分222a的一第三部分232a和平行於第二部分224a的一第四部分234a。在本揭露之一些實施例中，第一閘極結構220a更包含一第五部分226，並且第二閘極結構230a更包含一第六部分236。第二部分224a和第五部分226兩者設置在第一部分222的兩個相對末端處，並該兩者與第一部分222a實體接觸。第四部分234a和第六部分236兩者設置在第三部分232a的兩個相對末端處，並且兩者與第三部分232a實體接觸。因此，第一閘極結構220a和第二閘極結構是C型閘極結構。在一些實施例中，第二部份224a和第一閘極結構220a的第五部分226的寬度大於第一閘極結構220a的第一部分222a的寬度，並且第四部份234a和第二閘極結構230a的第六部分236的寬度大於第二閘極結構230a的第三部分232a的寬度。在一些實施例中，第一閘極結構220a的第一部分222a的寬度等於第二閘極結構230a的第三部分232a的寬度，但本揭露不限於此。在一些實施例中，第一閘極結構220a的第二部分224a和第五部分236的寬度等於第二閘極結構230a的第四部分234a和第六部分236的寬度，但本揭露不限於此。 在一些實施例中，第一閘極結構220a的第二部分224a與第三區域216、第二區域214的一部分以及隔離結構204的一部分重疊。第二閘極結構230a的第四部分234a與第四區域218、第二區域214的一部分以及隔離結構204的一部分重疊。第一閘極結構220a的第一部分222a僅與第三區域216重疊，並且第二閘極結構230a的第三部分232a僅與第四區域218重疊。在一些實施例中，第一閘極結構220a的第五部分226與第三區域216的一部份、第二區域214的一部分以及隔離結構204的一部分重疊，但本揭露不限於此。在一些實施例中，第六部份236與第四區域218的一部份、第二區域214的一部分以及隔離結構204的一部分重疊。而且，第一閘極結構220a的第五部分226與第三區域216的傾斜邊界（也就是，第六邊界）216b重疊，而第二閘極結構230a的第四部分234a與第四區218另一傾斜邊界（也就是，第八邊界）218b重疊。在一些實施例中，第一閘極結構220a和第二閘極結構230a相對於中心線CL是線對稱，但本揭露不限於此。在一些實施例中，第一區域其中之兩者212-1和212-2相對於中心線CL是線對稱。在一些實施例中，第三區域216和第四區域218也相對於中心線CL是線對稱。此外，在一些實施例中，第一閘極結構220a的第一部分222a可以進一步重疊第二區域214的一部分，並且第二閘極結構230a的第三部分232a更與第二區域214（未示出）的一部分重疊。在一些實施例中，第一閘極結構220a（包含第一部分222a、第二部分224a和第五部分226）更與第一區域212-1的一部分重疊，但本揭露不限於此。在一些實施例中，第二閘極結構230a（包含第三部分232a、第四部分234a和第六部分236）更與第一區域212-1的一部分重疊，但本揭露不限於此。 依舊參照圖9，第一閘極結構220a的第一部分222a和第二閘極結構230a的第三部分232a之間包含一第一距離d1。第一閘極結構220a的第二部分224a和第二閘極結構230a的第六部分236之間包含一第二距離d2。第一閘極結構220a的第五部分226和第二閘極結構230a的第四部分234a之間包含一第三距離d3。在一些實施例中，第一距離d1大於第二距離d2，並且第一距離d1大於第三距離d3。在一些實施例中，第二距離d2等於第三距離d3。 根據半導體佈局結構200a，第一閘極結構220a和第二閘極結構230a其中之一者形成一電晶體元件，其中源極/汲極區240S/240D設置在該閘極結構的兩側。因此，可得到至少兩個包含C型閘極結構的電晶體元件。因此，如上所述，電晶體元件具有較低漏電流和較高驅動電流的優點。此外，由於第一閘極結構220a與第二閘極結構230a是線對稱，所以只要第二距離d2與第三距離d3不違反設計規則，兩閘極結構220a與230a之間的距離就可以減小。因此，藉由佈局的優化可以容易地減小半導體佈局結構200a佔據的總面積，從而實現元件尺寸的減小。 本揭露提供一種包含L型閘極結構120、120a和120b的電晶體元件100、100a和100b，以及一種包含C型閘極結構100c的電晶體元件100c。集中電場從主通道區150、150a、150b和150c偏轉，因此漏電流減小。而且，第三區域116包含傾斜的邊界，因此形成不同的通道長度。因此，汲極電流（Ids）增加，並且截止電流（Iof）減小。換句話說，驅動電流得到改善並且漏電流減小。如此，電晶體元件的性能獲得改善，同時電晶體元件的功率耗損降低。此外，本揭露亦提供半導體佈局結構200和200a。半導體佈局結構200包含點對稱的兩個L型閘極結構220和230，以及半導體佈局結構200a包含線對稱的兩個C型閘極結構220a和230a。因此，藉由佈局的優化可以容易地減小半導體佈局結構200a佔據的總面積，從而實現元件尺寸的減小。 相反地，對於包含直型閘極結構的對比電晶體元件或半導體佈局結構而言，元件遭受更大的漏電流，因此具有更高的功率耗損。而且，對於僅具有一個長度的通道區的對比電晶體元件或半導體佈局結構而言，汲極電流相對較低，電晶體元件的性能因此較差。 本揭露提供一種電晶體元件。該電晶體元件包含一主動區，設置在一基底中；一閘極結構，設置在該主動區的上方；以及一源極/汲極區，設置在該閘極結構的相對兩側。該主動區包含一第一區域、一第二區域以及在該第一區域和該第二區域之間的一第三區域。該第一區域包含一第一長度，該第二區域包含一第二長度，並且該第一長度大於該第二長度。該閘極結構包含在一第一方向延伸的一第一部分和在一第二方向延伸的一第二部分。該第一方向與該第二方向互相垂直。該閘極結構的第一部分設置在該主動區之至少該第三區域的上方，該閘極結構的第二部分設置在該第三區域之至少一部分和該第二區域的一部分的上方。 本揭露提供一種半導體佈局結構。該半導體佈局結構包含一主動區，其係被一隔離結構所圍繞；第一閘極結構之至少一者，設置在該主動區和該隔離結構的上方；第二閘極結構之至少一者，設置在該主動區和該隔離結構的上方；以及複數個源極/汲極區，設置在該主動區中。該主動域包含兩個第一區域；一第二區域，設置在兩個該第一區域之間；一第三區域，設置在該第一區域和該第二區域之間；以及一第四區域，設置在另一個第一區域和該第二區域之間。該第一區域包含一第一長度，該第二區域包含一第二長度，並且該第二長度小於該第一長度。該第一閘極結構包含互相垂直的一第一部分和一第二部分。該第二閘極結構包含平行於該第一部分的一第三部分和平行於該第二部分的一第四部分。該第一閘極結構的該第二部分與該第三區域和該第二區域的一部分重疊。該第二閘極結構的該第四部分與該第四區域和該第二區域的一部分重疊。 再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100 電晶體元件 100a 電晶體元件 100b 電晶體元件 100c 電晶體元件 102 基底 104 隔離結構 110 主動區 112 第一區域 112a 第一邊界 112b 第二邊界 114 第二區域 114a 第三邊界 114b 第四邊界 116 第三區域 116a 第五邊界 116b 第六邊界 120 閘極結構 120a 閘極結構 120b 閘極結構 120c 閘極結構 122 第一部份 122a 第一部份 122b 第一部份 122c 第一部份 124 第二部份 124a 第二部份 124b 第二部份 124c 第二部份 126 第三部份 140D 汲極區 140S 源極區 150 通道區 150a 通道區 150b 通道區 150c 通道區 200 半導體佈局結構 200a 半導體佈局結構 204 隔離結構 210 主動區 212-1 第一區域 212-2 第一區域 212a 第一邊界 212b 第二邊界 214 第二區域 214a 第三邊界 214b 第四邊界 216 第三區域 216a 第五邊界 216b 第六邊界 218 第四區域 218a 第七邊界 218b 第八邊界 220 第一閘極結構 220a 第一閘極結構 222 第一部份 222a 第一部份 224 第二部份 224a 第二部份 226 第五部份 230 第二閘極結構 230a 第二閘極結構 232 第三部份 232a 第三部份 234 第四部份 234a 第四部份 236 第六部份 240D 汲極區 240S 源極區 C1 第一通道長度 C2 第二通道長度 C3 第三通道長度 CL 中心線 CP 中心點 D1 第一方向 D2 第二方向 D3 第三方向 L1 第一長度 L2 第二長度 L3 第三長度 L4 第四長度
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是根據本揭露之一些實施例的電晶體元件的一部分的示意圖。 圖2是根據本揭露之一些實施例的電晶體元件的示意圖。 圖3是根據本揭露之一些實施例的電晶體元件的示意圖。 圖5是根據本揭露之一些實施例的電晶體元件的示意圖。 圖5是根據本揭露之一些實施例的電晶體元件的示意圖。 圖6是根據本揭露之一些實施例的電晶體元件的示意圖。 圖7是根據本揭露之一些實施例的半導體佈局結構的一部份的示意圖。 圖8是根據本揭露之一些實施例的半導體佈局結構示意圖。 圖9是根據本揭露之一些實施例的半導體佈局結構示意圖。

Claims (20)

  1. 一種電晶體元件，包含： 一主動區，設置在一基底中；該主動區包含：一第一區域，該第一區域包含一第一長度；一第二區域，該第二區域包含一第二長度；以及一第三區域，設置在該第一區域和該第二區域之間，其中該第一長度大於該第二長度； 一閘極結構，設置在該主動區的上方；該閘極結構包含：一第一部分，係在一第一方向延伸並設置在該主動區之至少該第三區域的上方；一第二部分，係在垂直於該第一方向的一第二方向延伸並設置在該第三區域之至少一部分和該第二區域的一部分的上方；以及 一源極區及一汲極區，設置在該閘極結構的相對兩側。
  2. 如請求項1所述的電晶體元件，其中該第一區域包含一第一邊界和一第二邊界，其中該第一邊界和該第二邊界在該第二方向延伸；該第二區域包含一第三邊界和一第四邊界，其中該第三邊界和該第四邊界在該第二方向延伸；以及該第三區域包含一第五邊界和一第六邊界，其中該第五邊界在該第二方向延伸。
  3. 如請求項2所述的電晶體元件，其中該第一區域的該第一長度由該第一邊界與該第二邊界之間的距離所定義，以及該第二區域的該第二長度由該第三邊界與該第四邊界之間的距離所定義。
  4. 如請求項2所述的電晶體元件，其中該第三區域的該第五邊界接觸該第一區域的該第一邊界和該第二區域的該第三邊界，以及該第三區域的該第六邊界接觸該第一區域的該第二邊界和該第二區域的該第四邊界。
  5. 如請求項4所述的電晶體元件，其中該第三區域的該第六邊界在該第一方向和該第二方向之間的一第三方向延伸。
  6. 如請求項4所述的電晶體元件，其中該第三區域的該第五邊界上的一點與該第三區域的該第六邊界上的一點之間的距離定義一第三長度，該第三長度與該第一區域的該第一長度相等，以及該第三區域的該第五邊界上的另一點和該第三區域的該第六邊界上的另一點定義一第四長度，該第四長度與該第二區域的該第二長度相等。
  7. 如請求項2所述的電晶體元件，其中該閘極結構的該第一部分與該第三區域的該第六邊界重疊。
  8. 如請求項2所述的電晶體元件，其中該閘極結構的該第二部分與該第三區域的該第六邊界重疊。
  9. 如請求項1所述的電晶體元件，其中該閘極結構的該第一部分與該主動區的該第二區域的一部分重疊。
  10. 如請求項1所述的電晶體元件，其中該閘極結構更包含一第三部分，該第二部分和該第三部分設置在該第一部分的兩個相對末端，且均與該第一部分實體接觸。
  11. 如請求項9所述的電晶體元件，其中該閘極結構的該第三部分與該第三區域和該第二區域的一部分重疊。
  12. 如請求項1所述的電晶體元件，其中該源極區設置在該第一區域中，且該汲極區設置在該第二區域中。
  13. 一種半導體佈局結構，包含： 一主動區，係被一隔離結構圍繞，該主動區包含： 兩個第一區域，包含一第一長度； 一第二區域，設置在該兩個第一區域之間，其中該第二區域包含小於該第一長度的一第二長度； 一第三區域，設置在該兩個第一區域的其中之一者和該第二區域之間；以及 一第四區域，設置在該兩個第一區域的其中之另一者和該第二區域之間； 至少一第一閘極結構，設置在該主動區和該隔離結構的上方，該第一閘極結構包含互相垂直的一第一部分和一第二部分； 至少一第二閘極結構，設置在該主動區和該隔離結構的上方，該第二閘極結構包含平行於該第一部分的一第三部分和平行於該第二部分的一第四部分；以及 複數個源極/汲極區，設置在該主動區中，其中該第一閘極結構的該第二部分與該第三區域和該第二區域的一部分重疊，以及該第二閘極結構的該第四部分與該第四區域和該第二區域的一部分重疊。
  14. 如請求項13所述的半導體佈局結構，其中該第一閘極結構和該第二閘極結構相對於一中心點是點對稱。
  15. 如請求項13所述的半導體佈局結構，其中該第一閘極結構的該第一部分和該第二閘極結構的該第三部分之間包含一第一距離；該第一閘極結構的該第一部分和該第二閘極結構的該第四部分之間包含一第二距離；該第一閘極結構的該第二部分和該第二閘極結構的該第三部分之間包含一第三距離；該第一距離大於該第二距離，該第一距離大於該第三距離，以及該第二個距離等於該第三個距離。
  16. 如請求項13所述的半導體佈局結構，其中該第一閘結構的該第一部分與該第三區域重疊，以及該第二閘極結構的該第三部分與該第四區域重疊。
  17. 如請求項16所述的半導體佈局結構，其中該第一閘極結構的該第一部分與該第三區域的一傾斜邊界重疊，以及該第二閘極結構的該第四部分與該第四區域的一傾斜邊界重疊。
  18. 如請求項13所述的半導體佈局結構，其中該第一閘極結構更包含與該第三區域和該第二區域的一部分重疊的一第五部分，以及該第二閘極結構更包含與該第四區域和該第二區域的一部分重疊的一第六部分。
  19. 如請求項18所述的半導體佈局結構，其中該第一閘極結構和該第二閘極結構相對於一中心線是線對稱；該兩個第一區域相對於該中心線是線對稱；以及該第三區域和該第四區域相對於該中心線是線對稱。
  20. 如請求項18所述的半導體佈局結構，其中該第一閘極結構的該第一部分和該第二閘極結構的該第三部分之間包含一第一距離；該第一閘極結構的該第二部分和該第二極閘結構的該第六部分之間包含一第二距離；該第一閘極結構的該第五部分和該第二閘極結構的該第四部分之間包含一第三距離；該第一距離大於該第二距離，該第一距離大於該第三距離，以及該第二距離等於該第三距離。
TW107109087A 2017-12-01 2018-03-16 電晶體元件和半導體佈局結構 TWI668858B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762593373P 2017-12-01 2017-12-01
US62/593,373 2017-12-01
US15/866,888 US10559661B2 (en) 2017-12-01 2018-01-10 Transistor device and semiconductor layout structure including asymmetrical channel region
US15/866,888 2018-01-10

Publications (2)

Publication Number Publication Date
TW201926679A TW201926679A (zh) 2019-07-01
TWI668858B true TWI668858B (zh) 2019-08-11

Family

ID=66657673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109087A TWI668858B (zh) 2017-12-01 2018-03-16 電晶體元件和半導體佈局結構

Country Status (3)

Country Link
US (2) US10559661B2 (zh)
CN (1) CN109872989B (zh)
TW (1) TWI668858B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437481B2 (en) * 2020-06-30 2022-09-06 Nanya Technology Corporation Semiconductor device with T-shaped buried gate electrode and method for forming the same
US11205474B1 (en) * 2020-07-10 2021-12-21 Taiwan Semiconductor Manufacturing Company Limited SRAM design with four-poly-pitch
KR20230023113A (ko) * 2021-08-09 2023-02-17 삼성전자주식회사 반도체 장치
CN117352506A (zh) * 2022-06-27 2024-01-05 长鑫存储技术有限公司 一种半导体结构和存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070047400A (ko) * 2005-11-02 2007-05-07 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터
US20090212854A1 (en) * 2008-02-25 2009-08-27 Peter Baumgartner Asymmetric Segmented Channel Transistors

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738337A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd 低歪カスケード回路
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
US6720619B1 (en) * 2002-12-13 2004-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating partially-depleted, fully-depleted, and multiple-gate devices
US6764884B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
JP2004356490A (ja) * 2003-05-30 2004-12-16 Toshiba Corp 半導体装置
US7504270B2 (en) * 2006-06-22 2009-03-17 Advanced Micro Devices, Inc. Methods of quantifying variations resulting from manufacturing-induced corner rounding of various features, and structures for testing same
JP4282699B2 (ja) * 2006-09-01 2009-06-24 株式会社東芝 半導体装置
US8586981B2 (en) * 2006-10-05 2013-11-19 Advanced Micro Devices, Inc. Silicon-on-insulator (“SOI”) transistor test structure for measuring body-effect
US7645662B2 (en) 2007-05-03 2010-01-12 Dsm Solutions, Inc. Transistor providing different threshold voltages and method of fabrication thereof
JP2008311457A (ja) * 2007-06-15 2008-12-25 Renesas Technology Corp 半導体装置の製造方法
US9484435B2 (en) * 2007-12-19 2016-11-01 Texas Instruments Incorporated MOS transistor with varying channel width
US7820530B2 (en) * 2008-10-01 2010-10-26 Freescale Semiconductor, Inc. Efficient body contact field effect transistor with reduced body resistance
JP5037594B2 (ja) * 2009-12-08 2012-09-26 シャープ株式会社 電界効果トランジスタ
CN102005481B (zh) * 2010-11-03 2011-12-28 北京大学 一种t型栅结构的低功耗隧穿场效应晶体管
JP5521993B2 (ja) * 2010-11-17 2014-06-18 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
US8716768B2 (en) 2011-10-20 2014-05-06 Omnivision Technologies, Inc. Transistor with self-aligned channel width
CN102412303A (zh) * 2011-11-03 2012-04-11 中国电子科技集团公司第五十八研究所 一种抗总剂量辐射效应的大头条形栅mos管版图加固结构
JP6024354B2 (ja) * 2012-10-02 2016-11-16 富士通セミコンダクター株式会社 半導体集積回路装置及びその製造方法
KR20150058597A (ko) * 2013-11-18 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9806191B1 (en) * 2016-10-11 2017-10-31 United Microelectronics Corp. Vertical channel oxide semiconductor field effect transistor and method for fabricating the same
US10468490B2 (en) * 2017-11-09 2019-11-05 Nanya Technology Corporation Transistor device and semiconductor layout structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070047400A (ko) * 2005-11-02 2007-05-07 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터
US20090212854A1 (en) * 2008-02-25 2009-08-27 Peter Baumgartner Asymmetric Segmented Channel Transistors

Also Published As

Publication number Publication date
US10559661B2 (en) 2020-02-11
US20190172909A1 (en) 2019-06-06
US10825898B2 (en) 2020-11-03
CN109872989B (zh) 2021-07-30
TW201926679A (zh) 2019-07-01
CN109872989A (zh) 2019-06-11
US20200127094A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
TWI668858B (zh) 電晶體元件和半導體佈局結構
TWI675487B (zh) 電晶體元件及半導體佈局結構
KR101372603B1 (ko) 핀 전계 효과 트랜지스터의 게이트 스택
CN104934472B (zh) Finfet结构及其制造方法
TWI705503B (zh) 半導體結構和半導體製造方法
KR101447320B1 (ko) 다중 게이트 유전체 계면에 대한 더미 구조 및 방법
US20110097889A1 (en) STI Shape Near Fin Bottom of Si Fin in Bulk FinFET
US20100164069A1 (en) Reducing High-Frequency Signal Loss in Substrates
US11482419B2 (en) Method for preparing transistor device
CN106158748B (zh) 半导体元件及其制作方法
US20120235248A1 (en) Semiconductor device and method for fabricating the same
US20070221999A1 (en) Semiconductor devices and methods of manufacture thereof
US10566432B2 (en) Transistor device
US9012289B2 (en) Semiconductor device and manufacturing method thereof
WO2022165817A1 (zh) 场效应管及其制造方法
KR101163909B1 (ko) 벌크 ＦｉｎＦＥＴ에서 Ｓｉ 핀의 핀 하부 부근의 ＳＴＩ 형상
TW202414679A (zh) 半導體元件及其製造方法
TW502429B (en) Method of fabricating an ESD protection device
CN113972273A (zh) 半导体结构及其形成方法
KR20200025114A (ko) 반도체 소자의 제조 방법
KR20080099483A (ko) 반도체 소자의 제조방법