TWI667737B - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device Download PDF

Info

Publication number
TWI667737B
TWI667737B TW104137735A TW104137735A TWI667737B TW I667737 B TWI667737 B TW I667737B TW 104137735 A TW104137735 A TW 104137735A TW 104137735 A TW104137735 A TW 104137735A TW I667737 B TWI667737 B TW I667737B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
sealing
semiconductor element
element mounting
Prior art date
Application number
TW104137735A
Other languages
English (en)
Other versions
TW201630120A (zh
Inventor
中村朋陽
秋葉秀樹
塩原利夫
Original Assignee
日商信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越化學工業股份有限公司 filed Critical 日商信越化學工業股份有限公司
Publication of TW201630120A publication Critical patent/TW201630120A/zh
Application granted granted Critical
Publication of TWI667737B publication Critical patent/TWI667737B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/12—Unsaturated polyimide precursors
    • C08G73/128—Unsaturated polyimide precursors the unsaturated precursors containing heterocyclic moieties in the main chain
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D161/00—Coating compositions based on condensation polymers of aldehydes or ketones; Coating compositions based on derivatives of such polymers
    • C09D161/04—Condensation polymers of aldehydes or ketones with phenols only
    • C09D161/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本發明課題在於提供一種在密封大面積‧薄型之基板時亦能抑制翹曲，可充分地進行經覆晶封裝之半導體元件的底部填充，且無密封層之空隙或未填充，可獲得耐熱、耐濕可靠性等密封性能優良之半導體裝置的半導體裝置之製造方法。
解決手段為一種半導體裝置之製造方法，其係包含使用具有基材與形成於該基材之其中一表面之熱硬化性樹脂層的附有基材之密封材，將藉由覆晶封裝而搭載半導體元件的半導體元件搭載基板的元件搭載面一體密封之密封步驟的半導體裝置之製造方法，前述密封步驟係包含在真空度10kPa以下的減壓條件下，將前述半導體元件搭載基板與前述附有基材之密封材一體化的一體化階段、及對前述一體化之基板以0.2MPa以上的壓力加壓的加壓階段。

Description

半導體裝置之製造方法及半導體裝置
本發明係有關於一種使用附有基板之密封材的半導體裝置之製造方法，又，係有關於一種藉由該方法所製造的半導體裝置。
近年來，隨著電子機器的小型化、輕量化、高性能化，半導體裝置的高積體化、薄型化持續進展，半導體裝置也逐漸演變為BGA(球狀柵格陣列)所代表的區域安裝型半導體裝置。當製造此等半導體裝置之際，由生產性方面而言，有進行大面積‧薄型基板的一體成形之趨勢，但成形後之基板的翹曲問題更形困擾。
半導體之安裝方法也從銷***型轉變為以表面安裝，其後裸晶安裝為主流。作為裸晶安裝之一，有覆晶封裝。覆晶係在半導體元件上形成有稱為「凸塊」之電極端子者。其亦可直接安裝於母板上，但大多係固定於印刷配線基板(中介層等)而封裝，並經由設於封裝體的外部連接用端子(亦稱外部球或外部凸塊)安裝於母板上。與中介層接合之半導體元件上的凸塊係稱「內部凸塊」，與中 介層上之稱為「墊部(pad)」的多數個微小的接合面電性連接。由於內部凸塊與墊部的接合部分較微小，力學上較弱，而以樹脂予以密封補強。經覆晶接合之半導體裝置的密封，以往，係以於將內部凸塊與墊部預先熔融接合後，在對半導體裝置與中介層的間隙注入液狀之補強材的底部填充(亦稱毛細流動)後，以液狀環氧樹脂或環氧模製原料等，在加熱下藉由進行加壓成形而對半導體元件進行頂部模封的方法為主流。
然而，在上述方法中，有在密封樹脂補強材中產生空隙、或密封補強需耗時費力等問題；或因底部填充樹脂部與半導體元件密封樹脂部不同，在樹脂界面處產生應力，而成為可靠性降低的原因等被提出為問題之一。
作為解決此種問題的方法，有人推行一體進行頂部模封與底部填充之轉移模製底部填充及壓縮模製底部填充的開發。(專利文獻1及專利文獻2)
然，在如上述之方法中，為確保底部填充浸入性與頂部模封之可靠性，樹脂組成物中的無機填充劑量有其限制，樹脂組成的自由度較低。因此，在密封大面積‧薄型之基板時，不易兼顧低翹曲及一體進行頂部模封與底部填充，而有未能充分提升半導體裝置製造之生產性等問題。
再者，當覆晶型半導體裝置之半導體元件的尺寸較大、間隙尺寸較小時，就上述之轉移模製底部填充及壓縮模製底部填充方法而言有未能充分進行底部填充之 虞。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2012-74613號公報
[專利文獻2]日本特開2011-132268號公報
本發明係為了解決上述問題而開發者，茲以提供一種在密封大面積‧薄型之基板時亦能抑制翹曲，可充分地進行經覆晶封裝之半導體元件的底部填充，且無密封層之空隙或未填充，可獲得耐熱、耐濕可靠性等密封性能優良之半導體裝置的半導體裝置之製造方法為目的。
為解決上述課題，於本發明中，係提供一種半導體裝置之製造方法，其係包含使用具有基材與形成於該基材之其中一表面之熱硬化性樹脂層的附有基材之密封材，將藉由覆晶封裝而搭載半導體元件的半導體元件搭載基板的元件搭載面一體密封之密封步驟的半導體裝置之製造方法，其特徵為：前述密封步驟係包含 在真空度10kPa以下的減壓條件下，將前述半導體元件搭載基板與前述附有基材之密封材一體化的一體化階段、及對前述一體化之基板以0.2MPa以上的壓力加壓的加壓階段。
若為此種半導體裝置之製造方法，在密封大面積‧薄型之基板時亦能抑制翹曲，可充分地進行經覆晶封裝之半導體元件的底部填充，且無密封層之空隙或未填充，可獲得耐熱、耐濕可靠性等密封性能均優良之半導體裝置。
又，此時，前述一體化階段較佳於80℃~200℃的溫度範圍內進行。
若為此種一體化階段，可使用上述附有基材之密封材的熱硬化性樹脂層良好地進行經覆晶封裝之半導體元件的底部填充。
又，此時，前述加壓階段較佳於80℃~200℃的溫度範圍內進行。
若為此種加壓階段，則可良好地進行藉由上述附有基材之密封材的熱硬化性樹脂層，和藉由覆晶封裝而搭載半導體元件的半導體元件搭載基板的密封，無密封層之空隙或未填充，可獲得耐熱、耐濕可靠性等密封性能均更優良之半導體裝置。
又，本發明之半導體裝置之製造方法亦可在前述密封步驟後，進一步包含將密封前述半導體元件搭載 基板而得之密封後半導體元件搭載基板進行切割而予以單片化的單片化步驟。
若為此種半導體裝置之製造方法，可獲得將上述之密封後半導體元件搭載基板進行切割，予以單片化而成的半導體裝置。
再者，於本發明中係提供一種半導體裝置，其係藉由上述之方法製造而成。
若為根據本發明之半導體裝置之製造方法所得的半導體裝置，在密封大面積‧薄型之基板時亦能抑制翹曲，可充分地進行經覆晶封裝之半導體元件的底部填充，且無密封層之空隙或未填充，而形成耐熱、耐濕可靠性等密封性能均優良之半導體裝置。
如以上所述，若為本發明之半導體裝置之製造方法，由於可藉由附有基材之密封材的基材抑制硬化密封時之熱硬化性樹脂層的收縮應力，因此，在密封大面積‧薄型之基板時亦能抑制翹曲；再者，透過包含上述之一體化階段與加壓階段，可充分地進行經覆晶封裝之半導體元件的底部填充，且無密封層之空隙或未填充，可製造耐熱、耐濕可靠性等密封性能均優良之半導體裝置。
1‧‧‧附有基材之密封材
2‧‧‧基材
3‧‧‧熱硬化性樹脂層
3’‧‧‧密封層
4‧‧‧半導體元件搭載基板
5‧‧‧半導體元件
6‧‧‧凸塊
7‧‧‧基板
8‧‧‧一體化基板
9‧‧‧密封後半導體元件搭載基板
10‧‧‧半導體裝置
第1圖為表示本發明之半導體裝置之製造方法的一例的流程圖。
第2圖為表示本發明之半導體裝置的一例的示意剖面圖。
第3圖為表示耐迴焊性測定中所使用之IR迴焊裝置之溫度分布的圖表。
諸如上述，係要求開發出一種在密封大面積‧薄型之基板時亦能抑制翹曲，可充分地進行經覆晶封裝之半導體元件的底部填充，且無密封層之空隙或未填充，耐熱、耐濕可靠性等密封性能均優良之半導體裝置。
本案發明人等針對上述課題致力重複多次研究的結果發現，在密封大面積‧薄型之基板時，透過使用附有基材之密封材，亦能藉由基材抑制密封時的收縮應力而抑制翹曲，而且，透過採用包含在真空度10kPa以下的減壓條件下將半導體元件搭載基板與附有基材之密封材一體化的一體化階段、及對該一體化之基板以0.2MPa以上的壓力加壓的加壓階段的半導體裝置之製造方法，可獲得可充分地進行經覆晶封裝之半導體元件的底部填充，且無空隙之可靠性高的半導體裝置，而完成本發明。
以下，就本發明詳細加以說明，惟本發明非限定於此等。
[半導體裝置]
首先，就藉由本發明之半導體裝置之製造方法所製造的本發明之半導體裝置加以說明。第2圖為表示本發明之半導體裝置的一例的示意剖面圖。於第2圖中，半導體裝置10係由基材2、藉由將熱硬化性樹脂層加熱、硬化而形成的密封層3’、半導體元件5、凸塊6、及基板7所構成。半導體元件5係經由複數個凸塊6搭載於基板7上。用來密封該半導體元件5的密封層3’係形成於基材2與基板7之間。
本發明之半導體裝置係藉由以下所詳細說明之本發明之半導體裝置之製造方法製造而成者。若為此種半導體裝置，在密封大面積‧薄型之基板時亦能抑制翹曲，可充分地進行經覆晶封裝之半導體元件的底部填充，且無密封層之空隙或未填充，而形成耐熱、耐濕可靠性等密封性能均優良之半導體裝置。
[半導體裝置之製造方法]
其次，就本發明之半導體裝置之製造方法加以說明。本發明之半導體裝置之製造方法係包含使用具有基材與形成於該基材之其中一表面之熱硬化性樹脂層的附有基材之密封材，將藉由覆晶封裝而搭載半導體元件的半導體元件搭載基板的元件搭載面一體密封之密封步驟的半導體裝置之製造方法，其特徵為：前述密封步驟係包含 在真空度10kPa以下的減壓條件下，將前述半導體元件搭載基板與前述附有基材之密封材一體化的一體化階段、及對前述一體化之基板以0.2MPa以上的壓力加壓的加壓階段。第1圖示出本發明之半導體裝置之製造方法的一例的流程圖。
[附有基材之密封材]
以下，就本發明之半導體裝置之製造方法所使用的附有基材之密封材加以說明。如第1圖所示，本發明之半導體裝置之製造方法所使用的附有基材之密封材1係由基材2與形成於基材2之其中一表面的熱硬化性樹脂層3所構成。
<基材>
於本發明中，可作為構成附有基材之密封材1的基材2使用者不特別限定，可依據作為待密封之對象物的半導體元件搭載基板等，使用無機基板、金屬基板、或有機樹脂基板。又，尤其在使用有機樹脂基板時，亦可使用含有纖維之有機樹脂基板。
至於無機基板，可舉出陶瓷基板、玻璃基板、矽晶圓等；至於金屬基板可舉出表面經過絕緣處理的銅或鋁基板等作為代表例。至於有機樹脂基板，可舉出使熱硬化性樹脂或填料等含浸於纖維基材而成的樹脂含浸纖 維基材、甚或將熱硬化性樹脂半硬化或硬化而成的樹脂含浸纖維基材、或將熱硬化性樹脂等成形為基板狀的樹脂基板。作為其代表例，可舉出BT(雙馬來醯亞胺三嗪)樹脂基板、玻璃環氧基板、FRP(纖維強化塑膠)基板等。
至於可作為有機樹脂基板所使用之纖維基材使用者，可例示例如碳纖維、玻璃纖維、石英玻璃纖維、金屬纖維等的無機纖維、芳香族聚醯胺纖維、聚醯亞胺纖維、聚醯胺醯亞胺纖維等的有機纖維、甚或碳化矽纖維、碳化鈦纖維、硼纖維、氧化鋁纖維等，可根據製品特性隨意使用。又，作為最佳之纖維基材，可例示玻璃纖維、石英纖維、碳纖維等。其中，絕緣性高的玻璃纖維或石英玻璃纖維係較佳作為纖維基材。
作為有機樹脂基板所使用的熱硬化性樹脂不特別限定，可舉出BT樹脂、環氧樹脂等、或通常使用於半導體元件之密封的如下述所例示之環氧樹脂、聚矽氧樹脂、由環氧樹脂與聚矽氧樹脂所構成的混成樹脂、甚或氰酸酯樹脂等。
將使用熱硬化性環氧樹脂作為含浸於纖維基材之熱硬化性樹脂的樹脂含浸纖維基材、或使環氧樹脂含浸後予以半硬化者作為基材使用，來製作本發明所使用的附有基材之密封材時，形成於基材之其中一表面的熱硬化性樹脂層所使用的熱硬化性樹脂亦較佳為環氧樹脂。如此一來，含浸於基材之熱硬化性樹脂與形成於基材之其中一表面的熱硬化性樹脂層所使用的熱硬化性樹脂只要為同一 種，則將半導體元件搭載基板的元件搭載面一體密封時可同時使其硬化，藉此可達成更強固的密封機能，因而較佳。
就基材2的厚度，若為無機基板、金屬基板、或有機樹脂基板任一種時，均較佳為20μm~1mm，更佳為30μm~500μm。若為20μm以上，可抑制過薄而容易變形的情形，因而較佳；又，若為1mm以下則可抑制半導體裝置本身變厚的情形，因而較佳。
就基材2而言，為了降低將半導體元件搭載基板的元件搭載面一體密封後之翹曲，並將排列、黏接有一個以上之半導體元件的基板予以補強，其屬重要者。因此，其較佳為堅硬且呈剛性的基材。
<熱硬化性樹脂層>
構成本發明所使用的附有基材之密封材的熱硬化性樹脂層3係由形成於基材2之單面上的未硬化或半硬化之熱硬化性樹脂層所構成者。該熱硬化性樹脂層3係作為用來進行經覆晶封裝之半導體元件的底部填充及頂部模封的樹脂層。
熱硬化性樹脂層3的厚度較佳為20μm以上2,000μm以下。若為20μm以上，可充分密封搭載有半導體元件之各種基板的半導體元件搭載面，可抑制過薄所衍生之填充性的不良，因而較佳；若為2,000μm以下則可抑制經密封之半導體裝置過厚的情形，因而較佳。
熱硬化性樹脂層3所使用的樹脂不特別限定，通常，較佳為使用於半導體元件之密封的液態環氧樹脂或固態之環氧樹脂、聚矽氧樹脂、或由環氧樹脂與聚矽氧樹脂所構成的混成樹脂、氰酸酯樹脂等的熱硬化性樹脂。尤其是，熱硬化性樹脂層較佳為包含在未達50℃形成固態，而且在50℃以上150℃以下熔融的環氧樹脂、聚矽氧樹脂、及環氧‧聚矽氧混成樹脂、氰酸酯樹脂任一種。
≪環氧樹脂≫
作為本發明中可使用於熱硬化性樹脂層的環氧樹脂，不特別限定，可舉出例如雙酚A型環氧樹脂、雙酚F型環氧樹脂、3,3’,5,5’-四甲基-4,4’-聯酚型環氧樹脂或4,4’-聯酚型環氧樹脂之類的聯酚型環氧樹脂、苯酚酚醛型環氧樹脂、甲酚酚醛型環氧樹脂、雙酚A酚醛型環氧樹脂、萘二醇型環氧樹脂、參羥苯基甲烷型環氧樹脂、肆羥苯基乙烷型環氧樹脂、及將苯酚二環戊二烯酚醛型環氧樹脂之芳香環氫化的環氧樹脂、脂環族環氧樹脂等在室溫下呈液狀或固體的周知之環氧樹脂。又，可視需求，根據目的併用一定量的上述以外之環氧樹脂。
由環氧樹脂所構成的熱硬化性樹脂層中可含有環氧樹脂之硬化劑。作為此類硬化劑，可使用苯酚酚醛樹脂、各種胺衍生物、使酸酐或酸酐基一部分開環而生成羧酸者等。其中，為確保依本發明之方法所製造之半導體 裝置的可靠性，較佳使用苯酚酚醛樹脂。特佳的是，以環氧基與酚性羥基的比率為1：0.8~1.3的方式取環氧樹脂與苯酚酚醛樹脂的混合比而予以混合。
再者，為促進環氧樹脂與硬化劑的反應，亦可使用咪唑衍生物、膦衍生物、胺衍生物、有機鋁化合物等的金屬化合物等作為反應促進劑(觸媒)。
由環氧樹脂所構成的熱硬化性樹脂層中，可進一步視需求摻混各種的添加劑。例如，以改善樹脂的性質為目的，可視目的適當添加摻混各種的熱塑性樹脂、熱塑性彈性體、有機合成橡膠、聚矽氧系等的低應力劑、蠟類、鹵素捕捉劑等的添加劑。
≪聚矽氧樹脂≫
作為本發明中可使用於熱硬化性樹脂層的聚矽氧樹脂，不特別限定，可使用例如熱硬化性、UV硬化性聚矽氧樹脂等。特佳的是，由聚矽氧樹脂構成的熱硬化性樹脂層含有加成硬化型聚矽氧樹脂組成物。作為加成硬化型聚矽氧樹脂組成物，特佳為以(A)具有非共軛雙鍵之有機矽化合物(例如含有烯基之二有機聚矽氧烷)、(B)有機氫聚矽氧烷、及(C)鉑系觸媒為必需成分者。以下，就此等(A)~(C)成分加以說明。
(A)成分：具有非共軛雙鍵之有機矽化合物
作為(A)成分之具有非共軛雙鍵之有機矽化合物，可 例示R11R12R13SiO-(R14R15SiO)a-(R16R17SiO)b-SiR11 R12R13 (1)
(式中，R11表示含有非共軛雙鍵之一價烴基，R12~R17分別表示相同或不同的一價烴基，a及b為滿足0≦a≦500、0≦b≦250，且0≦a+b≦500之整數)
所示之分子鏈兩末端經含有脂肪族不飽和基之三有機矽氧基封端的直鏈狀二有機聚矽氧烷等的有機聚矽氧烷。
上述通式(1)中，R11為含有非共軛雙鍵之一價烴基，係具有較佳為碳數2~8，特佳為碳數2~6之烯基所代表的脂肪族不飽和鍵的含有非共軛雙鍵之一價烴基。
上述通式(1)中，R12~R17分別為相同或不同的一價烴基，可舉出較佳為碳數1~20，特佳為碳數1~10之烷基、烯基、芳基、芳烷基等。又，其中R14~R17更佳為不含脂肪族不飽和鍵之一價烴基，特佳為不具烯基等的脂肪族不飽和鍵之烷基、芳基、芳烷基等。再者，其中R16、R17較佳為芳香族一價烴基，特佳為苯基或甲苯基等碳數6~12之芳基等。
上述通式(1)中，a及b為滿足0≦a≦500，0≦b≦250，且0≦a+b≦500之整數，a較佳為10≦a≦500，b較佳為0≦b≦150，又a+b較佳滿足10≦a+b≦500。
上述通式(1)所示之有機聚矽氧烷，可藉由例如環狀二苯基聚矽氧烷、環狀甲基苯基聚矽氧烷等環狀二有機聚矽氧烷與構成末端基之二苯基四乙烯基二矽氧烷、 二乙烯基四苯基二矽氧烷等二矽氧烷的鹼平衡化反應而得；此時，在使用鹼觸媒(尤為KOH等的強鹼)的平衡化反應中，以少量之觸媒能以不可逆反應進行聚合，因此，僅定量地進行開環聚合，且封端率亦高，故通常不含有矽醇基及氯成分。
作為上述通式(1)所示之有機聚矽氧烷，具體而言可例示下述者：
(上述式中，k、m為滿足0≦k≦500，0≦m≦250，且0≦k+m≦500的整數，較佳為滿足5≦k+m≦250，且0≦m/(k+m)≦0.5的整數)。
至於(A)成分，除上述通式(1)所示之具有直鏈結構的有機聚矽氧烷外，亦可視需求併用包含3官能性矽氧烷單元、4官能性矽氧烷單元等之具有三維網目結構的有機聚矽氧烷。此類具有非共軛雙鍵之有機矽化合物可單獨使用1種，亦可混合使用2種以上。
(A)成分之具有非共軛雙鍵之有機矽化合物中的具有非共軛雙鍵之基(例如烯基等鍵結於Si原子之具有雙鍵之一價烴基)的量，較佳為全部一價烴基(鍵結於Si原子之所有的一價烴基)中的0.1~20莫耳%，更佳為0.2~10莫耳%，特佳為0.2~5莫耳%。具有非共軛雙鍵之基的量若為0.1莫耳%以上，使其硬化時可獲得良好的硬化物；若為20莫耳%以下則使其硬化時的機械特性良好，因而較佳。
又，(A)成分之具有非共軛雙鍵之有機矽化合物較佳具有芳香族一價烴基(鍵結於Si原子之芳香族一價烴基)，芳香族一價烴基的含量較佳為全部一價烴基(鍵結於Si原子之所有的一價烴基)的0~95莫耳%，更佳為10~90莫耳%，特佳為20~80莫耳%。芳香族一價烴基在樹脂中含有適量者，具有使其硬化時的機械特性良好且容易製造的優點。
(B)成分：有機氫聚矽氧烷
至於(B)成分，較佳為一分子中具有2個以上之鍵結於矽原子之氫原子(SiH基)的有機氫聚矽氧烷。若為一分子中具有2個以上之鍵結於矽原子之氫原子(SiH基)的有機氫聚矽氧烷，可發揮作為交聯劑之作用，透過使(B)成分中之SiH基與(A)成分之乙烯基、其他之烯基等含有非共軛雙鍵之基進行加成反應，可形成硬化物。
又，(B)成分之有機氫聚矽氧烷較佳具有芳香族一價烴基。如此，若為具有芳香族一價烴基之有機氫聚矽氧烷，可提高與上述之(A)成分的相溶性。此種有機氫聚矽氧烷可單獨使用1種，亦可混合使用2種以上，例如，可使其含有具有芳香族烴基之有機氫聚矽氧烷作為(B)成分的一部分或全部。
作為(B)成分之有機氫聚矽氧烷，雖不限於此，但可舉出1,1,3,3-四甲基二矽氧烷、1,3,5,7-四甲基環四矽氧烷、參(二甲基氫矽氧基)甲基矽烷、參(二甲基氫矽氧基)苯基矽烷、1-環氧丙氧基丙基-1,3,5,7-四甲基環四矽氧烷、1,5-環氧丙氧基丙基-1,3,5,7-四甲基環四矽氧烷、1-環氧丙氧基丙基-5-三甲氧基矽烷基乙基-1,3,5,7-四甲基環四矽氧烷、兩末端三甲基矽氧基封端甲基氫聚矽氧烷、兩末端三甲基矽氧基封端二甲基矽氧烷‧甲基氫矽氧烷共聚物、兩末端二甲基氫矽氧基封端二甲基聚矽氧烷、兩末端二甲基氫矽氧基封端二甲基矽氧烷‧甲基氫矽氧烷共聚物、兩末端三甲基矽氧基封端甲基氫矽氧烷‧二苯基矽氧 烷共聚物、兩末端三甲基矽氧基封端甲基氫矽氧烷‧二苯基矽氧烷‧二甲基矽氧烷共聚物、三甲氧基矽烷聚合物、由(CH3)2HSiO1/2單元與SiO4/2單元所構成的共聚物、由(CH3)2HSiO1/2單元、SiO4/2單元與(C6H5)SiO3/2單元所構成的共聚物等。
又，亦可採用使用下述結構所示之單元而得的有機氫聚矽氧烷。
(B)成分之有機氫聚矽氧烷的分子結構可為直鏈狀、環狀、分支狀、三維網狀結構的任一種，可使用一分子中的矽原子數(或若為聚合物時為聚合度)較佳為2以 上，更佳為3~500，特佳為4~300左右者。
(B)成分之有機氫聚矽氧烷的摻混量，按每1個(A)成分之烯基等具有非共軛雙鍵之基，(B)成分中之矽原子鍵結氫原子(SiH基)較佳為達0.7~3.0個的量，特佳為1.0~2.0個。
(C)成分：鉑系觸媒
作為(C)成分之鉑系觸媒，可舉出例如氯鉑酸、醇改質氯鉑酸、具螯合物結構之鉑錯合物等。此等可單獨使用1種，亦可組合使用2種以上。
(C)成分之鉑系觸媒的摻混量宜為硬化有效量，即所謂的觸媒量，通常，按每(A)成分及(B)成分的總質量100質量份，以鉑族金屬的質量換算較佳為0.1~500ppm，特佳為0.5~100ppm的範圍。
≪由環氧樹脂與聚矽氧樹脂所構成的混成樹脂≫
作為本發明中可使用於熱硬化性樹脂層之由環氧樹脂與聚矽氧樹脂所構成的混成樹脂，不特別限定，可舉出例如使用前述之環氧樹脂與前述之聚矽氧樹脂者。
≪氰酸酯樹脂≫
作為本發明中可使用於熱硬化性樹脂層的氰酸酯樹脂，不特別限定，可舉出例如將氰酸酯化合物或其低聚物、與作為硬化劑之酚化合物及二羥基萘的任一者或兩 者，進行摻混而成的樹脂組成物。
(氰酸酯化合物或其低聚物)
作為氰酸酯化合物或其低聚物使用的成分係下述通式(2)所示者。
(式中，R1及R2表示氫原子或碳數1~4之烷基，R3表示
之任一者；R4為氫原子或甲基，n=0~30之整數)。
於此，作為氰酸酯化合物，係1分子中具有2個以上之氰酸酯基者，具體而言，可舉出多芳香環之二元酚的氰酸酯，例如雙(3,5-二甲基-4-氰酸酯苯基)甲烷、雙(4-氰酸酯苯基)甲烷、雙(3-甲基-4-氰酸酯苯基)甲烷、雙 (3-乙基-4-氰酸酯苯基)甲烷、雙(4-氰酸酯苯基)-1,1-乙烷、雙(4-氰酸酯苯基)-2,2-丙烷、二(4-氰酸酯苯基)醚、二(4-氰酸酯苯基)硫醚、多元酚之聚氰酸酯，例如苯酚酚醛型氰酸酯、甲酚酚醛型氰酸酯、苯基芳烷基型氰酸酯、聯苯芳烷基型氰酸酯、萘芳烷基型氰酸酯等。
前述之氰酸酯化合物可藉由使酚類與氯化氰在鹼性下反應而得。上述氰酸酯化合物可由基於其結構，軟化點為106℃之呈固態者至常溫下呈液狀者之具有廣泛特性者當中配合用途來適當選擇。
其中，氰酸酯基的當量較小者，即官能基間分子量較小者其硬化收縮較小，可得低熱膨脹、高Tg(玻璃轉移溫度)的硬化物。氰酸酯基當量較大者其Tg雖然會些微降低，但三嗪交聯間隔變得更有彈性，可期望達低彈性化、高強韌化、低吸水化。
此外，較理想的是，鍵結或者殘留於氰酸酯化合物中的氯較佳為50ppm以下，更佳為20ppm以下。若為50ppm以下，長期高溫保存時因熱分解而游離的氯或者氯離子腐蝕氧化之Cu框或Cu線、鍍Ag而引起剝離或電性不良的可能性較低，且樹脂的絕緣性亦良好。
(硬化劑)
一般而言，作為氰酸酯化合物之硬化劑或硬化觸媒，可使用金屬鹽、金屬錯合物或具有活性氫之酚性羥基或一級胺類等，特別適合使用酚化合物或二羥基萘。
作為可使用於上述之氰酸酯樹脂的酚化合物，不特別限定，可例示下述通式(3)所示者。
(式中，R5及R6表示氫原子或碳數1~4之烷基，R7表示
之任一者；R4為氫原子或甲基，p=0~30之整數)。
此處作為酚化合物，可舉出1分子中具有2個以上之酚性羥基的酚樹脂、雙酚F型樹脂、雙酚A型樹脂、苯酚酚醛樹脂、酚芳烷基型樹脂、聯苯芳烷基型樹脂、萘芳烷基型樹脂，此等當中可單獨使用1種，亦可併用2種以上。
酚化合物中酚羥基當量較小者，例如羥基當量為120以下者，與氰酸酯基的反應性較高，在120℃以下的低溫也會進行硬化反應。此時宜減小羥基對氰酸酯基的莫耳比。較佳之範圍係相對於氰酸酯基1莫耳為0.05~0.11莫耳。此時，可得硬化收縮較少、低熱膨脹且高Tg的硬化物。
另一方面，酚羥基當量較大者，例如羥基當量為175以上者，可抑制與氰酸酯基的反應而能夠獲得保存性良好且流動性佳的組成物。較佳之範圍係相對於氰酸酯基1莫耳為0.1~0.4莫耳。此時，可獲得Tg雖些微降低但吸水率較低的硬化物。為獲得期望的硬化物特性與硬化性，此等酚樹脂亦可併用2種以上。
可使用於上述之氰酸酯樹脂的二羥基萘係以下述通式(4)表示。
此處作為二羥基萘，可舉出1,2-二羥基萘、1,3-二羥基萘、1,4-二羥基萘、1,5-二羥基萘、1,6-二羥基萘、1,7-二羥基萘、2,6-二羥基萘、2,7-二羥基萘等。此等當中，熔點為130℃的1,2-二羥基萘、1,3-二羥基萘、1,6-二羥基萘其反應性極高，以少量即可促進氰酸酯基的環化反應。熔點為200℃以上的1,5-二羥基萘、2,6-二羥基萘較可抑制反應。
單獨使用此等二羥基萘時，由於其官能基間分子量較小且為剛性結構，故可得硬化收縮較小且高Tg的硬化物。又，透過與羥基當量較大之1分子中具有2個以上之羥基的酚化合物併用，亦可調整硬化性。
上述酚化合物及二羥基萘中的鹵素元素或鹼金屬等，經過120℃、2氣壓下之萃取的結果，較佳為10ppm，特佳為5ppm以下。
≪無機填充劑≫
熱硬化性樹脂層3中可摻混無機填充劑。作為摻混之無機填充劑，可舉出例如熔融二氧化矽、結晶性二氧化矽等的二氧化矽類、氧化鋁、氮化矽、氮化鋁、鋁矽酸鹽、氮化硼、玻璃纖維、三氧化銻等。
尤其當熱硬化性樹脂層3由環氧樹脂構成時，為增強環氧樹脂與無機填充劑的結合強度，作為添加之無機填充劑，亦可摻混以矽烷偶合劑、鈦酸酯偶合劑等的偶合劑預先實施表面處理者。
作為此類偶合劑，較佳使用例如γ-環氧丙氧基丙基三甲氧基矽烷、γ-環氧丙氧基丙基甲基二乙氧基矽烷、β-(3,4-環氧環己基)乙基三甲氧基矽烷等的環氧官能性烷氧基矽烷、N-β(胺基乙基)-γ-胺基丙基三甲氧基矽烷、γ-胺基丙基三乙氧基矽烷、N-苯基-γ-胺基丙基三甲氧基矽烷等的胺基官能性烷氧基矽烷、γ-巰基丙基三甲氧基矽烷等的巰基官能性烷氧基矽烷等。此外，就表面處理所使用之偶合劑的摻混量及表面處理方法而言不特別限定。
上述無機填充劑其平均粒徑較佳為0.1~5μm，更佳為0.5~2μm，且相對於經覆晶封裝之半導體元件與基板的間隙尺寸為1/2以上之粒徑者較佳為無機填充 劑全體的0.1%質量以下。
平均粒徑若為0.1μm以上，熱硬化性樹脂層的黏度良好；若為5μm以下，則無卡在間隙中而引起未填充之虞，因而較佳。特佳使用相對於間隙尺寸平均粒徑為1/10以下、最大粒徑為1/3以下的無機填充劑。
又，相對於間隙尺寸為1/2以上之粒徑者若為無機填充劑全體的0.1質量%以下，無引起未填充之虞。例如在間隙尺寸為20μm的窄間隙型之半導體元件搭載基板中，較佳使用10μm以上之粒徑的比例為無機填充劑全體的0.1質量%以下的無機填充劑。具此粒徑者若為0.1質量%以下，不會卡在凸塊間而發生未填充或空隙。
於此，作為相對於間隙尺寸為1/2以上之粒徑者的測定方法，可採用例如將無機填充劑與純水以1：9(質量)的比例混合，進行超音波處理使凝聚物充分崩解，再將其以間隙尺寸的1/2的孔徑過濾器過濾，並秤量篩上的殘餘量的粒徑檢查方法。
至於無機填充劑的量，較佳為附有基材之密封材之熱硬化性樹脂層中的樹脂組成物全體的50~90質量%，特佳為60~85質量%。透過取50質量%以上，可抑制強度或耐濕可靠性等的降低；透過取90質量%以下，則可抑制黏度的上升所致之底部填充浸入性的降低。
<附有基材之密封材的製作方法>
本發明所使用的附有基材之密封材可藉由在基材之其 中一表面形成熱硬化性樹脂層來製作。熱硬化性樹脂層能以藉由在基材之其中一表面以片狀或者膜狀層合未硬化或半硬化之熱硬化性樹脂，再使用真空層合機或高溫真空壓機、熱輥等而形成的方法、及在減壓或真空下，以印刷或分配等方式塗佈液狀環氧樹脂或聚矽氧樹脂等的熱硬化性樹脂並予以加熱的方法、甚或對未硬化或半硬化之熱硬化性樹脂進行壓製成形的方法等各種方法來形成。
本發明之半導體裝置之製造方法，透過使用如上述之附有基材之密封材可抑制硬化密封時之未硬化或半硬化樹脂層的收縮應力，因此可抑制密封大面積‧薄型之基板時的翹曲。
以下，參照第1圖，就本發明之半導體裝置之製造方法具體加以說明。本發明之半導體裝置之製造方法，透過例如使用上述附有基材之密封材1的熱硬化性樹脂層3被覆藉由覆晶封裝而搭載半導體元件的半導體元件搭載基板4的元件搭載面，並對熱硬化性樹脂層3加熱使其硬化，由此將半導體元件搭載面一體密封(密封步驟，(A)~(C))，再將密封半導體元件搭載基板4而得之密封後半導體元件搭載基板9進行切割而予以單片化(單片化步驟，(D)~(F))，可製造半導體裝置10。於本發明中，密封步驟係包含在真空度10kPa以下的減壓條件下，將半導體元件搭載基板4與附有基材之密封材1一體化的一體化階段(A)~(B)、及對一體化之基板8以0.2MPa以上的壓力加壓的加壓階段(C)。以下就各步驟加以說明，惟本發 明非限定於此等。
[密封步驟]
第1圖之半導體元件搭載基板4係對基板7經由複數個凸塊6搭載半導體元件5的半導體元件搭載基板。於第1圖中，半導體元件搭載基板4的元件搭載面係由附有基材之密封材1的熱硬化性樹脂層3被覆而被一體密封(A)~(C)。作為此時所使用的附有基材之密封材，可舉出如上述者。
[一體化階段]
本發明之半導體裝置之製造方法中的密封步驟係包含在真空度10kPa以下的減壓下，將半導體元件搭載基板4與附有基材之密封材1一體化的一體化階段(A)~(B)。於此一體化階段中，係進行半導體元件5的底部填充。
若如此在真空度10kPa以下的減壓下將半導體元件搭載基板與附有基材之密封材一體化，則可藉由附有基材之密封材的熱硬化性樹脂層無未填充地良好地進行半導體元件的底部填充，在該一體化階段中未產生空隙。真空度若超過10kPa，則無法良好地進行底部填充而引起未填充，且亦容易產生空隙，成為可靠性降低的原因。
又，上述之一體化階段較佳在80℃~200℃的溫度範圍內進行，更佳在120℃~180℃的溫度範圍內進行。藉由如此在80℃~200℃的溫度範圍內一體化階段， 可更良好地進行半導體元件的底部填充。溫度若為80℃以上，可使熱硬化性樹脂層充分熔融，流動性良好，因此可更良好地進行底部填充。溫度若為200℃以下，則熱硬化性樹脂層的硬化速度不會過快，在對大面積之半導體元件進行底部填充時也不會損及樹脂的流動性，因此可無未填充地進行底部填充。
作為進行上述之一體化階段的裝置，可使用防焊膜或各種絕緣膜等的層合所使用的真空層合裝置等。作為層合方式，輥層合或隔膜式真空層合、空氣加壓式層合等任何方式均可使用。
又，在上述之一體化階段中，亦可在次一加壓階段前暫時使環境由減壓狀態開放成大氣壓。由減壓狀態開放成大氣壓，可使底部填充性更良好。
[加壓階段]
其次就加壓階段加以說明。本發明之半導體裝置之製造方法中的密封步驟係包含對上述一體化階段中一體化之基板(一體化基板8)以0.2MPa以上的壓力加壓的加壓階段(C)。藉此加壓階段，來進行在上述之一體化階段中進行過底部填充之一體化基板8的頂部模封。
藉由如此以0.2MPa以上的壓力對一體化基板加壓，可良好地進行藉由附有基材之密封材之熱硬化性樹脂層的頂部模封。壓力若低於0.2MPa，因熱硬化性樹脂層的揮發成分產生空隙而成為可靠性降低的原因。
又，上述之加壓階段較佳在80℃~200℃的溫度範圍內進行，更佳在120℃~180℃的溫度範圍內進行。溫度若為80℃以上，可使熱硬化性樹脂層充分熔融，流動性良好，而不會發生密封層的未填充。再者，由於硬化無須耗費時間，可生產性良好地製造半導體裝置。又，溫度若為200℃以下，則樹脂的硬化速度不會過快，流動性良好，而不會發生密封層的未填充。
作為進行上述之加壓階段的裝置，可使用向來周知之加壓裝置，可使用例如壓縮成形裝置。
又，上述之加壓階段在減壓環境下亦可進行，藉由在減壓環境下進行，可進一步防止空隙或未填充等不良情形的發生。
在減壓環境下進行上述之加壓階段時，可與上述之一體化階段以同一裝置連續、或同時地進行。
作為在減壓環境下進行上述之加壓階段的裝置可使用真空壓縮成形裝置、真空層合裝置等，其中較佳併用真空層合與空氣加壓式。
[單片化步驟]
本發明之半導體裝置之製造方法，在上述密封步驟後，亦可進一步包含將密封半導體元件搭載基板而得之密封後半導體元件搭載基板進行切割而予以單片化的單片化步驟(D)~(F)。
密封後半導體元件搭載基板9係藉由附有基 材之密封材1的熱硬化性樹脂層3進行半導體元件5的底部填充，並對熱硬化性樹脂層3加熱使其硬化作成密封層3’，而將半導體元件搭載基板4一體密封而成者。於單片化步驟中，藉由將上述之密封後半導體元件搭載基板9進行切割，可獲得經單片化之半導體裝置10。
如以上所述，若為本發明之半導體裝置之製造方法，由於可藉由附有基材之密封材的基材抑制硬化密封時之未硬化或半硬化樹脂層的收縮應力，因此，在密封大面積‧薄型之基板時亦能抑制翹曲，可充分地進行經覆晶封裝之半導體元件的底部填充，且無密封層之空隙或未填充，可製造耐熱、耐濕可靠性等密封性能均優良之半導體裝置。
[實施例]
以下，利用實施例及比較例說明本發明，惟本發明非限定於此等。
(實施例1)
[基材的準備]
準備厚度50μm、66mm×232mm之BT(雙馬來醯亞胺三嗪)樹脂基板(玻璃轉移溫度185℃)作為基材。
[熱硬化性樹脂層之樹脂組成物的製作]
將甲酚酚醛型環氧樹脂60質量份、苯酚酚醛樹脂30 質量份、平均粒徑1.2μm之球狀二氧化矽400質量份、觸媒TPP(三苯基膦)0.2質量份、矽烷偶合劑(KBM403信越化學工業製)0.5質量份、黑色顏料3質量份以高速混合裝置充分混合後，以連續混練裝置進行加熱混練予以薄片化並冷卻。將薄片粉碎形成顆粒狀的粉末而得到環氧樹脂組成物。
[附有基材之密封材的製作]
使上述環氧樹脂組成物的顆粒粉末均勻地分散於上述基材的單側。使上下之模具溫度達80℃，對上模裝設塗佈有氟樹脂之PET薄膜(剝離薄膜)並將模具內減壓至真空水平，進行3分鐘壓縮成形使樹脂厚度成為200μm而形成熱硬化性樹脂層。如以上方式製成附有基材之密封材。
[半導體元件搭載基板]
準備在厚度100μm、74×240mm的BT基板上以間隙尺寸為約30μm的方式搭載有64個厚度100μm、10×10mm的Si晶片之基板。
[半導體裝置的製造]
將上述附有基材之密封材與上述半導體元件搭載基板，利用真空層合裝置(Nichigo-Morton公司製)在溫度150℃、真空度50Pa的條件下一體化。對該一體化之基板，利用壓縮成形裝置，以溫度175℃、5MPa的壓力進 行3分鐘加壓而予以硬化密封。硬化密封後，於180℃進行4小時後硬化而得到半導體裝置。
(實施例2)
與實施例1同樣地備妥附有基材之密封材、半導體元件搭載基板。
[半導體裝置的製造]
將上述附有基材之密封材與上述半導體元件搭載基板，利用真空層合裝置(Nichigo-Morton公司製)在溫度150℃、真空度100Pa的條件下一體化。對該一體化之基板，利用壓縮成形裝置，以溫度175℃、5MPa的壓力進行3分鐘加壓而予以硬化密封。硬化密封後，於180℃進行4小時後硬化而得到半導體裝置。
(實施例3)
與實施例1同樣地備妥附有基材之密封材、半導體元件搭載基板。
[半導體裝置的製造]
將上述附有基材之密封材與上述半導體元件搭載基板，利用真空層合裝置(Nichigo-Morton公司製)在溫度150℃、真空度100Pa的條件下一體化。對該一體化之基板，利用壓縮成形裝置，以溫度175℃、3MPa的壓力進 行3分鐘加壓而予以硬化密封。硬化密封後，於180℃進行4小時後硬化而得到半導體裝置。
(實施例4)
與實施例1同樣地備妥附有基材之密封材、半導體元件搭載基板。
[半導體裝置的製造]
將上述附有基材之密封材與上述半導體元件搭載基板，利用真空層合裝置(Nichigo-Morton公司製)在溫度150℃、真空度50Pa的條件下一體化。對該一體化之基板，利用壓縮成形裝置，以溫度175℃、1MPa的壓力進行3分鐘加壓而予以硬化密封。硬化密封後，於180℃進行4小時後硬化而得到半導體裝置。
(實施例5)
與實施例1同樣地備妥附有基材之密封材。
[半導體元件搭載基板]
準備在厚度100μm、74×240mm的BT基板上以間隙尺寸為約30μm的方式搭載有30個厚度100μm、20×20mm的Si晶片之基板。
[半導體裝置的製造]
以與實施例1同樣的方法得到半導體裝置。
(實施例6)
與實施例1同樣地備妥附有基材之密封材。
[半導體元件搭載基板]
準備在厚度100μm、74×240mm的BT基板上以間隙尺寸為約20μm的方式搭載有30個厚度100μm、20×20mm的Si晶片之基板。
[半導體裝置的製造]
以與實施例1同樣的方法得到半導體裝置。
(實施例7)
與實施例1同樣地備妥附有基材之密封材、半導體元件搭載基板。
[半導體裝置的製造]
將上述附有基材之密封材與上述半導體元件搭載基板，利用真空層合裝置(Nichigo-Morton公司製)在溫度150℃、真空度100Pa的條件下一體化，接著在相同裝置之相同條件下，以5MPa的壓力進行3分鐘加壓而予以硬化密封。硬化密封後，於180℃進行4小時後硬化而得到半導體裝置。
(比較例1)
與實施例1同樣地備妥熱硬化性樹脂層之樹脂組成物、半導體元件搭載基板。
[半導體裝置的製造]
在上述半導體元件搭載基板的半導體元件搭載面配置上述樹脂組成物之顆粒，利用真空層合裝置(Nichigo-Morton公司製)在溫度150℃、真空度50Pa的條件下予以一體化。對該一體化之基板，利用壓縮成形裝置，以溫度175℃、5MPa的壓力進行3分鐘加壓而予以硬化密封。硬化密封後，於180℃進行4小時後硬化而得到半導體裝置。
(比較例2)
與實施例1同樣地備妥附有基材之密封材、半導體元件搭載基板。
[半導體裝置的製造]
將上述附有基材之密封材與上述半導體元件搭載基板，利用真空層合裝置(Nichigo-Morton公司製)，在未進行減壓下於溫度150℃予以一體化。對該一體化之基板，利用壓縮成形裝置，以溫度175℃、5MPa的壓力進行3分鐘加壓而予以硬化密封。硬化密封後，於180℃進行4 小時後硬化而得到半導體裝置。
(比較例3)
與實施例1同樣地備妥附有基材之密封材、半導體元件搭載基板。
[半導體裝置的製造]
將上述附有基材之密封材與上述半導體元件搭載基板，利用真空層合裝置(Nichigo-Morton公司製)在溫度150℃、真空度20kpa的條件下一體化。對該一體化之基板，利用壓縮成形裝置，以溫度175℃、5MPa的壓力進行3分鐘加壓而予以硬化密封。硬化密封後，於180℃進行4小時後硬化而得到半導體裝置。
(比較例4)
與實施例1同樣地備妥附有基材之密封材、半導體元件搭載基板。
[半導體裝置的製造]
將上述附有基材之密封材與上述半導體元件搭載基板，利用真空層合裝置(Nichigo-Morton公司製)在溫度150℃、真空度20kpa的條件下一體化。對該一體化之基板，在未加壓下於溫度175℃進行3分鐘加熱而予以硬化密封。硬化密封後，於180℃進行4小時後硬化而得到半 導體裝置。
(比較例5)
與實施例1同樣地備妥附有基材之密封材、半導體元件搭載基板。
[半導體裝置的製造]
將上述附有基材之密封材與上述半導體元件搭載基板，利用真空層合裝置(Nichigo-Morton公司製)在溫度150℃、真空度50Pa的條件下一體化。對該一體化之基板，利用壓縮成形裝置，以溫度175℃、0.15MPa的壓力進行3分鐘加壓而予以硬化密封。硬化密封後，於180℃進行4小時後硬化而得到半導體裝置。
評定實施例1~7及比較例1~5中所得之半導體裝置的特性。將評定結果示於表1、表2。
<封裝體翹曲量>
利用雷射三維測定機，朝各半導體裝置的對角線方向測定高度的位移，以位移差作為翹曲量。
<底部填充浸入性>
根據超音波探傷裝置、及半導體裝置之半導體元件部分經切割出之剖面的觀察，探究各半導體裝置之底部填充部的空隙、未填充，若無此等則視為浸入性良好。
<密封層填充性>
根據超音波探傷裝置、及半導體裝置經切割出之剖面的觀察，探究各半導體裝置之密封層的空隙、未填充，若無此等則視為良好。
<耐迴焊>
將依實施例及比較例所得之半導體裝置分別藉由切割予以單片化，在85℃/60%RH的恆溫恆濕器中放置168小時使其吸濕後，利用IR迴焊裝置使其以第3圖所示IR迴焊條件通過3次後，進行IR迴焊處理(260℃，依循JEDEC‧Level2條件)。根據超音波探測裝置及將半導體裝置經切割出之剖面的觀察，來觀察內部龜裂的產生狀況與剝離產生狀況。計數共計20個封裝體中可看出龜裂或剝離的封裝體數。
如表1、表2所示，依本發明之半導體裝置之製造方法而得的半導體裝置可顯著抑制基板的翹曲，且經覆晶封裝之半導體元件的底部填充部及密封層無空隙或未填充，也幾乎沒有IR迴焊處理後的龜裂或剝離。
另一方面，在未使用附有基材之密封材的比較例1中無法抑制翹曲，可大量看出IR迴焊處理後的龜裂或剝離。又，在一體化階段未進行減壓的比較例2、真空度高於10kPa的比較例3，其封裝體翹曲較小且密封層填充性亦良好，但底部填充浸入性可看出為不良者。又，至於真空度高於10kPa，且未對一體化基板加壓的比較例4、在加壓階段以低於0.2MPa的壓力加壓的比較例5，其封裝體翹曲雖較小，但底部填充浸入性、密封層填充性可看出有空隙或未填充等不良情形。
由以上所示，若為本發明之半導體裝置之製造方法，在密封大面積‧薄型之基板時亦能抑制翹曲，可充分地進行經覆晶封裝之半導體元件的底部填充，且無密封層之空隙或未填充，可製造耐熱、耐濕可靠性等密封性 能均優良之半導體裝置。
此外，本發明非限定於上述實施形態。上述實施形態僅為例示，具有與本發明申請專利範圍所記載之技術思想實質上相等之構成，可發揮同樣之作用效果者，所有均包含於本發明技術範圍內。

Claims (5)

  1. 一種半導體裝置之製造方法，其係包含使用具有基材與形成於該基材之其中一表面之熱硬化性樹脂層的附有基材之密封材，將藉由覆晶封裝而搭載半導體元件的半導體元件搭載基板的元件搭載面一體密封之密封步驟的半導體裝置之製造方法，其特徵為：前述密封步驟係包含在真空度10kPa以下的減壓條件下，將前述半導體元件搭載基板與前述附有基材之密封材一體化的一體化階段、及對前述一體化之基板以0.2MPa以上的壓力加壓的加壓階段。
  2. 如請求項1之半導體裝置之製造方法，其中前述一體化階段係於80℃~200℃的溫度範圍內進行。
  3. 如請求項1或請求項2之半導體裝置之製造方法，其中前述加壓階段係於80℃~200℃的溫度範圍內進行。
  4. 如請求項1或請求項2之半導體裝置之製造方法，其中在前述密封步驟後，進一步包含將密封前述半導體元件搭載基板而得之密封後半導體元件搭載基板進行切割而予以單片化的單片化步驟。
  5. 一種半導體裝置，其特徵為藉由如請求項1至請求項4中任一項之方法製造而成。
TW104137735A 2014-11-19 2015-11-16 Semiconductor device manufacturing method and semiconductor device TWI667737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014234396A JP6356581B2 (ja) 2014-11-19 2014-11-19 半導体装置の製造方法
JP2014-234396 2014-11-19

Publications (2)

Publication Number Publication Date
TW201630120A TW201630120A (zh) 2016-08-16
TWI667737B true TWI667737B (zh) 2019-08-01

Family

ID=55962374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104137735A TWI667737B (zh) 2014-11-19 2015-11-16 Semiconductor device manufacturing method and semiconductor device

Country Status (5)

Country Link
US (2) US20160141268A1 (zh)
JP (1) JP6356581B2 (zh)
KR (1) KR102372595B1 (zh)
CN (1) CN105609429A (zh)
TW (1) TWI667737B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018030262A1 (ja) 2016-08-09 2018-02-15 株式会社村田製作所 モジュール部品の製造方法
JP2018142611A (ja) * 2017-02-27 2018-09-13 信越化学工業株式会社 半導体装置の製造方法
KR102446861B1 (ko) 2017-09-21 2022-09-23 삼성전자주식회사 적층 패키지 및 그의 제조 방법
US11410898B2 (en) * 2017-10-31 2022-08-09 Nagase Chemtex Corporation Manufacturing method of mounting structure, and sheet therefor
CN109950172A (zh) * 2017-12-20 2019-06-28 海太半导体（无锡）有限公司 一种半导体的固化方法
JP7181020B2 (ja) * 2018-07-26 2022-11-30 株式会社ディスコ ウエーハの加工方法
KR102579748B1 (ko) 2019-05-08 2023-09-19 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈 몰딩 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218496A (ja) * 2007-02-28 2008-09-18 Namics Corp 封止用樹脂フィルム
TW201003872A (en) * 2008-06-12 2010-01-16 Sumitomo Bakelite Co Semiconductor device mounting substrate
TW201347020A (zh) * 2012-03-13 2013-11-16 Shinetsu Chemical Co 半導體裝置及其製造方法
TW201415561A (zh) * 2012-10-03 2014-04-16 Shinetsu Chemical Co 半導體裝置的製造方法及半導體裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5192646B2 (ja) * 2006-01-16 2013-05-08 Ｔｏｗａ株式会社 光素子の樹脂封止方法、その樹脂封止装置、および、その製造方法
JP2010263199A (ja) * 2009-04-07 2010-11-18 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP5256185B2 (ja) 2009-12-22 2013-08-07 パナソニック株式会社 エポキシ樹脂組成物及び半導体装置
JP5617495B2 (ja) 2010-09-29 2014-11-05 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
JP2014103176A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014103257A (ja) * 2012-11-20 2014-06-05 Nitto Denko Corp 電子部品装置の製造方法、及び、電子部品装置
JP2014127574A (ja) * 2012-12-26 2014-07-07 Nitto Denko Corp 封止シート
JP2014127575A (ja) * 2012-12-26 2014-07-07 Nitto Denko Corp 封止シート

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218496A (ja) * 2007-02-28 2008-09-18 Namics Corp 封止用樹脂フィルム
TW201003872A (en) * 2008-06-12 2010-01-16 Sumitomo Bakelite Co Semiconductor device mounting substrate
TW201347020A (zh) * 2012-03-13 2013-11-16 Shinetsu Chemical Co 半導體裝置及其製造方法
TW201415561A (zh) * 2012-10-03 2014-04-16 Shinetsu Chemical Co 半導體裝置的製造方法及半導體裝置

Also Published As

Publication number Publication date
US20160141268A1 (en) 2016-05-19
CN105609429A (zh) 2016-05-25
TW201630120A (zh) 2016-08-16
US20170110415A1 (en) 2017-04-20
JP6356581B2 (ja) 2018-07-11
KR20160059964A (ko) 2016-05-27
KR102372595B1 (ko) 2022-03-10
JP2016100389A (ja) 2016-05-30

Similar Documents

Publication Publication Date Title
TWI667737B (zh) Semiconductor device manufacturing method and semiconductor device
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
US20180247834A1 (en) Method for manufacturing semiconductor apparatus
JP5354753B2 (ja) アンダーフィル材及び半導体装置
KR101904509B1 (ko) 반도체 밀봉용 액상 에폭시 수지 조성물 및 수지 밀봉 반도체 장치
TWI721165B (zh) 半導體封止用之附有基材之封止材、半導體裝置以及半導體裝置之製造方法
TW201809126A (zh) 半導體密封用環氧樹脂組成物及半導體裝置之製造方法
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
KR20150014382A (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법
JP6315170B2 (ja) 半導体封止用エポキシ樹脂組成物、半導体実装構造体、およびその製造方法
US20170098551A1 (en) Base-attached encapsulant for semiconductor encapsulation, method for manufacturing base-attached encapsulant for semiconductor encapsulation, and method for manufacturing semiconductor apparatus
JP6185342B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハ、及び半導体装置の製造方法
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
TW201829538A (zh) 半導體密封用熱固性樹脂組成物
JP2015053426A (ja) 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015154011A (ja) 半導体装置の製造方法
JP2020009946A (ja) 半導体装置の製造方法