TWI657504B - 外延矽晶圓的雜質吸除能力的評估方法和外延矽晶圓 - Google Patents

外延矽晶圓的雜質吸除能力的評估方法和外延矽晶圓 Download PDF

Info

Publication number
TWI657504B
TWI657504B TW107104340A TW107104340A TWI657504B TW I657504 B TWI657504 B TW I657504B TW 107104340 A TW107104340 A TW 107104340A TW 107104340 A TW107104340 A TW 107104340A TW I657504 B TWI657504 B TW I657504B
Authority
TW
Taiwan
Prior art keywords
carbon
silicon wafer
modified layer
concentration
epitaxial
Prior art date
Application number
TW107104340A
Other languages
English (en)
Other versions
TW201842586A (zh
Inventor
重松理史
奥山亮輔
栗田一成
Original Assignee
日商Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｓｕｍｃｏ股份有限公司 filed Critical 日商Ｓｕｍｃｏ股份有限公司
Publication of TW201842586A publication Critical patent/TW201842586A/zh
Application granted granted Critical
Publication of TWI657504B publication Critical patent/TWI657504B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種可高精度評估由形成於外延層正下方的碳固溶而成的改質層中的雜質的吸除行為的、外延矽晶圓的雜質吸除能力的評估方法。本揭示的方法的特徵在於：藉由三維原子探針法來分析由形成於外延層正下方的碳固溶而成的改質層，基於藉由所述分析而獲得的所述改質層中的碳的三維圖像來評估所述改質層中的雜質的吸除能力。

Description

外延矽晶圓的雜質吸除能力的評估方法和外延矽晶圓
本發明是有關於一種外延矽晶圓的雜質吸除能力的評估方法和外延矽晶圓。
關於在矽晶圓上形成有單晶矽的外延層的外延矽晶圓，為了作為製作固體攝像元件等各種半導體裝置時的原材料晶圓而使用，從各種觀點出發，進行了開發。例如，若外延層因重金屬而受到污染，則固體攝像元件的暗電流增加，產生被稱為白點缺陷的缺陷。
因此，為了抑制此種重金屬污染，逐漸開發出了於外延矽晶圓的外延層的正下方預先形成用以捕獲重金屬的吸除點（gettering site）的技術。作為其方法之一，已知有藉由離子注入而在矽晶圓中形成吸除點的技術。
例如，在專利文獻1中記載有如下製造方法：自矽晶圓的一面注入碳離子而形成碳離子注入區域之後，在該表面上形成矽外延層，而製成矽外延晶圓。
另外，在專利文獻2中記載有如下外延矽晶圓的製造方法，其包括：第1步驟，對矽晶圓的表面照射包含碳的團簇離子，於該矽晶圓的表層部形成由碳固溶而成的改質層；以及第2步驟，於所述矽晶圓的改質層上形成外延層。
另外，在專利文獻3中記載有：作為專利文獻2中記載的技術的改良技術，以改質層中的厚度方向的一部分成為非晶層的方式照射團簇離子，藉此可提高重金屬的吸除能力。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開平6-338507號公報 [專利文獻2]國際公開第2012/157162號 [專利文獻3]國際公開第2015/104965號
[發明所欲解決之課題] 認為於如專利文獻1～專利文獻3般的在矽晶圓中注入碳離子後形成外延層的技術中，碳離子注入區域作為吸除點發揮功能。然而，至今尚未充分明確碳離子注入區域的詳細的吸除行為。
在專利文獻1中記載有進行了離子注入的碳加速氧的析出而形成高密度的結晶缺陷且所述結晶缺陷成為吸除點，另外由於Si的共價鍵與碳的共價鍵半徑不同，藉此產生應力且所述應力自身亦成為吸除點。然而，專利文獻1並未進行任何的碳離子注入區域的分析，關於吸除的機制不過是推測。
專利文獻2中明確了藉由二次離子質量分析法（Secondary Ion Mass Spectroscopy：SIMS）進行外延矽晶圓的深度方向的分析，於改質層中存在碳濃度分佈（profile）的波峰。另外，明確了於進行鎳及銅的強制污染試驗後進行SIMS測定，於碳濃度分佈的波峰的位置具有鎳及銅的濃度分佈的波峰。然而，其結果亦不過是表示於碳離子注入區域（改質層）中鎳及銅受到了吸除，而並非表示改質層中的重金屬的詳細的吸除行為。
專利文獻3中，使用穿透型電子顯微鏡（Transmission Electron Microscope：TEM）對改質層的剖面進行觀察，確認了改質層中的厚度方向的一部分成為非晶層。另外，關於所述非晶層，藉由TEM觀察明確了於形成外延層後，藉由此時的熱處理結晶性恢復後消失，取而代之的是改質層中產生黑點狀缺陷。然而，所述文獻中，不過瞭解到該情況下吸除能力高，但並未明確改質層中的重金屬的詳細的吸除行為。
如此，至今為止適用於外延層正下方的離子注入區域的分析中的SIMS或TEM等方法顯然無法解決上述問題，今後的離子照射或熱處理條件的設計準則中，重要的是如何明確地進行改質層中雜質的吸除行為，以及評估外延矽晶圓的雜質吸除能力。
因此，本發明鑒於所述課題，目的在於提供一種可高精度評估由形成於外延層正下方的碳固溶而成的改質層中的雜質的吸除行為的、外延矽晶圓的雜質吸除能力的評估方法，並提供一種所述評估方法中所評估的吸除能力優異的外延矽晶圓。 [解決課題之手段]
為了解決所述課題，本發明者等人想到了於形成於外延層正下方的改質層的分析中適用三維原子探針（3DAP）法。3DAP法具有比SIMS高的分解能，不僅如TEM般觀察剖面或表面，而且可進行三維元素製圖與解析。因此，想到了藉由3DAP法分析改質層，而獲取碳的三維圖像或作為對象的雜質的三維圖像。
其結果，獲得了以下見解。首先，於剛藉由碳離子注入而形成改質層後，即便注入離子為團簇離子，於改質層中碳原子亦同樣地分佈。而且，可知藉由於離子注入後進行熱處理，於改質層的尤其是表層200 nm左右的區域中碳原子集合而形成集合體。而且，確認了經吸除的雜質於改質層中的所述碳集合體與其周邊偏析。如此，本發明者等人發現藉由於改質層的分析中適用3DAP法，可高精度評估改質層中的雜質的吸除行為，從而完成了本發明。
基於所述見解而完成的本發明的主旨構成為如下所述。 （1）一種外延矽晶圓的雜質吸除能力的評估方法，其中所述外延矽晶圓是經過第1步驟及第2步驟製造而成，所述第1步驟是自矽晶圓的表面注入包含碳的離子且於所述矽晶圓的表層部形成由碳固溶而成的改質層，所述第2步驟是於所述矽晶圓的改質層上形成外延層，且所述外延矽晶圓的雜質吸除能力的評估方法的特徵在於：於所述第1步驟後對所述矽晶圓實施熱處理，其後，藉由三維原子探針法來分析所述矽晶圓的改質層， 基於藉由所述分析而獲得的所述改質層中的碳的三維圖像來評估所述改質層中的雜質的吸除能力。
（2）如所述（1）所述的外延矽晶圓的雜質吸除能力的評估方法，其中於所述碳的三維圖像中，指定自所述改質層的表面起深度為200 nm的範圍內的碳集合體， 獲取所述碳集合體及其周圍的碳及雜質的濃度分佈，基於所述濃度分佈來評估所述改質層中的雜質的吸除能力。
（3）如所述（1）所述的外延矽晶圓的雜質吸除能力的評估方法，其中於所述碳的三維圖像中，指定自所述改質層的表面起深度為200 nm的範圍內的碳集合體， 基於所述碳集合體的密度來評估所述改質層中的雜質的吸除能力。
（4）如所述（1）所述的外延矽晶圓的雜質吸除能力的評估方法，其中於所述碳的三維圖像中，於自所述改質層的表面起深度為200 nm的範圍內，製成碳濃度為規定值的第1等濃度面， 進而，於所述三維圖像中，製成雜質濃度為規定值的第2等濃度面，基於所述第1等濃度面與所述第2等濃度面的位置關係來評估所述改質層中的雜質的吸除能力。
（5）如所述（1）所述的外延矽晶圓的雜質吸除能力的評估方法，其中於所述碳的三維圖像中，於自所述改質層的表面起深度為200 nm的範圍內，製成碳濃度為規定值的第1等濃度面， 以所述第1等濃度面為基準面，製成碳與雜質的接近式柱狀圖（proximity-histogram)，基於所述接近式柱狀圖來評估所述改質層中的雜質的吸除能力。
（6）如所述（1）所述的外延矽晶圓的雜質吸除能力的評估方法，其中於所述碳的三維圖像中，於自所述改質層的表面起深度為200 nm的範圍內，製成碳濃度為規定值的第1等濃度面， 基於所述第1等濃度面所構成的球狀體的密度來評估所述改質層中的雜質的吸除能力。
（7）如所述（1）～（6）中任一項所述的外延矽晶圓的雜質吸除能力的評估方法，其中所述雜質為重金屬元素。
（8）如所述（1）～（7）中任一項所述的外延矽晶圓的雜質吸除能力的評估方法，其中所述熱處理是於非氧化性環境下於900℃以上且1300℃以下的條件下進行。
（9）如所述（1）～（8）中任一項所述的外延矽晶圓的雜質吸除能力的評估方法，其中所述熱處理是所述第2步驟中的外延成長時的熱處理。
（10）如所述（1）～（9）中任一項所述的外延矽晶圓的雜質吸除能力的評估方法，其中包含所述碳的離子為包含碳及氫的團簇離子。
（11）一種外延矽晶圓，其特徵在於具有： 矽晶圓；改質層，形成於所述矽晶圓的表層部，且於所述矽晶圓中固溶有碳；以及外延層，形成於所述改質層上；於藉由三維原子探針法分析所述改質層而獲得的碳的三維圖像中，於自所述改質層的表面起深度為200 nm的範圍內存在碳集合體，其平均直徑為5 nm以上，密度為1×1015 個/cm3 以上。 [發明的效果]
根據本發明的外延矽晶圓的雜質吸除能力的評估方法，可高精度評估由形成於外延層正下方的碳固溶而成的改質層中的雜質的吸除行為。另外，本發明的外延矽晶圓於所述評估方法中所評估的吸除能力優異。
（外延矽晶圓的雜質吸除能力的評估方法） 本發明的一實施形態為一種外延矽晶圓的雜質吸除能力的評估方法，其中所述外延矽晶圓是經過第1步驟及第2步驟製造而成，所述第1步驟是自矽晶圓的表面注入包含碳的離子且於所述矽晶圓的表層部形成由碳固溶而成的改質層，所述第2步驟是於所述矽晶圓的改質層上形成外延層。
作為矽晶圓，例如可列舉表面不具有外延層的主體的單晶矽晶圓。另外，為了獲得更高的吸除能力，亦可在矽晶圓中添加碳及/或氮。進而，亦可於矽晶圓中添加規定濃度的任意的摻雜劑，製成所謂n+型或者p+型、或n-型或者p-型的基板。
另外，作為矽晶圓，亦可使用於主體的單晶矽晶圓表面形成有矽外延層的外延矽晶圓。矽外延層可藉由化學氣相沈積（Chemical Vapor Deposition，CVD）法於通常的條件下形成。外延層較佳為將厚度設為0.1 μm～10 μm的範圍內，更佳為設為0.2 μm～5 μm的範圍內。
作為包含碳的離子，可列舉碳的單體離子（單離子（single ion））。單體離子的加速電壓通常設為150 keV/atom～2000 keV/atom，只要在所述範圍內適宜設定即可。另外，單體離子的摻雜量亦無特別限定，例如可設為1×1013 atoms/cm2 ～1×1016 atoms/cm2 。
作為包含碳的離子，可較佳地列舉包含碳的團簇離子。本說明書中所謂「團簇離子」，是指對多個原子或分子集合成塊而成的團簇賦予正電荷或負電荷，使其離子化而成者。團簇為多個（通常為2個～2000個左右）原子或分子相互結合而成的塊狀的集團。
在對矽晶圓照射例如包含碳與氫的團簇離子的情況下，團簇離子若被照射至矽晶圓則因該能量而瞬間成為1350℃～1400℃左右的高溫狀態，從而矽熔解。其後，矽經急速冷卻，碳及氫於矽晶圓中的表面附近固溶。即，本說明書中的所謂｢改質層｣，是指所照射的離子的構成元素固溶於矽晶圓表層部的晶體的晶格隙位置或置換位置而成的層。由SIMS所得的矽晶圓的深度方向上的碳的濃度分佈雖依存於團簇離子的加速電壓及團簇尺寸，但與單體離子的情形相比變尖銳（sharp），所照射的碳局部地存在的區域（即改質層）的厚度大致成為500 nm以下（例如50 nm～400 nm左右）。所述改質層成為吸除點。所述情況亦為專利文獻2、專利文獻3中記載般。
作為團簇照射條件，可列舉團簇離子的構成元素、團簇離子的摻雜量、團簇尺寸、團簇離子的加速電壓及射束電流值等。
本實施形態中，將團簇離子的構成元素設為包含碳者，較佳為設為包含碳及氫者。例如，若將環己烷（C6 H12 ）作為材料氣體，則可生成包含碳及氫的團簇離子。另外，作為碳源化合物，特佳為使用由芘（C16 H10 ）、聯苄（C14 H14 ）等所生成的團簇Cn Hm （3≦n≦16、3≦m≦10）。目的在於容易控制小尺寸的團簇離子束。
團簇尺寸可於2個～100個、較佳為60個以下、更佳為50個以下的範圍內適宜設定。本說明書中，所謂「團簇尺寸」是指構成1個團簇的原子或分子的個數。於後述的實驗例中，使用團簇尺寸為8個的C3 H5 。團簇尺寸的調整可藉由調整自噴嘴噴出的氣體的氣體壓力及真空容器的壓力、離子化時對燈絲（filament）施加的電壓等而進行。再者，團簇尺寸可藉由以下方式求出：藉由利用四極高頻電場的質量分析或飛行時間質量分析而求出團簇個數分佈，取團簇個數的平均值。
團簇離子的摻雜量可藉由控制離子照射時間而調整。碳的摻雜量並無特別限定，可設為大致1×1014 atoms/cm2 以上且1×1016 atoms/cm2 以下的範圍內。
關於團簇離子的加速電壓，於使用Cn Hm （3≦n≦16、3≦m≦10）作為團簇離子的情況下，設為以每1碳原子計超過0 keV/atom且為50 keV/atom以下，較佳為可設為40 keV/atom以下。
可將射束電流值設為大致0.3 mA以上且3.0 mA以下。
形成於改質層上的矽外延層可藉由通常的條件來形成。首先，將矽晶圓投入至外延成長裝置內，進行氫烘烤處理。氫烘烤處理的通常的條件是：將外延成長裝置內設為氫氣環境，在600℃以上且900℃以下的爐內溫度下將矽晶圓投入至爐內，以1℃/秒以上且15℃/秒以下的升溫速率，升溫至1100℃以上且1200℃以下的溫度範圍，並在該溫度下保持30秒以上且1分鐘以下的時間。所述氫烘烤處理是於外延層成長前去除形成於晶圓表面的自然氧化膜的處理。繼而，例如，將氫氣作為載氣，將二氯矽烷、三氯矽烷等來源氣體（source gas）導入至腔室內，成長溫度亦根據所使用的來源氣體而不同，但可在大致1000℃～1200℃的範圍的溫度下藉由CVD法而在矽晶圓上使單晶矽外延成長。外延層的厚度並無特別限定，可設為1 μm～15 μm左右。
本實施形態中，特徵在於：於離子注入後（第1步驟後）對矽晶圓實施熱處理，其後藉由3DAP法分析矽晶圓的改質層，基於藉由所述分析而獲得的改質層中的碳的三維圖像來評估改質層中的雜質的吸除能力。以下，對3DAP法的測定原理及使本發明完成的實驗例進行說明。
（3DAP法） 參照圖1來說明3DAP法的測定順序及測定原理。首先，使用集束離子束加工測定對象物，製作最大直徑100 nm左右的尖銳的針狀試樣。將所述試樣放置於3DAP裝置中，抽真空，進行冷卻，對試樣施加1.5 kV～5 kV左右的高電壓。該狀態下，若進一步以20 pJ/pulse左右的能量對試樣照射脈衝雷射，則於試樣的最前端成為高電場，產生電場蒸發（試樣表面的中性原子進行正離子化而自表面脫離）現象。藉由利用二維位置檢測器檢測進行了電場蒸發的離子，而指定各原子的二維座標（x，y）。另外，藉由飛行時間（Time of Flight，TOF）分析儀，測定自照射脈衝雷射起至離子到達檢測器為止的飛行時間，其結果亦確定了離子種。藉由重覆進行雷射的照射，對於試樣的深度方向，可進行同樣的測定，可指定各原子的深度座標（z）。對如此獲得的資料進行處理，而構成原子的三維圖像。亦可藉由施加脈衝狀的電壓來代替脈衝雷射而引起電場蒸發。
（實驗例1） 準備由CZ單晶矽錠而得的n型矽晶圓（直徑：300 mm、厚度：725 μm、摻雜劑：磷、摻雜劑濃度：5.0×1014 atoms/cm3 ）。其次，使用團簇離子發生裝置（日新離子機器公司製造、克拉里斯（CLARIS）（註冊商標）），生成C3 H5 團簇，將碳的摻雜量設為1.0×1015 atoms/cm2 ，對矽晶圓的表面進行照射，而形成改質層。將每團簇的加速電壓設為80 keV/團簇（Cluster），將射束電流值設為800 μA，將傾斜（Tilt）設為0度，將扭轉（Twist）設為0度。
利用集束離子束對如此獲得的矽晶圓進行加工，製作主體部的直徑為70 nm左右、前端的直徑為20 nm左右的尖銳的針狀試樣。將針狀試樣的前端設為矽晶圓的改質層表面，以針狀試樣的長邊方向與自矽晶圓的改質層表面起的深度方向一致。將所述試樣設置於3DAP裝置（阿美特克（AMETEK）公司製造、LEAP4000XSi），進行3DAP法測定，獲得碳的三維圖像。將所述三維圖像示於圖2（A）中。
其次，對於以與所述相同的方式獲得的矽晶圓，於氮氣環境下實施1100℃×30分鐘的熱處理。其後，以與所述相同的方式藉由3DAP法分析改質層，而獲得碳的三維圖像。將所述三維圖像示於圖2（B）中。
根據圖2（A）可明確得知，於剛藉由碳離子注入而形成改質層後，儘管注入離子為團簇離子，於改質層中碳原子亦同樣地分佈。但是，根據圖2（B）可明確得知，可知藉由於離子注入後進行熱處理，於改質層的尤其是表層200 nm左右的區域中碳原子集合而形成集合體。
其次，於圖2（B）的碳圖像中，著眼於某指定的碳集合體，求出自該碳集合體的中心沿徑方向的碳及氧的濃度分佈。圖2（B）中以圓包圍來表示所著眼的碳集合體。而且，將自該碳集合體的中心沿徑方向的碳及氧的濃度分佈示於圖3中。如此，本實驗例中，確認了矽晶圓中的氧於改質層中的碳集合體與其周邊偏析。所述情況是無法藉由SIMS或TEM等先前的手法而獲得的見解。
於圖2（B）的碳圖像中，於自改質層的表面起深度為200 nm的範圍內指定碳集合體，求出各碳集合體的直徑。參照圖4說明本實驗例中採用的碳集合體的定義。本實驗例中，藉由決定dmax及Nmin此兩個參數來定義碳集合體。著眼於三維圖像中具有的碳原子A，將自碳原子A起距離為dmax的範圍內（即，圓球的範圍內）存在的碳原子B、碳原子C、碳原子D···作為集合體候補。其次，將自該些碳原子B、碳原子C、碳原子D···起為dmax的範圍內存在的碳原子設為集合體候補。繼續進行所述作業直至集合體候補消失為止。於Nmin個以上的碳原子成為集合體候補的情況下，將該些的集合體候補的碳原子與自該些碳原子起為dmax的範圍內存在的碳以外的原子（矽、氧等）一併定義為碳集合體。本實驗例中，設為dmax=1 nm、Nmin=30。
其中，本發明並不限定於dmax=1 nm、Nmin=30，dmax可自0.5 nm～5 nm的範圍內適宜選擇，Nmin可自10～100的範圍內適宜選擇。
再者，如圖4所示，碳集合體中亦包含自各集合體候補的碳原子起為dmax的範圍內所含的矽等碳以外的原子。根據如此定義的碳集合體的體積求出等體積球等效直徑，並將其設為碳集合體的直徑。
圖2（B）的碳圖像中，自改質層的表面起深度為200 nm的範圍內的碳集合體的平均直徑為6.3 nm，密度為6.0×1016 個/cm3 。已知改質層中的吸除行為是雜質在碳集合體的內部與其周邊的偏析，因此認為藉由基於碳圖像來評估碳集合體的平均直徑或密度，可評估所得的吸除能力。認為碳集合體的密度越大，可獲得越高的吸除能力。
（實驗例2） 除了將碳的摻雜量在1.0×1014 atoms/cm2 ～1.0×1016 atoms/cm2 的範圍內進行各種變更以外，利用與實驗例1相同的條件及方法進行團簇離子照射及熱處理，藉由3DAP法分析改質層，而獲得碳的三維圖像。
根據各三維圖像，求出自改質層的表面起深度為200 nm的範圍內的碳集合體的密度。圖5中表示注入碳摻雜量與碳集合體密度的關係。根據圖5可明確得知，可獲得如下相關性：越使注入碳摻雜量變大，碳集合體密度亦越大。如專利文獻3中亦記載般，已知越使注入碳摻雜量變大，可獲得越高的吸除能力。據此，可知如本實施形態般，根據碳的三維圖像求出碳集合體密度，基於所述密度，可評估雜質的吸除能力。
（實驗例3） 其次，示出如下實驗例：於在矽晶圓上形成改質層後，實際上形成外延層，作為雜質，將不僅氧而且作為重金屬的銅設為對象，來評估吸除能力。
準備由CZ單晶矽錠而得的n型矽晶圓（直徑：300 mm、厚度：725 μm、摻雜劑：磷、摻雜劑濃度：5.0×1014 atoms/cm3 ）。其次，使用團簇離子發生裝置（日新離子機器公司製造、克拉里斯（CLARIS）（註冊商標）），生成C3 H5 團簇，將碳的摻雜量設為5.0×1015 atoms/cm2 ，對矽晶圓的表面進行照射，而形成改質層。將每團簇的加速電壓設為80 keV/Cluster，將射束電流值設為800 μA，將Tilt設為0度，將Twist設為0度。
其後，將矽晶圓向單片式外延成長裝置（應用材料（Applied Materials）公司製造）內搬送，在裝置內以1120℃的溫度實施30秒的氫烘烤處理後，將氫作為載氣，三氯矽烷作為來源氣體，於1150℃下藉由CVD法而在矽晶圓的改質層上使矽外延層（厚度：0.5 μm，摻雜劑：磷，摻雜劑濃度：1.0×1015 atoms/cm3 ）外延成長，從而獲得矽外延晶圓。
其後，為了評估Cu的吸除能力，以摻雜量為1×1015 atoms/cm2 對矽外延晶圓的外延層注入Cu離子。其後，為了使注入的Cu擴散，於1000℃下對外延矽晶圓實施1小時的熱處理。
以下，將如此獲得的外延矽晶圓的試樣供於SIMS、TEM及3DAP的測定與評估中。以下，對各測定與評估的方法及結果進行說明。
＜SIMS＞ 將藉由SIMS測定而獲得的沿著自外延層表面的深度方向的C、O及Cu濃度分佈示於圖6中。根據圖6可明確得知，由於在外延層的正下方確認到了C的陡峭的波峰，因此可指定改質層。另外，於與C的波峰相同的位置亦確認到了O及Cu的波峰。據此，於由C固溶而成的改質層中確認到了矽晶圓中的O與故意注入的Cu受到吸除（捕捉）。其結果與專利文獻2的揭示相一致。
＜TEM＞ 利用TEM觀察外延矽晶圓的改質層的剖面，結果觀察到認為是因C3 H5 團簇離子的注入而引起的黑點狀缺陷。該情況與專利文獻3的揭示相一致。
＜3DAP＞ 為了比SIMS及TEM更詳細地評估吸除行為，而進行3DAP法測定。具體而言，利用集束離子束對所製作的外延矽晶圓進行加工，去除外延層，進而藉由利用集束離子束的加工製作主體部的直徑為70 nm左右、前端的直徑為20 nm左右的尖銳的針狀試樣。將針狀試樣的前端設為矽晶圓的改質層表面（即，矽晶圓與外延層的界面），以針狀試樣的長邊方向與自矽晶圓的改質層表面（矽晶圓的表面）起的深度方向一致。將所述試樣設置於3DAP裝置（阿美特克（AMETEK）公司製造、LEAP4000XSi），進行3DAP法測定，獲得碳、銅及氧的三維圖像。
圖7（A）中表示C原子圖像，圖7（B）中表示Cu原子圖像，圖7（C）中表示C及Cu原子圖像。根據圖7（A）可明確得知，於經過外延層形成時的熱處理的改質層中、尤其是表層50 nm～200 nm左右的區域中，確認到了碳集合體。另外，根據圖7（B）、7（C）可明確得知，確認到了作為重金屬的雜質的Cu大多存在於碳集合體的位置。
為了解析更詳細的吸除狀態，本發明者等人基於圖7（C）所示的三維原子圖像而進行圖8所示的等濃度面的製成。圖8是表示自試樣前端側對從針狀試樣的前端起深度為70 nm～90 nm的範圍內選取的高度20 nm的圓柱區域進行觀察時的、C濃度3.0%的等濃度面與Cu濃度0.5%的等濃度面的圖。於三維圖像中，被稱為體素的體積1 nm3 的立方體具有各元素的濃度資訊。而且，藉由連接C濃度3.0%的體素中最外側的體素，可製成C濃度3.0%的等濃度面。同樣地，藉由連接Cu濃度0.5%的體素中的最外側的體素，可製成Cu濃度0.5%的等濃度面。根據圖8可明確得知，Cu濃度0.5%的等濃度面以包含於C濃度3.0%的等濃度面的方式定位。據此，可知於C濃度3.0%的等濃度面所構成的球狀體（C濃度為3.0%以上的區域）的內部Cu偏析。
為了解析更詳細的吸除狀態，本發明者等人基於圖8所示的等濃度面，製成以圖9所示的C濃度3.0%為基準面的C及Cu的接近式柱狀圖。所謂接近式柱狀圖是指若亦參照圖12進行說明則以等濃度面為基準面（距離為零）並自基準面的各點沿法線方向計算濃度的濃度分佈。根據接近式柱狀圖，可解析除了界面粗糙度的影響的濃度分佈。圖9中，以C濃度3.0%的等濃度面為基準面，橫軸的正數方向表示C濃度3.0%的等濃度面所構成的球狀體的內部（即，相較於等濃度面而為內側）方向，橫軸的負數方向表示該球狀體的外部（即，相較於等濃度面而為外側）方向。例如，於橫軸1 nm的位置示出自基準面的各點沿法線方向1 nm的距離的C濃度及Cu濃度的平均值與最大值或最小值（誤差棒）。根據圖9亦明確，可知Cu於C濃度3.0%的等濃度面所構成的球狀體（C濃度為3.0%以上的區域）的內部偏析。
本發明者等人進而於圖7（C）中對三維原子圖像亦重疊氧的三維圖像，基於此進行圖10所示的等濃度面的製成。圖10是表示自試樣前端側對從針狀試樣的前端起深度為70 nm～90 nm的範圍內選取的高度20 nm的圓柱區域進行觀察時的、C濃度3.0%的等濃度面、Cu濃度0.5%的等濃度面及O濃度1.0%的等濃度面的圖。根據圖10可明確得知，不僅Cu濃度0.5%的等濃度面而且O濃度1.0%的等濃度面亦以包含於C濃度3.0%的等濃度面的方式定位。
圖11是基於圖10所示的等濃度面而製成的、以C濃度3.0%為基準面的C、Cu及O的接近式柱狀圖。根據圖11亦明確，於C濃度3.0%的等濃度面所構成的球狀體（C濃度為3.0%以上的區域）的內部Cu及O偏析。
（吸除能力的評估方法） 如以上的實驗例1～實驗例3所示般，藉由三維原子探針法分析矽晶圓的改質層，基於藉由所述分析而獲得的改質層中的碳的三維圖像，可評估改質層中的雜質的吸除能力。
作為具體的方法，如圖3所示般，於碳的三維圖像中，指定自改質層的表面起深度為200 nm的範圍內的碳集合體，獲取所述碳集合體及其周圍的碳及雜質的濃度分佈，基於該濃度分佈，可評估改質層中的雜質的吸除能力。
另外，如根據圖5所示的結果可理解般，基於碳集合體的密度，亦可評估改質層中的雜質的吸除能力。碳集合體的密度越大，可評估為具有越高的吸除能力。根據所述方法，關於如重金屬般的雜質，無須將其故意污染而獲得雜質的原子圖像。
另外，如圖8及圖10所示般，於碳的三維圖像中，於自改質層的表面起深度為200 nm的範圍內製成碳濃度為規定值的第1等濃度面，進而於所述三維圖像中製成雜質濃度為規定值的第2等濃度面，基於所述第1等濃度面與所述第2等濃度面的位置關係，可評估改質層中的雜質的吸除能力。於實驗例3中，將C濃度設為3.0%，作為雜質濃度，將Cu濃度設為0.5%，將O濃度設為1.0%，但並不限定於此，例如C濃度可自0.1%～50%的範圍內適宜選擇，Cu濃度可自0.1%～5.0%的範圍內適宜選擇，O濃度可自0.1%～5.0%的範圍內適宜選擇。
另外，如圖9及圖11所示般，於碳的三維圖像中，於自改質層的表面起深度為200 nm的範圍內製成碳濃度為規定值的第1等濃度面，以所述第1等濃度面為基準面，製成碳與雜質的接近式柱狀圖，基於該接近式柱狀圖，亦可評估改質層中的雜質的吸除能力。
另外，根據實驗例3的結果可知雜質於碳的等濃度面所構成的球狀體的內部偏析。因此，亦可基於碳的等濃度面所構成的球狀體的密度來評估改質層中的雜質的吸除能力。根據所述方法，關於如重金屬般的雜質，無須將其故意污染而獲得雜質的原子圖像。
（本發明的較佳實施形態） 所述實驗例1中，作為雜質，著眼於矽晶圓中的氧。藉由使氧於改質層中的碳集合體中偏析，可抑制氧在外延層中的擴散，且抑制氧所引起的裝置特性的劣化。
根據本發明者等人的研究，就形成碳集合體的觀點而言，作為於第1步驟後進行的熱處理的條件，較佳為設為於非氧化性環境中環境溫度為900℃以上且1300℃以下的條件。作為非氧化性環境，理想的是設為氫氣環境、氮氣環境、氬氣環境。於環境溫度未滿900℃的情況下，於矽晶圓內難以形成碳集合體，另一方面，於超過1300℃的情況下，有對裝置的熱負荷大，且於矽晶圓中發生滑動（slip）等之虞。就該些觀點而言，更佳為將環境溫度設為1000℃以上且1250℃以下。
另外，理想的是將所述熱處理時間設為10秒以上且2小時以下。於未滿10秒的情況下，難以產生碳集合體的形成，即便超過2小時進行熱處理，亦未觀察到碳集合體的進一步的增加，就熱處理成本減少的觀點而言，理想的是限制為2小時以下的熱處理。所述熱處理可使用急速升降溫熱處理裝置、或批次式（batch-type）熱處理裝置（立式熱處理裝置、臥式熱處理裝置）來進行，亦可於外延裝置內進行熱處理。
關於所述熱處理的條件，外延成長時的熱處理亦充足。即，所述實驗例1、實驗例2中，對離子注入後的矽晶圓以不形成外延層的方式進行不同的熱處理。但是，如實驗例3所示般，於在離子注入後的矽晶圓上形成外延層的外延矽晶圓中，亦引起碳集合體的形成。再者，根據利用集束離子束的加工技術，亦可於去除外延層後將改質層的部分加工為針狀試樣。
所述實驗例1中，作為雜質，著眼於矽晶圓中的氧。但是，本發明中，雜質並不限定於氧，如實驗例3所示般，即便重金屬亦可獲得相同的結果。即，於對外延矽晶圓進行重金屬所引起的強制污染後，藉由3DAP法分析改質層，於碳的三維圖像中，指定自改質層的表面起深度為200 nm的範圍內的碳集合體，獲取該碳集合體及其周圍的碳及重金屬的濃度分佈，藉此可評估改質層中的重金屬的吸除行為。
（外延矽晶圓） 本實施形態的外延矽晶圓的特徵在於具有：矽晶圓；改質層，形成於所述矽晶圓的表層部，且於所述矽晶圓中固溶有碳；以及外延層，形成於所述改質層上；於藉由三維原子探針法分析所述改質層而獲得的碳的三維圖像中，於自所述改質層的表面起深度為200 nm的範圍內存在碳集合體，其平均直徑為5 nm以上，密度為1×1015 個/cm3 以上。
如此，藉由將改質層內的碳集合體的平均直徑及密度設為規定以上，可獲得高的雜質吸除能力。
用以製造本實施形態的外延矽晶圓的條件是以所述實驗例中採用的團簇離子照射條件為基準，適宜選定摻雜量、團簇種、加速電壓及射束電流等照射條件，預先求出由所選定的團簇離子照射條件與熱處理條件的組合而獲得的碳集合體的尺寸與密度的相關，藉此可製造本實施形態的外延矽晶圓。 [產業上之可利用性]
根據本發明的評估方法，可高精度評估由形成於外延層正下方的碳固溶而成的改質層中的雜質的吸除行為，藉此可進行用以作為製作固體攝像元件等各種半導體裝置時的原材料晶圓而使用的、外延矽晶圓的適當的評估。
無
圖1為說明三維探針（3DAP）法的測定原理的示意圖。圖2（A）、圖2（B）是有關於實驗例1，圖2（A）是剛注入C3 H5 團簇離子後的矽晶圓表層部中的、藉由3DAP法而獲得的碳的三維圖像，圖2（B）是在注入C3 H5 團簇離子後於1100℃下實施30分鐘的熱處理後的矽晶圓表層部中的、藉由3DAP法而獲得的碳的三維圖像。圖3為著眼於圖2（B）的三維圖像中以圓包圍的碳集合體，並自該碳集合體的中心沿徑方向的碳及氧的濃度分佈。圖4為用以說明本實施形態的碳集合體的定義的示意圖。圖5是有關於實驗例2，且為表示注入碳摻雜量與碳集合體密度的關係的圖表。圖6是有關於實驗例3，且是藉由SIMS測定而獲得的沿著自外延層表面的深度方向的C、O及Cu濃度分佈。圖7（A）～7（C）是有關於實驗例3，且是藉由3DAP法而獲得的三維圖像，圖7（A）為C原子圖像，圖7（B）為Cu原子圖像，圖7（C）為C及Cu原子圖像。圖8是有關於實驗例3，且是表示三維圖像中的C濃度3.0%的等濃度面與Cu濃度0.5%的等濃度面的圖。圖9是有關於實驗例3，且是以C濃度3.0%為基準面的C及Cu的接近式柱狀圖。圖10是有關於實驗例3，且是表示三維圖像中的C濃度3.0%的等濃度面、Cu濃度0.5%的等濃度面及O濃度1.0%的等濃度面的圖。圖11是有關於實驗例3，且是以C濃度3.0%為基準面的C、Cu及O的接近式柱狀圖。 圖12為接近式柱狀圖的概念圖。

Claims (11)

  1. 一種外延矽晶圓的雜質吸除能力的評估方法，其特徵在於，所述外延矽晶圓是經過第1步驟及第2步驟製造而成，所述第1步驟是自矽晶圓的表面注入包含碳的離子且於所述矽晶圓的表層部形成由碳固溶而成的改質層，所述第2步驟是於所述矽晶圓的改質層上形成外延層，且於所述第1步驟後對所述矽晶圓實施熱處理，其後，藉由三維原子探針法來分析所述矽晶圓的改質層，基於藉由所述分析而獲得的所述改質層中的碳的三維圖像來評估所述改質層中的雜質的吸除能力。
  2. 如申請專利範圍第1項所述的外延矽晶圓的雜質吸除能力的評估方法，其中於所述碳的三維圖像中，指定自所述改質層的表面起深度為200nm的範圍內的碳集合體，獲取所述碳集合體及其周圍的碳及雜質的濃度分佈，基於所述濃度分佈來評估所述改質層中的雜質的吸除能力。
  3. 如申請專利範圍第1項所述的外延矽晶圓的雜質吸除能力的評估方法，其中於所述碳的三維圖像中，指定自所述改質層的表面起深度為200nm的範圍內的碳集合體，基於所述碳集合體的密度來評估所述改質層中的雜質的吸除能力。
  4. 如申請專利範圍第1項所述的外延矽晶圓的雜質吸除能力的評估方法，其中於所述碳的三維圖像中，於自所述改質層的表面起深度為200nm的範圍內，製成碳濃度為規定值的第1等濃度面，進而，於所述三維圖像中，製成雜質濃度為規定值的第2等濃度面，基於所述第1等濃度面與所述第2等濃度面的位置關係來評估所述改質層中的雜質的吸除能力。
  5. 如申請專利範圍第1項所述的外延矽晶圓的雜質吸除能力的評估方法，其中於所述碳的三維圖像中，於自所述改質層的表面起深度為200nm的範圍內，製成碳濃度為規定值的第1等濃度面，以所述第1等濃度面為基準面，製成碳與雜質的接近式柱狀圖，基於所述接近式柱狀圖來評估所述改質層中的雜質的吸除能力。
  6. 如申請專利範圍第1項所述的外延矽晶圓的雜質吸除能力的評估方法，其中於所述碳的三維圖像中，於自所述改質層的表面起深度為200nm的範圍內，製成碳濃度為規定值的第1等濃度面，基於所述第1等濃度面所構成的球狀體的密度來評估所述改質層中的雜質的吸除能力。
  7. 如申請專利範圍第1項至第6項中任一項所述的外延矽晶圓的雜質吸除能力的評估方法，其中所述雜質為重金屬元素。
  8. 如申請專利範圍第1項至第6項中任一項所述的外延矽晶圓的雜質吸除能力的評估方法，其中所述熱處理是於非氧化性環境下於900℃以上且1300℃以下的條件下進行。
  9. 如申請專利範圍第1項至第6項中任一項所述的外延矽晶圓的雜質吸除能力的評估方法，其中所述熱處理是所述第2步驟中的外延成長時的熱處理。
  10. 如申請專利範圍第1項至第6項中任一項所述的外延矽晶圓的雜質吸除能力的評估方法，其中包含所述碳的離子為包含碳及氫的團簇離子。
  11. 一種外延矽晶圓，其特徵在於包含：矽晶圓；改質層，形成於所述矽晶圓的表層部，且於所述矽晶圓中固溶有碳；以及外延層，形成於所述改質層上；於藉由三維原子探針法分析所述改質層而獲得的碳的三維圖像中，於自所述改質層的表面起深度為200nm的範圍內存在碳集合體，其平均直徑為5nm以上，密度為1×1015個/cm3以上。
TW107104340A 2017-02-28 2018-02-07 外延矽晶圓的雜質吸除能力的評估方法和外延矽晶圓 TWI657504B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-037606 2017-02-28
JP2017037606 2017-02-28
JP2017-153209 2017-08-08
JP2017153209A JP6327393B1 (ja) 2017-02-28 2017-08-08 エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
TW201842586A TW201842586A (zh) 2018-12-01
TWI657504B true TWI657504B (zh) 2019-04-21

Family

ID=62186782

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107104340A TWI657504B (zh) 2017-02-28 2018-02-07 外延矽晶圓的雜質吸除能力的評估方法和外延矽晶圓

Country Status (6)

Country Link
US (1) US10861709B2 (zh)
JP (1) JP6327393B1 (zh)
KR (1) KR102313461B1 (zh)
CN (1) CN110546745B (zh)
TW (1) TWI657504B (zh)
WO (1) WO2018159140A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7143805B2 (ja) * 2019-04-02 2022-09-29 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006029786A (ja) * 2004-07-12 2006-02-02 Jfe Steel Kk 析出強化型高強度鋼の強化評価方法
JP2012159415A (ja) * 2011-02-01 2012-08-23 Nippon Steel Corp 析出強化型合金の析出強化量推定方法
JP2014099478A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの汚染評価方法およびエピタキシャル成長装置炉内の汚染評価方法
JP2015130397A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP2012157162A (ja) 2011-01-26 2012-08-16 Sumitomo Electric Ind Ltd 電力伝達用絶縁回路および電力変換装置
DE112012002072B4 (de) 2011-05-13 2023-11-16 Sumco Corp. Verfahren zur Herstellung eines epitaktischen Siliciumwafers, epitaktischer Siliciumwafer und Verfahren zur Herstellung einer Festkörperbildaufnahmevorrichtung
CN102914628A (zh) * 2012-10-26 2013-02-06 江苏省沙钢钢铁研究院有限公司 一种表征高碳钢盘条中心偏析的方法
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6056772B2 (ja) * 2014-01-07 2017-01-11 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6065848B2 (ja) 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006029786A (ja) * 2004-07-12 2006-02-02 Jfe Steel Kk 析出強化型高強度鋼の強化評価方法
JP2012159415A (ja) * 2011-02-01 2012-08-23 Nippon Steel Corp 析出強化型合金の析出強化量推定方法
JP2014099478A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの汚染評価方法およびエピタキシャル成長装置炉内の汚染評価方法
JP2015130397A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
JP6327393B1 (ja) 2018-05-23
KR102313461B1 (ko) 2021-10-14
TW201842586A (zh) 2018-12-01
KR20190108612A (ko) 2019-09-24
CN110546745B (zh) 2023-03-31
US10861709B2 (en) 2020-12-08
JP2018142689A (ja) 2018-09-13
US20200203178A1 (en) 2020-06-25
CN110546745A (zh) 2019-12-06
WO2018159140A1 (ja) 2018-09-07

Similar Documents

Publication Publication Date Title
US9847370B2 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US20200203418A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial water, and method of producing solid-state image sensing device
CN107078029B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
KR101882389B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
US20200127044A1 (en) Method for producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
CN107134404B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
JP6070095B2 (ja) エピタキシャルシリコンウェーハの汚染評価方法およびエピタキシャル成長装置炉内の汚染評価方法
JP6136205B2 (ja) エピタキシャル成長装置炉内の汚染評価方法および汚染評価用テストウェーハ
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TWI657504B (zh) 外延矽晶圓的雜質吸除能力的評估方法和外延矽晶圓
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6787268B2 (ja) 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
TWI708279B (zh) 半導體磊晶晶圓的製造方法
WO2020170875A1 (ja) 半導体エピタキシャルウェーハ及びその製造方法
JP6819631B2 (ja) エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法
JP7143805B2 (ja) エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法