TWI655771B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI655771B
TWI655771B TW104112447A TW104112447A TWI655771B TW I655771 B TWI655771 B TW I655771B TW 104112447 A TW104112447 A TW 104112447A TW 104112447 A TW104112447 A TW 104112447A TW I655771 B TWI655771 B TW I655771B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
conductive film
region
oxide semiconductor
Prior art date
Application number
TW104112447A
Other languages
English (en)
Other versions
TW201543673A (zh
Inventor
肥塚純一
島行徳
神長正美
中澤安孝
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201543673A publication Critical patent/TW201543673A/zh
Application granted granted Critical
Publication of TWI655771B publication Critical patent/TWI655771B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一種寄生電容小或頻率特性高的電晶體或一種包括該電晶體的半導體裝置。氧化物半導體膜包括：與第一導電膜接觸的第一區域；與第一絕緣膜接觸的第二區域；與第三絕緣膜接觸的第三區域；與第二絕緣膜接觸的第四區域；以及與第二導電膜接觸的第五區域，第一絕緣膜被設置在第一導電膜上及氧化物半導體膜上，第二絕緣膜被設置在第二導電膜上及氧化物半導體膜上，第三絕緣膜被設置在第一絕緣膜上、第二絕緣膜上及氧化物半導體膜上，第三導電膜與氧化物半導體膜隔著第三絕緣膜互相部分重疊。

Description

半導體裝置及其製造方法
本發明例如係關於一種電晶體、半導體裝置及其製造方法。本發明例如係關於一種顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、處理器、電子裝置。另外，係關於一種顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置、電子裝置的製造方法。另外，係關於一種半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置、電子裝置的驅動方法。
注意，本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的一個方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、發光裝置、照明設備、電光裝置、半導體電路及電子裝置有時包含半導體裝置。
近年來，使用氧化物半導體的電晶體備受關注。氧化物半導體可以利用濺射法等形成，所以可以用於構成大型顯示裝置的電晶體的半導體。另外，使用氧化物半導體的電晶體可以改良使用非晶矽的電晶體的 生產設備的一部分來進行利用，所以還具有能夠降低設備投資的優點。
另外，已知使用氧化物半導體的電晶體的洩漏電流在非導通狀態下極小。例如，已公開了應用包括氧化物半導體的電晶體的洩漏電流小的特性的低功耗的CPU等(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2012-257187號公報
本發明的一個方式的目的之一是提供一種寄生電容小的半導體裝置。本發明的一個方式的目的之一是提供一種電特性良好的半導體裝置。本發明的一個方式的目的之一是提供一種電特性穩定的半導體裝置。本發明的一個方式的目的之一是提供一種關態電流(off-state current)小的半導體裝置。本發明的一個方式的目的之一是提供一種新穎的半導體裝置。本發明的一個方式的目的之一是提供一種工作速度快的半導體裝置。本發明的一個方式的目的之一是提供一種包括該半導體裝置的模組。本發明的一個方式的目的之一是提供一種包括該半導體裝置或該模組的電子裝置。
注意，上述目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的目的。
本發明的一個方式是一種半導體裝置，包括：氧化物半導體膜；第一導電膜；第二導電膜；第三導電膜；第一絕緣膜；第二絕緣膜；以及第三絕緣膜，氧化物半導體膜包括：第一區域；第二區域；第三區域；第四區域；以及第五區域，第一區域包括第一導電膜與氧化物半導體膜互 相接觸的區域，第二區域包括第一絕緣膜與氧化物半導體膜互相接觸的區域，第三區域包括第三絕緣膜與氧化物半導體膜互相接觸的區域，第四區域包括第二絕緣膜與氧化物半導體膜互相接觸的區域，第五區域包括第二導電膜與氧化物半導體膜互相接觸的區域，第一絕緣膜被設置在第一導電膜上及氧化物半導體膜上，第二絕緣膜被設置在第二導電膜上及氧化物半導體膜上，第三絕緣膜被設置在第一絕緣膜上、第二絕緣膜上及氧化物半導體膜上，第三導電膜與氧化物半導體膜包括隔著第三絕緣膜互相重疊的區域。
另外，本發明的另一個方式是一種半導體裝置，包括：氧化物半導體膜；第一導電膜；第二導電膜；第三導電膜；第四導電膜；第一絕緣膜；第二絕緣膜；第三絕緣膜；以及第四絕緣膜，第四絕緣膜被設置在第四導電膜上，氧化物半導體膜被設置在第四絕緣膜上，氧化物半導體膜包括：第一區域；第二區域；第三區域；第四區域；以及第五區域，第一區域包括第一導電膜與氧化物半導體膜互相接觸的區域，第二區域包括第一絕緣膜與氧化物半導體膜互相接觸的區域，第三區域包括第三絕緣膜與氧化物半導體膜互相接觸的區域，第四區域包括第二絕緣膜與氧化物半導體膜互相接觸的區域，第五區域包括第二導電膜與氧化物半導體膜互相接觸的區域，第一絕緣膜被設置在第一導電膜上及氧化物半導體膜上，第二絕緣膜被設置在第二導電膜上及氧化物半導體膜上，第三絕緣膜被設置在第一絕緣膜上、第二絕緣膜上及氧化物半導體膜上，第三導電膜與氧化物半導體膜隔著第三絕緣膜互相部分重疊。
另外，在上述結構中，第一絕緣膜及第二絕緣膜也可以包括 氫，第二區域也可以包括其電阻值低於第三區域的區域，第四區域也可以包括其電阻值低於第三區域的區域。
另外，在上述結構中，氧化物半導體膜也可以包括第一氧化物半導體膜、第二氧化物半導體膜及第三氧化物半導體膜，也可以包括第一氧化物半導體膜、第二氧化物半導體膜及第三氧化物半導體膜互相重疊的區域。
另外，本發明的其他一個方式是一種包括上述結構的半導體裝置的電子裝置。
另外，本發明的另一個方式是一種半導體裝置的製造方法，包括：設置氧化物半導體膜的第一製程；在氧化物半導體膜上設置第一導電膜及第二導電膜的第二製程；在氧化物半導體膜上、第一導電膜上及第二導電膜上設置第一絕緣膜的第三製程；以使氧化物半導體膜的一部分露出的方式對第一絕緣膜進行加工，來設置第二絕緣膜及第三絕緣膜的第四製程；在氧化物半導體膜上、第二絕緣膜上及第三絕緣膜上設置第四絕緣膜的第五製程；以及在第四絕緣膜上設置與氧化物半導體膜互相重疊的第三導電膜的第六製程。
另外，本發明的其他一個方式是一種半導體裝置的製造方法，包括：設置氧化物半導體膜的第一製程；在氧化物半導體膜上設置第一導電膜及第二導電膜的第二製程；使第一導電膜及第二導電膜氧化或氮化，來設置第一絕緣膜及第二絕緣膜的第三製程；在氧化物半導體膜上、第一絕緣膜上及第二絕緣膜上設置第三絕緣膜的第四製程；以及在第三絕緣膜上設置與氧化物半導體膜互相重疊的第三導電膜的第五製程。
注意，在根據本發明的一個方式的半導體裝置中，也可以將氧化物半導體替換為其他半導體膜。
本發明的一個方式可以提供一種寄生電容小的半導體裝置。本發明的一個方式可以提供一種電特性良好的半導體裝置。本發明的一個方式可以提供一種電特性穩定的半導體裝置。本發明的一個方式可以提供一種關態電流小的半導體裝置。本發明的一個方式可以提供一種新穎的半導體裝置。本發明的一個方式可以提供一種工作速度快的半導體裝置。本發明的一個方式可以提供一種包括該半導體裝置的模組。本發明的一個方式可以提供一種包括該半導體裝置或該模組的電子裝置。
注意，上述效果的記載不妨礙其他效果的存在。此外，本發明的一個方式並不需要實現所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的效果。
100‧‧‧基板
101‧‧‧絕緣膜
102‧‧‧絕緣膜
102a‧‧‧絕緣膜
102b‧‧‧絕緣膜
104‧‧‧導電膜
106‧‧‧半導體膜
106a‧‧‧半導體膜
106b‧‧‧半導體膜
106c‧‧‧半導體膜
110a‧‧‧絕緣膜
110b‧‧‧絕緣膜
112‧‧‧絕緣膜
114‧‧‧導電膜
116a‧‧‧導電膜
116b‧‧‧導電膜
150‧‧‧電晶體
208‧‧‧低電阻區域
208a‧‧‧低電阻區域
208b‧‧‧低電阻區域
208c‧‧‧通道形成區域
210‧‧‧絕緣膜
210a‧‧‧絕緣膜
210b‧‧‧絕緣膜
250‧‧‧電晶體
310a‧‧‧絕緣膜
310b‧‧‧絕緣膜
350‧‧‧電晶體
501‧‧‧像素電路
502‧‧‧像素部
504‧‧‧驅動電路部
504a‧‧‧閘極驅動器
504b‧‧‧源極驅動器
506‧‧‧保護電路
507‧‧‧端子部
550‧‧‧電晶體
552‧‧‧電晶體
554‧‧‧電晶體
560‧‧‧電容元件
562‧‧‧電容元件
570‧‧‧液晶元件
572‧‧‧發光元件
700‧‧‧顯示裝置
701‧‧‧基板
702‧‧‧像素部
704‧‧‧源極驅動電路部
705‧‧‧基板
706‧‧‧閘極驅動電路部
708‧‧‧FPC端子部
710‧‧‧信號線
711‧‧‧佈線部
712‧‧‧密封材料
716‧‧‧FPC
730‧‧‧絕緣膜
732‧‧‧密封膜
734‧‧‧絕緣膜
736‧‧‧彩色膜
738‧‧‧遮光膜
750‧‧‧電晶體
752‧‧‧電晶體
760‧‧‧連接電極
764‧‧‧絕緣膜
766‧‧‧絕緣膜
770‧‧‧平坦化絕緣膜
772‧‧‧導電膜
774‧‧‧導電膜
775‧‧‧液晶元件
776‧‧‧液晶層
778‧‧‧結構體
780‧‧‧異方性導電膜
782‧‧‧發光元件
784‧‧‧導電膜
786‧‧‧EL層
788‧‧‧導電膜
790‧‧‧電容元件
5100‧‧‧顆粒
5120‧‧‧基板
5161‧‧‧區域
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷基板
8011‧‧‧電池
9000‧‧‧外殼
9001‧‧‧顯示部
9003‧‧‧揚聲器
9005‧‧‧操作鍵
9006‧‧‧連接端子
9007‧‧‧感測器
9008‧‧‧麥克風
9050‧‧‧操作按鈕
9051‧‧‧資訊
9052‧‧‧資訊
9053‧‧‧資訊
9054‧‧‧資訊
9055‧‧‧鉸鏈
9100‧‧‧可攜式資訊終端
9101‧‧‧可攜式資訊終端
9102‧‧‧可攜式資訊終端
9200‧‧‧可攜式資訊終端
9201‧‧‧可攜式資訊終端
在圖式中：圖1A至圖1C是電晶體的俯視圖及剖面圖；圖2A至圖2D是CAAC-OS的剖面的Cs校正高解析度TEM影像及CAAC-OS的剖面示意圖；圖3A至圖3D是CAAC-OS的平面的Cs校正高解析度TEM影像；圖4A至圖4C是說明藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖；圖5A和圖5B是示出CAAC-OS的電子繞射圖案的圖；圖6是示出電子照射導致的In-Ga-Zn氧化物的結晶部的變化的圖； 圖7A至圖7C是示出電晶體的一部分的剖面圖及帶結構的圖；圖8A和圖8B是電晶體的剖面圖；圖9A至圖9C是示出電晶體的製造方法的剖面圖；圖10A至圖10C是示出電晶體的製造方法的剖面圖；圖11A至圖11C是電晶體的俯視圖及剖面圖；圖12A和圖12B是電晶體的剖面圖；圖13A至圖13C是示出電晶體的製造方法的剖面圖；圖14A和圖14B是示出電晶體的製造方法的剖面圖；圖15A至圖15C是電晶體的俯視圖及剖面圖；圖16A和圖16B是電晶體的剖面圖；圖17A至圖17C是示出電晶體的製造方法的剖面圖；圖18是示出顯示裝置的一個方式的俯視圖；圖19是示出顯示裝置的一個方式的剖面圖；圖20是示出顯示裝置的一個方式的剖面圖；圖21A至圖21C是說明顯示裝置的方塊圖及電路圖；圖22是說明顯示模組的圖；圖23A至圖23G是說明電子裝置的圖。
下面，將參照圖式詳細地說明本發明的實施方式。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，當利 用圖式說明發明的結構時，表示相同部分的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加標記。
注意，在圖式中，有時為了清楚瞭解而誇大尺寸、膜(層)的厚度或區域。
在本說明書中，例如，當使用“直徑”、“粒徑”、“大小”、“尺寸”、“寬度”等規定物體的形狀時，也可以將其換稱為容納物體的最小立方體的一邊的長度或者物體的一個剖面的圓等效直徑。物體的一個剖面的圓等效直徑是指等於物體的一個剖面的面積的正圓形的直徑。
注意，電壓大多指某個電位與參考電位(例如，接地電位(GND)或源極電位)之間的電位差。由此，可以將電壓改稱為電位。
另外，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等中所記載的序數詞與用於特定本發明的一個方式的序數詞有時不一致。
注意，例如當導電性充分低時，有時即使表示為“半導體(或半導體膜)”也具有“絕緣體(或絕緣膜)”的特性。此外，“半導體”和“絕緣體”的境界不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。
另外，例如當導電性充分高時，有時即使表示為“半導體(或半導體膜)”也具有“導電體(或導電膜)”的特性。此外，“半導體”和“導電 體”的境界不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。
注意，半導體的雜質例如是構成半導體的主要成分之外的物質。例如，濃度低於0.1atomic%的元素是雜質。有時由於包含雜質而例如發生在半導體中形成DOS(Density of State：態密度)、載子移動率降低或結晶性降低等情況。在半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第一族元素、第二族元素、第十四族元素、第十五族元素或主要成分之外的過渡金屬等，特別是，例如有氫(也包含在水中)、鋰、鈉、矽、硼、磷、碳、氮等。在氧化物半導體中，有時例如氫等雜質的混入導致氧缺陷的產生。此外，在半導體是矽時，作為改變半導體的特性的雜質，例如有氧、除了氫之外的第一族元素、第二族元素、第十三族元素、第十五族元素等。
另外，在本說明書中，在記載為“A具有濃度B的區域”時，例如包括：A的某區域整體在深度方向上的濃度為B的情況；A的某區域在深度方向上的濃度的平均值為B的情況；A的某區域在深度方向上的濃度的中值為B的情況；A的某區域在深度方向上的濃度的最大值為B的情況；A的某區域在深度方向上的濃度的最小值為B的情況；A的某區域在深度方向上的濃度的結束值為B的情況；以及A中的在測量上能夠得到可能是個準確的值的區域的濃度為B的情況；等。
此外，在本說明書中，在記載為“A具有大小B、長度B、厚度B、寬度B或距離B的區域”時，例如包括：A的某區域整體的大小、長度、 厚度、寬度或距離為B的情況；A的某區域的大小、長度、厚度、寬度或距離的平均值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的中值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的最大值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的最小值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的結束值為B的情況；以及A中的在測量上能夠得到可能是個準確的值的區域的大小、長度、厚度、寬度或距離為B的情況；等。
注意，例如，通道長度是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)與閘極電極互相重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)與汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不成為唯一的值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
例如，通道寬度是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)與閘極電極互相重疊的區域或者形成通道的區域中的源極和汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不成為唯一的值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時實際上形成通道的區域中的通道寬度(下面稱為實效的通道寬度)和電晶體的俯視圖所示的通道寬度 (下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時因為實效的通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有立體的結構的微型電晶體中，有時形成在半導體的側面上的通道區域的比例大於形成在半導體的頂面上的通道區域的比例。在此情況下，實際上形成通道的實效的通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由實測估計實效的通道寬度。例如，為了根據設計值估計實效的通道寬度，需要預先知道半導體的形狀作為假定。因此，當半導體的形狀不清楚時，難以準確地測量實效的通道寬度。
因此，在本說明書中，有時將在電晶體的俯視圖中半導體和閘極電極互相重疊的區域中的源極與汲極相對的部分的長度，即外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效的通道寬度。注意，藉由取得剖面TEM影像等並對其影像進行分析等，可以決定通道長度、通道寬度、實效的通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，有時得到與使用實效的通道寬度進行計算時不同的值。
在本說明書中，“A具有其端部比B的端部突出的形狀”有時 意味著在俯視圖或剖面圖中A的至少一個端部位於B的至少一個端部的外側。因此，例如可以將“A具有其端部比B的端部突出的形狀”的記載解釋為在俯視圖中A的一個端部位於B的一個端部的外側。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括該角度為85°以上且95°以下的狀態。另外，“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
實施方式1
在本實施方式中，參照圖式說明本發明的一個方式的半導體裝置及其製造方法。作為半導體裝置的一個例子，使用電晶體進行說明。
〈電晶體結構1〉
圖1A、圖1B及圖1C是根據本發明的一個方式的電晶體150的俯視圖及剖面圖。圖1A是俯視圖。圖1B及圖1C是對應於圖1A所示的點劃線A1-A2及點劃線B1-B2的剖面圖。注意，在圖1A的俯視圖中，為了明確起見，省略構成要素的一部分。
在圖1B中，電晶體150包括：基板100上的絕緣膜101；絕緣膜101上的導電膜104；導電膜104上的絕緣膜102；絕緣膜102上的半導體膜106；具有與半導體膜106的頂面及側面接觸的區域的導電膜116a及導電膜116b；與導電膜116a的頂面及側面接觸且在半導體膜106上的絕緣膜110a； 與導電膜116b的頂面及側面接觸且在半導體膜106上的絕緣膜110b；絕緣膜110a上、絕緣膜110b上及半導體膜106上的絕緣膜112；以及絕緣膜112上的導電膜114。另外，導電膜114的一部分與半導體膜106重疊。
注意，電晶體150有時也可以不包括絕緣膜101。
在電晶體150中，絕緣膜101具有基底絕緣膜的功能。另外，導電膜104具有閘極電極的功能。另外，絕緣膜102具有閘極絕緣膜的功能。另外，導電膜116a及導電膜116b具有源極電極及汲極電極的功能。另外，絕緣膜112具有閘極絕緣膜的功能。另外，導電膜114具有閘極電極的功能。因此，可以根據施加到導電膜104或導電膜114的電位控制電晶體150的工作。也就是說，可以根據施加到導電膜104或導電膜114的電位控制導電膜116a與導電膜116b之間的導通。
另外，電晶體150的半導體膜106包括：導電膜116a與半導體膜106互相接觸的區域；絕緣膜110a與半導體膜106互相接觸的區域；絕緣膜112與半導體膜106互相接觸的區域；絕緣膜110b與半導體膜106互相接觸的區域；以及導電膜116b與半導體膜106互相接觸的區域。電晶體150藉由在導電膜114與導電膜116a之間及導電膜114與導電膜116b之間分別包括絕緣膜110a、絕緣膜110b及絕緣膜112，可以使絕緣膜的膜厚度的總和增大，其結果是，可以減小起因於電晶體150的工作的寄生電容。
如圖1B所示，半導體膜106的側面與導電膜116a及導電膜116b接觸。另外，半導體膜106可以被具有閘極電極的功能的導電膜114的電場電圍繞。將半導體膜被閘極電極的電場電圍繞的電晶體的結構稱為surrounded channel(s-channel)結構。因此，有時在半導體膜106整體(bulk) 中形成通道。在s-channel結構中，可以使大電流流在電晶體的源極與汲極之間，而可以增大導通時的電流(通態電流(on-state current))。另外，因為半導體膜106被導電膜114的電場圍繞，所以可以減小非導通時的電流(關態電流(off-state current))。
藉由由具有阻擋氫等雜質及氧的功能的絕緣膜圍繞電晶體150，可以使電晶體150的電特性穩定。例如，作為絕緣膜101，可以使用具有阻擋氫等雜質及氧的功能的絕緣膜。
作為具有阻擋氫等雜質及氧的功能的絕緣膜，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣膜的單層或疊層。
例如，作為絕緣膜101，可以使用氧化鋁、氧化鎂、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭。絕緣膜101較佳為包括氧化鋁或氮化矽。例如，藉由使絕緣膜101包括氧化鋁或氮化矽，可以抑制氫等雜質混入到半導體膜106。另外，例如，藉由使絕緣膜101包括氧化鋁或氮化矽，可以降低氧的外擴散。
絕緣膜101也可以具有防止來自基板100的雜質的擴散的功能。
導電膜104例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一個以上的導電膜的單層或疊層。例如，也可以是合金膜或化合物膜，也可以使用：包含鋁的導電膜；包含銅及鈦的導電膜；包含銅及錳的導電膜；包含銦、錫及氧的導電膜；或包含鈦及氮的導電膜等。
導電膜104具有電晶體150的第二閘極電極(也稱為背閘極電極)的功能。例如，也可以對導電膜104施加低於或高於源極電極的電壓，來使電晶體150的臨界電壓向正方向或向負方向變動。例如，藉由使電晶體150的臨界電壓向正方向變動，即使閘極電壓為0V，也有時能夠實現電晶體150成為非導通狀態(關閉狀態)的常關閉(normally-off)。注意，施加到導電膜104的電壓既可以是可變的，又可以是恆定的。
作為絕緣膜102，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣膜的單層或疊層。例如，作為絕緣膜102，可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭。在本實施方式中，作為絕緣膜102，從基板100一側設置絕緣膜102a、絕緣膜102b。絕緣膜102a也可以具有如絕緣膜101那樣的防止來自基板100的雜質的擴散的功能。另外，當半導體膜106是氧化物半導體膜時，絕緣膜102b可以具有對半導體膜106供應氧的功能。
作為導電膜116a及導電膜116b，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電膜形成單層或疊層。例如，也可以是合金膜或化合物膜，也可以使用：包含鋁的導電膜；包含銅及鈦的導電膜；包含銅及錳的導電膜；包含銦、錫及氧的導電膜；或包含鈦及氮的導電膜等。
作為絕緣膜110a及絕緣膜110b，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或 鉭的絕緣體的單層或疊層。例如，作為絕緣膜110a及絕緣膜110b，例如可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭。
作為絕緣膜112，可以援用絕緣膜110a及絕緣膜110b的說明。
作為導電膜114，可以援用導電膜104的說明。
作為半導體膜106，較佳為使用氧化物半導體膜。有時也可以使用矽(包括應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵或有機半導體膜等。
〈氧化物半導體的結構〉
下面說明氧化物半導體的結構。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor)、a-like OS(amorphous-like Oxide Semiconductor)、非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
已知，非晶結構一般被定義為處於介穩狀態並沒有固定化，並且為各向同性且不具有非均勻結構等。另外，也可以說是鍵角可靈活地改變且具有短程有序而不具有長程有序的結構。
從相反的角度來看，不能將本質上穩定的氧化物半導體稱為 完全是非晶(completely amorphous)的氧化物半導體。另外，不能將不是等方性(例如，在微小區域中具有週期性結構)的氧化物半導體稱為完全是非晶的氧化物半導體。注意，a-like OS在微小區域中具有週期性結構，但同時具有空洞(void)，所以是不穩定的結構。因此，a-like OS在物性上接近於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖2A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖2B示出將圖2A中的區域(1)放大的Cs校正高解析度TEM 影像。由圖2B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖2B所示，CAAC-OS具有特有的原子排列。圖2C是以輔助線示出特有的原子排列的圖。由圖2B和圖2C可知，一個顆粒的尺寸為1nm以上或3nm以上，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。另外，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為堆積磚塊或塊體的結構(參照圖2D)。在圖2C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖2D所示的區域5161。
圖3A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖3B、圖3C和圖3D分別示出將圖3A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖3B、圖3C和圖3D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖4A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS 中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖4B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖4C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖5A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖5B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖 案。由圖5B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖5B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖5B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時會因為雜質的混入或缺陷的產生等而得到降低，所以從相反的角度來看，CAAC-OS也可以說是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
在氧化物半導體具有雜質或缺陷的情況下，其特性有時因為光或熱等而發生變動。例如，包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺損有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質或氧缺陷少的CAAC-OS為載子密度低的氧化物半導體。明確而言，可以將氧化物半導體的載子密度設定為低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3且為1×10-9/cm3以上。將這種氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。 CAAC-OS的雜質濃度和缺陷態密度低。即，CAAC-OS可以說是具有穩定的特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸為大於10nm且為100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當藉由利用使用其直徑比顆粒大的X射線束的out-of-plane法對nc-OS進行分析時，檢測不到表示結晶面的峰值。此外，在使用其束徑比顆粒大(例如，50nm以上)的電子束對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀 的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS及非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(樣本A)、nc-OS(樣本B)和CAAC-OS(樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的9個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖6示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖6可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖6中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖6中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。即，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密 度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
圖7A是將電晶體150的一部分放大的剖面圖。在圖7A中，示出半導體膜106是依次層疊有半導體膜106a、半導體膜106b及半導體膜106c的疊層膜的情況。注意，當如圖7B所示的那樣將疊層膜加工成島狀時，疊層膜下的絕緣膜102可以被稍微過蝕刻。
說明可用於半導體膜106a、半導體膜106b及半導體膜106c等的半導體。
半導體膜106b例如是包含銦的氧化物半導體。例如，在半導 體膜106b包含銦時，其載子移動率(電子移動率)得到提高。此外，半導體膜106b較佳為包含元素M。元素M較佳是鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、釔、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢等。注意，作為元素M有時也可以組合多個上述元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。或者，元素M例如是具有增大氧化物半導體的能隙的功能的元素。此外，半導體膜106b較佳為包含鋅。此外，當氧化物半導體包含鋅時，有時容易晶化。
注意，半導體膜106b不侷限於包含銦的氧化物半導體。半導體膜106b例如也可以是鋅錫氧化物、鎵錫氧化物或氧化鎵等不包含銦且包含鋅、鎵或錫的氧化物半導體等。
作為半導體膜106b例如使用能隙大的氧化物。半導體膜106b的能隙例如是2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
例如，半導體膜106a及半導體膜106c是包含除了氧之外的一種或多種構成半導體膜106b的元素的氧化物半導體。因為半導體膜106a及半導體膜106c包含除了氧之外的一種或多種構成半導體膜106b的元素，所以不容易在半導體膜106a與半導體膜106b的介面以及半導體膜106b與半導體膜106c的介面處形成介面能階。
說明半導體膜106a、半導體膜106b及半導體膜106c包含銦的情況。另外，在半導體膜106a是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In為50atomic%以下且M為50atomic%以上，更佳的是：In為25atomic%以下且M為75atomic%以上。此外，在半導體膜106b 是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In為25atomic%以上且M為75atomic%以下，更佳的是：In為34atomic%以上且M為66atomic%以下。此外，在半導體膜106c是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In為50atomic%以下且M為50atomic%以上，更佳的是：In為25atomic%以下且M為75atomic%以上。另外，半導體膜106c也可以使用與半導體膜106a同樣的種類的氧化物。
作為半導體膜106b使用其電子親和力大於半導體膜106a及半導體膜106c的氧化物。例如，作為半導體膜106b使用如下氧化物，該氧化物的電子親和力比半導體膜106a及半導體膜106c大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。注意，電子親和力是真空能階和導帶底之間的能量差。
注意，銦鎵氧化物的電子親和力小，其氧阻擋性高。因此，半導體膜106c較佳為包含銦鎵氧化物。鎵原子的比率[Ga/(In+Ga)]例如為70%以上，較佳為80%以上，更佳為90%以上。
但是，半導體膜106a或/及半導體膜106c也可以是氧化鎵。例如，當作為半導體膜106c使用氧化鎵時，可以降低在導電膜116a或導電膜116b與導電膜114之間產生的洩漏電流。也就是說，可以降低電晶體150的關態電流。
此時，當從導電膜114對半導體膜106施加閘極電壓時，在半導體膜106a、半導體膜106b及半導體膜106c中的電子親和力最大的半導體膜106b中形成通道。
圖7C示出對應於圖7A所示的點劃線E1-E2的帶結構。圖7C 示出真空能階(記作vacuum level)、各層的導帶底的能量(記作Ec)及價電子帶頂的能量(記作Ev)。
在此，有時在半導體膜106a與半導體膜106b之間具有半導體膜106a和半導體膜106b的混合區域。另外，有時在半導體膜106b與半導體膜106c之間具有半導體膜106b和半導體膜106c的混合區域。混合區域的介面態密度較低。因此，在半導體膜106a、半導體膜106b和半導體膜106c的疊層體的帶結構中，各膜之間的介面及介面附近的能量連續地變化(也稱為連續接合)。
此時，電子主要在半導體膜106b中移動，而不主要在半導體膜106a中及半導體膜106c中移動。也就是說，電子埋入在半導體膜106b中。因此，當降低半導體膜106a與半導體膜106b的介面處的介面態密度、半導體膜106b與半導體膜106c的介面處的介面態密度時，在半導體膜106b中電子的移動被阻礙的情況少，由此電晶體150的通態電流因通道電阻小而可以增加。
注意，當電晶體150具有s-channel結構時，在整個半導體膜106b中形成有通道。因此，半導體膜106b的厚度越大，通道區越大。即，半導體膜106b越厚，越能夠提高電晶體150的通態電流。例如，半導體膜106b具有其厚度為10nm以上，較佳為40nm以上，更佳為60nm以上，進一步較佳為100nm以上的區域即可。注意，因為包括電晶體150的半導體裝置的生產率有時會下降，所以半導體膜106b例如具有其厚度為300nm以下，較佳為200nm以下，更佳為150nm以下的區域即可。
此外，為了提高電晶體150的通態電流，半導體膜106c的厚 度越小越好。例如，半導體膜106c可以具有其厚度為低於10nm，較佳為5nm以下，更佳為3nm以下的區域。另一方面，半導體膜106c具有阻擋構成相鄰的絕緣體的氧之外的元素(氫、矽等)侵入形成有通道的半導體膜106b中的功能。因此，半導體膜106c較佳為具有一定程度的厚度。例如，半導體膜106c可以具有其厚度為0.3nm以上，較佳為1nm以上，更佳為2nm以上的區域。另外，為了抑制從絕緣膜102等釋放的氧向外擴散，半導體膜106c較佳為具有阻擋氧的性質。
此外，為了提高可靠性，較佳的是，半導體膜106a厚且半導體膜106c薄。例如，半導體膜106a可以具有其厚度為10nm以上，較佳為20nm以上，更佳為40nm以上，進一步較佳為60nm以上的區域。藉由將半導體膜106a形成得厚，可以拉長從相鄰的絕緣膜和半導體膜106a的介面到形成有通道的半導體膜106b的距離。注意，因為包括電晶體150的半導體裝置的生產率可能會下降，所以半導體膜106a例如可以具有其厚度為200nm以下，較佳為120nm以下，更佳為80nm以下的區域。
例如，氧化物半導體中的矽有時成為載子陷阱或載子發生源。因此，半導體膜106b的矽濃度越低越好。例如在半導體膜106b與半導體膜106a之間具有藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的矽濃度為低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於2×1018atoms/cm3的區域。此外，在半導體膜106b與半導體膜106c之間具有藉由SIMS得到的矽濃度為低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於2×1018atoms/cm3的區域。
此外，為了降低半導體膜106b的氫濃度，較佳為降低半導體 膜106a及半導體膜106c的氫濃度。半導體膜106a及半導體膜106c具有藉由SIMS得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下的區域。此外，為了降低半導體膜106b的氮濃度，較佳為降低半導體膜106a及半導體膜106c的氮濃度。半導體膜106a及半導體膜106c具有藉由SIMS得到的氮濃度為低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下的區域。
注意，當銅混入氧化物半導體時，有時生成電子陷阱。電子陷阱有時使電晶體的臨界電壓向正方向變動。因此，半導體膜106b的表面或者內部的銅濃度越低越好。例如，半導體膜106b較佳為具有銅濃度為1×1019atoms/cm3以下，5×1018atoms/cm3以下，或者1×1018atoms/cm3以下的區域。
此外，為了對其通道形成在氧化物半導體中的電晶體賦予穩定的電特性，藉由降低氧化物半導體中的雜質濃度，來使氧化物半導體成為本質或實質上本質是有效的。在此，“實質上本質”是指氧化物半導體的載子密度為1×1017/cm3以下，較佳為1×1015/cm3以下，更佳為1×1013/cm3以下，進一步較佳為1×1011/cm3以下，特別較佳為1×1010/cm3以下且1×10-9/cm3以上。
上述三層結構是一個例子。例如，也可以採用沒有半導體膜106a或半導體膜106c的兩層結構。或者，也可以採用在半導體膜106a上或下、或者在半導體膜106c上或下設置包括作為半導體膜106a、半導體膜106b和半導體膜106c而例示的半導體中的任何一個半導體的四層結構。或者， 也可以採用在半導體膜106a上、半導體膜106a下、半導體膜106c上、半導體膜106c下中的任何兩個以上的位置設置包括作為半導體膜106a、半導體膜106b和半導體膜106c而例示的半導體中的任何一個半導體的n層結構(n為5以上的整數)。
作為基板100例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。例如，作為半導體基板，可以舉出由矽或鍺等構成的單一材料半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如有SOI(Silicon on Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容元件、電阻元件、切換元件、發光元件、記憶元件等。
此外，作為基板100也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到撓性基板的基板100上。在此情況下，較佳為在不具有撓性的基板與電晶體之間設置剝離層。此外，作為基板100，也可以使用包含纖維的薄片、薄膜或箔等。另外，基 板100也可以具有伸縮性。此外，基板100可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板100例如具有5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下的厚度的區域。藉由將基板100形成得薄，可以實現包括電晶體150的半導體裝置的輕量化。另外，藉由將基板100形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩解基板100上的半導體裝置因掉落等而受到的衝擊等。即，能夠提供一種耐久性高的半導體裝置。
作為撓性基板的基板100，例如可以使用金屬、合金、樹脂、玻璃或其纖維等。具有撓性的基板100的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為具有撓性的基板100，例如使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板的基板100。
另外，電晶體150也可以是圖8A或圖8B所示的剖面圖的結構。圖8A所示的結構在導電膜114與導電膜104電連接這一點上與圖1B所示的結構不同。另外，圖8B在沒有設置導電膜104及絕緣膜102這一點上與圖1B不同。
〈電晶體結構1的製造方法〉
下面，說明圖1A至圖1C所示的電晶體150的製造方法。
首先，準備基板100。
接著，形成絕緣膜101。絕緣膜101可以藉由濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、原子層沉積(ALD：Atomic Layer Deposition)法等形成。
此外，可以將CVD法分為利用電漿的電漿CVD(PECVD：Plasma Enhanced CVD)法、利用熱的熱CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，可以根據使用的源氣體分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
電漿CVD法可以以較低的溫度得到高品質的膜。另外，因為熱CVD法不使用電漿，所以利用熱CVD法能夠減少對被處理物的電漿損傷。例如，半導體裝置所包括的佈線、電極、元件(電晶體、電容元件等)等有時藉由從電漿接收電荷而會產生電荷積聚(charge buildup)。此時，有時半導體裝置所包括的佈線、電極、元件等因積蓄的電荷而被破壞。另一方面，當採用不使用電漿的熱CVD法時，因為不產生電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，因為不產生成膜中的電漿損傷，所以可以得到缺陷少的膜。
另外，ALD法也可以減少對被處理物的電漿損傷。另外，ALD法也不產生成膜中的電漿損傷，所以可以得到缺陷少的膜。
不同於使從靶材等釋放的粒子沉積的成膜方法，CVD法及ALD法是藉由被處理物的表面的反應而形成膜的成膜方法。因此，藉由CVD法及ALD法形成的膜具有良好的步階覆蓋性而不容易受被處理物的形狀的 影響。尤其是，藉由ALD法形成的膜具有良好的步階覆蓋性及厚度的均一性，所以適合用於形成覆蓋縱橫比高的開口部的表面的膜。但是，因為ALD法的沉積速度較慢，所以較佳為與沉積速度快的CVD法等其他成膜方法組合來使用。
CVD法及ALD法可以藉由調整源氣體的流量比控制獲得的膜的組成。例如，在CVD法及ALD法中，可以藉由調整源氣體的流量比形成任意組成的膜。另外，例如，在CVD法及ALD法中，可以藉由一邊形成膜一邊改變源氣體的流量比，來形成其組成連續變化的膜。當在進行成膜的同時改變源氣體的流量比時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使成膜所需的時間縮短。因此，有時可以提高半導體裝置的生產率。
接著，形成導電膜。導電膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，利用光微影法等對導電膜進行加工，形成導電膜104(參照圖9A)。
注意，在光微影法中，首先利用光罩使光阻劑曝光。接著，使用顯影液去除或留下曝光的區域來形成光阻遮罩。接著，藉由利用該光阻遮罩進行蝕刻處理可以將導電膜、半導體膜或絕緣膜等加工成所需的形狀。例如，可以藉由使用KrF準分子雷射，ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等使光阻劑曝光來形成光阻遮罩。此外，也可以利用在基板和投影透鏡之間填滿液體(例如水)的狀態下進行露光的液浸技術。也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子 束時，不需要光罩。注意，可以使用灰化等乾蝕刻處理或/及濕蝕刻處理去除光阻遮罩。
接著，形成絕緣膜102a及絕緣膜102b(參照圖9B)。絕緣膜102a及絕緣膜102b可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。注意，也將絕緣膜102a及絕緣膜102b總稱為絕緣膜102。
接著，也可以進行對絕緣膜102添加氧的處理。作為添加氧的處理，例如有離子植入法、電漿處理法等。對絕緣膜102添加的氧成為過剩氧。
接著，形成半導體膜。半導體膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，也可以進行對半導體膜添加氧的處理。作為添加氧的處理，例如有離子植入法、電漿處理法等。對半導體膜添加的氧成為過剩氧。注意，當半導體膜為疊層膜時，較佳為對對應於成為圖1A的半導體膜106的半導體的層進行添加氧的處理。
接著，較佳為進行第一加熱處理。第一加熱處理可以在150℃以上且低於基板的應變點，較佳為200℃以上且480℃以下，更佳為300℃以上且480℃以下的溫度下進行。第一加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者，第一加熱處理可以以如下方法進行：在惰性氣體氛圍下進行加熱處理，然後在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行另一個加熱處理以便填補脫離了的氧。藉由進行第一加熱處理，可以提高半導體膜的結晶性，並可以去除氫或水等雜質。
接著，利用光微影法等對半導體膜進行加工，形成半導體膜106(參照圖9C)。
接著，形成導電膜。導電膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，利用光微影法等對導電膜進行加工，形成導電膜116a及導電膜116b(參照圖10A)。
接著，形成絕緣膜。絕緣膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，利用光微影法等對絕緣膜進行加工，形成絕緣膜110a及絕緣膜110b(參照圖10B)。
接著，形成絕緣膜。絕緣膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，利用光微影法等對絕緣膜進行加工，形成絕緣膜112。
接著，形成導電膜。導電膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，利用光微影法等對導電膜進行加工，形成導電膜114。
注意，也可以在形成導電膜114之後形成絕緣膜。絕緣膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。另外，也可以在形成該絕緣膜之後進行第二加熱處理。藉由進行第二加熱處理，絕緣膜102等中的過剩氧移動到半導體膜106中，因此能夠降低半導體膜106的缺陷(氧缺陷)。另外，第二加熱處理在絕緣膜102中的過剩氧(氧)擴散到半導體膜106的溫度下進行即可。例如，第二加熱處理也可以參照關於第一加熱處 理的記載。或者，第二加熱處理較佳為以低於第一加熱處理的溫度進行。第二加熱處理比第一加熱處理的溫度低20℃以上且150℃以下，較佳為低40℃以上且100℃以下。由此，可以抑制過多的過剩氧(氧)從絕緣膜102釋放。注意，在形成各層時的加熱處理兼作第二加熱處理的情況下，有時可以不進行第二加熱處理。
藉由上述步驟，能夠製造圖1A至圖1C所示的電晶體150。
藉由在電晶體150中設置絕緣膜110a及絕緣膜110b，可以降低導電膜114與導電膜116a之間及導電膜114與導電膜116b之間的寄生電容。另外，藉由削減寄生電容，可以提高該半導體裝置的工作速度。另外，藉由使半導體膜106的大部分與導電膜116a或導電膜116b接觸，可以降低寄生電阻。另外，藉由降低寄生電阻，可以增大通態電流。
〈電晶體結構2〉
下面，說明具有與圖1A至圖1C等所示的電晶體150不同的結構的電晶體250。圖11A、圖11B及圖11C是根據本發明的一個方式的電晶體250的俯視圖及剖面圖。圖11A是俯視圖。圖11B及圖11C是對應於圖11A所示的點劃線A1-A2及點劃線B1-B2的剖面圖。注意，在圖11A的俯視圖中，為了明確起見，省略構成要素的一部分。
在圖11B中，電晶體250包括：基板100上的絕緣膜101；絕緣膜101上的導電膜104；導電膜104上的絕緣膜102；絕緣膜102上的半導體膜106；具有與半導體膜106的頂面及側面接觸的區域的導電膜116a及導電膜116b；與導電膜116a的頂面及側面接觸且在半導體膜106上的絕緣膜210a；與導電膜116b的頂面及側面接觸且在半導體膜106上的絕緣膜210b； 絕緣膜210a上、絕緣膜210b上及半導體膜106上的絕緣膜112；以及絕緣膜112上的導電膜114。另外，導電膜114的一部分與半導體膜106重疊。另外，半導體膜106具有低電阻區域208a、低電阻區域208b及通道形成區域208c。
注意，電晶體250有時也可以不包括絕緣膜101。
在電晶體250中，絕緣膜101具有基底絕緣膜的功能。另外，導電膜104具有閘極電極的功能。另外，絕緣膜102具有閘極絕緣膜的功能。另外，導電膜116a及導電膜116b具有源極電極及汲極電極的功能。另外，絕緣膜112具有閘極絕緣膜的功能。另外，導電膜114具有閘極電極的功能。因此，可以根據施加到導電膜104或導電膜114的電位控制半導體膜106的電阻。也就是說，可以根據施加到導電膜104或導電膜114的電位控制導電膜116a與導電膜116b之間的導通。
另外，電晶體250的半導體膜106包括：導電膜116a與半導體膜106互相接觸的區域；絕緣膜210a與半導體膜106互相接觸的區域；絕緣膜112與半導體膜106互相接觸的區域；絕緣膜210b與半導體膜106互相接觸的區域；以及導電膜116b與半導體膜106互相接觸的區域。
注意，當絕緣膜210a及絕緣膜210b為氮化矽、氮氧化矽等氮化物絕緣膜時，可以使氮化物絕緣膜所含的氫移動到半導體膜106中。其結果是，可以形成電阻值低於半導體膜106的低電阻區域208a及低電阻區域208b。
此時，因為導電膜116a與低電阻區域208a之間的能障充分小，所以成為歐姆接觸。另外，因為導電膜116b與低電阻區域208b之間的能障充分小，所以成為歐姆接觸。因此，導電膜116a及導電膜116b與包括低 電阻區域208a及低電阻區域208b的半導體膜106之間順利地進行電子的授受。
如上所述，導電膜116a及導電膜116b與半導體膜106之間順利地進行電子的授受且上述通道電阻小的半導體裝置具有良好的開關特性。
作為電晶體250，藉由在導電膜114與導電膜116a之間及導電膜114與導電膜116b之間包括絕緣膜210a、絕緣膜210b及絕緣膜112，可以降低寄生電容。
注意，電晶體250也可以是圖12A或圖12B所示的剖面圖的結構。圖12A所示的結構在導電膜114與導電膜104電連接這一點上與圖11B所示的結構不同。另外，圖12B在沒有設置導電膜104及絕緣膜102這一點上與圖11B不同。
〈電晶體結構2的製造方法〉
下面，說明圖11A至圖11C所示的電晶體250的製造方法。
首先，準備基板100。接著，形成絕緣膜101。接著，利用光微影法等對導電膜進行加工，形成導電膜104。接著，形成絕緣膜102a及絕緣膜102b。接著，形成半導體膜。接著，利用光微影法等對半導體膜進行加工，形成半導體膜106。接著，形成導電膜。接著，利用光微影法等對導電膜進行加工，形成導電膜116a及導電膜116b(參照圖13A)。至此為止的製程可以援用電晶體結構1的製造方法的圖9A至圖10A的說明。
接著，形成絕緣膜210。絕緣膜210可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。絕緣膜210是氮化物絕緣膜，可以使 氮化物絕緣膜所含的氫移動到半導體膜106中。其結果是，在半導體膜106中形成低電阻區域208(參照圖13B)。
接著，利用光微影法等對絕緣膜210進行加工，形成絕緣膜210a及絕緣膜210b(參照圖13C)。
接著，形成絕緣膜。絕緣膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，利用光微影法等對絕緣膜進行加工，形成絕緣膜112(參照圖14A)。
接著，進行第二加熱處理。藉由進行第二加熱處理，絕緣膜102等中的過剩氧移動到半導體膜106中，因此能夠降低半導體膜106的缺陷(氧缺陷)。也就是說，絕緣膜102等所含的過剩氧移動到電阻區域208的不與低絕緣膜210a及絕緣膜210b接觸的區域中，從而形成通道形成區域208c。另外，因為絕緣膜210a及絕緣膜210b所含的氫移動到半導體膜106，所以低電阻區域208的與絕緣膜210a及絕緣膜210b接觸的區域中形成有低電阻區域208a及低電阻區域208b。另外，第二加熱處理在絕緣膜102中的過剩氧(氧)擴散到半導體膜106的溫度下進行即可。例如，第二加熱處理也可以參照關於第一加熱處理的記載。或者，第二加熱處理較佳為以低於第一加熱處理的溫度進行。第二加熱處理比第一加熱處理的溫度低20℃以上且150℃以下，較佳為低40℃以上且100℃以下。由此，可以抑制過多的過剩氧(氧)從絕緣膜102釋放。注意，在形成各層時的加熱處理兼作第二加熱處理的情況下，有時可以不進行第二加熱處理。
接著，形成導電膜。導電膜可以利用濺射法、CVD法、MBE 法、PLD法、ALD法等形成。
接著，利用光微影法等對導電膜進行加工，形成導電膜114。
藉由上述步驟，能夠製造圖11A至圖11C所示的電晶體250。
在電晶體250中，藉由設置作為氮化物絕緣膜的絕緣膜210a及絕緣膜210b，可以形成低電阻區域208a及低電阻區域208b，因為導電膜116a與低電阻區域208a及導電膜116b與低電阻區域208b的能障充分小，所以成為歐姆接觸。因此，導電膜116a及導電膜116b與包括低電阻區域208a及低電阻區域208b的半導體膜106之間順利地進行電子的授受且上述通道電阻小，而可以具有良好的開關特性。
另外，藉由設置絕緣膜210a及絕緣膜210b，可以降低導電膜114與導電膜116a之間及導電膜114與導電膜116b之間的寄生電容。另外，藉由削減寄生電容，可以提高該半導體裝置的工作速度。另外，藉由使半導體膜106的大部分與導電膜116a或導電膜116b接觸，可以降低寄生電阻，從而可以增大通態電流。
〈電晶體結構3〉
下面，說明具有與前面所示的電晶體不同的結構的電晶體350。圖15A、圖15B及圖15C是根據本發明的一個方式的電晶體350的俯視圖及剖面圖。圖15A是俯視圖。圖15B及圖15C是對應於圖15A所示的點劃線A1-A2及點劃線B1-B2的剖面圖。注意，在圖15A的俯視圖中，為了明確起見，省略構成要素的一部分。
在圖15B中，電晶體350包括：基板100上的絕緣膜101；絕緣膜101上的導電膜104；導電膜104上的絕緣膜102；絕緣膜102上的半導體 膜106；具有與半導體膜106的頂面及側面接觸的區域的導電膜116a及導電膜116b；與導電膜116a的頂面及側面接觸且在半導體膜106上的絕緣膜310a；與導電膜116b的頂面及側面接觸且在半導體膜106上的絕緣膜310b；絕緣膜310a上、絕緣膜310b上及半導體膜106上的絕緣膜112；以及絕緣膜112上的導電膜114。另外，導電膜114的一部分與半導體膜106重疊。
注意，電晶體350有時也可以不包括絕緣膜101。
在電晶體350中，絕緣膜101具有基底絕緣膜的功能。另外，導電膜104具有閘極電極的功能。另外，絕緣膜102具有閘極絕緣膜的功能。另外，導電膜116a及導電膜116b具有源極電極及汲極電極的功能。另外，絕緣膜112具有閘極絕緣膜的功能。另外，導電膜114具有閘極電極的功能。因此，可以根據施加到導電膜104或導電膜114的電位控制半導體膜106的電阻。也就是說，可以根據施加到導電膜104或導電膜114的電位控制導電膜116a與導電膜116b之間的導通。
另外，電晶體350的半導體膜106包括：導電膜116a與半導體膜106互相接觸的區域；絕緣膜310a與半導體膜106互相接觸的區域；絕緣膜112與半導體膜106互相接觸的區域；絕緣膜310b與半導體膜106互相接觸的區域；以及導電膜116b與半導體膜106互相接觸的區域。
使導電膜116a及導電膜116b的表面氧化或氮化，來形成絕緣膜310a及絕緣膜310b。作為導電膜116a及導電膜116b，例如可以使用包含多晶矽、鎂、鋁、釩、鉻、釔、鋯、鈮、釹、鉿及鉭中的一種以上的導電膜的單層或疊層。
作為電晶體350，藉由在導電膜114與導電膜116a之間及導電 膜114與導電膜116b之間包括絕緣膜310a、絕緣膜310b及絕緣膜112，可以降低寄生電容。
注意，電晶體350也可以是圖16A或圖16B所示的剖面圖的結構。圖16A所示的結構在導電膜114與導電膜104電連接這一點上與圖15B所示的結構不同。另外，圖16B在沒有設置導電膜104及絕緣膜102這一點上與圖15B不同。
〈電晶體結構3的製造方法〉
下面，說明圖15A至圖15C所示的電晶體350的製造方法。
首先，準備基板100。接著，形成絕緣膜101。接著，形成導電膜。接著，利用光微影法等對導電膜進行加工，形成導電膜104。接著，形成絕緣膜102a及絕緣膜102b。接著，形成半導體膜。接著，利用光微影法等對半導體膜進行加工，形成半導體膜106。接著，形成導電膜。接著，利用光微影法等對導電膜進行加工，形成導電膜116a及導電膜116b(參照圖17A)。至此為止的製程可以援用電晶體結構1的製造方法的圖9A至圖10A的說明。
接著，使導電膜116a及導電膜116b的表面氧化或氮化，來形成絕緣膜310a及絕緣膜310b(參照圖17B)。作為使導電膜116a及導電膜116b的表面氧化或氮化的方法，例如可以使用熱氧化(或熱氮化)、電漿氧化(或電漿氮化)及氧離子植入(或氮離子植入)等。
接著，形成絕緣膜。絕緣膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，利用光微影法等對絕緣膜進行加工，形成絕緣膜112 (參照圖17C)。
接著，形成導電膜。導電膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，利用光微影法等對導電膜進行加工，形成導電膜114。
另外，也可以在形成導電膜114之後形成絕緣膜。絕緣膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。另外，也可以在形成該絕緣膜之後進行第二加熱處理。藉由進行第二加熱處理，絕緣膜102等中的過剩氧移動到半導體膜106中，因此能夠降低半導體膜106的缺陷(氧缺陷)。另外，第二加熱處理在絕緣膜102中的過剩氧(氧)擴散到半導體膜106的溫度下進行即可。例如，第二加熱處理也可以參照關於第一加熱處理的記載。或者，第二加熱處理較佳為以低於第一加熱處理的溫度進行。第二加熱處理比第一加熱處理的溫度第20℃以上且150℃以下，較佳為低40℃以上且100℃以下。由此，可以抑制過多的過剩氧(氧)從絕緣膜102釋放。注意，在形成各層時的加熱處理兼作第二加熱處理的情況下，有時可以不進行第二加熱處理。
藉由上述步驟，可以形成圖15A至圖15C所示的電晶體350。
作為電晶體350，藉由設置絕緣膜310a及絕緣膜310b，可以降低導電膜114與導電膜116a之間及導電膜114與導電膜116b之間的寄生電容。另外，藉由削減寄生電容，可以提高該半導體裝置的工作速度。另外，藉由使半導體膜106的大部分與導電膜116a或導電膜116b接觸，可以降低寄生電阻，另外，藉由降低寄生電阻，可以增大通態電流。
本實施方式所示的結構及方法等可以與其他實施方式所示 的結構及方法等適當地組合而實施。
實施方式2
在本實施方式中，下面使用圖18至圖20說明包括在前面的實施方式中例示的電晶體的顯示裝置的一個例子。
圖18是示出顯示裝置的一個例子的俯視圖。圖18所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封材料712；以及以與第一基板701對置的方式設置的第二基板705。注意，由密封材料712密封第一基板701及第二基板705。也就是說，像素部702、源極驅動電路部704及閘極驅動電路部706被第一基板701、密封材料712及第二基板705密封。注意，雖然在圖18中未圖示，但是在第一基板701與第二基板705之間設置有顯示元件。
另外，在顯示裝置700中，在第一基板701上的不由密封材料712圍繞的區域中設置有電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit：撓性印刷電路)端子部708。此外，FPC716連接於FPC端子部708，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號等。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710連接。由FPC716供應的各種信號等是藉由信號線710供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
另外，也可以在顯示裝置700中設置多個閘極驅動電路部 706。另外，作為顯示裝置700，雖然示出將源極驅動電路部704及閘極驅動電路部706與像素部702同樣地形成在第一基板701上的例子，但是並不侷限於該結構。例如，可以只將閘極驅動電路部706形成在第一基板701上，或者可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)安裝於第一基板701的結構。另外，對另行形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法等。
另外，顯示裝置700所包括的像素部702、源極驅動電路部704及閘極驅動電路部706包括多個的電晶體，作為該電晶體可以適用本發明的一個方式的半導體裝置的電晶體。
另外，顯示裝置700可以包括各種元件。該元件例如包括使用液晶元件、EL(電致發光)元件(包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、MIRASOL(在日本註冊的商標)、IMOD(干涉測量調節)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或碳奈米管的顯示元件等中的至少一個。除此之外，也可以具有藉由電作用或磁作用改變對比度、亮度、反射率、透射率等的顯示媒體。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的 一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
作為顯示裝置700的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
另外，為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示，也可以使用彩色層(也稱為濾光片)。作為彩色層，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用彩色層，可以與不使用彩色層的情況相比進一 步提高顏色再現性。此時，也可以藉由設置包括彩色層的區域和不包括彩色層的區域，將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域，在顯示明亮的影像時，有時可以減少彩色層所引起的亮度降低而減少功耗兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光顏色的元件發射R、G、B、Y、白色(W)。藉由使用自發光元件，有時與使用彩色層的情況相比進一步減少功耗。
在本實施方式中，使用圖19及圖20說明作為顯示元件使用液晶元件及EL元件的結構。圖19是沿著圖18所示的點劃線Q-R的剖面圖，作為顯示元件使用液晶元件的結構。另外，圖20是沿著圖18所示的點劃線Q-R的剖面圖，作為顯示元件使用EL元件的結構。
下面，首先說明圖19及圖20所示的共同部分，接著說明不同的部分。
〈顯示裝置的共同部分的說明〉
圖19及圖20所示的顯示裝置700包括：引繞佈線部711；像素部702；源極驅動電路部704；以及FPC端子部708。另外，引繞佈線部711包括信號線710。另外，像素部702包括電晶體750及電容元件790。另外，源極驅動電路部704包括電晶體752。
電晶體750及電晶體752可以適當地使用前面所示的電晶體。
在本實施方式中使用的電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該電晶體可以降低關閉狀態下的電流值(關態電流值)。因此，可以延長影像信號等電信號的保持時間，在開啟電源的 狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮抑制功耗的效果。
另外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數。另外，在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
電容元件790採用在一對電極之間具有電介質的結構。更明確而言，作為電容元件790的一個電極使用藉由與用作電晶體750的閘極電極的導電膜相同的製程而形成的導電膜，作為電容元件790的另一個電極使用用作電晶體750的源極電極及汲極電極的導電膜。此外，作為夾持在一對電極之間的電介質，使用用作電晶體750的閘極絕緣膜的絕緣膜。
另外，在圖19及圖20中，在電晶體750、電晶體752及電容元件790上設置有絕緣膜764、絕緣膜766及平坦化絕緣膜770。
作為絕緣膜764、絕緣膜766，可以使用與前面的實施方式所示的絕緣膜110a、絕緣膜110b、絕緣膜112同樣的材料及製造方法形成。另外，作為平坦化絕緣膜770，可以使用具有耐熱性的有機材料如聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等。也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣膜770。另外，也可以採用不設置平坦化絕緣膜770的結構。
另外，信號線710與用作電晶體750或電晶體752的源極電極及汲極電極的導電膜在同一製程中形成。信號線710也可以使用以與電晶體750或電晶體752的源極電極及汲極電極不同的製程形成的導電膜，例如被用作閘極電極的導電膜。作為信號線710，例如，當使用包含銅元素的材料時，起因於佈線電阻的信號延遲等較少，而可以實現大螢幕的顯示。
另外，FPC端子部708包括連接電極760、異方性導電膜780及FPC716。連接電極760與用作電晶體750、電晶體752的源極電極及汲極電極的導電膜在同一製程中形成。另外，連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
另外，作為第一基板701及第二基板705，例如可以使用玻璃基板。另外，作為第一基板701及第二基板705，也可以使用具有撓性的基板。作為該具有撓性的基板，例如可以舉出塑膠基板等。
另外，在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀的間隔物，用來控制第一基板701與第二基板705之間的距離(液晶盒厚(cell gap))。另外，作為結構體778，也可以使用球狀的間隔物。雖然在本實施方式中例示出將結構體778設置在第一基板701一側的例子，但並不侷限於此。例如，也可以採用將結構體778設置在第二基板705一側的結構或將結構體778設置在第一基板701一側及第二基板705一側的結構。
另外，在第二基板705一側，設置有用作黑矩陣的遮光膜738、用作濾色片的彩色膜736、與遮光膜738及彩色膜736接觸的絕緣膜734。
〈作為顯示元件使用液晶元件的顯示裝置的結構例子〉
圖19所示的顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、導電膜774及液晶層776。導電膜774被設置在第二基板705一側，並具有相對電極的功能。圖19所示的顯示裝置700可以根據施加到導電膜772及導電膜774的電壓改變液晶層776的配向狀態，由此控制光的透過及非透過而顯示影像。
另外，導電膜772與用作電晶體750所包括的源極電極及汲極電極的導電膜連接。導電膜772被用作形成在平坦化絕緣膜770上的像素電極，即顯示元件的一個電極。另外，導電膜772具有反射電極的功能。圖19所示的顯示裝置700是將外光由導電膜772反射並藉由彩色膜736來進行顯示的所謂反射式彩色液晶顯示裝置。
作為導電膜772，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜，例如，較佳為使用包含鋁或銀的材料。在本實施方式中，作為導電膜772使用對可見光具有反射性的導電膜。
另外，當使用對可見光具有反射性的導電膜時，導電膜772可以採用疊層結構。例如，作為下層形成膜厚度為100nm的鋁膜，作為上層形成膜厚度為30nm的銀合金膜(例如為包含銀、鈀及銅的合金膜)。藉由採用上述結構，發揮如下優異效果。
(1)可以提高基底膜與導電膜772的密接性；(2)可以使用藥液對鋁膜及銀合金膜一起進行蝕刻；(3)可以使導電膜772的剖面形狀成為良好的形狀(例如為錐形形狀)。(3)的原因可認為是如下緣故：當使用藥液進行 蝕刻時，鋁膜的蝕刻速度比銀合金膜慢，或者當在進行上層的銀合金膜的蝕刻之後使下層的鋁膜露出時，從比銀合金膜賤的金屬，換句話說，離子化傾向高的鋁抽出電子，由此銀合金膜的蝕刻被抑制，而下層的鋁膜的蝕刻的進行速度快。
另外，在圖19所示的顯示裝置700中，像素部702的平坦化絕緣膜770的一部分中設置有凹凸。該凹凸例如可以藉由使用有機樹脂膜等形成平坦化絕緣膜770並對該有機樹脂膜的表面設置凹部及凸部而形成。另外，用作反射電極的導電膜772沿著上述凹凸形成。因此，當外光入射到導電膜772時，可以使光在導電膜772的表面漫反射，而可以提高可見度。
注意，雖然作為圖19所示的顯示裝置700例示了反射式彩色液晶顯示裝置，但並不侷限於此，例如，也可以將對可見光具有透光性的導電膜用於導電膜772，由此製造透射式彩色液晶顯示裝置。當顯示裝置為透射式彩色液晶顯示裝置時，也可以採用不設置平坦化絕緣膜770中的凹凸的結構。
注意，雖然在圖19中未圖示，但是也可以分別在導電膜772、導電膜774的與液晶層776接觸的一側設置配向膜。另外，雖然在圖19中未圖示，但是可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、各 向同性相等。
另外，在採用橫向電場方式的情況下，也可以使用不需要配向膜的呈現藍相的液晶。藍相是液晶相的一種，當使膽固醇相液晶的溫度上升時，在即將從膽固醇相轉變到各向同性相之前出現。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有幾wt.%以上的手性試劑的液晶組成物用於液晶層。包含呈現藍相的液晶和手性試劑的液晶組成物因為回應速度快且具有光學各向同性，所以不需要配向處理且視角依賴性小。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。
另外，當作為顯示元件使用液晶元件時，可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反鐵電液晶)模式等。
另外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透射式液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Aligmnent：多域垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。
〈作為顯示元件使用發光元件的顯示裝置〉
圖20所示的顯示裝置700包括發光元件782。發光元件782包括導電膜784、EL層786及導電膜788。在圖20所示的顯示裝置700中，藉由使發光元件782所包括的EL層786發光，可以顯示影像。
另外，導電膜784與用作電晶體750所包括的源極電極及汲極電極的導電膜連接。導電膜784被用作形成在平坦化絕緣膜770上的像素電極，即顯示元件的一個電極。作為導電膜784，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜，例如，較佳為使用包含鋁或銀的材料。
另外，圖20所示的顯示裝置700中設置有平坦化絕緣膜770及導電膜784上的絕緣膜730。絕緣膜730覆蓋導電膜784的一部分。注意，發光元件782具有頂部發射結構。因此，導電膜788具有透光性，而使EL層786所發射的光透過。注意，雖然在本實施方式中例示頂部發射結構，但是並不侷限於此。例如，也可以適用對導電膜784一側發射光的底部發射結構或對導電膜784及導電膜788的兩者發射光的雙面發射結構。
另外，在與發光元件782重疊的位置設置有彩色膜736，並且在與絕緣膜730重疊的位置、引繞佈線部711以及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。發光元件782與絕緣膜734之間填充有密封膜732。注意，雖然在圖20所示的顯示裝置700中例示出設置彩色膜736的結構，但是不侷限於此。例如，在藉由分別塗布來形 成EL層786時，也可以採用不設置彩色膜736的結構。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式3
在本實施方式中，參照圖21A至圖21C說明具有本發明的一個方式的半導體裝置的顯示裝置。
圖21A所示的顯示裝置包括：具有顯示元件的像素的區域(以下稱為像素部502)；配置在像素部502外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部504)；具有保護元件的功能的電路(以下稱為保護電路506)；以及端子部507。此外，也可以採用不設置保護電路506的結構。
驅動電路部504的一部分或全部較佳為形成在與像素部502相同的基板上。由此，可以減少構件的數量或端子的數量。當驅動電路部504的一部分或全部不形成在與像素部502相同的基板上時，可以藉由COG或TAB(Tape Automated Bonding：捲帶自動接合)安裝驅動電路部504的一部分或全部。
像素部502包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路501)，驅動電路部504包括輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器504a)、用來供應用來驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器504b)等驅動電路。
閘極驅動器504a具有移位暫存器等。閘極驅動器504a藉由端 子部507被輸入用來驅動移位暫存器的信號並輸出信號。例如，閘極驅動器504a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器504a具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X。)的電位的功能。另外，也可以設置多個閘極驅動器504a，並藉由多個閘極驅動器504a分別控制掃描線GL_1至GL_X。或者，閘極驅動器504a具有能夠供應初始化信號的功能。但是，不侷限於此，閘極驅動器504a可以供應其他信號。
源極驅動器504b具有移位暫存器等。除了用來驅動移位暫存器的信號之外，作為資料信號的基礎的信號(視訊信號)也藉由端子部507被輸入到源極驅動器504b。源極驅動器504b具有根據視訊信號生成寫入到像素電路501的資料信號的功能。另外，源極驅動器504b具有依照輸入起動脈衝信號、時脈信號等而得到的脈衝信號來控制資料信號的輸出的功能。另外，源極驅動器504b具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y。)的電位的功能。或者，源極驅動器504b具有能夠供應初始化信號的功能。但是，不侷限於此，源極驅動器504b可以供應其他信號。
源極驅動器504b例如使用多個類比開關等來構成。藉由依次使多個類比開關成為導通狀態，源極驅動器504b可以輸出對影像信號進行時間分割而成的信號作為資料信號。此外，也可以使用移位暫存器等構成源極驅動器504b。
多個像素電路501的每一個分別藉由被供應掃描信號的多個掃描線GL之一而被輸入脈衝信號，並藉由被供應資料信號的多個資料線DL之一而被輸入資料信號。另外，多個像素電路501的每一個藉由閘極驅動器504a來控制資料信號的資料的寫入及保持。例如，藉由掃描線GL_m(m是 X以下的自然數)從閘極驅動器504a對第m行第n列的像素電路501輸入脈衝信號，並根據掃描線GL_m的電位而藉由資料線DL_n(n是Y以下的自然數)從源極驅動器504b對第m行第n列的像素電路501輸入資料信號。
圖21A所示的保護電路506例如連接於閘極驅動器504a與像素電路501之間的掃描線GL。或者，保護電路506連接於源極驅動器504b與像素電路501之間的資料線DL。或者，保護電路506可以連接於閘極驅動器504a與端子部507之間的佈線。或者，保護電路506可以連接於源極驅動器504b與端子部507之間的佈線。此外，端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及視訊信號的端子的部分。
保護電路506是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線與其他佈線導通的電路。
如圖21A所示，藉由對像素部502和驅動電路部504分別設置保護電路506，可以提高顯示裝置對因ESD(Electro Static Discharge：靜電放電)等而產生的過電流的電阻。但是，保護電路506的結構不侷限於此，例如，也可以採用將閘極驅動器504a與保護電路506連接的結構或將源極驅動器504b與保護電路506連接的結構。或者，也可以採用將端子部507與保護電路506連接的結構。
另外，雖然在圖21A中示出由閘極驅動器504a和源極驅動器504b形成驅動電路部504的例子，但是不侷限於此結構。例如，也可以採用只形成閘極驅動器504a並安裝另外準備的形成有源極驅動電路的基板(例如，使用單晶半導體膜、多晶半導體膜形成的驅動電路基板)的結構。
此外，圖21A所示的多個像素電路501例如可以採用圖21B 所示的結構。
圖21B所示的像素電路501包括液晶元件570、電晶體550以及電容元件560。作為電晶體550，可以應用上述實施方式所示的電晶體。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應不同的電位。
例如，作為具備液晶元件570的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
在第m行第n列的像素電路501中，電晶體550的源極電極和汲極電極中的一個與資料線DL_n電連接，源極和汲極中的另一個與液晶元 件570的一對電極中的另一個電極電連接。此外，電晶體550的閘極電極與掃描線GL_m電連接。電晶體550具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件560的一對電極中的一個電極與被供應電位的佈線(以下，稱為電位供應線VL)電連接，另一個電極與液晶元件570的一對電極中的另一個電極電連接。此外，根據像素電路501的規格適當地設定電位供應線VL的電位的值。電容元件560被用作儲存被寫入的資料的儲存電容器。
例如，在具有圖21B的像素電路501的顯示裝置中，例如，藉由圖21A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體550成為導通狀態而寫入資料信號的資料。
當電晶體550成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
圖21A所示的多個像素電路501例如可以採用圖21C所示的結構。
另外圖21C所示的像素電路501包括電晶體552及電晶體554、電容元件562以及發光元件572。可以將上述實施方式所示的電晶體應用於電晶體552和電晶體554中的一者或兩者。
電晶體552的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線(以下，稱為信號線DL_n)。並且，電晶體552的閘極電極電連接於被供應閘極信號的佈線(以下，稱為掃描線GL_m)。
電晶體552具有藉由成為導通狀態或關閉狀態而對資料信號 的寫入進行控制的功能。
電容元件562的一對電極中的一個與被供應電位的佈線(以下，稱為電位供應線VL_a)電連接，另一個與電晶體552的源極電極和汲極電極中的另一個電連接。
電容元件562被用作儲存被寫入的資料的儲存電容器。
電晶體554的源極電極和汲極電極中的一個與電位供應線VL_a電連接。並且，電晶體554的閘極電極與電晶體552的源極電極和汲極電極中的另一個電連接。
發光元件572的陽極和陰極中的一個與電位供應線VL_b電連接，另一個與電晶體554的源極電極和汲極電極中的另一個電連接。
作為發光元件572，可以使用例如有機電致發光元件(也稱為有機EL元件)等。注意，發光元件572並不侷限於有機EL元件，也可以為由無機材料構成的無機EL元件。
此外，高電源電位VDD施加到電位供應線VL_a和電位供應線VL_b中的一個，低電源電位VSS施加到另一個。
例如，在具有圖21C的像素電路501的顯示裝置中，例如，藉由圖21A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體552成為導通狀態而寫入資料信號的資料。
當電晶體552成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。並且，流在電晶體554的源極電極與汲極電極之間的電流量根據被寫入的資料信號的電位被控制，發光元件572以對應於流動的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式4
在本實施方式中，參照圖22至圖23G說明具有本發明的一個方式的半導體裝置的顯示模組及電子裝置。
圖22所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光單元8007、框架8009、印刷電路板8010、電池8011。
可以將本發明的一個方式的半導體裝置例如用於顯示面板8006。
上蓋8001及下蓋8002可以根據觸控面板8004及顯示面板8006的尺寸適當地改變其形狀或尺寸。
觸控面板8004可以是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠以與顯示面板8006重疊的方式被形成。此外，也可以使顯示面板8006的相對基板(密封基板)具有觸控面板功能。另外，也可以在顯示面板8006的各像素內設置光感測器，以製成光學觸控面板。
背光單元8007包括光源8008。注意，雖然在圖22中例示出在背光單元8007上配置光源8008的結構，但是不侷限於此。例如，可以在背光單元8007的端部設置光源8008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射型面板時，可以採用不設置背光單元8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用 來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有散熱板的功能。
印刷電路板8010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以使用外部的商業電源，又可以使用另行設置的電池8011的電源。當使用商用電源時，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖23A至圖23G是示出電子裝置的圖。這些電子裝置可以包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(它具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖23A至圖23G所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在儲存介質中的程式或資料來將其顯示在顯示部等。注意，圖23A至圖23G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。另外，雖然未在圖23A至圖23G中示出，但是電子裝置也可以採用包括多個顯
示部的結構。另外，可以對該電子裝置設置相機等，使其具有拍攝靜態影像的功能、拍攝動態影像的功能、將拍攝的影像儲存到儲存介質(外部或內置於相機)的功能、將拍攝的影像顯示在顯示部的功能等。
下面對圖23A至圖23G所示的電子裝置進行詳細的說明。
圖23A是示出可攜式資訊終端9100的透視圖。可攜式資訊終端9100所包括的顯示部9001具有撓性。因此，可以沿著彎曲的外殼9000的彎曲面安裝顯示部9001。另外，顯示部9001具備觸控感測器，可以用手指或觸控筆等觸摸畫面來進行操作。例如，藉由觸摸顯示於顯示部9001的圖示，可以啟動應用程式。
圖23B是示出可攜式資訊終端9101的透視圖。可攜式資訊終端9101例如具有選自電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將該可攜式資訊終端9101用作智慧手機。注意，在可攜式資訊終端9101中，省略揚聲器9003、連接端子9006、感測器9007等進行圖示，但是也可以在與圖23A所示的可攜式資訊終端9100同樣的位置設置揚聲器9003、連接端子9006、感測器9007等。另外，作為可攜式資訊終端9101，可以將文字或影像資訊顯示在其多個面上。例如，可以將三個操作按鈕9050(也稱為操作圖示或圖示)顯示在顯示部9001的一個面上。另外，可以將以虛線的矩形示出的資訊9051顯示在顯示部9001的其他面上。此外，作為資訊9051的一個例子，有提醒收到電子郵件、SNS(Social Networking Services：社交網路服務)、電話等的顯示；電子郵件或SNS等的標題；電子郵件或SNS等的發送者名字；日期；時間；電池電量；接收信號的強度等。或者，也可以在顯示資訊9051的位置顯示操作按鈕9050等來代 替資訊9051。
圖23C是示出可攜式資訊終端9102的透視圖。可攜式資訊終端9102具有在顯示部9001的三個面以上顯示資訊的功能。在此，示出將資訊9052、資訊9053、資訊9054分別顯示在不同的面上的例子。例如，可攜式資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示(這裡是資訊9053)。明確而言，將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看到這些資訊的位置。使用者可以確認到該顯示，由此判斷是否接電話，而無需從口袋裡拿出可攜式資訊終端9102。
圖23D是示出手錶型的可攜式資訊終端9200的透視圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通信、電腦遊戲等各種應用程式。另外，顯示部9001的顯示面彎曲，可沿著其彎曲的顯示面進行顯示。另外，可攜式資訊終端9200可以進行基於通信標準的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通信，可以進行免提通話。另外，可攜式資訊終端9200包括連接端子9006，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由連接端子9006進行充電。另外，充電動作也可以利用無線供電進行，而不藉由連接端子9006。
圖23E、F、G是示出能夠折疊的可攜式資訊終端9201的透視圖。另外，圖23E是將可攜式資訊終端9201展開的狀態的透視圖，圖23F是將可攜式資訊終端9201從展開的狀態和折疊的狀態中的一方轉換成另一方時的中途的狀態的透視圖，圖23G是將可攜式資訊終端9201折疊的狀態的透 視圖。可攜式資訊終端9201在折疊狀態下可攜性好，而在展開狀態下因為具有無縫拼接較大的顯示區域所以顯示的瀏覽性強。可攜式資訊終端9201所包括的顯示部9001被由鉸鏈9055連結的三個外殼9000支撐。藉由鉸鏈9055使兩個外殼9000之間彎曲，可以使可攜式資訊終端9201從展開的狀態可逆性地變為折疊的狀態。例如，可攜式資訊終端9201能夠以1mm以上且150mm以下的曲率半徑彎曲。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。注意，本發明的一個方式的半導體裝置也能夠應用於不包括顯示部的電子裝置。另外，在本實施方式所述的電子裝置的顯示部中，示出具有撓性且能夠沿著彎曲的顯示面進行顯示的結構或能夠折疊的顯示部的結構，但並不侷限於此，也可以採用不具有撓性而在平面部進行顯示的結構。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。

Claims (15)

  1. 一種半導體裝置，包括：第一氧化物半導體膜；在該第一氧化物半導體膜上並與其接觸的第一導電膜；在該第一氧化物半導體膜上並與其接觸的第二導電膜；在該第一導電膜及該第一氧化物半導體膜的第一區域上並與它們接觸的第一絕緣膜；在該第二導電膜及該第一氧化物半導體膜的第二區域上並與它們接觸的第二絕緣膜；在該第一絕緣膜、該第二絕緣膜及該第一氧化物半導體膜各個上並與它們接觸的第二氧化物半導體膜；隔著該第二氧化物半導體膜與該第一氧化物半導體膜的第三區域、該第一絕緣膜及該第二絕緣膜各個重疊的第三絕緣膜；以及隔著該第三絕緣膜及該第二氧化物半導體膜與該第一氧化物半導體膜的該第三區域重疊的第三導電膜，其中，該第三區域在該第一區域與該第二區域之間。
  2. 根據申請專利範圍第1項之半導體裝置，還包括：第四導電膜；以及該第四導電膜上的第四絕緣膜，其中該第三導電膜隔著該第三絕緣膜、該第一氧化物半導體膜的該第三區域及該第四絕緣膜與該第四導電膜重疊。
  3. 根據申請專利範圍第1項之半導體裝置， 其中該第一絕緣膜與該第一導電膜的頂面及側面接觸，並且該第二絕緣膜與該第二導電膜的頂面及側面接觸。
  4. 根據申請專利範圍第1項之半導體裝置，還包括：在該第一氧化物半導體膜下的第三氧化物半導體膜。
  5. 根據申請專利範圍第1項之半導體裝置，其中該第一絕緣膜包括該第一導電膜的材料的氮化物或氧化物，並且該第二絕緣膜包括該第二導電膜的材料的氮化物或氧化物。
  6. 一種包括申請專利範圍第1項之半導體裝置的電子裝置。
  7. 一種半導體裝置，包括：包括通道形成區域的第一氧化物半導體膜；在該第一氧化物半導體膜上並與其接觸的第一導電膜；在該第一氧化物半導體膜上並與其接觸的第二導電膜；在該第一導電膜及該第一氧化物半導體膜的第一區域上並與它們接觸的第一絕緣膜；在該第二導電膜及該第一氧化物半導體膜的第二區域上並與它們接觸的第二絕緣膜；在該第一絕緣膜、該第二絕緣膜及該第一氧化物半導體膜各個上並與它們接觸的第二氧化物半導體膜；隔著該第二氧化物半導體膜與該第一氧化物半導體膜的該通道形成區域、該第一絕緣膜及該第二絕緣膜各個重疊的第三絕緣膜；以及隔著該第三絕緣膜及該第二氧化物半導體膜與該通道形成區域重疊的第三導電膜， 其中，該第一氧化物半導體膜的該第一區域及該第二區域的電阻低於該通道形成區域的電阻，並且，該通道形成區域在該第一區域與該第二區域之間。
  8. 根據申請專利範圍第7項之半導體裝置，還包括：第四導電膜；以及該第四導電膜上的第四絕緣膜，其中該第三導電膜隔著該第三絕緣膜、該通道形成區域及該第四絕緣膜與該第四導電膜重疊。
  9. 根據申請專利範圍第8項之半導體裝置，其中該第一絕緣膜及該第二絕緣膜都包括包含氫的氮化絕緣膜，並且該第三絕緣膜及該第四絕緣膜都包括氧化絕緣膜。
  10. 根據申請專利範圍第7項之半導體裝置，其中該第一氧化物半導體膜的該第一區域及該第二區域包含氫。
  11. 根據申請專利範圍第7項之半導體裝置，其中該第一絕緣膜與該第一導電膜的頂面及側面接觸，並且該第二絕緣膜與該第二導電膜的頂面及側面接觸。
  12. 根據申請專利範圍第7項之半導體裝置，還包括：在該第一氧化物半導體膜下的第三氧化物半導體膜。
  13. 一種包括申請專利範圍第7項之半導體裝置的電子裝置。
  14. 一種半導體裝置的製造方法，包括如下步驟：形成第一絕緣膜；形成該第一絕緣膜上的氧化物半導體膜； 形成在該氧化物半導體膜上並與其接觸的第一導電膜及第二導電膜；沉積在該氧化物半導體膜、該第一導電膜及該第二導電膜各個的頂面上並與它們接觸的第二絕緣膜；對該第二絕緣膜進行加工以形成該第一導電膜的該頂面上並與其接觸的第三絕緣膜及該第二導電膜的該頂面上並與其接觸的第四絕緣膜；形成該氧化物半導體膜、該第三絕緣膜及該第四絕緣膜上的第五絕緣膜；以及形成該第五絕緣膜上的第三導電膜，其中，該第三絕緣膜與該氧化物半導體膜的第一區域接觸，且該第四絕緣膜與該氧化物半導體膜的第二區域接觸，該第五絕緣膜與該氧化物半導體膜的第三區域接觸，該第三區域在該第一區域與該第二區域之間，並且，該第三導電膜隔著該第五絕緣膜與該氧化物半導體膜的該第三區域重疊。
  15. 根據申請專利範圍第14項之半導體裝置的製造方法，還包括如下步驟：在形成該第一絕緣膜之前形成第四導電膜，其中該第三導電膜隔著該第一絕緣膜、該氧化物半導體膜的該第三區域及該第五絕緣膜與該第四導電膜重疊。
TW104112447A 2014-04-25 2015-04-17 半導體裝置及其製造方法 TWI655771B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-091703 2014-04-25
JP2014091703 2014-04-25

Publications (2)

Publication Number Publication Date
TW201543673A TW201543673A (zh) 2015-11-16
TWI655771B true TWI655771B (zh) 2019-04-01

Family

ID=54335552

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112447A TWI655771B (zh) 2014-04-25 2015-04-17 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9780226B2 (zh)
JP (1) JP6534557B2 (zh)
KR (1) KR102344557B1 (zh)
TW (1) TWI655771B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6210105B2 (ja) 2015-11-04 2017-10-11 トヨタ自動車株式会社 バッテリ装置
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6839986B2 (ja) * 2016-01-20 2021-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2018073689A1 (en) 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2018138619A1 (en) 2017-01-30 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102512106B1 (ko) * 2017-09-01 2023-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130002312A1 (en) * 2011-06-29 2013-01-03 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US8501564B2 (en) * 2009-12-04 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03101556U (zh) * 1990-02-05 1991-10-23
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101396015B1 (ko) * 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101811203B1 (ko) 2009-12-25 2017-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
CN106057907B (zh) * 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
US9048323B2 (en) * 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
KR102211215B1 (ko) * 2012-09-14 2021-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR20140132878A (ko) * 2013-05-08 2014-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI627751B (zh) 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TWI679772B (zh) 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
KR20200038333A (ko) 2013-05-20 2020-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9293599B2 (en) 2013-05-20 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102264971B1 (ko) 2013-05-20 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US20140374744A1 (en) 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102290801B1 (ko) 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9006736B2 (en) 2013-07-12 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
JP2015053477A (ja) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6401977B2 (ja) 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9461126B2 (en) 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
WO2015140656A1 (en) 2014-03-18 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102332469B1 (ko) 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501564B2 (en) * 2009-12-04 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
US20130002312A1 (en) * 2011-06-29 2013-01-03 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit

Also Published As

Publication number Publication date
US9780226B2 (en) 2017-10-03
US20150311346A1 (en) 2015-10-29
TW201543673A (zh) 2015-11-16
JP6534557B2 (ja) 2019-06-26
KR102344557B1 (ko) 2021-12-30
KR20150123718A (ko) 2015-11-04
JP2015216367A (ja) 2015-12-03

Similar Documents

Publication Publication Date Title
TWI655771B (zh) 半導體裝置及其製造方法
US11271098B2 (en) Semiconductor device and method for manufacturing the same
KR102358088B1 (ko) 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
TWI693712B (zh) 以低溫度製造半導體裝置的方法
TW201133785A (en) Semiconductor device and method for manufacturing the same
TW201545359A (zh) 半導體裝置及具有其之顯示裝置
US11935962B2 (en) Semiconductor device
US11929412B2 (en) Semiconductor device
US10504924B2 (en) Semiconductor device and display device including the semiconductor device
JP7462087B2 (ja) 半導体装置
KR20210098981A (ko) 표시 장치 및 표시 장치의 제작 방법
JP6965065B2 (ja) 表示装置
WO2020089762A1 (ja) 半導体装置
WO2020074993A1 (ja) 半導体装置
JP7504801B2 (ja) 半導体装置
JP2024081709A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees