TWI652793B - 反熔絲結構 - Google Patents
反熔絲結構 Download PDFInfo
- Publication number
- TWI652793B TWI652793B TW107100105A TW107100105A TWI652793B TW I652793 B TWI652793 B TW I652793B TW 107100105 A TW107100105 A TW 107100105A TW 107100105 A TW107100105 A TW 107100105A TW I652793 B TWI652793 B TW I652793B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate electrode
- active area
- fuse structure
- edge
- portions
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Fuses (AREA)
Abstract
本揭露提供一種反熔絲結構，其包含一主動區、位於該主動區上方的一閘極電極、以及位於該主動區與該閘極電極之間的一介電層。該主動區與該閘極電極於一垂直投影方向局部重疊，形成複數個通道。該閘極電極與該主動區之一包含複數個延伸部分以形成該複數個通道。
Description
本揭露係關於一種反熔絲結構，更特別地，係關於一種具有多通道的閘極氧化物(gate oxide，GOX)反熔絲結構。
在積體電路製造中，有數百萬以上的電子組件一體成形於晶圓上方。在一些情況下，晶圓中的一些該等電子組件可能故障而無法具有正常功能。如果整個晶圓或晶片僅僅由於其一些電子組件的故障而被中止，那是很浪費的。因此，需要修復方法來修復發生故障的電子組件以降低製造成本。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的實施例提供一種反熔絲結構。該反熔絲結構包含一主動區、位於該主動區上方的一閘極電極、以及位於該主動區與該閘極電極之間的一介電層。該主動區與該閘極電極於一垂直投影方向局部重疊，形成複數個通道。
在一些實施例中，該複數個通道各自實質為矩形。
在一些實施例中，該複數個通道實質配置為彼此平行。
在一些實施例中，該閘極電極包括一第一部分與複數個第二部分，該第一部分具有面對該主動區的一邊緣，該等第二部分各自由該第一部分的該邊緣向該主動區延伸，以及該等第二部分於該垂直投影方向至少局部重疊該主動區，形成該複數個通道。
在一些實施例中，該閘極電極的該第一部分的該邊緣係與該主動區分離。
在一些實施例中，該閘極電極的該第一部分的該邊緣於該垂直投影方向重疊該主動區。
在一些實施例中，該主動區包括一第一部分與複數個第二部分，該第一部分具有面對該閘極電極的一邊緣，該等第二部分各自由該第一部分的該邊緣向該閘極電極延伸，以及該等第二部分於該垂直投影方向至少局部重疊該閘極電極，形成該複數個通道。
在一些實施例中，該主動區的該第一部分的該邊緣係與該閘極電極分離。
在一些實施例中，該主動區的該第一部分的該邊緣於該垂直投影方向重疊該閘極電極。
在一些實施例中，該反熔絲結構另包含電連接至該閘極電極的一第一訊號線，以及電連接至該主動區的一第二訊號線。
本揭露的一些實施例提供一種反熔絲結構。該反熔絲結構包含一主動區、位於該主動區上方的一閘極電極、以及位於該主動區與該閘極電極之間的一介電層。該閘極電極包含一第一部分與複數個第二部分，該第一部分具有面對該主動區的一邊緣，該等第二部分各自由該第一部分的該邊
緣向該主動區延伸，以及該等第二部分於一垂直投影方向至少局部重疊該主動區。
在一些實施例中，該閘極電極的該等第二部分各自實質為矩形。
在一些實施例中，該閘極電極的該複數個第二部分實質配置為彼此平行。
在一些實施例中，該閘極電極的該第一部分的該邊緣係與該主動區分離。
在一些實施例中，該閘極電極的該第一部分的該邊緣於該垂直投影方向重疊該主動區。
本揭露的一些實施例提供一種反熔絲結構。該反熔絲結構包含一主動區、位於該主動區上方的一閘極電極、以及位於該主動區與該閘極電極之間的一介電層。該主動區包含一第一部分與複數個第二部分，該第一部分具有面對該閘極電極的一邊緣，該等第二部分各自由該第一部分的該邊緣向該閘極電極延伸，以及該等第二部分於一垂直投影方向至少局部重疊該閘極電極。
在一些實施例中，該主動區的該等第二部分各自實質為矩形。
在一些實施例中，該主動區的該複數個第二部分實質配置為彼此平行。
在一些實施例中，該主動區的該第一部分的該邊緣係與該閘極電極分離。
在一些實施例中，該主動區的該第一部分的該邊緣於該垂直投影方向重疊該閘極電極。
在本揭露的一些實施例中，多通道反熔絲結構包含複數個通道。多
通道反熔絲結構於閘極電極與主動區之間具有較長的重疊周邊50P，並且該較長的重疊周邊改良崩潰效能(breakdown performance)。具有改良崩潰效能的多通道反熔絲結構在晶片上佔據較小面積，因而節省製造成本。
相對地，單通道反熔絲結構於閘極電極與主動區之間具有較短的重疊周邊，其降低崩潰效能。為了增進崩潰效能，必須將二或多個單一通道反熔絲結構連接在一起。因此，增加晶片上的面積消耗與製造成本。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
1‧‧‧反熔絲結構
2‧‧‧反熔絲結構
3‧‧‧反熔絲結構
4‧‧‧反熔絲結構
10‧‧‧半導體基板
10S‧‧‧表面
20‧‧‧主動區
22‧‧‧第一部分
22E‧‧‧邊緣
24‧‧‧第二部分
30‧‧‧閘極電極
32‧‧‧第一部分
32E‧‧‧邊緣
34‧‧‧第二部分
40‧‧‧介電層
50‧‧‧通道
50P‧‧‧重疊周邊
52‧‧‧通道
52P‧‧‧重疊周邊
60‧‧‧絕緣層
62‧‧‧第一訊號線
64‧‧‧第二訊號線
66‧‧‧傳導通道
68‧‧‧傳導通道
100‧‧‧反熔絲結構
A-A‧‧‧線
B-B‧‧‧線
Z‧‧‧垂直投影方向
參閱詳細說明與申請專利範圍結合考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1A為示意俯視圖，例示本揭露實施例之反熔絲結構。
圖1B為示意剖面圖，例示本揭露實施例沿著圖1A之線A-A的反熔絲結構。
圖1C為示意剖面圖，例示本揭露實施例沿著圖1A之線B-B的反熔絲結構。
圖2為示意俯視圖，例示本揭露之比較例的反熔絲結構。
圖3為示意圖，例示本揭露實施例的反熔絲結構。
圖4為示意圖，例示本揭露實施例的反熔絲結構。
圖5為示意圖，例示本揭露實施例的反熔絲結構。
圖式所示之揭露內容的實施例或範例係以特定語言描述。應理解此非意圖限制本揭露的範圍。所述實施例的任何變化或修飾以及本案所述原理任何進一步應用，對於本揭露相關技藝中具有通常技術者而言為可正常發生。元件符號可重複於各實施例中，但即使它們具有相同的元件符號，實施例中的特徵並非必定用於另一實施例。
應理解雖然在本文中可使用第一、第二、第三等用語描述各種元件、組件、區域、層或區段，然而，這些元件、組件、區域、層或區段應不受限於這些用語。這些用語僅用於區分一元件、組件、區域、層或區段與另一區域、層或區段。因此，以下所述之第一元件、組件、區域、層或區段可被稱為第二元件、組件、區域、層或區段，而仍不脫離本揭露發明概念之教示內容。
本揭露所使用的語詞僅用於描述特定例示實施例之目的，並非用以限制本發明概念。如本文所使用，單數形式「一」與「該」亦用以包含複數形式，除非本文中另有明確指示。應理解說明書中所使用的「包括」一詞專指所稱特徵、整數、步驟、操作、元件或組件的存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件或其群組的存在。
在本揭露中，「反熔絲」一詞係指半導體元件，其為常開電路(a normally open circuit)。當施加編程電壓時，反熔絲可以熔斷成短路。在本揭露的一些實施例中，反熔絲結構包含閘極氧化物(gate oxide，GOX)反熔絲結構。
圖1A為示意俯視圖，例示本揭露實施例的反熔絲結構。圖1B為示意剖面圖，例示本揭露實施例沿著圖1A之線A-A的反熔絲結構。圖1C為示意剖面圖，例示本揭露實施例沿著圖1A之線B-B的反熔絲結構。如圖1A、圖1B與圖1C所示，反熔絲結構1包含主動區20、閘極電極30與介電層40位於半導體基板10(例如，矽基板)上方。主動區20可包含摻雜區域。主動區20可形成於半導體基板20中，並且可接近半導體基板20的表面10S。在一些實施例中，主動區20可形成於半導體基板20的表面10S上方。閘極電極30位於主動區20上方。在一些實施例中，閘極電極30的材料可包含摻雜的半導體材料，例如摻雜的多晶矽或類似物。在一些實施例中，閘極電極30與主動區20可包含相同摻雜型，例如N型或P型。在一些實施例中，閘極電極30與主動區20可包含不同的摻雜型。在一些實施例中，閘極電極30的材料可包含金屬或其他合適的傳導材料。介電層40位於主動區20與閘極電極30之間，閘極電極30完全覆蓋介電層40。在一些實施例中，介電層40可包含無機介電層，例如氧化矽層，但本揭露不以此為限。
主動區20與閘極電極30於垂直投影方向Z局部重疊，並且形成複數個通道50。該複數個通道50彼此分離。在一些實施例中，複數個通道50可有相同的間隔。在一些實施例中，圖式例示兩個通道50以說明本揭露的反熔絲結構1。通道50的數量不限於兩個，並且可為三、四或更多。在一些實施例中，通道50可具有相同的形狀與面積。例如，每一個通道50實質為矩形，但本揭露不以此為限。在一些實施例中，通道50可配置為實質彼此平行，但本揭露不以此為限。
在一些實施例中，電極30的圖案可經配置以實施反熔絲結構1的複數
個通道50。在一些實施例中，反熔絲結構1的閘極電極30可包含第一部分32與複數個第二部分34。第一部分32具有面對主動區20的邊緣32E。每一個第二部分34自第一部分32的邊緣32E向主動區20延伸。第二部分34於垂直投影方向Z至少局部重疊主動區20。在一些實施例中，閘極電極30的第一部分32的邊緣32E與主動區20分離。如圖1所示，反熔絲結構1的通道50在閘極電極30與主動區20之間具有重疊周邊。
在一些實施例中，反熔絲結構1可另包含絕緣層60、第一訊號線62與第二訊號線64。絕緣層60可覆蓋主動區20與閘極電極20，並且可具有平坦表面。第一訊號線62與第二訊號線64可位於絕緣層60上方。例如，第一訊號線62可經由一或多個傳導通道66通過絕緣層60而電連接至閘極電極30。例如，第二訊號線64可經由一或多個傳導通道68通過絕緣層60而電連接至主動區20。在一些實施例中，第一訊號線62與第二訊號線64經配置以提供越過閘極電極30與主動區20的編程電壓。反熔絲結構1為常開電路，亦即，在正常狀態下，第一訊號線62與第二訊號線64彼此電性斷開。當提供在閘極電極30與主動區20之間的編程電壓大於崩潰電壓(breakdown voltage)時，反熔絲結構1可熔斷成短路。當反熔絲結構1熔融時，第一訊號線62與第二訊號線64之間可有電連接。在一些實施例中，反熔絲結構1可經配置為冗餘修復組件(redundant repair component)。例如，記憶元件可包含複數個記憶單元(memory cell)與冗餘單元(redundant cell)。當發現記憶單元發生故障時，連接到發生故障的記憶單元的反熔絲結構1可以被熔融以將記憶單元從發生故障的記憶單元重新映射到冗餘單元。在一些實施例中，反熔絲結構1也可以被配置為在積體電路已經被製造之後定制(customize)積體電路。。例如，一些反熔絲結構1可經熔融而
改變積體電路中的連接，以符合特定應用的需求。
圖2為示意俯視圖，例示本揭露之比較例的反熔絲結構。如圖2所示，比較例的反熔絲結構100具有單一通道52，且通道52在閘極電極30與主動區20之間具有重疊周邊52P。
相對於反熔絲結構100包含單一通道52的比較實施例，本揭露之具有多通道50的反熔絲結構1係具有較長的重疊周邊50P。較長的重疊周邊50P可降低崩潰電壓，因而增加反熔絲1成功熔融的可能性。
在另一比較例中，兩個反熔絲結構100連接以增加反熔絲結構成功熔融的可能性。然而，使用連接在一起的兩個反熔絲結構100會增加積體電路的面積消耗。
相較於有兩個單一通道反熔絲結構100連接在一起的比較例，本揭露具有多個通道50的反熔絲結構1具有較大之成功熔融、降低積體電路中的面積消耗與降低製造成本的可能性。
本揭露的反熔絲結構不限於上述實施例，並且可具有其他不同的實施例。為了簡化說明且便於比較本揭露各實施例，在以下實施例中，相同組件係以相同元件符號標示。為了更容易比較實施例之間的差異，以下說明將詳述不同實施例之間的差異，且不再贅述相同特徵。
圖3為示意圖，例示本揭露實施例之反熔絲結構。如圖3所示，相對於圖1的反熔絲結構，閘極電極30進一步朝向主動區20延伸，使得閘極電極30的第一部分32的邊緣32E於垂直投影方向Z重疊主動區20。隨著閘極電極30與主動區20之間的重疊周邊50P增加，可進一步增加反熔絲結構2的成功熔融的可能性。
圖4為示意圖，例示本揭露實施例的反熔絲結構。如圖4所示，相對
於圖1的反熔絲結構1，主動區20的圖案經配置以實施反熔接結構3的複數個通道50。在一些實施例中，反熔絲結構3的主動區20可包含第一部分22與複數個第二部分24。第一部分22具有面對閘極電極30的邊緣22E。每一個第二部分24自第一部分22的邊緣22E向閘極電極30延伸。第二部分24於垂直投影方向Z至少局部重疊閘極電極30，並且形成複數個通道50。在一些實施例中，主動區20的第一部分22的邊緣22E係與閘極電極30分離。
本揭露具有多通道50的反熔絲結構3具有較長的重疊周邊50P。較長的重疊周邊50P可降低崩潰電壓，因而增加反熔絲結構3成功熔融的可能性。
圖5為示意圖，例示本揭露實施例的反熔絲結構。如圖5所示，相對於圖4的反熔絲結構3，主動區20進一步向閘極電極30延伸，使得主動區20的第一部分22的邊緣22E於垂直投影方向Z重疊閘極電極30。隨著閘極電極30與主動區20之間的重疊周邊50P增加，可進一步增加反熔絲結構4成功熔融的可能性。
在本揭露的一些實施例中，多通道反熔絲結構包含複數個通道50。多通道反熔絲結構於閘極電極30與主動區20之間具有較長的重疊周邊50P，其改良崩潰效能(breakdown performance)。具有改良崩潰效能的多通道反熔絲結構在晶片上佔據較小面積，因而節省製造成本。
相對地，單通道反熔絲結構於閘極電極與主動區之間具有較短的重疊周邊，其降低崩潰效能。為了增進崩潰效能，必須將二或多個單一通道反熔絲結構連接在一起。因此，增加晶片上的面積消耗與製造成本。
本揭露的實施例提供一種反熔絲結構。該反熔絲結構包含一主動區、位於該主動區上方的一閘極電極、以及位於該主動區與該閘極電極之
間的一介電層。該主動區與該閘極電極於垂直投影方向局部重疊，形成複數個通道。
本揭露的實施例提供一種反熔絲結構。該反熔絲結構包含一主動區、位於該主動區上方的一閘極電極、以及位於該主動區與該閘極電極之間的一介電層。該閘極電極包含一第一部分與複數個第二部分，該第一部分具有面對該主動區的一邊緣，該等第二部分各自由該第一部分的該邊緣向該主動區延伸，以及該等第二部分於垂直投影方向至少局部重疊該主動區。
本揭露的實施例提供一種反熔絲結構。該反熔絲結構包含一主動區、位於該主動區上方的一閘極電極、以及位於該主動區與該閘極電極之間的一介電層。該主動區包括一第一部分與複數個第二部分，該第一部分具有面對該閘極電極的一邊緣，該等第二部分各自由該第一部分的該邊緣向該閘極電極延伸，以及該等第二部分於垂直投影方向至少局部重疊該閘極電極。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
Claims (20)
- 一種反熔絲結構，包括：一主動區；一閘極電極，位於該主動區上方；以及一介電層，位於該主動區與該閘極電極之間，該閘極電極完全覆蓋該介電層，其中該主動區與該閘極電極於一垂直投影方向局部重疊，形成複數個通道。
- 如請求項1所述之反熔絲結構，其中該複數個通道各自實質為矩形。
- 如請求項1所述之反熔絲結構，其中該複數個通道實質配置為彼此平行。
- 如請求項1所述之反熔絲結構，其中該閘極電極包括一第一部分與複數個第二部分，該第一部分具有面對該主動區的一邊緣，該等第二部分各自由該第一部分的該邊緣向該主動區延伸，以及該等第二部分於該垂直投影方向至少局部重疊該主動區，形成該複數個通道。
- 如請求項4所述之反熔絲結構，其中該閘極電極的該第一部分的該邊緣係與該主動區分離。
- 如請求項4所述之反熔絲結構，其中該閘極電極的該第一部分的該邊緣於該垂直投影方向重疊該主動區。
- 如請求項1所述之反熔絲結構，其中該主動區包括一第一部分與複數個第二部分，該第一部分具有面對該閘極電極的一邊緣，該等第二部分各自由該第一部分的該邊緣向該閘極電極延伸，以及該等第二部分於該垂直投影方向至少局部重疊該閘極電極，形成該複數個通道。
- 如請求項7所述之反熔絲結構，其中該主動區的該第一部分的該邊緣係與該閘極電極分離。
- 如請求項7所述之反熔絲結構，其中該主動區的該第一部分的該邊緣於該垂直投影方向重疊該閘極電極。
- 如請求項1所述之反熔絲結構，另包括電連接至該閘極電極的一第一訊號線，以及電連接至該主動區的一第二訊號線。
- 一種反熔絲結構，包括：一主動區；一閘極電極，位於該主動區上方；以及一介電層，位於該主動區與該閘極電極之間，該閘極電極完全覆蓋該介電層，其中該閘極電極包括一第一部分與複數個第二部分，該第一部分具有面對該主動區的一邊緣，該等第二部分各自由該第一部分的該邊緣向該主動區延伸，以及該等第二部分於一垂直投影方向至少局部重疊該主動區。
- 如請求項11所述之反熔絲結構，其中該閘極電極的該等第二部分各自實質為矩形。
- 如請求項11所述之反熔絲結構，其中該閘極電極的該複數個第二部分實質配置為彼此平行。
- 如請求項11所述之反熔絲結構，其中該閘極電極的該第一部分的該邊緣係與該主動區分離。
- 如請求項11所述之反熔絲結構，其中該閘極電極的該第一部分的該邊緣於該垂直投影方向重疊該主動區。
- 一種反熔絲結構，包括：一主動區；一閘極電極，位於該主動區上方；以及一介電層，位於該主動區與該閘極電極之間，該閘極電極完全覆蓋該介電層，其中該主動區包括一第一部分與複數個第二部分，該第一部分具有面對該閘極電極的一邊緣，該等第二部分各自由該第一部分的該邊緣向該閘極電極延伸，以及該等第二部分於該垂直投影方向至少局部重疊該閘極電極。
- 如請求項16所述之反熔絲結構，其中該主動區的該等第二部分各自實質為矩形。
- 如請求項16所述之反熔絲結構，其中該主動區的該複數個第二部分實質配置為彼此平行。
- 如請求項16所述之反熔絲結構，其中該主動區的該第一部分的該邊緣係與該閘極電極分離。
- 如請求項16所述之反熔絲結構，其中該主動區的該第一部分的該邊緣於該垂直投影方向重疊該閘極電極。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/802,085 US10720389B2 (en) | 2017-11-02 | 2017-11-02 | Anti-fuse structure |
| US15/802,085 | 2017-11-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI652793B true TWI652793B (zh) | 2019-03-01 |
| TW201919198A TW201919198A (zh) | 2019-05-16 |
Family
ID=66244210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107100105A TWI652793B (zh) | 2017-11-02 | 2018-01-02 | 反熔絲結構 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10720389B2 (zh) |
| CN (1) | CN109755216A (zh) |
| TW (1) | TWI652793B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11916016B2 (en) | 2021-12-30 | 2024-02-27 | Winbond Electronics Corp. | Anti-fuse device and manufacturing method thereof |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10964708B2 (en) * | 2018-06-26 | 2021-03-30 | Micron Technology, Inc. | Fuse-array element |
| US10803966B1 (en) * | 2019-07-16 | 2020-10-13 | Nanya Technology Corporation | Method of blowing an antifuse element |
| US10892222B1 (en) * | 2019-09-04 | 2021-01-12 | Globalfoundries Inc. | Anti-fuse for an integrated circuit (IC) product and method of making such an anti-fuse for an IC product |
| US10854545B1 (en) * | 2019-09-26 | 2020-12-01 | Nanya Technology Corporation | Anti-fuse structure |
| US11244950B1 (en) * | 2020-08-10 | 2022-02-08 | Nanya Technology Corporation | Method for preparing a memory device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6794726B2 (en) | 2002-04-17 | 2004-09-21 | International Business Machines Corporation | MOS antifuse with low post-program resistance |
| US6882027B2 (en) * | 2003-05-28 | 2005-04-19 | Infineon Technologies Ag | Methods and apparatus for providing an antifuse function |
| US6879021B1 (en) * | 2003-10-06 | 2005-04-12 | International Business Machines Corporation | Electronically programmable antifuse and circuits made therewith |
| US7075127B2 (en) | 2004-01-29 | 2006-07-11 | Infineon Technologies Ag | Single-poly 2-transistor based fuse element |
| EP1743380B1 (en) | 2004-05-06 | 2016-12-28 | Sidense Corp. | Split-channel antifuse array architecture |
| JP2009206490A (ja) * | 2008-01-30 | 2009-09-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR101051673B1 (ko) * | 2008-02-20 | 2011-07-26 | 매그나칩 반도체 유한회사 | 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀 |
| US8159040B2 (en) | 2008-05-13 | 2012-04-17 | International Business Machines Corporation | Metal gate integration structure and method including metal fuse, anti-fuse and/or resistor |
-
2017
- 2017-11-02 US US15/802,085 patent/US10720389B2/en active Active
-
2018
- 2018-01-02 TW TW107100105A patent/TWI652793B/zh active
- 2018-02-07 CN CN201810120176.9A patent/CN109755216A/zh active Pending
- 2018-12-18 US US16/224,252 patent/US20190131238A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11916016B2 (en) | 2021-12-30 | 2024-02-27 | Winbond Electronics Corp. | Anti-fuse device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201919198A (zh) | 2019-05-16 |
| CN109755216A (zh) | 2019-05-14 |
| US20190131237A1 (en) | 2019-05-02 |
| US20190131238A1 (en) | 2019-05-02 |
| US10720389B2 (en) | 2020-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI652793B (zh) | 反熔絲結構 | |
| CN103187417B (zh) | 互补式金属氧化物半导体元件及其制造方法 | |
| US7132717B2 (en) | Power metal oxide semiconductor transistor layout with lower output resistance and high current limit | |
| US7256471B2 (en) | Antifuse element and electrically redundant antifuse array for controlled rupture location | |
| US20060157819A1 (en) | Efuse structure | |
| CN107785420B (zh) | 半导体器件及其制造方法 | |
| TWI692015B (zh) | 電晶體裝置 | |
| CN108735710B (zh) | 反熔丝结构电路及其形成方法 | |
| US20120212992A1 (en) | Semiconductor device and operation method thereof | |
| CN210575939U (zh) | 反熔丝结构及可编程存储器 | |
| TWI680566B (zh) | 反熔絲結構 | |
| KR101819057B1 (ko) | 반도체 소자 | |
| US7821082B1 (en) | Method for increasing breaking down voltage of lateral diffused metal oxide semiconductor transistor | |
| TWI613760B (zh) | 半導體積體電路裝置、及半導體積體電路裝置之製造方法 | |
| CN101515590B (zh) | 薄膜晶体管数组基板 | |
| KR20120080206A (ko) | 집적회로 | |
| US20220328617A1 (en) | Field effect transistor and method for manufacturing the same | |
| JP4039998B2 (ja) | 半導体装置及び半導体集積回路装置 | |
| CN101692425B (zh) | 一种esd保护的设计方法 | |
| US20080211060A1 (en) | Anti-fuse which will not generate a non-linear current after being blown and otp memory cell utilizing the anti-fuse | |
| JP2001053275A (ja) | 半導体装置およびその製造方法 | |
| TWI555208B (zh) | 線型架構之功率半導體元件 | |
| CN109935583B (zh) | 阵列基板、显示面板及阵列基板的制造方法 | |
| CN208111436U (zh) | 击穿式电熔丝结构、半导体器件 | |
| KR101916463B1 (ko) | 반도체 소자의 안티퓨즈 및 그 제조 방법 |