CN210575939U - 反熔丝结构及可编程存储器 - Google Patents
反熔丝结构及可编程存储器 Download PDFInfo
- Publication number
- CN210575939U CN210575939U CN201922075776.0U CN201922075776U CN210575939U CN 210575939 U CN210575939 U CN 210575939U CN 201922075776 U CN201922075776 U CN 201922075776U CN 210575939 U CN210575939 U CN 210575939U
- Authority
- CN
- China
- Prior art keywords
- layer
- doped region
- isolation
- electrode
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及一种反熔丝结构以及包括该反熔丝结构的可编辑存储器。该反熔丝结构包括：第一掺杂区和至少部分形成于第一掺杂区内的第二掺杂区；隔离层，形成于第一掺杂区和部分第二掺杂区上，隔离层具有暴露第二掺杂区的窗口；栅极结构，包括叠设的熔丝介质层和栅导电层，熔丝介质层通过窗口与第二掺杂区接触；第一电极，与栅导电层接触；第二电极，依次穿透栅极结构和隔离层并与第二掺杂区接触，第二电极和栅极结构之间通过隔离垫片电隔离。通过将第二掺杂区设于栅极结构下方并使第二电极贯穿栅极结构以与第二掺杂区接触，可以减小反熔丝结构的占据面积，提高器件的集成度。
Description
技术领域
本实用新型涉及半导体领域，尤其涉及一种反熔丝结构及一种可编程存储器。
背景技术
OTP(One Time Programmable，一次性可编程)存储器分为熔丝型和反熔丝型，其中，反熔丝型存储器的可编程单元为反熔丝结构。反熔丝结构具体包括熔丝介质层和分别与熔丝介质层两侧连接的两个电极，在未进行编程时，施加于熔丝介质层上的电压较小，熔丝介质层未被击穿，反熔丝结构相当于电容，呈高阻态；在进行编程时，增大电压使熔丝介质层击穿，反熔丝结构相当于电阻，呈低阻态。
目前，通常以晶体管栅极结构中的栅介质层作为熔丝介质层，以栅极作为第一电极，并从有源区引出第二电极，控制第一电极和第二电极之间的电压差便能控制熔丝介质层是否击穿。其中，栅极结构和有源区需分别占据一定的面积，使得反熔丝结构面积较大，不利于器件的集成。
实用新型内容
基于此，本申请提出一种反熔丝结构以及一种可编程存储器，反熔丝结构的面积较小，可提高器件集成度。
为解决上述技术问题，本申请提出的第一种技术方案为：
一种反熔丝结构，包括：
第一掺杂区，具有第一导电类型，形成于半导体衬底内；
第二掺杂区，具有第二导电类型，至少部分形成于所述第一掺杂区内；
隔离层，形成于所述第一掺杂区和所述第二掺杂区上，所述隔离层具有暴露所述第二掺杂区的窗口；
栅极结构，包括熔丝介质层和叠设于熔丝介质层上的栅导电层，所述熔丝介质层通过所述窗口与所述第二掺杂区接触；
第一电极，与所述栅导电层接触；以及
第二电极，依次穿透所述栅极结构和所述隔离层并与所述第二掺杂区接触，所述第二电极和所述栅极结构之间通过隔离垫片电隔离。
在其中一个实施例中，所述第二掺杂区包括形成于所述第一掺杂区内的底臂和自所述底臂向上延伸的凸臂，所述隔离层覆盖于所述第一掺杂区和位于所述凸臂两侧的所述底臂上，所述窗口暴露出所述凸臂，所述熔丝介质层与所述凸臂接触。
在其中一个实施例中，所述第二掺杂区的侧剖面呈L型。
在其中一个实施例中，所述栅极结构两侧还形成有隔离侧墙。
在其中一个实施例中，还包括：
钝化层，覆盖于所述栅极结构上；所述第一电极穿透所述钝化层并与所述栅导电层接触，所述第二电极依次穿透所述钝化层、所述栅极结构和所述隔离层并与所述第二掺杂区接触。
在其中一个实施例中，所述隔离垫片依次穿透所述钝化层、所述栅导电层且所述隔离垫片的底部与所述熔丝介质层接触。
在其中一个实施例中，所述隔离垫片依次穿透所述钝化层和所述栅极结构且所述隔离垫片的底部与所述隔离层接触。
在其中一个实施例中，所述熔丝介质层为氧化层。
在其中一个实施例中，所述栅导电层包括依次叠设于所述熔丝介质层上的多晶硅层和金属层，所述第一电极的底部与所述金属层接触。
为解决上述技术问题，本申请提出的第二种技术方案为：
一种可编程存储器，包括上述任一项所述的反熔丝结构。
上述结构，以栅极作为第一电极，从第二掺杂区引出第二电极，其中，将第二掺杂区设于栅极结构的底部，增大第二掺杂区和栅极结构的交叠区域，并使第二电极贯穿栅极结构而与栅极结构底部的第二掺杂区电连接，从而减小整个反熔丝结构所占据的面积，有利于提高器件的集成度。
附图说明
图1a为传统技术中反熔丝结构的侧剖图；
图1b为对应图1a中第二掺杂区和栅极结构的位置关系图；
图2a为本申请一实施例中反熔丝结构的侧剖图；
图2b为对应图2a中第二掺杂区和栅极结构的位置关系图；
图3为本申请另一实施例中反熔丝结构的侧剖图。
标号说明
100第一掺杂区；110第二掺杂区；111底臂；112凸臂；200隔离层；300栅极结构；310熔丝介质层；320栅导电层；321多晶硅层；322金属层；400钝化层；500隔离垫片；601第一开口；602第二开口；610第一电极；620第二电极；700隔离侧墙；710第一侧墙；720第二侧墙；730第三侧墙；A击穿区域。
具体实施方式
为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的首选实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1a和1b所示为传统技术中的一种反熔丝结构，其中，图1a为反熔丝结构的侧剖图，图1b为第二掺杂区与栅极结构的位置关系图。
如图1a所示，在传统技术中，第二掺杂区110＇形成于第一掺杂区100＇内，栅极结构300＇中的栅介质层作为熔丝介质层310＇，通过隔离层200＇定义出熔丝介质层310＇的击穿区域A，同时，第二掺杂区110’的一端与击穿区域A接触，另一端延伸至栅极结构300＇的投影区域外，第一电极610＇穿透钝化层400＇并与栅导电层320＇接触，第二电极620＇则错开栅极结构300＇，在异于栅极结构300＇的位置与第二掺杂区110＇接触。第二掺杂区110＇和栅极结构300＇的位置关系参见图1b，此时，反熔丝结构的长度L＇较长，导致反熔丝结构所占面积较大。
为此，本申请提出一种新的反熔丝结构。
如图2a所示，反熔丝结构至少包括以下结构：
第一掺杂区100，具有第一导电类型，形成于半导体衬底内。具体的，第一掺杂区100可以是在半导体衬底内形成的具有第一导电类型的阱区。
第二掺杂区110，具有第二导电类型，至少部分形成于第一掺杂区100内，第二掺杂区110用于引出第二电极。上述第一导电类型和第二导电类型的导电性能相反，其中，第一导电类型为N型时，第二导电类型为P型，第一导电类型为P型时，第二导电类型为N型。
隔离层200，形成于第一掺杂区100和第二掺杂区110上，隔离层200开设有暴露出第二掺杂区110的窗口。
栅极结构300，形成于隔离层200上，包括叠设的栅介质层和栅导电层320，其中，栅介质层形成本申请中的熔丝介质层310，熔丝介质层310通过上述窗口与第二掺杂区110接触，利用上述窗口可限定出熔丝介质层310的击穿区域A，即熔丝介质层310的击穿区域A为熔丝介质层310通过在窗口处与第二掺杂区110接触的区域。
第一电极610和第二电极620，其中，第一电极610与栅导电层320接触，以为熔丝介质层310的一侧提供电压信号。第二电极620依次穿透栅极结构300和隔离层200并与第二掺杂区110接触，以为熔丝介质层310的另一侧提供电压信号。同时，第二电极620通过隔离垫片500与栅极结构300电隔离。进一步的，上述结构还可包括覆盖于栅极结构300上的钝化层400，通过钝化层400对上述结构进行保护，此时，第一电极610穿透钝化层400并与栅导电层320接触，第二电极620依次穿透钝化层400、栅极结构300和隔离层200并与第二掺杂区110接触。
上述反熔丝结构，熔丝介质层310的一侧与第一电极610电连接，另一侧与第二电极620连接，通过控制两电极的电压差，便能控制该熔丝介质层310的击穿状态。在编程前，熔丝介质层310未击穿，呈高阻态，需要编程时，使熔丝介质层310击穿，呈低阻态。同时，在本申请中，结合图2b所示，将第二掺杂区110设于栅极结构300的下方，并通过隔离层200限定出击穿区域A的面积，且第二电极620穿透栅极结构300和隔离层200以与栅极结构300正下方的第二掺杂区110接触，从而增大栅极结构300与第二掺杂区110的交叠区域，使得反熔丝结构所占据的面积减小。如图2b所示，反熔丝结构的长度为L，与传统的反熔丝结构相比，在第二掺杂区110和栅极结构300的形貌相同的情况下，本申请中的反熔丝结构的长度L要小于传统反熔丝结构的长度L＇，即本申请中反熔丝结构所占据的面积减小，有利于提高器件的集成度。同时，在本申请中，将第二掺杂区110设于栅极结构300的下方，通过隔离层200限定击穿区域A的面积，可以增加击穿区域A的面积，使得击穿区域A边界变多从得到明显的边界效应；相应的，第二电极620穿透栅极结构300与第二掺杂区110接触，可以拉近第二电极620与击穿区域A之间的间距，降低第二电极620与击穿区域A之间的电阻，从而有效提升反熔丝修复效果。
其中，上述熔丝介质层310通过窗口与第二掺杂区110接触的方式有多种，在此并不做限定。例如，第二掺杂区110具有平整的上表面，熔丝介质层310的下表面具有与窗口匹配的凸起，即熔丝介质层310沉积于窗口内以实现与第二掺杂区110的接触。在本实施例中，第二掺杂区110包括形成于第一掺杂区100内的底臂111和自底臂110向上延伸的凸臂112，凸臂112的上表面高于底臂111的上表面和第一掺杂区100的上表面。隔离层200覆盖于凸臂112两侧的第一掺杂区100和底臂111上，但并未覆盖凸臂112，以在凸臂112处形成暴露出凸臂112的窗口，此时，第二掺杂区110具体是通过凸臂112与熔丝介质层310接触。进一步的，凸臂112的上表面与隔离层200的上表面齐平，且熔丝介质层310具有平整的下表面。进一步的，上述第二掺杂区110具有底臂111和凸臂112时，底臂111和凸臂112在图2a所示的侧剖面呈L型，即凸臂112是自底臂111的端部向上延伸而成。
在一实施例中，如图2a所示，在栅极结构300两侧还形成有隔离侧墙700，可以理解的，隔离侧墙700应包含具有隔离作用的绝缘材料，如隔离侧墙700可由氧化硅、氮化硅、氮氧化硅、碳化硅等绝缘材料其中的一种或多种，当隔离侧墙700具有多层结构中，可在中间形成空气间隙，以进一步提高隔离效果。在本实施例中，隔离侧墙700由叠设的第一侧墙710、第二侧墙720和第三侧墙730构成，第一侧墙710、第二侧墙720和第三侧墙730的材料不同，例如，第一侧墙710可为氮化硅，第二侧墙720可为氧化硅，第三侧墙730可为氮化硅。
具体的，上述隔离垫片500也有多种设置方式，只要能对第二电极620和栅极结构300进行电性隔离即可，在此并不做限定。在一实施例中，如图2a所示，隔离垫片500依次穿透钝化层400、栅导电层320并延伸至熔丝介质层310处，即隔离垫片500的底部与熔丝介质层310接触。在另一实施例中，参见图3所示，隔离垫片500依次穿透钝化层400和栅极结构300并延伸至隔离层200，即隔离垫片500的底部与隔离层200接触。在其他实施例中，隔离垫片500也可依次穿透钝化层400、栅极结构300和隔离层200并直接与第二掺杂区110接触。可以理解的，隔离垫片500也应包含具有隔离作用的绝缘材料，如隔离垫片500可由氧化硅、氮化硅、氮氧化硅、碳化硅等绝缘材料其中的一种或多种，当隔离垫片500具有多层结构中，可在中间形成空气间隙，以进一步提高隔离效果。
具体的，上述熔丝介质层310可为氧化层，具体可为氧化硅层。上述栅导电层320可为多晶硅层，也可为金属层，或者叠设的多晶硅层和金属层。在本实施例中，熔丝介质层310为氧化硅层，栅导电层320包括依次叠设于熔丝介质层310上的多晶硅层321和金属层322，第一电极610具体与金属层322接触。进一步的，金属层322可为金属钨。
本申请还涉及一种可编程存储器，该可编程存储器包括上述反熔丝结构，其中，反熔丝结构的具体结构已在上述具体介绍，在此不再赘述。正如前文所述，可编程存储器中的反熔丝结构所占据的面积较小，因此，可编程存储器具有较高的集成度。
以上实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种反熔丝结构，其特征在于，包括：
第一掺杂区，具有第一导电类型，形成于半导体衬底内；
第二掺杂区，具有第二导电类型，至少部分形成于所述第一掺杂区内；
隔离层，形成于所述第一掺杂区和所述第二掺杂区上，所述隔离层具有暴露所述第二掺杂区的窗口；
栅极结构，包括熔丝介质层和叠设于熔丝介质层上的栅导电层，所述熔丝介质层通过所述窗口与所述第二掺杂区接触；
第一电极，与所述栅导电层接触；以及
第二电极，依次穿透所述栅极结构和所述隔离层并与所述第二掺杂区接触，所述第二电极和所述栅极结构之间通过隔离垫片电隔离。
2.如权利要求1所述的反熔丝结构，其特征在于，所述第二掺杂区包括形成于所述第一掺杂区内的底臂和自所述底臂向上延伸的凸臂，所述隔离层覆盖于所述第一掺杂区和位于所述凸臂两侧的所述底臂上，所述窗口暴露出所述凸臂，所述熔丝介质层与所述凸臂接触。
3.如权利要求2所述的反熔丝结构，其特征在于，所述第二掺杂区的侧剖面呈L型。
4.如权利要求1所述的反熔丝结构，其特征在于，所述栅极结构两侧还形成有隔离侧墙。
5.如权利要求1所述的反熔丝结构，其特征在于，还包括：
钝化层，覆盖于所述栅极结构上；所述第一电极穿透所述钝化层并与所述栅导电层接触，所述第二电极依次穿透所述钝化层、所述栅极结构和所述隔离层并与所述第二掺杂区接触。
6.如权利要求5所述的反熔丝结构，其特征在于，所述隔离垫片依次穿透所述钝化层、所述栅导电层且所述隔离垫片的底部与所述熔丝介质层接触。
7.如权利要求5所述的反熔丝结构，其特征在于，所述隔离垫片依次穿透所述钝化层和所述栅极结构且所述隔离垫片的底部与所述隔离层接触。
8.如权利要求1～7任一项所述的反熔丝结构，其特征在于，所述熔丝介质层为氧化层。
9.如权利要求8所述的反熔丝结构，其特征在于，所述栅导电层包括依次叠设于所述熔丝介质层上的多晶硅层和金属层，所述第一电极的底部与所述金属层接触。
10.一种可编程存储器，其特征在于，包括权利要求1～9任一项所述的反熔丝结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922075776.0U CN210575939U (zh) | 2019-11-25 | 2019-11-25 | 反熔丝结构及可编程存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922075776.0U CN210575939U (zh) | 2019-11-25 | 2019-11-25 | 反熔丝结构及可编程存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210575939U true CN210575939U (zh) | 2020-05-19 |
Family
ID=70660853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922075776.0U Active CN210575939U (zh) | 2019-11-25 | 2019-11-25 | 反熔丝结构及可编程存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210575939U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113192828A (zh) * | 2021-04-29 | 2021-07-30 | 长鑫存储技术有限公司 | 半导体结构的制备方法和半导体结构 |
| CN113658909A (zh) * | 2021-08-12 | 2021-11-16 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| WO2023213014A1 (zh) * | 2022-05-05 | 2023-11-09 | 长鑫存储技术有限公司 | 反熔丝结构及其制作方法、反熔丝阵列、存储装置 |
| US12046630B2 (en) | 2021-04-29 | 2024-07-23 | Changxin Memory Technologies, Inc. | Manufacturing method of semiconductor structure and semiconductor structure |
-
2019
- 2019-11-25 CN CN201922075776.0U patent/CN210575939U/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113192828A (zh) * | 2021-04-29 | 2021-07-30 | 长鑫存储技术有限公司 | 半导体结构的制备方法和半导体结构 |
| US12046630B2 (en) | 2021-04-29 | 2024-07-23 | Changxin Memory Technologies, Inc. | Manufacturing method of semiconductor structure and semiconductor structure |
| CN113658909A (zh) * | 2021-08-12 | 2021-11-16 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| CN113658909B (zh) * | 2021-08-12 | 2023-10-27 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| WO2023213014A1 (zh) * | 2022-05-05 | 2023-11-09 | 长鑫存储技术有限公司 | 反熔丝结构及其制作方法、反熔丝阵列、存储装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210575939U (zh) | 反熔丝结构及可编程存储器 | |
| US7800185B2 (en) | Closed trench MOSFET with floating trench rings as termination | |
| US20070176239A1 (en) | Trenched MOSFETS with improved ESD protection capability | |
| CN102339830A (zh) | 半导体器件及其制造方法 | |
| US20200111795A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN115424932A (zh) | Ldmos器件及工艺方法 | |
| CN210110768U (zh) | 反熔丝器件和反熔丝单元结构 | |
| CN111564493B (zh) | 沟渠式功率电晶体及其制作方法 | |
| US8183634B2 (en) | Stack-type semiconductor device | |
| CN110310942A (zh) | 一种反熔丝结构及反熔丝阵列结构 | |
| CN210245492U (zh) | 半导体结构及存储器 | |
| JP3749191B2 (ja) | 高耐圧半導体装置 | |
| KR20000053585A (ko) | 불휘발성 반도체 기억 장치와 그 제조 방법 | |
| CN115188765B (zh) | 半导体结构、半导体结构的制造方法和编程方法 | |
| CN103296004B (zh) | 一种反熔丝元件及其制造方法 | |
| CN112951831B (zh) | 反熔丝一次性可编程存储器单元以及相关阵列结构 | |
| CN115020484A (zh) | 具有栅极沟槽的半导体装置 | |
| CN109285841B (zh) | 存储器及其形成方法 | |
| CN115224034A (zh) | 一次性可编程存储器结构 | |
| CN112838071A (zh) | 反熔丝结构及其制备方法、可编程存储器 | |
| CN102956641B (zh) | 垂直双栅极电路结构 | |
| JP3732522B2 (ja) | 分割フローティングゲートを有する半導体構成素子 | |
| CN108987362B (zh) | 内连线结构、其制造方法与半导体结构 | |
| CN114141814A (zh) | 复合型存储器结构 | |
| KR20210111983A (ko) | Esd 보호소자 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |