TWI650948B - 使用鎖相迴路之頻率合成 - Google Patents

使用鎖相迴路之頻率合成 Download PDF

Info

Publication number
TWI650948B
TWI650948B TW102141222A TW102141222A TWI650948B TW I650948 B TWI650948 B TW I650948B TW 102141222 A TW102141222 A TW 102141222A TW 102141222 A TW102141222 A TW 102141222A TW I650948 B TWI650948 B TW I650948B
Authority
TW
Taiwan
Prior art keywords
frequency
circuit
phase
frequency divider
local oscillator
Prior art date
Application number
TW102141222A
Other languages
English (en)
Other versions
TW201444296A (zh
Inventor
伊斯邁爾 拉奇斯
Original Assignee
艾代普藤斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 艾代普藤斯公司 filed Critical 艾代普藤斯公司
Publication of TW201444296A publication Critical patent/TW201444296A/zh
Application granted granted Critical
Publication of TWI650948B publication Critical patent/TWI650948B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B25/00—Simultaneous generation by a free-running oscillator of oscillations having different frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一鎖相迴路電路包括一相位/頻率檢測器，一電壓控制振盪器(VCO)，以及在將該VCO輸出端與該相位/頻率檢測器耦合之回授路徑中的一除頻器鏈。該除頻器鏈包括多個序列連接之除頻器電路，和分佈在該除頻器鏈內的不同位置處之多個本地振盪器輸出端，這將使得該電路能夠同時輸出數個具有不同頻率之振盪器信號。

Description

使用鎖相迴路之頻率合成
本發明之實施例係相關於鎖相迴路(PLL)，特別是可以使用於無線電接收機和發送機之本地振盪器之鎖相迴路。
本申請案主張於2012年11月14日申請美國專利申請案號61/726,166之優先權。
一鎖相迴路是一控制系統，其產生一具有與一輸入參考信號相關之固定相位的振盪器信號。鎖相迴路被廣泛用於各種應用中，例如，無線電、電信通訊、計算機、和其它電子應用。一鎖相迴路包含一電壓控制振盪器，其基於一控制電壓產生該振盪器信號，以及一相位檢測器，其用於比較該振盪器信號和該輸入參考信號之相位，並基於該檢測相位差產生一誤差信號。
該鎖相迴路還包括一迴路濾波器，其用於過濾該誤差信號，並產生被該電壓控制振盪器使用之控制電壓。該鎖相迴路之迴路濾波器，其可將通過頻帶外之頻率衰減，被選定用於將來自該相位檢測器之高頻分量之輸出衰減。
一鎖相迴路可以被用於輸出一振盪信號，以驅動在一無線電通信系統中之發送器或接收器中所使用之頻率混合器。例如，該頻率混合 器可被用於將一傳送鏈中之信號做升頻轉換，及/或將一接收鏈中之信號做降頻轉換。在無線電通信中，在不同頻帶中進行操作通常是有利的。因為它可以不需要實際地為每一個所需要之頻帶採用不同的無線電前端(radio front end)，可編程之振盪器通常被採用於發送器中。
由該鎖相迴路輸出之該訊號頻率，其可藉由改變該參考信號之頻率而改變。然而，由於該參考信號通常是由一非常穩定之振盪器產生，且其頻率可以不被改變，可在該回授迴路中，至少提供一個除頻器，因此可以在不改變該參考信號之頻率下，將該鎖相迴路之輸出的頻率改變。
在其他系統中，該迴路濾波器是一可編程之數位濾波器，其濾波係數可以由軟體控制而改變。在一第一射頻通信頻帶中，一第一組濾波器係數將產生一本地振盪器信號，而且，如果在一第二射頻通信頻帶中，一本地振盪器信號是必需的，則一第二組濾波器係數將被使用。
該無線電收發機除了需要對頻率靈敏外，通常還需要同時提供數個具有不同頻率之時序信號。例如，類比-數位轉換通常需要一不同於該振盪器頻率之時脈頻率，以用於做降頻轉換。另外，該些其他之時脈頻率可能依附於該發送器所使用之頻帶而改變。在該領域中，這些和其它之需求，可透過本發明之各觀點而解決之。
前述為一總結，所以包含簡化，概括及省略細節。因此，熟習該項技術者將理解，該總結僅為說明性，而非意圖以任何方式限制之。於此所描述之其它觀點、發明之特徵、與該裝置及/或方法之優點，其如在申請專利範圍中單獨之定義，將被列舉於此之非限制性的詳細描述而變得 顯而易見。
根據本發明之各個觀點，提供之系統及方法用於一鎖相迴路，其能同時輸出多個振盪信號，而且每一個振盪信號都具有不同之頻率。
在本發明的一個觀點，一鎖相迴路電路包括一相位/頻率檢測器，一電荷泵，一迴路濾波器，一電壓控制振盪器，一在將該電壓控制振盪器之輸出端與該相位/頻率檢測器耦合之回授路徑中的序列連接之除頻器鏈。該除頻器鏈包括多個除頻器電路，以及多個分佈在該除頻器鏈中，不同位置之本地振盪器的輸出端。該除頻器鏈至少包括一第一除頻器電路和一第二除頻器電路。一第一本地振盪器之輸出端，被耦合在該第一除頻器電路之前，而且一第二本地振盪器之輸出端，被耦合在該第二除頻器電路之前。該除頻器電路可包括一固定除頻器與可變除頻器之組合。
在本發明的另一個觀點，提供一種方法，可由一鎖相迴路同時產生多個參考頻率。該方法包括將一參考信號***至該鎖相迴路，在該鎖相迴路產生一電壓控制振盪信號，輸出一具有一第一頻率之第一本地振盪器信號，在該鎖相迴路之一回授路徑中，將該第一本地振盪器信號之頻率除頻，以產生一具有一第二頻率之第二本地振盪器信號，該第二頻率不同於該第一頻率，以及由該回授路徑輸出該第二本地振盪器信號。將該本地振盪器信號除頻可以包括使用一固定除頻器和可選擇或可變除頻器之組合。一個或多個該本地振盪器信號可被使用於升頻轉換及/或降頻轉換過程中之混合。一個或多個該本地振盪器信號可被用於其它發送器之操作，例如一使用於一類比至數位轉換中之時脈信號。但應當理解，在一個觀點或實施例中所描述之特徵可以被其它所描述之觀點和實施例中採用。
本發明其它之特徵和優點，都將在下面的描述及各部分闡明，而且從該描述中或者透過本發明之實施而學習，將會是顯而易見的。本發明之特徵和優點可以藉由附屬之申請專利範圍中所特別指出之工具和組合而被實現和獲得。本發明之這些和其它特徵，從下面的描述和附屬之申請專利範圍中將會變得更加顯而易見，或者透過如本發明之實施而學習。
102‧‧‧天線
103‧‧‧射頻收發機
104‧‧‧基頻處理器
105‧‧‧接收鏈
108‧‧‧雙工器
109‧‧‧匹配網路
110‧‧‧低雜訊放大器
111、118‧‧‧混合器
112‧‧‧基頻濾波器
113‧‧‧類比/數位轉換器
114‧‧‧本地振盪器
115‧‧‧數位/類比轉換器
116‧‧‧傳送鏈
117‧‧‧基頻濾波器
119‧‧‧本地振盪器
120‧‧‧驅動放大器
121‧‧‧外部功率放大器
125‧‧‧匯流排介面
200‧‧‧參考訊號產生器/晶體振盪器電路
201‧‧‧相位/頻率檢測器
202‧‧‧電荷泵
203‧‧‧迴路濾波器
204‧‧‧電壓控制振盪器
205、206、207‧‧‧除2除頻器電路
208‧‧‧可變除頻器電路
209‧‧‧數位/類比轉換器、類比/數位轉換器
210‧‧‧除頻器電路
218‧‧‧控制介面
401‧‧‧晶體振盪器
402‧‧‧除頻器電路
為了描述可以獲取本發明上述之列舉、其它特徵及優點之方法，一更具體對本發明以上簡述之說明，將參照特定觀點而被呈現，其將被說明於附圖中。該些附圖僅描述了本發明之典型觀點，但不因此而被認為是對其範圍的限制。本發明之各個觀點將透過使用該些附圖而進行特定而詳細之說明。
圖1是一採用本發明之觀點的射頻收發機之方塊圖。
圖2是一根據本發明之一個觀點的一本地振盪器電路之方塊圖。
圖3是一根據本發明之觀點，相對應於一配置之鎖相迴路功能的操作值表。
圖4是一根據本發明之一個觀點的一本地振盪器電路之方塊圖。
圖5是一根據本發明之一個觀點的方法流程圖。
本發明之各個觀點描述如下。顯而易見的，本文於此之教導可以廣泛之各種不同形式被實施，而且於此所公開之任何特定結構，功能或兩者，僅為代表性之實施例。基於本文於此之教導，熟習該項技術者應當理解，本文於此揭露之一觀點可以單獨地被實現且與其他任何其它之觀 點無關，而且其中兩個或兩個以上之該些觀點，可以各種方式進行組合。例如，使用本文所述之任一數量的觀點，一裝置可以被實現或一方法可以被實施。相對於一個觀點中所描述的任何特徵，可以被採用於本發明之任一其他之觀點中。此外，使用其它結構，功能，或者結構外加功能，或一個或多個以上於此所闡述之觀點，一裝置可以被實現或一方法可以被實施。
為解釋之目的，在下面的描述中，提出許多具體的細節以便於提供對本發明的徹底理解。然而應當理解，於此所示出和描述之特定觀點，並非意圖去限制本發明於任何特定形式，相反的，本發明係為涵蓋所有落入該申請專利範圍內之所有修改，等同物和替代物。
本發明針對無線通信裝置所需之頻率合成的技術。將更詳細地描述如下，該合成器電路提供了一彈性且可編程之振盪器，其可提供給一典型之無線通信裝置所需之一寬懬範圍的頻率。
圖1是一採用本發明之觀點的射頻收發機之方塊圖。該收發機包括一接收鏈105，一第一本地振盪器114，一傳送鏈116，以及一第二本地振盪器119。在本發明之另一觀點中，一單一之本地振盪器(未示出)可同時該供應接收鏈105和該傳送鏈116兩者。
在接收模式中，一無線電信號由一天線102接收。該接收信號通過一雙工器108，一匹配網絡109，和該接收鏈105。在該接收鏈105中，該接收之信號由一低雜訊放大器(LNA)110放大，並由一混合器111將頻率做降頻轉換。該所得之降頻轉換信號經由一基頻濾波器112濾波，並傳遞至一基頻處理器104，例如一數位基頻集成電路。在基頻處理器104中，一類比-數位轉換器113將該信號轉換成數位之形式，並將該所得之 數位訊息，由該基頻處理器104中之數位電路(未示出)處理。該基頻處理器104，可以藉由控制提供給該混合器111之該本地振盪器114之信號的頻率來調整接收器。
在傳送模式中，傳送之數位訊息將由該基頻處理器104中之一數位-類比轉換器(DAC)115轉換成類比形式，並提供至該傳送鏈116。一基頻濾波器117將過濾出來自於該數位-類比轉換過程中之雜訊。一耦合至該本地振盪器119之混合器方塊118，將該濾波信號做升頻轉換成一高頻信號。驅動放大器(DA)120和一外部功率放大器(PA)121放大該高頻信號以驅動天線102，因此使得一無線電信號由天線102傳送。該基頻處理器104還可以控制由該本地振盪器119提供之一本地振盪信號的頻率至該混合器118。例如，該基頻處理器104可以藉由發送控制信號控制該本地振盪器114和119，而該控制信號經由與該本地振盪器114和119耦合之一匯流排介面125。
圖2是一根據本發明之一個觀點的一本地振盪器電路之方塊圖，可被應用於該本地振盪器114與119中。該本地振盪器電路可以包括一參考信號產生器200(如一晶體振盪器電路)和一鎖相迴路(PLL)電路。該鎖相迴路包括一相位/頻率檢測器201，一電荷泵202，一迴路濾波器203，一電壓控制振盪器(VCO)204，以及一包括一序列連接之除頻器鏈的回授路徑，其耦合該電壓控制振盪器204之輸出端至該相位/頻率檢測器(PFD)201。
在本發明之一個觀點，該除頻器鏈包括除2之除頻器電路205，206，和207，其中每一個皆提供一固定的除數2。該除頻器鏈還包括 一可變除頻器電路208，其基於來自一控制介面218之控制訊號，而提供了一可選擇之除數21，25，或29。在本發明之其它觀點中之除頻器鏈，可包括其它除頻器電路之組合。
該晶體振盪器電路200輸出一穩定和固定之參考時脈信號SREF，其被耦合至一相位/頻率檢測器201之第一輸入端。除此之外，從該鎖相迴路之回授迴路的一回授信號SFB被耦合至一該相位/頻率檢測器201的第二輸入端。
該相位/頻率檢測器201將輸出一信號，該信號代表介於該參考信號SREF和該回授信號SFB間之相位及/或頻率之差值。該相位/頻率檢測器201之輸出信號通過該電荷泵202，並且在它被耦合至該電壓控制震盪器204作為控制信號之前，由該迴路濾波器203濾波。該控制信號被該電壓控制振盪器204用以調制該電壓控制震盪器204之輸出信號的頻率。
在一個觀點中，由該電壓控制震盪器204所輸出之第一本地振盪器信號SLO1，可以被提供至一混合器，如混合器111或118。該第一本地振盪器信號SLO1被耦合至該回授迴路之該除頻器鏈，並由固定除頻器電路205進行第一次除頻。除頻器電路205產生一輸出信號，其可包括一第二本地振盪器信號SL02。該信號SL02可視需要地被提供至一混合器，如混合器111或118。該固定除頻器電路206的頻率將來自該除頻器電路205之輸出信號除頻，以產生一時序信號，其可被使用於一類比數位轉換器和一數位類比轉換器兩者或兩者之一，如一ADC/DAC電路209。例如，該時序信號，被標記為SADC，可被使用於基頻取樣處理中，如在該ADC/DAC 209中之一類比-數位轉換。該ADC/DAC 209可以是在圖1中所示之該基頻處理器104 中的該ADC 113和該DAC 115。
藉由在一鎖相迴路之回授迴路中提供一除頻器鏈，並且提供穿插於除頻器鏈中(如在除頻器電路205及/或除頻器電路206之前或之後)不同位置之多個輸出端，該無線電發送器使用之不同的時序信號，即可透過一單一之鎖相迴路而同時產生。此外，一來自該回授迴路之輸出信號可以通過該除頻器鏈外部之一除頻器產生其它之時序信號。例如，由固定除頻器電路210除頻之信號SADC，可產生一時脈信號SCLK，其可被用於該收發機中其它數位信號之處理操作。
由除頻器206所輸出之該信號SADC之頻率，在被可變除頻器電路208除頻之前，先被固定除頻器207除頻。該控制介面218由多個整數除頻值(例如其值為21，25，和29)選擇用於選取該回授信號SFB之頻率。其結果是，由該電壓控制振盪器所輸出之信號SLO1頻率，經由選擇一不同之整數除頻值至該可變除頻器電路208而將被改變。同樣地，該回授迴路中之其他輸出信號SLO2和SADC以及SCLK之頻率，藉由選取除頻器208所採用之該整數值，是可以被選擇的。但應理解，本發明之其它觀點可以採用其他替代之除頻值，並且在一些觀點，該除頻器鏈可以包括多個可變除頻器電路。
在本發明的一個觀點，在該回授迴路中之該除頻器鏈可被配置成一收發機在不同之頻帶中進行操作(例如，在不同的載波頻率，fC)，其中一部分之該頻譜被劃分成相等頻寬之頻道。例如，該可變除頻器電路208可以包括除頻值及/或可選擇之該除頻器鏈中該本地振盪器的輸出位置，而產生一組具有不同頻率之第一本地振盪訊號SLO1，以及具有與其配對 之一組大致相同之第二本地振盪器信號SLO2，SCLK及/或SADC。
圖3是一相對應於圖2中所示之裝置功能的操作值表。在該表中的所有值是基於一參考信號SREF之40MHz頻率，而且固定除頻器205-207之除頻值等於2。第一列(標示為“BW”)使用MHz顯示頻寬值，其對應於信號SADC頻率值之一半。第二列(標示為“CLK”)使用MHz顯示時脈頻率值，其為該信號SCLK之頻率。該第四列(標示為“fC”)顯示在該收發機中所處理之一無線電信號的中心頻率。第四列中之前三行的值是電壓控制振盪器204之輸出信號SLO1頻率，而第四列之第四行中是在固定除頻器205之後的該信號SL02之頻率。第二列(標示為“fmin”)和第四列(標示為“fmax”)是在該發送器中被處理之信號的最低和最高頻率。該最小和最大頻率係相關於頻寬及中心頻率。第六列(標示為“N”)是在該回授迴路中之所有除頻器鏈的總整數除頻值，其是由該除頻器鏈中之該除頻器205-208所產生。該值可由該可變除頻器208提供不同之除頻值的結果而不同。第七列(標示為“M”)是介於該電壓控制振盪器204之輸出與該時脈訊號SCLK輸出之間的一序列除頻器205、206和210之總整數除頻值。由於該些除頻器205，206，和210為相對於除頻整數值為2、2和8之固定除頻器，所以在第七列中之值皆為32。
在根據本發明的一個觀點，一40MHz之參考信號SREF頻率是由該參考信號產生器200提供至該相位/頻率檢測器201。該可變除頻器208提供一為21之除頻值。因此，該除頻器鏈之總除頻值N為168，而且在該該電壓控制振盪器204輸出之SLO1的頻率該為中心頻率fc=6720MHz。被提供至該ADC/DAC 209之該SADC之頻率為1680MHz。該ADC/DAC 209 具有一為2之過採樣率，所以該頻寬BW=840MHz。因此，fmin=6300MHz，而fmax=7140MHz。該時脈信號SCLK則具有一CLK=210MHz之頻率。
如第二行中所示，改變該可變除頻器208之除頻值至25時，該總除頻值將變為N=200，該中心頻率為fc=8000MHz，該頻寬BW=1000MHz，時脈頻率CLK=250MHz，fmin=7500MHz而fmax=8500MHz。因此，改變該除頻器鏈之總除頻值不僅改變該電壓控制振盪器204用於頻率混合之輸出的頻率，也改變了其它迴路之頻率值，如該SADC之頻率。同時也造成該頻寬BW和該時脈CLK之頻率是不同的結果。
第三行描述了當該可變除頻器208選擇了一除頻值為29時，其相關之組合值。在這種情況下，N=232，該中心頻率為fc=9280MHz，該頻寬BW=1160MHz，該時脈頻率CLK=290MHz，fmin=8700MHz而fmax=9860MHz。
根據本發明之一個觀點，其將參照第四行而被描述，從該除頻器鏈之不同位置中，取用被使用於混合之該電壓控制振盪器204的輸出，用以處理一不同之中心頻率fc。具體地說，在該除頻器鏈之第一固定除頻器電路205後面之該信號SL02，被用於提供該中心頻率fc=4000MHz。因為該可變除頻器208被選定之除頻值為25(因此，N=200)，該頻寬BW和該時脈信號CLK與描述於第二行中之情況是相同的。僅有該中心頻率fc，該最小頻率fmin和最大頻率fmax不同。
根據在本發明之一個觀點，在圖3所示之表是一用於超寬頻帶(UWB)之收發機及/或接收機的頻率-頻帶計畫。UWB是無線電通訊之一種型式之總稱，其發射之射頻能量分佈超過500MHz頻譜，而且其頻率 範圍介於3.1GHz至10.6GHz，並由FCC在2002年2月所制定公開之UWB定義。例如，在UWB可以採用頻譜的兩個部分包括3.1-5.15GHz和5.8-10.6GHz。
具體地說，在圖2所示之該本地振盪器電路可用於產生如圖3之表中所示之具有中心頻率之本地振盪器信號。該些本地振盪器信號隨後被用於該接收鏈105中，將接收之射頻信號做降頻轉換，及/或在該傳送鏈116中，將一信號做升頻轉換並傳送。因此，該本地振盪器電路114及/或119可以產生及/或接收一個或多個如圖3所示之表描述之四個頻帶之訊號。
在本發明的一些觀點，不同之參考頻率可被提供至鎖相迴路。例如，圖4之描述，一晶體振盪器(XTAL)401產生一穩定之參考頻率，其由一耦合至該控制介面218之可編程除頻器電路402除頻。該除頻器電路402基於從該控制介面218接收之指令而選擇不同之除頻值。因此，一可選擇之參考頻率和可選擇之除頻器值N的組合，可被採用於選取該中心頻率fc，該頻寬BW，該時脈頻率CLK，及/或其它由該鎖相迴路輸出之信號頻率。在本發明之一個觀點，該參考信號SREF頻率和該總除頻值N的數個組合可被產生，而用於提供了本質相同的ADC之頻率(例如，頻帶寬BW)至不同的中心頻率fc。
圖5是一根據本發明之一個觀點的方法流程圖。為了由一鎖相迴路同時產生多個參考頻率，一參考信號，如一穩定且固定之參考時脈信號，被***至該鎖相迴路501。例如，該參考信號可以由一晶體振盪器產生，並被耦合至該鎖相迴路中之一相位/頻率檢測器。
該鎖相迴路包含一電壓控制振盪器，其基於一控制電壓而產 生一振盪信號502，和一相位/頻率檢測器，其用於比較該振盪器信號與該輸入之參考信號的相位，並基於所檢測之相位差而產生一誤差信號。該鎖相迴路包含一迴路濾波器，其用於濾除該誤差信號和產生該電壓控制振盪器使用之控制電壓。因此，該電壓控制振盪器信號之頻率可以藉由改變該參考信號之頻率而改變，及/或在將該電壓控制振盪器輸出端耦合至該相位/頻率檢測器之該回授路徑中之一可變除頻器可被用來改變該電壓控制振盪器信號之頻率。
在本發明之一個觀點，該回授路徑包括一序列連接之除頻器鏈。一第一本地振盪器信號由該回授路徑輸出503。該第一本地振盪器信號可以包括該電壓控制振盪器之輸出端，或者它可以包括由該序列連接之除頻器鏈中之一該除頻器電路的輸出端。
在該回授路徑中，該第一本地振盪信號至少被一在序列連接之除頻器鏈的除頻器電路除頻504。一第二本地振盪器信號，具有不同於該第一本地振盪器信號之頻率，由該回授路徑中之序列連接的除頻器鏈輸出505。
在本發明之一個觀點，該序列連接之除頻器鏈包括至少一第一除頻器電路和一第二除頻器電路。該除頻器鏈包含一第一本地振盪器輸出端，其在該第一除頻器電路之前被耦合，用於輸出一具有第一頻率之第一本地振盪器信號。該除頻器鏈還包含一第二本地振盪器輸出端，其在該第二除頻器電路之前被耦合，用於輸出一具有第二頻率且不同於該第一頻率之第二本地振盪器信號。通常，該第二頻率小於該第一頻率。該第一本地振盪器信號可被使用於一混合器中，用於升頻轉換及/或降頻轉換在收發 機中之信號，同時該第二本地振盪器信號可被使用於一不同於發送器功能之部分，如一用於一ADC之時脈信號。
本發明中所描述之該鎖相迴路電路和方法，可以在一整數型(integer-N)模式或分數型(fractional-N)模式中操作。藉由一整數型鎖相迴路所產生之該本地振盪訊號可能表現出相對較大量之相位雜訊。當該鎖相迴路操作時，該信號之頻率將改變並被控制在一由該迴路濾波器頻寬所決定之頻帶。在分數型鎖相迴路，該比較參考時脈信號之頻率可以更高。因此，該迴路濾波器可以有一較高之頻寬，從而抑制相位雜訊。分數型鎖相迴路拓撲，因此可以被用來產生相較於使用整數型鎖相迴路拓撲產生之本地振盪信號，其具有更少之相位雜訊的本地振盪信號。
描述於此之方法和系統，僅僅說明本發明的特定觀點。應當理解，雖然沒有於此明確地描述或示出，熟習該項技術者將能夠設計各種配置，其具體化本發明的原理並包括在其範圍之內。此外，本文引用之所有示例和條件語言僅意圖用於教導目的，以幫助讀者理解本發明的原理。本發明和其相關的參考文獻係用於解釋，並不受限於這些具體引用的示例和條件。此外，於此所有陳述本發明之各原理和觀點，以及其具體實例，意在包含其結構和功能的之等同物。另外，本案意圖在該些等同物，其包含當前已知之等同物以及將來開發之等同物，亦即，具有執行相同功能的任何開發元件，而與其結構無關。

Claims (8)

  1. 一種頻率合成器電路，包括：一參考信號產生器，其被配置用以提供可選擇之參考頻率至該相位/頻率檢測器；一相位/頻率檢測器；一電壓控制振盪器(VCO)；一除頻器鏈，其位於包括該相位/頻率檢測器及該VCO之一鎖相迴路電路的一回授路徑中，該除頻器鏈包括在該回授路徑中串聯連接之多個除頻器；以及多個本地振盪器輸出端，其分佈在該回授路徑內的不同位置處，用以從該鎖相迴路電路提供多個本地振盪器輸出信號，該多個本地振盪器輸出信號具有不同的頻率。
  2. 如申請專利範圍第1項所述之電路，其中該除頻器鏈至少包括一可變除頻器電路，用於致能該第一頻率和該第二頻率中至少一者之可選擇值。
  3. 如申請專利範圍第2項所述之電路，其中至少一該可變除頻器電路和該等本地震盪器輸出端被配置用於產生數個具有該第一頻率的多重不同值，其每一者與具有該第二頻率之相等值配對。
  4. 如申請專利範圍第1項所述之電路，其被配置成以一整數型(integer-N)模式或一分數型(fractional-N)模式中的至少一者操作。
  5. 一種頻率合成器電路，包括：一參考信號產生器，其被配置用以提供可選擇之參考頻率至該相位/頻率檢測器； 一相位/頻率檢測器；一電壓控制振盪器(VCO)；一除頻器鏈包括串聯連接之一第一除頻器及一第二除頻器，位於將該VCO之輸出端與該相位/頻率檢測器耦合之回授路徑中，該除頻器鏈包括位在該回授路徑中的一第一本地振盪器輸出端，其被耦合在該第一除頻器之前以用於從該回授路徑提供具有一第一頻率之一第一本地振盪器輸出信號，以及位在該回授路徑中的一第二本地振盪器輸出端，其被耦合在該第二除頻器之前以用於從該回授路徑提供具有一第二頻率之一第二本地振盪器輸出信號，該第二頻率不同於該第一頻率。
  6. 如申請專利範圍第5項所述之電路，其中該除頻器鏈包括至少一可變除頻器電路，用於致能該第一頻率和該第二頻率中至少一者之可選擇值。
  7. 如申請專利範圍第6項所述之電路，其中該可變除頻器電路，該第一本地震盪器輸出端，和該第二本地震盪器輸出端中至少一者被配置用於產生數個具有該第一頻率的不同值，以及具有該第二頻率的相等值。
  8. 如申請專利範圍第5項所述之電路，其被配置成以在一整數型模式或一分數型模式中的至少一者操作。
TW102141222A 2012-11-14 2013-11-13 使用鎖相迴路之頻率合成 TWI650948B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261726166P 2012-11-14 2012-11-14
US61/726,166 2012-11-14

Publications (2)

Publication Number Publication Date
TW201444296A TW201444296A (zh) 2014-11-16
TWI650948B true TWI650948B (zh) 2019-02-11

Family

ID=50731811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141222A TWI650948B (zh) 2012-11-14 2013-11-13 使用鎖相迴路之頻率合成

Country Status (2)

Country Link
TW (1) TWI650948B (zh)
WO (1) WO2014078311A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104868911B (zh) * 2015-05-13 2017-08-25 中国电子科技集团公司第四十一研究所 宽带锁相频率合成电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522898B2 (en) * 2005-06-01 2009-04-21 Wilinx Corporation High frequency synthesizer circuits and methods
US7538625B2 (en) * 2007-02-27 2009-05-26 International Business Machines Corporation Method and enhanced phase locked loop circuits for implementing effective testing
US7859344B2 (en) * 2008-04-29 2010-12-28 Renesas Electronics Corporation PLL circuit with improved phase difference detection
US7881419B2 (en) * 2005-08-18 2011-02-01 Samsung Electronics Co., Ltd. Semiconductor device, spread spectrum clock generator and method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2173659B (en) * 1985-02-06 1988-06-08 Plessey Co Plc Frequency synthesisers
EP0214217B1 (en) * 1985-02-21 1990-06-06 Plessey Overseas Limited Improvement in or relating to synthesisers
US4758802A (en) * 1985-02-21 1988-07-19 Plessey Overseas Limited Fractional N synthesizer
GB8512912D0 (en) * 1985-05-22 1985-06-26 Plessey Co Plc Phase modulators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522898B2 (en) * 2005-06-01 2009-04-21 Wilinx Corporation High frequency synthesizer circuits and methods
US7881419B2 (en) * 2005-08-18 2011-02-01 Samsung Electronics Co., Ltd. Semiconductor device, spread spectrum clock generator and method thereof
US7538625B2 (en) * 2007-02-27 2009-05-26 International Business Machines Corporation Method and enhanced phase locked loop circuits for implementing effective testing
US7859344B2 (en) * 2008-04-29 2010-12-28 Renesas Electronics Corporation PLL circuit with improved phase difference detection

Also Published As

Publication number Publication date
WO2014078311A3 (en) 2014-08-21
WO2014078311A2 (en) 2014-05-22
TW201444296A (zh) 2014-11-16
WO2014078311A4 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
JP5762980B2 (ja) 複数の同調ループを有する周波数シンセサイザ
US8890590B1 (en) Wideband frequency synthesizer and frequency synthesizing method thereof
US8242818B2 (en) Phase-locked loop frequency synthesizer
US8723568B1 (en) Local oscillator signal generation using delay locked loops
US8902953B2 (en) RF digital spur reduction
US10291242B1 (en) Local oscillator (LO) phase continuity
US8682273B2 (en) RF digital spur reduction
TWI678888B (zh) 頻率合成器及其頻率合成方法
US6977556B1 (en) Rational frequency synthesizers
US10056912B1 (en) Simultaneous cancellation of multiple spurs from different sources
US20050093584A1 (en) Fast-hopping frequency synthesizer
US7343144B2 (en) Frequency synthesizer using PLL architecture for wireless frequency allocation
US9843334B2 (en) Frequency synthesizer
US7724096B2 (en) Method and system for signal generation via a PLL with undersampled feedback
TWI650948B (zh) 使用鎖相迴路之頻率合成
US7379722B2 (en) Frequency allocation using a single VCO
US8779863B2 (en) Generating an oscillator signal having a desired frequency in a continuous frequency range
CN106921390B (zh) 频率合成器及频率合成方法
CN112134576B (zh) 发射器及其方法
JP2007134833A (ja) Ｐｌｌ周波数シンセサイザ
JP4522317B2 (ja) 通信装置
JP2017130784A (ja) 周波数シンセサイザ
JP6204218B2 (ja) 信号生成回路
TW201539993A (zh) 訊號調變方法及應用其之訊號調變電路與收發機