TWI645502B - 電子構件的製造方法及處理系統 - Google Patents

電子構件的製造方法及處理系統 Download PDF

Info

Publication number
TWI645502B
TWI645502B TW105127138A TW105127138A TWI645502B TW I645502 B TWI645502 B TW I645502B TW 105127138 A TW105127138 A TW 105127138A TW 105127138 A TW105127138 A TW 105127138A TW I645502 B TWI645502 B TW I645502B
Authority
TW
Taiwan
Prior art keywords
component
mask portion
electronic component
holder
manufacturing
Prior art date
Application number
TW105127138A
Other languages
English (en)
Other versions
TW201724341A (zh
Inventor
影山貴志
島田鐵也
高橋康司
中牟田雄
原田學
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW201724341A publication Critical patent/TW201724341A/zh
Application granted granted Critical
Publication of TWI645502B publication Critical patent/TWI645502B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明提供一種電子構件的製造方法，係包括以下的步驟：準備具有第一面、第二面及側周面的構件本體(110)，該第一面係具有可供複數個突起電極(103)設置的電極形成區域，該第二面係前述第一面的相反側，該側周面係設置於前述第一面與前述第二面之間；在前述第一面的至少周緣部以前述複數個突起電極之高度以上的高度來形成用以包圍前述電極形成區域的遮罩部(M1)；透過前述遮罩部使前述第一面接著於構件保持用的保持器上的黏著層(30)；在前述構件本體形成用以被覆前述第二面及前述側周面的保護膜(105)；以及從前述第一面去除前述遮罩部(M1)。

Description

電子構件的製造方法及處理系統
本發明係關於一種例如具有保護膜的電子構件的製造方法及用以製造該電子構件的處理系統。
近年來伴隨電子機器的小型化、高功能化，就連內置的各種電子構件亦被要求更小型化、更高功能化。為了因應如此的要求，例如已有發展電子構件的更高密度構裝化。
另一方面，廣為周知的有以下的技術：將作為被處理物的單數個或複數個工件(work)搭載於承載器(carrier)，且一邊將該承載器往複數個步驟依順序地搬運，一邊處理工件。在此情況下，較佳是可以在承載器上保持工件，且可以輕易地進行工件對承載器的裝卸。例如在下述專利文獻1中已有記載一種承載夾具(carrier jig)，其具備承載板(carrier plate)、以及設置於該承載板之上方的黏著層，且構成為能夠用黏著層將工件黏著保持成裝卸自如。
〔先前技術文獻〕 〔專利文獻〕
專利文獻1：日本特開2007-329182號公報。
為了電子構件的高密度構裝化，就必須減低各個電子構件的構裝空間。因此，近年來，如BGA(Ball Grid Array：球閘陣列)/CSP(Chip Size Package：晶片尺寸封裝)等，在構件的底面(構裝面)排列有柵格(grid)狀的複數個突起電極(凸塊(bump))的表面構裝構件已成為主流。
然而，當欲使用具備有上述黏著層的承載器來黏著保持此種的電子構件時，因突起電極會阻礙到構件本體與黏著層的接著，故而無法獲得充分的密接強度，恐有電子構件在搬運路途上從承載器脫落之虞。又，當欲將保護膜形成於該構件本體的表面時，成膜材料就會經由構件本體與黏著層的間隙而繞進構件本體的底面並附著，恐有因此原因而發生突起電極的不良之虞。
另一方面，例如在黏著層具有緩衝(cushion)性的情況下，因突起電極會沉入黏著層，故而可能增大構件本體與黏著層的接觸面積。然而在此情況下，因不僅是突起電極，就連構件本體的底面亦會沉入黏著層，故而構件本體之側 周面的底部會由黏著層所覆蓋，而很難在該側周面的底部適當地形成保護膜。再者，成膜後，有時從黏著層卸下構件時，形成於上述側周面的保護膜會剝離。
有鑑於如以上的情形，本發明的目的係在於提供一種能夠防止膜附著於突起電極，並且在構件本體的側周面的全部區域形成保護膜的電子構件的製造方法及處理系統。
為了達成上述目的，本發明之一形態的電子構件的製造方法係包括以下的步驟：準備具有第一面、第二面及側周面的構件本體，該第一面係具有可供複數個突起電極設置的電極形成區域，該第二面係上述第一面的相反側，該側周面係設置於上述第一面與上述第二面之間。
在上述第一面的至少周緣部以上述複數個突起電極之高度以上的高度來形成用以包圍上述電極形成區域的遮罩部。
透過上述遮罩部使上述第一面接著於構件保持用的保持器(holder)上的黏著層。
在上述構件本體形成用以被覆上述第二面及上述側周面的保護膜。
從上述第一面去除上述遮罩部。
在上述方法中係在構件本體的第一面的至少周緣部，以上述複數個突起電極之高度以上的高度來形成用以包圍上述電極形成區域的遮罩部。因此，在對保持器的構件本體之接著步驟中，不會在構件本體與黏著層之間形成有間隙，且不會使構件本體沉入黏著層就能使構件本體朝向黏著層以較高的平面度且充分的接觸面積來接著。藉此，能夠防止膜附著於突起電極，並且在構件本體的側周面的全部區域形成保護膜。
上述遮罩部，亦可藉由在上述第一面的周緣部塗布絕緣性材料或導電性材料所形成。在此例中，上述遮罩部係形成矩形環狀，以便在第一面內包圍電極形成區域內的複數個突起電極。
或是，上述遮罩部，亦可藉由在上述第一面的周緣部及上述電極形成區域塗布絕緣性材料或導電性材料所形成。在此例中，上述遮罩部係以如在空間上包圍電極形成區域內的複數個突起電極的保護層之形態所形成。再者，因可以使遮罩部與保持器上的黏著層的接觸面積更進一步增加，故而可提高對構件本體的黏著保持力。
或是，上述遮罩部，亦可藉由在上述第一面的周緣部接著用以被覆上述電極形成區域之能夠變形的膜材料之周緣部所形成。在此例中，上述遮罩部係以如在空間上包圍 電極形成區域內的複數個突起電極的蓋體(cover)之形態所形成。因即便是在此例中，仍可以使遮罩部與保持器上的黏著層的接觸面積更進一步增加，故而可提高對構件本體的黏著保持力。
典型上，在上述製造方法中係能同時製造複數個電子構件。亦即，在上述黏著層係接著有複數個構件本體，上述保護膜係批量地形成於上述複數個構件本體。藉此，能謀求生產性的提高。
上述製造方法，亦可在將上述構件本體從上述黏著層剝離之後，進而更換上述保持器上的上述黏著層。藉此，能夠使用同一保持器來製造電子構件，並且可以穩定地維持對構件本體的黏著保持力。
另一方面，本發明之一形態的處理系統係處理具有第一面、第二面及側周面的電子構件，該第一面係具有可供複數個突起電極設置的電極形成區域，該第二面係上述第一面的相反側，該側周面係設置於上述第一面與上述第二面之間；該處理系統係具備遮罩形成部、安裝部(mount)及成膜部。
上述遮罩形成部係在上述第一面的至少周緣部以上述複數個突起電極之高度以上的高度來形成用以包圍上述電極形成區域的遮罩部。
上述安裝部係透過上述遮罩部使上述第一面接著於構件保持用的保持器上的黏著層。
上述成膜部係具有能夠收容上述保持器的成膜室，且在上述第二面及上述側周面形成保護膜。
如以上所述般，依據本發明，可以防止膜附著於突起電極，並且在構件本體的側周面的全部區域形成保護膜。
10‧‧‧處理系統
11‧‧‧遮罩形成部
12‧‧‧安裝部
13‧‧‧成膜部
14‧‧‧加熱部
15‧‧‧構件取出部
16‧‧‧黏著層更換部
20‧‧‧保持器
21‧‧‧保持器本體
22‧‧‧熱傳導片
30‧‧‧黏著片
40‧‧‧夾具
41‧‧‧夾具本體
42‧‧‧構件收容部
43‧‧‧通路部
44‧‧‧吸引口
100‧‧‧電子構件
101‧‧‧半導體晶片
102‧‧‧配線基板
103‧‧‧凸塊
104‧‧‧樹脂體
105‧‧‧保護膜
110、210、310‧‧‧構件本體
111‧‧‧底面(第一面)
112‧‧‧頂面(第二面)
113‧‧‧側周面
130‧‧‧黏著片
211、311‧‧‧底面
D‧‧‧模箱
Ds‧‧‧開口部
EP‧‧‧外周緣部
F‧‧‧膜材料
M1至M3‧‧‧遮罩部
R1‧‧‧電極形成區域
R2‧‧‧外周區域
T‧‧‧承盤
圖1係顯示作為製造對象的電子構件之結構的概略側剖面。
圖2係用以製造上述電子構件的處理系統的概略方塊圖。
圖3係說明使用上述處理系統的電子構件的製造方法的步驟流程。
圖4A至圖4C係概略地顯示保護膜形成前的電子構件(構件本體)的立體圖及側視圖。
圖5係上述構件本體的仰視圖。
圖6係顯示本發明之第一實施形態的遮罩部之結構的構件本體的仰視圖。
圖7係圖6的構件本體的側剖視圖。
圖8係在安裝步驟中所使用的保持器的概略俯視圖。
圖9係說明上述保持器的構造及上述構件本體的安裝 形態的主要部分的概略側剖視圖。
圖10係顯示在上述保持器上的構件本體形成有保護膜的樣態的主要部分的概略側剖視圖。
圖11A及圖11B係說明比較例的電子構件的製造方法的主要部分的概略側剖視圖。
圖12係說明上述構件本體的回收步驟的主要部分的側剖視圖。
圖13係說明用以將上述構件本體從黏著片分離的夾具之結構的概略側剖視圖。
圖14係顯示本發明之第二實施形態的遮罩部之結構的構件本體的仰視圖。
圖15係圖14的側剖視圖。
圖16係顯示本發明之第三實施形態的遮罩部之結構的構件本體的側剖視圖。
圖17A及圖17B係說明上述遮罩部的形成方法的示意圖。
以下，一邊參照圖式，一邊說明本發明的實施形態。
〔第一實施形態〕
圖1係顯示作為製造對象的電子構件之結構的概略側剖面。
如圖1所示，作為製造對象的電子構件100係由BGA/CSP型的半導體封裝構件所構成。電子構件100係具有：半導體晶片101；配線基板102，其與半導體晶片101電性連接；複數個凸塊(突起電極)103，其在配線基板102的背面排列成柵格狀；樹脂體104，用以封閉半導體晶片101；以及保護膜105，用以被覆樹脂體104的上表面及側周面。
另外，為了易於理解起見稍微誇張顯示凸塊103，且其數目或大小、形狀等有與實際物不同的情況(以下各圖中亦相同)。
圖2係用以製造電子構件100的處理系統10的概略方塊圖。處理系統10係被用於作為電子構件100的製造步驟之一的保護膜105的成膜處理中。
如圖2所示，處理系統10係具有遮罩形成部11、安裝部12、成膜部13、加熱部14、構件取出部15及黏著層更換部16。
圖3係說明使用處理系統10的電子構件100的製造方法的步驟流程。
如圖3所示，本實施形態的電子構件100的製造方法係具有構件本體的準備步驟(ST01)、遮罩部形成步驟 (ST02)、安裝步驟(ST03)、成膜步驟(ST04)及構件回收步驟(ST05)。
[構件本體準備步驟]
圖4A至圖4C係分別顯示保護膜105形成前的電子構件(以下，稱為構件本體110)的俯視立體圖、仰視立體圖及側視圖。
如圖4A至圖4C所示，構件本體110係形成概略長方體形狀，且具有：底面111(第一面)，其可供複數個凸塊103設置；頂面112(第二面)，其為底面111的相反側；以及側周面113，其設置於底面111與頂面112之間。底面111係相當於配線基板102的背面，頂面112係相當於樹脂體104的上表面，側周面113係相當於樹脂體104及配線基板102各自的四個側面。
如此的構件本體110，雖然典型上是在保護膜105的成膜步驟之前事先製造，但是構件本體110既可在外部製造，又可為市售品。構件本體110的大小亦未被特別限定，例如可適用平面形狀為3mm至25mm四方者。
[遮罩部形成步驟]
圖5係構件本體110的仰視圖，圖6係形成有遮罩部M1的構件本體110的仰視圖，圖7係其側剖視圖。
在遮罩部形成步驟(ST02)中係在構件本體110的底面111形成有遮罩部M1。遮罩部M1係在底面111的至少周緣部以凸塊103之高度(例如100μm)以上的高度所形成，以便包圍可供複數個凸塊103設置的電極形成區域。
如圖5所示，構件本體110的底面111係具有可供複數個凸塊103設置的電極形成區域R1。底面111的周緣部係指位於電極形成區域R1與底面111的外周緣部EP之間的矩形環狀的外周區域R2。在本實施形態中，遮罩部M1係形成於底面111的外周區域R2，且呈現包圍電極形成區域R1的矩形環狀的形狀。然後，如圖7所示，遮罩部M1係以與複數個凸塊103同等以上的高度來形成於構件本體110的底面111。
遮罩部M1的形成區域係只要可以在底面111包圍電極形成區域R1就未被特別限定，如圖6所示，不僅可為在外周區域R2的全部區域形成有遮罩部M1之例，還可在外周區域R2的一部分區域形成有遮罩部M1。
遮罩部M1係由絕緣性的樹脂材料所構成。作為樹脂材料，例如可採用矽氧(silicone)樹脂、環氧(epoxy)樹脂、酚(phenol)樹脂等例如具有100℃以上之耐熱性的樹脂材料。樹脂材料的硬化型亦未被特別限定，能夠適用紫外線 硬化型、熱硬化型、二液硬化型、乾燥型、濕氣硬化型等，其中，紫外線硬化型、濕氣硬化型等在生產性方面較有利。
遮罩部M1的形成方法亦未被特別限定，雖然典型上是採用塗布法，但是除了塗布法以外，還能夠適用印刷法、轉印法等。在本實施形態中係藉由使用了配料機噴嘴(dispenser nozzle)的塗布法來形成遮罩部M1。
遮罩部M1既可與位於電極形成區域R1之最外周的凸塊103群接觸所設置，又可對此等以非接觸方式來設置。遮罩部M1的剖面形狀並未被特別限定，除了圖示的圓弧形狀以外，亦可為矩形狀等。在本實施形態中，因是用塗布法來形成遮罩部M1，故而可利用膏狀的樹脂材料之表面張力來形成圖示的圓弧形狀。
遮罩部形成步驟係在處理系統10的遮罩形成部11中實施。構件本體110係供給至遮罩形成部11，且在各自的構件本體110或是複數個構件本體110同時形成有遮罩部M1。
遮罩形成部11例如是具有：承盤(tray)，其能夠定位支承複數個構件本體110以便分別使底面111朝上；以及單數個或複數個配料機噴嘴等，其在由該承盤所支承的構件本體110的底面111依順序地形成遮罩部M1。形成有 遮罩部M1的構件本體110係在由上述承盤所支承的狀態下，從遮罩形成部11朝向安裝部12搬運。構件本體110的搬運既可為使用了機器人等之帶式輸送機(belt conveyor)的自動搬運，又可伴同作業者使用了收容盒(cassette)等的搬運作業。
[安裝步驟]
圖8係在安裝步驟中所使用的保持器20的概略俯視圖，圖9係說明保持器20的構造及構件本體110的安裝形態的主要部分的概略側剖視圖。
保持器20係用以保持構件本體110。如圖8所示，保持器20係具有能夠載置複數個構件本體110的大致矩形的平板形狀。如圖9所示，保持器20係具有：保持器本體21，其由鋁或不鏽鋼等的金屬材料所構成；以及熱傳導片22，其積層於保持器本體21的表面。另外，亦可採用省略了熱傳導片22的結構。然後，在保持器20的表面(熱傳導片22的表面)黏貼有能夠黏著保持構件本體110的黏著片30(黏著層)。
黏著片30例如是由雙面黏著膠帶所構成，用以使構件本體110與熱傳導片22之間彼此接著。黏著片30的厚度並未被特別限定，例如可設為20μm至200μm。當黏著片30過薄時，就很難確保與構件本體110之充分的黏著保 持力。在此，所謂充分的黏著保持力，例如是設為即便在使保持器20上下反轉，或對保持器20施加指定以上的加速度時，構件本體110仍不會從黏著片30脫落的程度的大小。
另一方面，當黏著片30過厚時，因朝向厚度方向的彈力性會變高，故而在安裝時構件本體100容易沉入黏著片30的內部。從而，黏著片30，較佳是對構件本體110確保充分的黏著保持力，並且使構件本體110由不會依其本身重量而沉入黏著片30內的程度的厚度所形成者。
黏著片30例如是具有基材和黏著層的積層結構，該基材是由聚醯亞胺(polyimide)、PET(polyethylene terephthalate：聚對苯二甲酸二乙酯)等的樹脂材料所構成，該黏著層係在其雙面由丙烯酸(acrylic)系樹脂或矽氧系樹脂等所構成。或是，黏著片30係由單一層組成之具有接著性的樹脂材料所構成。
在本實施形態中，黏著片30係構成能夠對保持器20剝離。具體而言，黏著片30係由在常溫下保持指定的黏著力，在加熱至指定溫度(例如120℃)時黏著性會降低之具有熱剝離性的黏著劑所構成。如此以外，作為黏著片30例如亦可採用具備有紫外線照射下黏著性會降低之特性的黏著劑。或是，為了提高與保持器20的剝離性，亦可在與保持 器20的界面夾設有剝離片(省略圖示)。
在安裝步驟(ST03)中係在保持器20上的黏著片30，透過遮罩部M1而接著有構件本體110的底面111。
在本實施形態中，在構件本體110的底面111係形成有矩形環狀之與凸塊103同等以上的高度的遮罩部M1，以便包圍突起形成區域R1。因此，如圖9所示，不用在構件本體110與黏著片30之間形成有間隙，就能使構件本體110接著於黏著片30。從而，複數個凸塊103能藉由遮罩部M1從構件本體110的周圍遮蔽。此時，各凸塊103既可接觸又可不接觸黏著片30。
又，因上述構成的遮罩部M1係設置於構件本體110的底面111，故而作為對黏著片30的接觸狀態，雖然在僅有凸塊103的情況下是點接觸的狀態，但是能依遮罩部M1的存在而設為包括線接觸的狀態。因此，構件本體110不會沉入黏著片30，就能使構件本體110以較高的平面度且充分的接觸面積接著於黏著片30。藉此，構件本體110就能以保持於水平姿勢的狀態且充分的黏著力保持於保持器20上的黏著片30。
安裝步驟係在處理系統10的安裝部12中實施。如圖8所示，在安裝部12中，構件本體110係從承盤T移載至 保持器20。此時，構件本體110係從將設置有凸塊103及遮罩部M1的底面111設為向上的狀態，朝向設為與黏著片30對向之向下的狀態(將頂面112設為向上的狀態)進行姿勢轉換，並安裝於保持器20。
在圖2中，實線的箭頭係顯示構件本體110的流程，二點鏈線的箭頭係顯示保持器20的流程。如圖2所示，在安裝部12係分別供給有：承盤T，用以支承在遮罩形成部11形成有遮罩部M1的複數個構件本體110；以及保持器20，其表面黏貼有黏著片30。安裝部12係具有：安裝機(mountcr)，用以將構件本體110個別或同時複數個從承盤T移載至保持器20。
如圖8所示，朝向保持器20上搭載有複數個構件本體110。所搭載的構件本體110之數目並未被特別限定，例如可設為數十至數百個。此等複數個構件本體110係能在黏著保持於保持器20的狀態下，從安裝部12朝向成膜部13搬運。保持器20的搬運，既可為使用了機器人等之帶式輸送機的自動搬運，又可伴同作業者使用了收容盒等的搬運作業(以下之步驟間的搬運亦相同)。
[成膜步驟]
成膜步驟(ST04)係在處理系統10的成膜部13中實施。成膜部13係具有：用以在構件本體110的頂面112 及側周面113形成保護膜105的成膜裝置。
在成膜步驟中係使保持器20裝填於成膜裝置，藉此在構件本體110的頂面112及側周面113形成有保護膜105。圖10係顯示在保持器20上的構件本體110形成有保護膜105的樣態的主要部分的概略側剖視圖。
如圖9所示，保護膜105係形成於構件本體110的頂面112及側周面113的全部區域。保護膜105的厚度並未被特別限定，例如可設為5μm至7μm。構成保護膜105的材料亦未被特別限定，典型上可適用鋁(aluminium)、鈦(titanium)、鉻(chrome)、銅、鋅、鉬(molybdenum)、鎳(nickel)、鎢(tungsten)、鉭(tantal)及其等的氧化物或氮化物等。
此時，遮罩部M1係藉由夾設於構件本體110的底面111與黏著片30之間，而完成從構件本體110的周圍遮蔽複數個凸塊103的任務。因此，成膜時可防止成膜材料繞進構件本體110的底面111，從而，可有效地阻止成膜料附著於凸塊103。
再者，因藉由遮罩部M1，構件本體110不會沉入黏著片30內，就可保持於黏著片30的表面，故而側周面113的底部可維持從黏著片30的表面分離的狀態。藉此，保護 膜105不僅可形成於側周面113的底部，還可形成於遮罩部M1的外周面。
可是，在不形成遮罩部M1就在構件本體110的表面形成保護膜的方法中，為了確保構件本體110的黏著保持力，就有必要如圖11A所示，作為黏著片130係使用容易依凸塊103的壓入而變形並能夠接著於構件本體110的底面部111的緩衝性較高者。在此情況下，如圖11A所示，構件本體110的側周面113的底部會接觸黏著片130的表面，或配線基板102的一部分會埋沒於黏著片130的內部。當在此狀態下成膜時，就如同圖11A所示，是以橫跨側周面113的底部與黏著片130的接觸部的方式而形成保護膜105。因此，在成膜後從黏著片130將構件本體110予以分離時，因保護膜105是以側周面113的底部與黏著片130的接觸部作為境界而被***，故而有時會因被覆側周面113的底部的保護膜105被剝離(參照圖11B的P1部)，或側周面113的底部的一部分不被成膜(參照圖11B的P2部)，而發生保護膜105的成膜不良的狀況。
相對於此，依據本實施形態，因在構件本體110的底面111形成有遮罩部M1，故而如上述般，不僅在側周面113的底部，就連遮罩部M1的外周面亦形成有保護膜105。結果，在後段的構件回收步驟(ST05)中，將構件本體110從黏著片30分離時，如同圖12所示，因保護膜105 是以構件本體110的底面111與遮罩部M1的接觸部作為境界而被***，故而不會使被覆側周面113的底部的保護膜105被剝離，或使側周面113的底部的一部分不被成膜，而能夠用保護膜105來確實地被覆側周面113的全部區域。
在上述成膜裝置中，典型上可使用濺鍍裝置或真空蒸鍍裝置。作為成膜裝置較佳是可以收容複數片用以保持複數個構件本體110的保持器20的批式(batch type)成膜裝置。又，為了要在保持器20上的全部構件本體110之表面(頂面112及側周面113)適當地形成保護膜105，較佳是對濺鍍陰極(sputter cathode)等的成膜源構成能夠使保持器20在成膜室內旋轉、擺動等相對移動。作為如此的成膜裝置，例如能夠應用圓盤傳送帶型濺鍍裝置(carousel-type sputtering system)。
上述成膜裝置係具有用以支承保持器20的載置台(stage)或旋轉滾筒(rotary drum)等的支承體。上述支承體，典型上是具有能夠供冷卻媒介循環的冷卻機構，且以不受電漿或蒸鍍源的熱影響之目的，構成為能夠將由該支承體所支承的成膜對象物冷卻至指定溫度以下。在本實施形態中，作為成膜對象物的構件本體110係透過黏著片30及熱傳導片22而支承於保持器本體21。因此，構件本體110能不受電漿等的熱影響，另一方面黏著片30可防止因加熱而致使的黏著力的劣化。
在保護膜105成膜後，保持器20係從成膜部13搬運至加熱部14。
[構件回收步驟]
在構件回收步驟(ST05)中係可從保持器20取出成膜完成後的複數個構件本體110。構件回收步驟係在處理系統10的加熱部145和構件取出部15中實施。
加熱部14係收容搭載有成膜完成後的複數個構件本體110的保持器20，且具有能夠將保持器20加熱至指定溫度(例如150℃)的加熱爐。加熱部14中的保持器20之加熱步驟係以將黏著片30加熱至上述指定溫度並使其黏著力降低的目的來實施。上述指定溫度係可按照構成黏著片30的熱剝離性之粘著劑的種類來適當設定。
在加熱部14中進行指定時間、指定溫度的加熱處理之後，保持器20係搬運至構件取出部15。保持器20的搬運，既可為使用了機器人等之帶式輸送機的自動搬運，又可伴同作業者使用了收容盒等的搬運作業。
在構件取出部15中，黏著片30係可從保持器20(熱傳導片22)剝離。因黏著片30係藉由加熱部14的加熱處理而使黏著力降低，故而可輕易地從保持器20分離。另 外，黏著片30的剝離作業，亦可在搬運至構件取出部15之前實施。
其次，在構件取出部15中，可從黏著片30取出複數個構件本體110。為了將各構件本體110從黏著片30分離，可使用如圖13所示的夾具40。圖13係概略地顯示夾具40之結構的側剖視圖。
如圖13所示，夾具40係具有：板狀的夾具本體41；複數個構件收容部42，其設置於夾具本體41的表面；以及通路部43，其設置於夾具本體41的內部並接通各構件收容部42與吸引口44之間。複數個構件收容部42係以對應於黏著片30上的複數個構件本體110之數目、位置、形狀等的方式所設置。從而，藉由使黏著片30上下反轉，就能夠使黏著片30上的複數個構件本體110分別收容至各構件收容部42。然後，透過吸引口44並利用未圖示的吸引泵(suction pump)(真空泵(vacuum pump))排氣於通路部43，藉此，各構件本體110就能吸附保持於各構件收容部42。一邊維持該狀態，一邊使黏著片30從各構件本體110剝離(參照圖12)。遮罩部M1係在接著於黏著片30的狀態下從各構件本體110去除。
另外，在遮罩部M1與構件本體部110一起從黏著片30剝離的情況下，例如是將未圖示的黏著膠帶貼附於夾具 40上的各構件本體110的底面111之後再次剝離，藉此就能夠將遮罩部M1從各構件本體110剝離去除。
如以上，可製造在構件本體110的表面(頂面112及側周面113)形成有保護膜105的電子構件100。之後，可解除對夾具40上的各電子構件100的吸附保持作用。然後，使電子構件100從夾具本體40移載至未圖示的承盤上，且以承盤單位回收電子構件100。
[黏著層更換步驟]
另一方面，在上述加熱步驟之後，黏著片30已被剝離掉的保持器20係搬運至處理系統10中的黏著層更換部16。
在黏著層更換部16中，保持器20係在因應需要而施予熱傳導片22之表面的洗淨處理之後，在其上方貼附新的黏著片30。然後，使保持器20從黏著層更換部16再次搬運至安裝部12。藉此，能夠使用同一保持器20進行電子構件100的製造，並且可以穩定地維持對構件本體110的黏著保持力。
〔第二實施形態〕
圖14及圖15係說明本發明之第二實施形態的電子構件的製造方法的示意圖，且為說明遮罩部之形成步驟的構 件本體的仰視圖及側剖視圖。
以下，主要是針對與第一實施形態不同的結構加以說明，有關與上述的實施形態同樣的結構係附記同樣的符號且省略或簡化其說明。
在本實施形態中係在構件本體210的底面211形成有遮罩部以包圍電極形成區域，雖然此點與第一實施形態共通，但是該遮罩部的形態與第一實施形態不同。
亦即，在本實施形態中，不僅是在底面211的周緣部，就連電極形成區域內亦塗布有絕緣性材料，藉此以如在空間上包圍複數個凸塊103的保護層之形態來形成遮罩部M2。遮罩部M2係與第一實施形態同樣地以與複數個凸塊103之高度同等以上的高度所形成。
遮罩部M2的形成方法並未被特別限定，除了與第一實施形態同樣使用配料機噴嘴的塗布法以外，還能夠適用網版印刷法或轉印法等的各種印刷法。
即便是在本實施形態中仍與上述的第一實施形態同樣地能夠防止膜附著於凸塊103，並且在構件本體210之側周面的全部區域適當地形成保護膜。尤其是，依據本實施形態，因是在構件本體210的底面211全部區域形成有遮罩部M2，藉此複數個凸塊103就可由遮罩部M2所被覆，故而底面211會成為平坦。藉此能提高與保持器20上的黏 著片30之密接性，且提高對構件本體210的黏著保持力。
〔第三實施形態〕
圖16係說明本發明之第三實施形態的電子構件的製造方法的示意圖，且為說明遮罩部之形成步驟的構件本體的側剖視圖。
以下，主要是針對與第一實施形態不同的結構加以說明，有關與上述的實施形態同樣的結構係附記同樣的符號且省略或簡化其說明。
在本實施形態中係在構件本體310的底面311形成有遮罩部以包圍電極形成區域，雖然此點與第一實施形態共通，但是該遮罩部的形態與第一實施形態不同。
亦即，在本實施形態中，遮罩部M3係藉由在構件本體310的底面311的周緣部接著用以被覆電極形成區域之能夠變形的膜材料F之周緣部所形成。從而，遮罩部M3係能以如在空間上包圍電極形成區域內之複數個凸塊103的蓋體之形態所形成。在此情況下，遮罩部M3係能以超過複數個凸塊103之高度的高度形成於底面311。
構成遮罩部M3的膜材料F係指具有與構件本體310之底面311同等或更大之面積的矩形的薄膜，且由聚醯亞胺或聚四氟乙烯(polytetrafluoroethylene)等之具有耐熱性的塑膠薄膜(plastic film)所構成。膜材料F的厚度亦未被特 別限定，例如可使用20μm至50μm之物。
在使用膜材料F的遮罩部M3之形成中，例如可使用圖17A所示意顯示的模箱(molding flask)D。在模箱D的上面係形成有比構件本體310的底面311(或是膜材料F)更小且能夠收容複數個凸塊103的矩形的開口部Ds。在構件本體310的底面311隔著膜材料F而對向配置於該開口部Ds之後，構件本體310能如圖17B所示地按壓於模箱D的上面。
典型上，在膜材料F的上面周緣部、或是構件本體310的底面311周緣部，塗布有用以彼此接著膜材料F和底面311的接著劑。藉此，在將構件本體310按壓於模箱D上面時，膜材料F的周緣部就能接合於構件本體310的底面311的周緣部。膜材料F，典型上係使其上面以接觸各凸塊103的前端的方式施加有適度的張力。又，在膜材料F接合時，為了抑制膜材料F的皺紋發生，亦可在例如膜材料的四角隅形成有缺口(狹縫(slit))。
即便是在本實施形態中仍與上述的第一實施形態同樣地能夠防止膜附著於凸塊103，並且在構件本體310之側周面的全部區域適當地形成保護膜。又，依據本實施形態，則與第二實施形態同樣地，因是在構件本體310的底面311全部區域形成有遮罩部M3，藉此複數個凸塊103就可由 遮罩部M3所被覆，故而底面311會成為平坦。藉此能提高與保持器20上的黏著片30之密接性，且提高對構件本體310的黏著保持力。
以上，雖然已針對本發明的實施形態加以說明，但是本發明並非僅被限定於上述的實施形態而當然能夠添加各種的變更。
例如，在以上的實施形態中，雖然遮罩部M1至M3係由絕緣性的材料所構成，但是並未被限於此，亦可由金屬膏(metal paste)的硬化物或金屬膜等的導電性材料所構成。

Claims (9)

  1. 一種電子構件的製造方法，包括以下的步驟：準備具有第一面、第二面及側周面的構件本體，該第一面係具有可供複數個突起電極設置的電極形成區域，該第二面係前述第一面的相反側，該側周面係設置於前述第一面與前述第二面之間；在前述第一面的至少周緣部以前述複數個突起電極之高度以上的高度來形成用以包圍前述電極形成區域的遮罩部；透過前述遮罩部使前述第一面接著於構件保持用的保持器上的黏著層；在前述構件本體形成用以被覆前述第二面及前述側周面的保護膜；以及從前述第一面去除前述遮罩部。
  2. 如請求項1所記載之電子構件的製造方法，其中前述遮罩部係藉由在前述第一面的周緣部塗布絕緣性材料所形成。
  3. 如請求項1所記載之電子構件的製造方法，其中前述遮罩部係藉由在前述第一面的周緣部及前述電極形成區域塗布絕緣性材料所形成。
  4. 如請求項1所記載之電子構件的製造方法，其中前述遮罩部係藉由在前述第一面的周緣部接著用以被覆前述電極形成區域之能夠變形的膜材料之周緣部所形成。
  5. 如請求項1所記載之電子構件的製造方法，其中前述遮罩部係藉由在前述第一面的周緣部塗布導電性材料所形成。
  6. 如請求項1所記載之電子構件的製造方法，其中前述遮罩部係藉由在前述第一面的周緣部及前述電極形成區域塗布導電性材料所形成。
  7. 如請求項1至6中任一項所記載之電子構件的製造方法，其中前述構件本體係包括複數個構件本體；在前述黏著層係接著有前述複數個構件本體；前述保護膜係批量地形成於前述複數個構件本體。
  8. 如請求項1至6中任一項所記載之電子構件的製造方法，其中在將前述構件本體從前述黏著層剝離之後，進而更換前述保持器上的前述黏著層。
  9. 一種處理系統，係處理具有第一面、第二面及側周面的電子構件，該第一面係具有可供複數個突起電極設置的電極形成區域，該第二面係前述第一面的相反側，該側周面係設置於前述第一面與前述第二面之間；該處理系統係具備：遮罩形成部，其構成為：在前述第一面的至少周緣部以前述複數個突起電極之高度以上的高度來形成用以包圍前述電極形成區域的遮罩部；安裝部，其透過前述遮罩部使前述第一面接著於構件保持用的保持器上的黏著層；以及成膜部，其具有能夠收容前述保持器的成膜室，且在前述第二面及前述側周面形成保護膜。
TW105127138A 2015-08-26 2016-08-24 電子構件的製造方法及處理系統 TWI645502B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-166389 2015-08-26
JP2015166389 2015-08-26

Publications (2)

Publication Number Publication Date
TW201724341A TW201724341A (zh) 2017-07-01
TWI645502B true TWI645502B (zh) 2018-12-21

Family

ID=58100123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127138A TWI645502B (zh) 2015-08-26 2016-08-24 電子構件的製造方法及處理系統

Country Status (6)

Country Link
US (1) US10586712B2 (zh)
JP (1) JP6439053B2 (zh)
KR (1) KR102044411B1 (zh)
CN (1) CN107836040B (zh)
TW (1) TWI645502B (zh)
WO (1) WO2017033808A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103125B2 (en) * 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
KR102176972B1 (ko) * 2017-11-10 2020-11-10 시바우라 메카트로닉스 가부시끼가이샤 성막 장치 및 부품 박리 장치
JP7320932B2 (ja) * 2017-11-10 2023-08-04 芝浦メカトロニクス株式会社 成膜装置及び部品剥離装置
JP7000129B2 (ja) * 2017-11-15 2022-01-19 芝浦メカトロニクス株式会社 成膜装置
JP6935306B2 (ja) * 2017-11-16 2021-09-15 芝浦メカトロニクス株式会社 成膜装置
WO2021006185A1 (ja) * 2019-07-05 2021-01-14 昭和電工マテリアルズ株式会社 電子部品用キャリアフィルム及びキャリアフィルムの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347441A (ja) * 2002-05-22 2003-12-05 Sharp Corp 半導体素子、半導体装置、及び半導体素子の製造方法
TW201349396A (zh) * 2012-02-17 2013-12-01 Fujitsu Ltd 半導體裝置之製造方法及電子裝置之製造方法
JP2014175853A (ja) * 2013-03-08 2014-09-22 Seiko Instruments Inc パッケージ、圧電振動子、発振器、電子機器及び電波時計

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127206A (ja) * 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP4271544B2 (ja) * 2003-10-10 2009-06-03 リンテック株式会社 半導体装置の製造方法
JP2007329182A (ja) 2006-06-06 2007-12-20 Shin Etsu Polymer Co Ltd キャリア治具及びその製造方法
CN101677055A (zh) * 2008-09-18 2010-03-24 高宏明 圆片研磨工艺
CN102194769A (zh) 2010-03-11 2011-09-21 国碁电子(中山)有限公司 芯片封装结构及方法
CN102270586A (zh) * 2010-06-03 2011-12-07 宏宝科技股份有限公司 半导体元件的封装方法
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
CN104752189A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种wlcsp晶圆背面减薄工艺
TW201626531A (zh) * 2015-01-14 2016-07-16 鈺橋半導體股份有限公司 中介層嵌置於加強層中之線路板及其製作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347441A (ja) * 2002-05-22 2003-12-05 Sharp Corp 半導体素子、半導体装置、及び半導体素子の製造方法
TW201349396A (zh) * 2012-02-17 2013-12-01 Fujitsu Ltd 半導體裝置之製造方法及電子裝置之製造方法
JP2014175853A (ja) * 2013-03-08 2014-09-22 Seiko Instruments Inc パッケージ、圧電振動子、発振器、電子機器及び電波時計

Also Published As

Publication number Publication date
WO2017033808A1 (ja) 2017-03-02
CN107836040B (zh) 2020-06-05
CN107836040A (zh) 2018-03-23
KR102044411B1 (ko) 2019-11-13
US10586712B2 (en) 2020-03-10
KR20180015192A (ko) 2018-02-12
JPWO2017033808A1 (ja) 2018-05-24
US20180254192A1 (en) 2018-09-06
TW201724341A (zh) 2017-07-01
JP6439053B2 (ja) 2018-12-19

Similar Documents

Publication Publication Date Title
TWI645502B (zh) 電子構件的製造方法及處理系統
TWI713128B (zh) 工件保持體及成膜裝置
JP6745136B2 (ja) 電子部品の製造方法および処理システム
KR101861891B1 (ko) 접합 방법 및 접합 시스템
JP2012114265A (ja) 半導体ウェーハ用保持具及び半導体ウェーハの取り扱い方法
JP5528405B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
TWI829950B (zh) 保護構件形成方法及保護構件形成裝置
TWI534925B (zh) 基板處理裝置及基板處理方法
TWI736426B (zh) 成膜裝置及埋入處理裝置
JP6758508B2 (ja) 基板処理方法及び基板処理システム
KR101684739B1 (ko) 웨이퍼 이송 장치
JP6466217B2 (ja) 剥離装置及び剥離システム
KR102677010B1 (ko) 워크 유지체 및 성막장치
JP2005340390A (ja) 半導体装置の製造装置及び製造方法
JPH11297720A (ja) 電子部品装置の製造方法と製造装置
JP2009187969A (ja) 基板の加工方法