JP4271544B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4271544B2
JP4271544B2 JP2003352442A JP2003352442A JP4271544B2 JP 4271544 B2 JP4271544 B2 JP 4271544B2 JP 2003352442 A JP2003352442 A JP 2003352442A JP 2003352442 A JP2003352442 A JP 2003352442A JP 4271544 B2 JP4271544 B2 JP 4271544B2
Authority
JP
Japan
Prior art keywords
film
forming layer
chip
film forming
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003352442A
Other languages
English (en)
Other versions
JP2005116957A (ja
Inventor
直史 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2003352442A priority Critical patent/JP4271544B2/ja
Publication of JP2005116957A publication Critical patent/JP2005116957A/ja
Application granted granted Critical
Publication of JP4271544B2 publication Critical patent/JP4271544B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップの固着に用いられる接着剤層を回路面に簡便に形成でき、かつ均一性の高い保護膜を、チップ裏面および側面に簡便に形成でき、しかも機械研削によってチップ裏面に微小な傷が形成されたとしても、かかる傷に起因する悪影響を解消できる半導体装置の製造方法に関する。
近年、ICチップの実装方法が多様化しており、ICチップ回路面が下側に配置されるパッケージング方法がある。このようなパッケージング方法はフェースダウン(face down)方式あるいはフリップチップボンディングとも呼ばれている。このパッケージング方法
では、凸状の電極素子が回路表面より突出して形成されており、その高低差は30μm以上となり、また場合によっては100μmを超えるものも現れている。このような半導体ウエハの表面に形成される凸状部分はバンプと呼ばれている。フリップチップボンディングでは、このバンプを介して、リードフレーム等のチップ搭載用基板とチップとの導通が確保される。
また、一般に半導体装置においては、回路面を保護するために、樹脂により封止されている。上記のような高バンプチップを用いた半導体装置においても同様であり、具体的には、次の手法により樹脂封止が行われている。
(1)バンプが形成されているチップをチップ搭載用基板に載置し、バンプを介してチップとチップ搭載用基板とを接続し、その後樹脂封止する。
(2)異方導電性ペーストを介して高バンプチップとチップ搭載用基板とを接続し、その後樹脂封止する。
しかし、上記(1)の方法においては、バンプの高さの分だけ、チップとチップ搭載用基板との間に空間があり、樹脂封止を行っても、この空間に封止用の樹脂が充分に侵入せず、ボイドが発生することがある。このため、樹脂封止の前に、チップとチップ搭載用基板との間に絶縁性樹脂(アンダーフィル)を充填する必要があった。
また上記(2)の方法では、微小なチップに、異方導電性ペーストを塗布する必要があり、やはり作業工程上煩雑である。特に異方導電性ペーストは、一定量を塗布することが困難であり、製品毎にペーストの量が異なり、製品特性にバラツキがでる虞もある。
このような課題を解決するため、特許文献1においては、「表面に回路が形成された半導体ウエハの回路面に、接着性薄膜層を形成し、
該半導体ウエハを、回路毎に個別のチップに切断分離し、
該個別のチップを該接着性薄膜層を介して、チップ搭載用基板の所定位置に載置し、
該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定することを特徴とする半導体装置の製造方法。」が開示されている。
このような特許文献1に記載の製法によれば、接着性薄膜層をウエハ回路面に形成し、ダイシングを行い、チップを得ている。得られるチップの回路面には接着性薄膜層が密着しているため、樹脂封止時のボイド発生を防止でき、また均一性、信頼性の高い製品が得られる。
また、半導体ウエハは、一般にウエハプロセスの終了後、厚みを均一にし、酸化被膜を
除去するために、裏面研削が行われる。裏面研削では、機械研削によってチップ裏面に微小な筋状の傷が形成される。この微小な傷は、パッケージングの後に、クラック発生の原因となることがある。このため、従来は、機械研削後に、微小な傷を除くためのケミカルエッチングが必要になる場合があった。しかし、ケミカルエッチングには、もとより設備費、運転費が必要になり、コスト増の原因となる。
したがって、機械研削によってチップ裏面に微小な傷が形成されたとしても、かかる傷に起因する悪影響を解消する技術の開発が要望されている。
このような技術としては、既に本願出願人により、「剥離シートと、該剥離シートの剥離面上に形成された、熱硬化性成分および/またはエネルギー線硬化性成分とバインダーポリマー成分とからなる保護膜形成層とを有するチップ用保護膜形成用シート」が開示されている(特許文献2参照)。また特許文献2には、上記チップ用保護膜形成用シートを半導体ウエハの裏面側に貼付し、これをウエハとともにダイシングする工程を含む、保護膜付きチップの製造方法が開示されている。
しかし、いずれの特許文献の方法においても、チップの一面のみを保護するにとどまり、その他の面も完全に保護するには従来採用されている封止方法の一部を別途採用しなければならない。また、特許文献1及び特許文献2の方法を両方採用したとしても、チップの側面が開放されているため、充分な保護がなされていない。これらの特許文献の方法と従来の封止方法との併用は、簡易な方法で封止が可能となるという、その発明の効果が得られない。
特開2001−144140号公報 特開2002−280329号公報
本発明は、上記のような問題に鑑みてなされたものであり、フリップチップボンディングを行う半導体装置の封止方法(アンダーフィルの充填工程を含む)を、従来の封止方法と併用することなく簡便方法のみで完成させられ、かつ、従来の封止方法と同様チップの全ての面を充分に保護できる半導体装置の製造方法を提供することを目的としている。
本発明に係る半導体装置の第1の製造方法は、
表面に回路が形成された半導体ウエハの回路面に、接着膜形成層を形成する工程、
該半導体ウエハおよび接着膜形成層を、フルカットダイシングしてチップ化する工程、
各半導体チップの裏面および側面に、保護膜形成層を貼着する工程、
個々の半導体チップ毎に分割されるように保護膜形成層を切断する工程、および
個別のチップを、該接着膜形成層を介して、チップ搭載用基板の所定位置に載置し、該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定する工程を含む。
本発明に係る半導体装置の第2の製造方法は、
表面に回路が形成された半導体ウエハをダイシングしてチップ化する工程、
各半導体チップの回路面に、接着膜形成層を形成する工程、
各半導体チップの裏面および側面に、保護膜形成層を貼着する工程、
個々の半導体チップ毎に分割されるように保護膜形成層を切断する工程、および
個別のチップを、該接着膜形成層を介して、チップ搭載用基板の所定位置に載置し、該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定する工程を含む。
本発明に係る半導体装置の第3の製造方法は、
表面に回路が形成された半導体ウエハをダイシングしてチップ化する工程、
各半導体チップの裏面および側面に、保護膜形成層を貼着する工程、
個々の半導体チップ毎に分割されるように保護膜形成層を切断する工程、
各半導体チップの回路面に、接着膜形成層を形成する工程、
および
個別のチップを、該接着膜形成層を介して、チップ搭載用基板の所定位置に載置し、該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定する工程を含む。
このような本発明に係わる半導体装置の製造方法によれば、フリップチップボンディングを行う半導体装置を、従来の封止方法を併用することなく簡便な方法のみでチップの全面に対し封止が行うことができ、しかも、従来の方法と同様の保護が施されているので充分な信頼性を有する半導体装置を製造できる。
以下、本発明について図面を参照しながらさらに具体的に説明する。
本発明に係る製造方法の各工程を説明する前に、まず第1〜第3の製法における共通の要素である半導体ウエハ1、接着膜形成層を形成するための接着膜形成用シート10、保護膜形成層を形成するための保護膜形成用シート20について説明する。
「半導体ウエハ1」
半導体ウエハ1としては、従来より用いられているシリコン半導体ウエハ、ガリウム・ヒ素半導体ウエハなどが挙げられるが、これらに限定されず、種々の半導体ウエハを用いることができる。ウエハ表面への回路の形成は、エッチング法、リフトオフ法などの従来より汎用されている方法を含む、様々な方法により行うことができる。半導体ウエハの回路形成工程において、所定の回路が形成される。また回路面には、チップ搭載用基板との導通に用いられる導通用突起物(バンプ)2が形成されていることが望ましい。バンプ2の高さ、径は、半導体装置の設計に応じ様々だが、一般的には、高さは10〜100μm程度であり、径は20〜100μm程度である。このようなバンプ2は、金、銅、ハンダ等の金属から形成されることが多い。
「接着膜形成用シート10」
接着膜形成用シート10は、支持フィルム11と支持フィルム11の片面に形成された接着膜形成層12の積層体よりなる。支持フィルム11は、接着膜形成層12が転写可能なように、接着膜形成層12に面した側が剥離性を有する。
支持フィルム11としては、接着膜形成用シート10がバンプが形成された面に着実に密着させられるように、可撓性、追従性に優れたフィルムが好ましく、たとえばポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・(メタ)アクリル酸共重合体フィルム、エチレン・(メタ)アクリル酸エステル共重合体フィルム等が用いられる。またこれらの架橋フィルムも用いられる。さらにこれらの積層フィルムであってもよい。
さらに支持フィルム11の表面張力は、好ましくは40mN/m以下、さらに好ましく
は37mN/m以下、特に好ましくは35mN/m以下であることが望ましい。このような表面張力の低い支持フィルム11は、材質を適宜に選択して得ることが可能であるし、またフィルムの表面にシリコーン樹脂等を塗布して離型処理を施すことで得ることもできる。
支持フィルム11の膜厚は、通常は5〜300μm、好ましくは10〜200μm、特に好ましくは20〜150μm程度である。
接着膜形成層12は、従来の封止方法におけるアンダーフィルと同等の役割をなす層であり、半導体チップ3とチップ搭載用基板30とを接着するとともに、接着膜形成層12を介して双方の導通が行われる。接着膜形成層12は、絶縁性接着剤または異方導電性接着剤からなる。
絶縁性の接着膜形成層12は、熱可塑性、熱硬化性あるいは粘接着性であってもよい。粘接着性とは、常温時で感圧接着性を示し加熱により硬化し強固な接着性を示す接着剤をいう。
熱可塑性の接着膜形成層は、熱可塑性のバインダー樹脂を主成分とするものよりなる。熱可塑性のバインダー樹脂としては、たとえばポリエステル樹脂、ポリ酢酸ビニル樹脂、ポリビニルブチラール樹脂、ポリ塩化ビニル樹脂、アクリル樹脂、ポリスチレン樹脂、ウレタン樹脂、ポリアミド樹脂、ポリイミド樹脂、各種のホットメルト系接着剤が用いられ、好ましくはポリエステル樹脂、ポリイミド樹脂が用いられる。
熱硬化性の接着膜形成層は、熱硬化性のバインダー樹脂を主成分とするものよりなる。熱硬化性のバインダー樹脂としては、たとえばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、レゾルシノール樹脂、ウレタン樹脂、ポリエステル樹脂、ベンゾオキサジン樹脂等が用いられ、好ましくはエポキシ樹脂、フェノール樹脂、エポキシ樹脂とフェノール樹脂の混合系が用いられる。
粘接着性の接着膜形成層は、たとえば常温で粘着性を有するバインダー樹脂と熱硬化性樹脂との混合物が挙げられる。常温で感圧接着性を有するバインダー樹脂としては、たとえばアクリル樹脂、ポリエステル樹脂、ポリビニルエーテル、ウレタン樹脂、ポリアミド等が挙げられる。熱硬化性樹脂としては、前述の熱硬化性のバインダー樹脂と同種の樹脂があげられ、バインダー樹脂よりも比較的低分子量のものが使用できる。
また異方導電性の接着膜形成層も同様に、熱可塑性、熱硬化性あるいは粘接着性のものが使用できる。異方導電性の接着膜形成層は、通常、前述の絶縁性の接着膜形成層に導電性粒子が分散されたものであり、使用前では、接着膜形成層中の導電性粒子は互いに接触しない範囲でバインダー樹脂中に存在し、フリップチップボンディングの際、チップとチップ搭載用基板との間で圧着されると、電極としての導電性突起物が接着膜形成層を圧縮し、接着膜形成層の厚さ方向のみに導電性粒子が接触し、平面方向では絶縁であり厚み方向のみに導通する、異方導電性を発現するものである。
導電性粒子として用いられる材料は、金、銀、銅、ニッケル、アルミニウム等の金属あるいは合金の粉体や繊維状体やカーボンブラックあるいはポリアニリン、ポリピロール等の導電性高分子粉体や繊維状体が用いられる。これらの材料は、それぞれ単独で用いてもよく、また複数種を組み合わせて用いてもよい。また、粉体等の形状についても、導電性材料単独で用いても形成されているものであってもよく、またスチレン、アクリル等の樹脂にコーティングあるいはメッキしたものであってもよい。粉体あるいは繊維状体の大きさは、1〜20μm程度が好ましい。このような導電性粒子は、上記バインダー樹脂10
0重量部に対して、1〜500重量部程度の割合で用いられる。
また、接着膜形成層12は、フィラーが配合されていてもよい。フィラーとしては、結晶シリカ、合成シリカ等のシリカや、アルミナ、ガラスバルーン等の無機フィラーがあげられる。接着膜形成層12に無機フィラーを添加することにより、硬化後の層の熱膨張係数をチップの熱膨張係数に近づけることができ、これによってチップに負荷される応力を低減することができるようになる。
さらに、接着膜形成層12にはカップリング剤、顔料、染料、架橋剤、帯電防止剤、難燃剤など種々の機能性を有する添加剤を、その半導体装置の要求する性能に応じて配合することができる。
接着膜形成層12は、支持フィルム11の剥離面上に上記成分からなる組成物をロールナイフコーター、グラビアコーター、ダイコーター、リバースコーターなど一般に公知の方法にしたがって直接または転写によって塗工し、乾燥させて接着膜形成層12を形成することによって得ることができる。なお、上記の組成物は、必要に応じ、溶剤に溶解し、若しくは分散させて塗布することができる。
このような接着膜形成層12の膜厚は、半導体チップ3側あるいはチップ搭載用基板30側に設けられる導電性突起物2の高さにもよるが、好ましくは1〜1000μm程度で
あり、より好ましくは5〜200μm程度であり、特に好ましくは10〜100μm程度
である。
接着膜形成層12の支持フィルム側でない面には、他の剥離フィルム(図示せず)が設けられていてもよい。接着膜形成層12は、支持フィルム11と他の剥離フィルムとで積層されることにより、保管中や貼付作業において張力や圧力で接着膜形成層12が変形しなくなり、さらに表面に塵芥等の付着が無くなる。
他の剥離フィルムとしては、ポリエチレンテレフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム、ポリスチレンフィルム、ポリイミドフィルム等の剛直性のあるフィルムの片面に剥離処理を施したものが使用できる。また、支持フィルム11に採用される可撓性、追従性に優れたフィルムを使用してもよい。
接着膜形成用シート10の半導体ウエハ1または半導体チップ3への貼付は、貼付装置によって行なわれる。貼付の際の圧力は、貼付装置の貼付方法(ゴムローラー式、真空密着式)により適宜に設定されるが、加圧条件が弱過ぎるとウエハあるいはチップに接着膜形成用シート10が密着しないことがあり、また強過ぎるとウエハ、チップを破損することがある。
さらに、半導体チップ3に接着膜形成用シート10を貼付する場合には、予め接着膜形成層12にチップと同形状の切込みを設けておいてもよい。
貼付温度は、使用する接着膜形成用シートの性質による。通常は、バインダー樹脂の可塑化温度以上180℃以下の温度が好ましい。なお、粘接着剤を使用した場合は、常温で貼付できる。貼付温度が高過ぎると、ウエハの研削後、ウエハに反りを発生させるおそれがある。またウエハの回路面に設けられるバンプ2の高さが50μm以上となるようなウエハの回路面の凹凸が大きい場合は、標準の加圧条件よりも強い条件または高い貼付温度で貼付を行ない、ウエハ回路面に密着させることが好ましい。
「保護膜形成用シート20」
保護膜形成用シート20は、支持フィルム21と支持フィルム21の片面に形成された保護膜形成層22の積層体よりなる。
保護膜形成層用シート20に使用される支持フィルム21は、保護膜形成層22がチップの裏面とともに側面にも確実に密着させるため、可撓性、追従性に優れたフィルムが好ましく、接着膜形成用シート10の支持フィルム11と同様の種類、厚さのフィルムが使用できる。
保護膜形成層22は、半導体チップ3の裏面および側面に転写され、従来の封止方法におけるモールド樹脂の役割をなす。保護膜形成層22は、バインダー樹脂に熱硬化性成分および/またはエネルギー線硬化性成分を配合した組成が好ましい。保護膜形成層22は、絶縁性となるよう構成される。
保護膜形成層22のバインダー樹脂は、接着膜形成層12に採用される熱可塑性のバインダー樹脂、熱硬化性のバインダー樹脂、常温で粘着性のバインダー樹脂のいずれもが使用できる。熱硬化性成分としては、前述した接着膜形成層12に使用される熱硬化性バインダー樹脂または熱硬化性樹脂が使用できる。
エネルギー線硬化性成分は、紫外線、電子線等のエネルギー線の照射を受けると重合硬化する化合物からなる。具体的には、トリメチロールプロパントリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールヘキサアクリレートなどの低分子多価(メタ)アクリレートや、オリゴエステルアクリレート、ウレタンアクリレート、エポキシ変性アクリレートなどのオリゴマー等を用いることができる。
エネルギー線硬化性成分を使用する場合は、光重合開始剤を混在させることにより、重合硬化時間ならびに光線照射量を少なくすることができる。
保護膜形成層22も、接着膜形成層12と同様にフィラー、カップリング剤、顔料、染料、架橋剤、帯電防止剤、難燃剤等の機能性の添加剤を配合してもよい。
保護膜形成用シート20は、支持シート21または他の剥離フィルム(図示せず)の剥離面上に上記成分からなる組成物をロールナイフコーター、グラビアコーター、ダイコーター、リバースコーターなど一般に公知の方法にしたがって直接または転写によって塗工し、乾燥させて保護膜形成層22を形成することによって得ることができる。なお、上記の組成物は、必要に応じ、溶剤に溶解し、若しくは分散させて塗布することができる。
このようにして形成される保護膜形成層22の厚さは、通常は、3〜100μm、好ましくは10〜60μmであることが望ましい。
また、保護膜形成層22は、2層以上の構成層を有していてもよい。この場合、チップに密着する側の層(すなわち図示しない他の剥離フィルムと接触する層)には、チップとの密着性に優れた層を設けることが好ましい。具体的には、バインダー樹脂成分の配合量を多めにすることで、チップとの優れた密着性が得られる。また、この場合、最外層となる層(すなわち支持シート21と接触する層)には、比較的硬質の硬化被膜を形成する層を設けておくことが好ましい。具体的には、フィラー成分や、熱硬化性成分および/またはエネルギー線硬化性成分の配合割合を多めにすることで、硬質の硬化被膜が得られる。また、最上層となる層には、印字適性を与えるために、凹凸を形成するようにしてもよい。具体的には、フィラーを添加したり、あるいは支持シート21としてエンボス処理した剥離処理面を有する支持フィルムを用い、この支持シート21のエンボス模様を最上層に
転写することで、印字適性を制御することができる。
「第1の製造方法」
本発明に係る半導体装置の第1の製造方法は、
上述した半導体ウエハ1の回路面に、接着膜形成層12を形成する工程(以下「A1工程」)、
該半導体ウエハ1および接着膜形成層12を、フルカットダイシングしてチップ化する工程(以下「A2工程」)、
各半導体チップ3の裏面および側面に、保護膜形成層22を貼着する工程(以下「A3工程」)、
個々の半導体チップ3毎に分割されるように保護膜形成層22を切断する工程(以下「A4工程」)、および
個別のチップ3を、該接着膜形成層12を介して、チップ搭載用基板30の所定位置に載置し、該個別のチップ3と該チップ搭載用基板30との導通を確保しながら該個別のチップ3を該チップ搭載用基板30に接着固定する工程(以下「A5工程」)を含む。
以下、各工程の詳細を説明する。
(A1工程)
半導体ウエハ1の回路面への接着膜形成層12の形成(A1工程)は、前述したように、通常の貼付装置を用いた接着膜形成用シート10の貼付によって行なわれる。貼付の際の圧力は、貼付装置の貼付方法(ゴムローラー式、真空密着式)により適宜に設定されるが、加圧条件が弱過ぎるとウエハに接着膜形成用シート10が密着しないことがあり、また強過ぎるとウエハを破損することがある。
その後、半導体ウエハのダイシング(A2工程)を行うが、ダイシングに先立ち、必要に応じ、半導体ウエハ1の裏面研削を行なってもよい。半導体ウエハ1の裏面研削工程は、回路形成時においてウエハ裏面に形成される酸化物被膜を除去し、ウエハの厚さを所定の厚さまで研削する工程である。裏面研削は、たとえば研削装置等の従来公知の方法により行いうる。本発明においては、接着膜形成用シート10を裏面研削の前にウエハ回路面に貼付することにより、ウエハ裏面研削用の保護シートとしての機能も発現できる。
(A2工程)
次に、図1または図2に示すように、ウエハのダイシング(A2工程)を行う。ウエハのダイシングは、通常のダイシング装置を用いて行なわれる。図1に示す態様では、ウエハの裏面にダイシングテープ4を貼着し、これを介して円形のフレーム5に固定してダイシングが行なわれる。図2に示す態様では、支持フィルム11の背面にダイシングテープ4を貼着し、これを介して円形のフレーム5に固定してダイシングが行なわれる。ダイシングに際しては、接着膜形成層12もウエハとともに切断される。また、接着膜形成層12に支持フィルム11が積層されている場合には、支持フィルム11も同時に切断される。ダイシングテープ4としては、従来よりこの種の用途に用いられてきた各種粘着テープが特に制限されることなく用いられる。
なお、図1および2では、接着膜形成層12に支持フィルム11が積層されている態様を示したが、支持フィルム11は、ダイシングされた個別のチップ3を、チップ搭載用基板に載置する工程(A5工程)前に、接着膜形成層12から剥離されていればよい。すなわち、A1工程後A5工程前の何れかの段階で支持フィルム11は接着膜形成層12から剥離されていればよい。支持フィルム11を接着膜形成層12から剥離する方法としては、幅広の粘着シートを支持フィルム11の全面に貼り付けた後に鋭角で引き剥がすことなどにより行なわれる。支持フィルム11の剥離はダイシングの後に行なうことが好ましいが、ダイシングの前であってもよい。以下、図面では、ダイシング後に支持フィルム11を剥離した態様を示す。
(A3工程)
次いで、各半導体チップ3の裏面および側面に、保護膜形成用シート20を貼着するすることで、保護膜形成層22を形成する(A3工程)。
ダイシング工程を図1の態様で行った場合には、次の3つの方法の何れかによりA3工程を実施することができる。
(A3a法)
ダイシング工程を図1の態様で行った場合には、チップの裏面が露出していないため、まずチップ3を他の粘着テープ6に転写する(図3)。他の粘着テープ6としては、被着体の再剥離が可能であり、エキスパンド性を有するテープが用いられる。他の粘着テープ6としては、前述のダイシングテープが一般的に再剥離性を有し、エキスパンド性に優れるものがあるので、市販されているものの中より適宜選択することができる。
次いで、粘着テープ6をエキスパンドして隣接するチップ同士の間隔を広げる(図4)。エキスパンド工程は、公知の手法により行うことができる。チップ間隔は、保護膜形成用シート20の貼付が行える程度であれば十分であり、一般的には、0.1〜3mm、好ましくは0.2〜2mm程度である。
その後、図5に示すように、保護膜形成用シート20を、各半導体チップ3の裏面および側面に密着するように貼付する。この際、必要に応じ、半導体チップが破壊されない程度の圧力を加え、保護膜形成用シート20を各チップに密着させてもよい。
上記のようにして、各半導体チップ2の裏面および側面に保護膜形成用シート20が貼着される。
(A3b法)
この方法では、ダイシング工程(A2工程)後、チップ3のピックアップを行う。なお、図面では、ダイシング後に支持フィルム11を剥離した態様を示している。
ピックアップされた半導体チップ3は、各チップ3が一定の間隔をおいて離間する配列で、各チップ3の裏面側が面するように保護膜形成用シート20に貼着され、該保護膜形成用シート20の離間部分を各チップの側面に密着させることで、各半導体チップ3の裏面および側面に保護膜形成用シート20が貼着される。
A3b法は、たとえば図6に示すように、チップ3よりもやや大きなキャビティー41を所定の間隔で有する治具40を用いて行うことができる。キャビティー41の大きさは、チップ3と、保護膜形成用シート20の厚みを勘案して、適宜に決められる。
治具40の上に、保護膜形成用シート20を、保護膜形成層22が上方に位置するように、載置する。
ついで、チップ3を、チップ裏面が保護膜形成層22に面するように載置し、チップ3をキャビティー41内に押し込むように圧力を加えると、チップ3の裏面および側面が保護膜形成層40に密着する。
また、キャビティー41の内部から真空吸引することにより、チップ3をキャビティー内に誘導し、チップ3の裏面および側面を保護膜形成用シート20に密着させてもよい。
さらに、保護膜形成用シート20の支持フィルム21として、収縮性フィルムを用いても良い。収縮性フィルムを収縮させると、保護膜形成用シート20がチップ3を包み込むように収縮し、チップ3の裏面および側面が保護膜形成用シート20に密着する。ここで
、収縮性フィルムとしては、一軸または二軸延伸した各種の樹脂フィルムが用いられる。(A3c法)
この方法では、ダイシング工程(A2工程)後、チップ3のピックアップを行う。なお、図面では、ダイシング後に支持フィルム11を剥離した態様を示している。
ピックアップされた半導体チップ3は、各チップ3が一定の間隔をおいて離間する配列で、各チップ3の裏面側が表出するようにテーブル50上に載置し、該半導体チップ群の裏面および側面に保護膜形成用シート20を貼着する(図7)。
テーブル50としては、チップ3を保持できる機能を有するものが用いられ、真空吸引型の吸着テーブルが好ましく用いられる。テーブル50上に、チップの表面(回路面)側を載置、保持し、チップの裏面側が表出するようにする。その後、図7に示すように、保護膜形成用シート20の保護膜形成層22側をチップ裏面に貼着する。その後、前述した圧着、真空吸引、あるいは収縮性支持フィルムを用いる等の手段により、チップ3の裏面および側面が保護膜形成用シート20に密着する。
また、ダイシング工程を図2の態様で行った場合には、チップの裏面側が既に露出しているため、チップを他の粘着テープ6に転写することなく、チップがダイシングテープ4に貼着されている状態で、ダイシングテープ4をエキスパンドして隣接するチップ同士の間隔を広げ、その後A3a法と同様にして、保護膜形成用シート20を貼着すればよい。またこの場合、上記A3b法、A3c法を採用することもできる。
上記のようなA3a法、A3b法、A3c法により、チップ3の裏面および側面に保護膜形成用シート20が貼着される。この状態では、各チップ3は保護膜形成用シート20を介して相互に連結されている。
(A4工程)
したがって、本発明では、必要に応じ支持フィルム21を剥離した後、該保護膜形成用シート20を切断し、個々のチップ毎に切断分割する(A4工程)。この切断工程は、前記したダイシング工程と同様に、公知の手法により行うことができる。
次いで、加熱および/またはエネルギー線照射により保護膜形成層22を硬化させ(硬化工程)、半導体チップの裏面および側面に硬化被膜(保護膜)を形成する。加熱および/またはエネルギー線照射の条件は、保護膜形成層22の組成により適宜に設定される。硬化性成分として、熱硬化性成分とエネルギー線硬化性成分を併用した場合は、保護膜形成層の硬化工程は加熱およびエネルギー線照射を同時に行ってもよく、また逐次行ってもよい。特にチップ上に保護膜形成層を設けてからエネルギー線照射を行い、保護膜形成層を半硬化させ、その後加熱により保護膜形成層を完全に硬化させ、保護膜とすることが好ましい。
なお、本発明の第1の製法においては、上述した支持フィルム21の剥離、保護膜形成用シート20の切断およびその硬化の実施は、この順に限定されない。たとえば、剥離工程の後、硬化、切断の工程を行ってもよく、切断、硬化、剥離の順、切断、剥離、硬化の順、硬化、剥離、切断の順、あるいは硬化、切断、剥離の順で行ってもよい。さらに、保護膜形成層22の硬化は、後述するA5工程において行ってもよい。
このような工程A1〜A4を経て、回路面に接着膜形成層12を有し、裏面および側面に保護膜形成層22またはその硬化被膜を有するチップ3が得られる。
(A5工程)
次いで、本発明では、該チップをフリップチップボンディングによりチップ搭載用基板30に実装する。
具体的には、個別のチップ3を、該接着膜形成層12を介して、チップ搭載用基板30の所定位置に載置し、該個別のチップ3と該チップ搭載用基板30との導通を確保しながら該個別のチップ3を該チップ搭載用基板30に接着固定する。
また、前記接着膜形成層12が絶縁性接着剤からなる場合には、チップ3として、回路上に導通用突起物2を有するチップを用いるか、あるいは導通用突起物2'を有するチッ
プ搭載用基板30を用いる。もちろんこれらを併用してもよい。図8に示したものは、導通用突起物2を有するチップ3および導通用突起物2'を有するチップ搭載用基板30を
併用した例である。
この場合には、回路面に絶縁性接着膜形成層12が転写されたチップ3を、該絶縁性接着膜形成層12を介して、バンプ2、2'を有するチップ搭載用基板30上に載置する。
この時点では、チップ3とチップ搭載用基板30との導通はとれていないので、絶縁性接着剤12を流動化させてバンプ2、2'を介してチップ3とチップ搭載用基板30とを接
続し、導通を確保した後、チップ3の固着を行う。
上記絶縁性接着膜形成層12が、熱硬化性絶縁性接着剤または粘接着剤型絶縁性接着剤からなる場合には、チップ3を該絶縁性接着膜形成層12を介してチップ搭載用基板上30に載置した後、該絶縁性接着剤を硬化しないように加熱して、流動化させ、該バンプ2、2'を介してチップ3とチップ搭載用基板30との間の導通を確保した後、絶縁性接着
剤の硬化温度以上に加熱して、チップの固着を行う。なお、接着膜形成層12と保護膜形成層22は、双方ともに熱硬化性でない方が好ましい。しかし、接着膜形成層12と保護膜形成層22が双方とも、熱硬化性または粘接着性のものが選択された場合は、始めに硬化される保護膜形成層22の硬化温度を低温とし、次に硬化される接着膜形成層12の硬化温度を高温とすることにより、保護膜形成層22の硬化の際に接着膜形成層12が硬化してしまわないようにすることができる。
また、上記絶縁性接着膜形成層12が、熱可塑性絶縁性接着剤からなる場合には、チップ3を該熱可塑性絶縁性接着剤を介してチップ搭載用基板30上に載置した後、該熱可塑性絶縁性接着剤を加熱して、流動化させ、該バンプ2、2'を介してチップ3とチップ搭
載用基板30との間の導通を確保した後、該熱可塑性絶縁性接着剤の可塑化温度未満に冷却して、チップの固着を行う。
接着膜形成用シートが異方導電性接着剤からなる場合には、チップ3をチップ搭載用基板30に載置後、圧着することで、異方導電性接着膜形成層12の厚さ方向への導電性が発現し、チップ2とチップ搭載用基板30との導通が確保される。この場合、チップ3およびチップ搭載用基板30は、バンプ2を及び2'の両方を有するものであってもよく、
またどちらか一方のみ有するものであってもよい。図9に示したものは、バンプ2を有するチップ3を用いた例である。
なお、異方導電性接着膜形成層12が、熱硬化性異方導電性接着剤または粘接着剤型異方導電性接着剤からなる場合には、チップ3を該異方導電性接着膜形成層12を介してチップ搭載用基板30上に載置した後、該異方導電性接着剤の硬化温度以上に加熱して、チップ3の固着を行う。また、異方導電性接着膜形成層12が、熱可塑性異方導電性接着剤からなる場合には、チップ3を該熱可塑性異方導電性接着膜形成層12を介してチップ搭載用基板30上に載置した後、熱圧着を行って、チップの固着を行う。
チップ3とチップ搭載用基板30との接着固定は、フリップチップボンダー等により行うことができる。フリップチップボンダーは、加熱条件、加圧条件を精度良く設定できる
ものが好ましい。このような本発明に係る半導体装置の製造方法によれば、チップ3とチップ搭載用基板30とを、空間を生じることなく、密着した状態で固着できる。また、チップ3の裏面および側面にも保護膜形成層22の硬化被膜が形成されるので、別途樹脂封止を行う必要もなく、ボイドのない、信頼性の高い、半導体装置を得ることができる。
「第2の製造方法」
本発明に係る半導体装置の第2の製造方法は、
表面に回路が形成された半導体ウエハをダイシングしてチップ化する工程(以下「B1工程」)、
各半導体チップ3の回路面に、接着膜形成層12を形成する工程(以下「B2工程」)、
各半導体チップ3の裏面および側面に、保護膜形成層22を貼着する工程(以下「B3工程」)、
個々の半導体チップ毎に分割されるように保護膜形成層22を切断する工程(以下「B4工程」)、および
個別のチップ3を、該接着膜形成層12を介して、チップ搭載用基板30の所定位置に載置し、該個別のチップ3と該チップ搭載用基板30との導通を確保しながら該個別のチップ3を該チップ搭載用基板30に接着固定する工程(以下「B5工程」)を含む。
(B1工程)
ウエハのダイシングは、通常のダイシング装置を用いて行なわれる。すなわち、前記A2工程の説明において述べたように、ウエハの裏面にダイシングテープ4を貼着し、これを介して円形のフレーム5に固定してダイシングが行なわれる。ダイシングテープ4としては、従来よりこの種の用途に用いられてきた各種粘着テープが特に制限されることなく用いられる。
(B2工程)
B1工程によって、ダイシングテープ4上にチップがウエハ形状を保ちつつ整列固着された状態となる。次いで、各半導体チップ3の回路面に、接着膜形成層12を形成する。接着膜形成層12の形成は、次の方法により行うことができる。
(B2a法)
チップの露出面全体を覆うように、接着膜形成用シート10を形成(図10)し、その後、接着膜形成層12を各チップ形状に切断する(図11)。接着膜形成層12の切断は、カッターやダイシングブレードを用いて行ってもよく、また、ダイシングテープ4をエキスパンドして、接着膜形成層12を引きちぎるように切断してもよい。この場合、チップ上に貼着されている接着膜形成層12は延伸されず、チップ間の空隙部に存在する接着膜形成層12のみが延伸されるため、接着膜形成層12の破断伸び以上にチップ間の空隙部が延伸されると、この部分で接着膜形成層12が切断される。
また、後記B3工程を、前記A3a法により行う場合、粘着テープ6の延伸と同時に、接着膜形成層12が切断される態様であってもよい。
(B2b法)
また、図12に示すように、支持フィルム11上の接着膜形成層12にチップと同形状の切込みを設けておき、接着膜形成層12の切断片を各チップ3に接着するようにしてもよい。
(B3工程)、(B4工程)、(B5工程)
これらの工程は、前記(A3工程)、(A4工程)、(A5工程)と同様にして行われる。
本発明に係る半導体装置の第3の製造方法は、
表面に回路が形成された半導体ウエハ1をダイシングしてチップ化する工程(以下「C1工程」)、
各半導体チップ3の裏面および側面に、保護膜形成層22を貼着する工程(以下「C2
工程」)、
個々の半導体チップ毎に分割されるように保護膜形成層22を切断する工程(以下「C3工程」)、
各半導体チップ3の回路面に、接着膜形成層12を形成する工程(以下「C4工程」)、
および
個別のチップ3を、該接着膜形成層12を介して、チップ搭載用基板30の所定位置に載置し、該個別のチップ3と該チップ搭載用基板30との導通を確保しながら該個別のチップ3を該チップ搭載用基板30に接着固定する工程(以下「C5工程」)を含む。
C1工程は、前記B1工程と同様である。
C2、C3工程は、回路面側に接着膜形成層12が形成されていない点を除き、前記A3、A4工程と同様にして行われる。
この結果、裏面および側面に保護膜形成層22を有するチップが得られる。C4工程においては、この個別のチップの回路面側に接着膜形成層12を形成する。この場合、接着膜形成層12を予め回路面と同形状に切断しておき、これをチップの回路面に貼着することが好ましい。
その後、A5工程と同様にして半導体装置が得られる。
本発明に係わる半導体装置の製造方法によれば、フリップチップボンディングを行う半導体装置を、従来の封止方法を併用することなく簡便な方法のみでチップの全面に対し封止が行うことができ、しかも、従来の方法と同様の保護が施されているので充分な信頼性を有する半導体装置を製造できる。
本発明に係る半導体チップの第1の製造方法の1工程を示す。 本発明に係る半導体チップの第1の製造方法の1工程を示す。 本発明に係る半導体チップの第1の製造方法の1工程を示す。 本発明に係る半導体チップの第1の製造方法の1工程を示す。 本発明に係る半導体チップの第1の製造方法の1工程を示す。 本発明に係る半導体チップの第1の製造方法の1工程を示す。 本発明に係る半導体チップの第1の製造方法の1工程を示す。 本発明に係る半導体チップの第1の製造方法の1工程を示す。 本発明に係る半導体チップの第1の製造方法の1工程を示す。 本発明に係る半導体チップの第2の製造方法の1工程を示す。 本発明に係る半導体チップの第2の製造方法の1工程を示す。 本発明に係る半導体チップの第2の製造方法の1工程を示す。
符号の説明
1…半導体ウエハ
2,2'…バンプ(導電性突起物)
3…半導体チップ
4…ダイシングテープ
5…リングフレーム
6…粘着テープ
10…接着膜形成用シート
11…支持フィルム
12…接着膜形成層
13…剥離性シート
20…保護膜形成用シート
21…支持フィルム
22…保護膜形成層
30…チップ搭載用基板
40…治具
41…キャビティー
50…吸着テーブル

Claims (11)

  1. 表面に回路が形成された半導体ウエハの回路面に、接着膜形成層を形成する工程、
    該半導体ウエハおよび接着膜形成層を、フルカットダイシングしてチップ化する工程、
    接着膜形成層を有する各半導体チップの裏面および側面に、支持フィルムと該支持フィルムの片面に形成された保護膜形成層との積層体よりなる保護膜形成層用シートを、保護膜形成層を介して貼着する工程、
    個々の半導体チップ毎に分割されるように保護膜形成層を切断する工程、
    個別のチップを、該接着膜形成層を介して、チップ搭載用基板の所定位置に載置し、該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定する工程、および
    該保護膜形成層から該支持フィルムを剥離する工程を含む半導体装置の製造方法。
  2. 表面に回路が形成された半導体ウエハをダイシングしてチップ化する工程、
    各半導体チップの回路面に、接着膜形成層を形成する工程、
    接着膜形成層を有する各半導体チップの裏面および側面に、支持フィルムと該支持フィルムの片面に形成された保護膜形成層との積層体よりなる保護膜形成層用シートを、保護膜形成層を介して貼着する工程、
    個々の半導体チップ毎に分割されるように保護膜形成層を切断する工程、
    個別のチップを、該接着膜形成層を介して、チップ搭載用基板の所定位置に載置し、該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定する工程、および
    該保護膜形成層から該支持フィルムを剥離する工程を含む半導体装置の製造方法。
  3. 表面に回路が形成された半導体ウエハをダイシングしてチップ化する工程、
    各半導体チップの裏面および側面に、支持フィルムと該支持フィルムの片面に形成された保護膜形成層との積層体よりなる保護膜形成層用シートを、保護膜形成層を介して貼着する工程、
    個々の半導体チップ毎に分割されるように保護膜形成層を切断する工程、
    保護膜形成層を有する各半導体チップの回路面に、接着膜形成層を形成する工程、
    個別のチップを、該接着膜形成層を介して、チップ搭載用基板の所定位置に載置し、該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定する工程、および
    該保護膜形成層から該支持フィルムを剥離する工程を含む半導体装置の製造方法
  4. 前記支持フィルムが、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・(メタ)アクリル酸共重合体フィルムおよびエチレン・(メタ)アクリル酸エステル共重合体フィルム、ならびにこれらの架橋フィルム、ならびにこれらの積層フィルムから選択され、
    前記支持フィルムの膜厚が5〜300μmである
    請求項1に記載の半導体装置の製造方法。
  5. 前記支持フィルムが、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・(メタ)アクリル酸共重合体フィルムおよびエチレン・(メタ)アクリル酸エステル共重合体フィルム、ならびにこれらの架橋フィルム、ならびにこれらの積層フィルムから選択され、
    前記支持フィルムの膜厚が5〜300μmである
    請求項2に記載の半導体装置の製造方法。
  6. 前記支持フィルムが、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・(メタ)アクリル酸共重合体フィルムおよびエチレン・(メタ)アクリル酸エステル共重合体フィルム、ならびにこれらの架橋フィルム、ならびにこれらの積層フィルムから選択され、
    前記支持フィルムの膜厚が5〜300μmである
    請求項3に記載の半導体装置の製造方法。
  7. 前記保護膜形成層が2層以上の構成層を有し、
    各構成層がバインダー樹脂と熱硬化性成分および/またはエネルギー線硬化性成分とを含み、前記支持フィルムと接触する該構成層がフィラー成分をさらに含む請求項1または4に記載の半導体装置の製造方法。
  8. 前記保護膜形成層が2層以上の構成層を有し、
    各構成層がバインダー樹脂と熱硬化性成分および/またはエネルギー線硬化性成分とを含み、前記支持フィルムと接触する該構成層がフィラー成分をさらに含む請求項2または5に記載の半導体装置の製造方法。
  9. 前記保護膜形成層が2層以上の構成層を有し、
    各構成層がバインダー樹脂と熱硬化性成分および/またはエネルギー線硬化性成分とを含み、前記支持フィルムと接触する該構成層がフィラー成分をさらに含む請求項3または6に記載の半導体装置の製造方法。
  10. 前記の保護膜形成層用シートを貼着する工程において、各半導体チップの裏面および側面ならびに前記接着膜形成層の側面に、支持フィルムと該支持フィルムの片面に形成された保護膜形成層との積層体よりなる保護膜形成層用シートを、保護膜形成層を介して貼着する請求項1、4および7のいずれかに記載の半導体装置の製造方法。
  11. 前記の保護膜形成層用シートを貼着する工程において、各半導体チップの裏面および側
    面ならびに前記接着膜形成層の側面に、支持フィルムと該支持フィルムの片面に形成された保護膜形成層との積層体よりなる保護膜形成層用シートを、保護膜形成層を介して貼着する請求項2、5および8のいずれかに記載の半導体装置の製造方法。
JP2003352442A 2003-10-10 2003-10-10 半導体装置の製造方法 Expired - Lifetime JP4271544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003352442A JP4271544B2 (ja) 2003-10-10 2003-10-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003352442A JP4271544B2 (ja) 2003-10-10 2003-10-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005116957A JP2005116957A (ja) 2005-04-28
JP4271544B2 true JP4271544B2 (ja) 2009-06-03

Family

ID=34543387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003352442A Expired - Lifetime JP4271544B2 (ja) 2003-10-10 2003-10-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4271544B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227609A (ja) * 2006-02-23 2007-09-06 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4852387B2 (ja) * 2006-10-06 2012-01-11 積水化学工業株式会社 接着剤層付き半導体チップの製造方法、及び、半導体チップ積層体の製造方法
JP5535915B2 (ja) * 2007-09-12 2014-07-02 スモルテック アーベー ナノ構造体による隣接層の接続および接合
JP5333056B2 (ja) * 2009-08-26 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011119767A (ja) * 2011-03-07 2011-06-16 Sony Chemical & Information Device Corp ウエハのダイシング方法、実装方法、接着剤層付きチップの製造方法、実装体
JP6209949B2 (ja) 2013-11-13 2017-10-11 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP6439053B2 (ja) * 2015-08-26 2018-12-19 株式会社アルバック 電子部品の製造方法および処理システム
WO2017188216A1 (ja) * 2016-04-28 2017-11-02 リンテック株式会社 保護膜形成用フィルムおよび保護膜形成用複合シート

Also Published As

Publication number Publication date
JP2005116957A (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
JP5032231B2 (ja) 半導体装置の製造方法
JP4447280B2 (ja) 表面保護用シートおよび半導体ウエハの研削方法
US5882956A (en) Process for producing semiconductor device
JP4180206B2 (ja) 半導体装置の製造方法
JP5718005B2 (ja) 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JPWO2004065510A1 (ja) 粘着シート、半導体ウエハの表面保護方法およびワークの加工方法
JP2010129701A (ja) ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP6950907B2 (ja) 半導体装置の製造方法
KR20080003002A (ko) 시트상 언더필재 및 반도체장치의 제조방법
JP2000038556A (ja) 半導体ウエハ保持保護用ホットメルトシート及びその貼り付け方法
JP4766180B2 (ja) 接着剤組成物
JP6958791B2 (ja) 半導体装置の製造方法
JP2009130320A (ja) チップ保護用フィルム
JP2006261529A (ja) フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
US7169648B2 (en) Process for producing a semiconductor device
JP4271544B2 (ja) 半導体装置の製造方法
JP2010027686A (ja) 表面保護用シートおよび半導体ウエハの研削方法
CN112724859B (zh) 柔性芯片粘接膜、制备方法和柔性芯片的封装方法
JP4515129B2 (ja) 半導体装置の製造方法
CN113396057A (zh) 保护膜形成用片及基板装置的制造方法
JP3961672B2 (ja) 樹脂封止チップ体の製造方法
JP2004253643A (ja) 半導体チップの製造方法
CN214693974U (zh) 柔性芯片粘接膜和柔性芯片的封装结构
JP7088388B1 (ja) 粘着テープ
JP6058414B2 (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4271544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term