TWI637601B - 頻帶選擇時脈資料回復電路以及相關方法 - Google Patents
頻帶選擇時脈資料回復電路以及相關方法 Download PDFInfo
- Publication number
- TWI637601B TWI637601B TW106102588A TW106102588A TWI637601B TW I637601 B TWI637601 B TW I637601B TW 106102588 A TW106102588 A TW 106102588A TW 106102588 A TW106102588 A TW 106102588A TW I637601 B TWI637601 B TW I637601B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- data recovery
- frequency band
- clock data
- control
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一時脈資料回復電路包含:一頻帶選擇電路、一低壓差穩壓器、一電荷幫浦以及一電壓控制震盪器,其中該頻帶選擇電路根據至少一參考電壓產生一數位信號;該低壓差穩壓器對一接地電壓進行穩壓,其中該低壓差穩壓器透過接收該數位信號的至少一部分來調整其中一放大器的一偏壓電流以改變一操作頻帶;該電荷幫浦根據該數位電路的至少一部分來產生一控制電壓;而該電壓控制震盪器根據該控制電壓產生一時脈信號,其中該電壓控制震盪器透過接收該數位信號的至少一部分來調整該電壓控制震盪器的一偏壓電流以改變該時脈資料回復電路的一操作頻帶。
Description
本發明係有關於一種時脈資料回復電路(Clock Data Recovery, CDR),尤指一頻帶選擇時脈資料回復電路以及相關方法。
在一傳統薄膜電晶體(Thin-film transistor)的液晶顯示系統中,高電壓(如12伏特)所產生的接地雜訊將會對時脈資料回復電路產生抖動(jitter),而造成時脈資料回復電路的效能降低,另外,對於一寬頻應用(例如160MHz-1.8GHz的操作頻率)而言,時脈資料回復電路中的電路元件如一電壓控制振盪器(Voltage-Controlled Oscillator, VCO)需要足以回應各種不同頻帶以獲得較佳的效能,否則該電壓控制震盪器所產生的時脈訊號將會產生更多的抖動。
本發明的目的之一在於提供一頻帶選擇時脈資料回復電路以及一相關方法以解決先前技術中的問題。
根據本發明一實施例,揭露一種時脈資料回復電路,包含:一頻帶選擇電路、一低壓差穩壓器、一電荷幫浦以及一電壓控制振盪器,其中該頻帶選電路係用以根據至少一參考電壓產生一頻帶選擇數位信號;該低壓差穩壓器係用以對一接地電壓進行穩壓,其中該低壓差穩壓器透過接收該頻帶選擇數位信號的至少一部分來調整該低壓差穩壓器中的一放大器的一偏壓電流以改變該低壓差穩壓器的一操作頻帶;該電荷幫浦係用以根據該頻帶選擇數位信號的至少一部分來產生一控制電壓;而該電壓控制震盪器係用以根據該控制電壓產生一時脈信號,其中該電壓控制震盪器透過接收該頻帶選擇數位信號的至少一部分來調整該電壓控制震盪器的一偏壓電流以改變該時脈資料回復電路的一操作頻帶。
根據本發明一實施例,揭露一種應用於一時脈資料回復電路的時脈資料回復方法,包含: 根據至少一參考電壓來產生一頻帶選擇數位信號;利用一低壓差穩壓器對一接地電壓進行穩壓,其中該低壓差穩壓器透過接收該頻帶選擇數位信號的至少一部分來調整該低壓差穩壓器中的一放大器的一偏壓電流以改變該低壓差穩壓器的一操作頻帶;根據該頻帶選擇數位信號的至少一部分來產生一控制電壓;以及利用一電壓控制震盪器以根據該控制電壓產生一時脈信號,其中該電壓控制震盪器透過接收該頻帶選擇數位信號的至少一部分來調整該電壓控制震盪器的一偏壓電流以改變該時脈資料回復電路的一操作頻帶。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解,硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語,故應解釋成「包含但不限定於」。此外,「耦接」一詞在此係包含任何直接及間接的電氣連接手段,因此,若文中描述一第一裝置耦接於一第二裝置,則代表該第一裝置可直接電氣連接於該第二裝置,或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖係根據本發明一實施例之一時脈資料回復電路10的示意圖,如第1圖所示,時脈資料回復電路10包含傳統電路元件如一前級放大器1’、一差動單端(differential-to-single)轉換電路2’、一二位元相位偵測器3’(Bang-bang Phase Detector,BBPD)、一相位頻率偵測器4’、一多工器5’、一鎖定檢測器(lock detector)6’以及一分頻器7’,且另包含一頻帶選擇電路101、一低壓差穩壓器(low drop regulator, LDO)102、一電壓控制震盪器(voltage-controlled oscillator, VCO)103、一電荷幫浦(charge pump)104以及一低通濾波器105。本發明對低壓差穩壓器102、電壓控制震盪器103以及電荷幫浦104(該些元件於第1圖中顯示於虛線右方)應用一頻帶選擇技術,關於上述傳統電路元件(於第1圖中顯示於虛線左方)屬於已知技術,將不在此另外說明以省篇幅。頻帶選擇電路101用以比較一控制電壓VCTRL與一參考電壓VREF來產生一頻帶選擇數位信號BS,需注意的是,在此實施例中頻帶選擇數位信號BS以BS[2:0]來表示,但此僅為一範例說明並非本發明的一限制。在本發明的其他實施例中,根據設計上的實際需求,頻帶選擇數位信號BS可包含多於或少於3位元。
低壓差穩壓器102使用電壓控制震盪器103所產生的一穩壓接地電壓VSSVCO對一接地電壓VSS進行穩壓以避免由一高電壓所產生的接地雜訊影響時脈資料回復電路10所在的積體電路中所包含的其他電路元件。低壓差穩壓器102可另用以接收頻帶選擇數位信號BS的至少一部分,如頻帶選擇數位信號BS的其中2位元(即BS[2:1])來透過改變其偏壓電流達到改變低壓差穩壓器102的操作頻帶的效果。
電壓控制震盪器103根據控制電壓VCTRL產生一時脈信號CLK,其中在低壓差穩壓器102對接地電壓進行穩壓後,電壓控制震盪器103所產生的時脈信號CLK所伴隨的抖動將會被抑制。電壓控制震盪器103另接收頻帶選擇數位信號BS來透過改變其偏壓電流以達到改變電壓控制震盪器103的操作頻帶的效果。低壓差穩壓器102以及電壓控制震盪器103的電路架構將會於下面段落中討論。
電荷幫浦104透過傳送一電流I
cp至低通濾波器105來產生控制電壓VCTRL,其中電流I
cp係透過頻帶選擇數位信號BS的至少一部分來做調整,如頻帶選擇數位信號BS的其中2位元(即BS[2:1])。表1顯示對應頻帶選擇數位信號BS的其中2位元的電流I
cp,需注意的是,表1所列對應頻帶選擇數位信號BS的其中2位元的電流I
cp的變化值僅僅為一範例說明,並非本發明的一限制。 表1
<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> BS2 </td><td> BS1 </td><td> I<sub>cp</sub></td></tr><tr><td> 0 </td><td> 0 </td><td> 1X </td></tr><tr><td> 0 </td><td> 1 </td><td> 2X </td></tr><tr><td> 1 </td><td> 0 </td><td> 3X </td></tr><tr><td> 1 </td><td> 1 </td><td> 4X </td></tr></TBODY></TABLE>
如第1圖所示,低通濾波器105包含一電阻R1以及電容C1與C2,其中電阻R1的其中一端點耦接至一端點N1而另一端點耦接至電容C1的其中一端點,電容C1的另外一端點耦接至一供應電壓VDD,電容C2的其中一端點耦接至端點N2而另外一端點耦接至供應電壓VDD。需注意的是,此實施例中低通濾波器105的電路架構僅僅為一範例說明,並非本發明一限制,本領域具通常知識者應該輕易理解能用以實現低通濾波器105的其他電路架構。
考量透過傳統時脈資料回復電路(不具有頻帶選擇電路101的時脈資料回復電路)所產生的一時脈信號,假設該傳統時脈資料回復電路操作於一高頻帶,當該時脈信號的頻率較低時,電荷幫浦104所產生的強電流I
cp(由於頻帶較高,故電流較強)會使得控制電壓產生較大的變化,導致該時脈信號的頻率同樣產生較大的變動;假設該傳統時脈資料回復電路操作於一低頻帶,當該時脈信號的頻率較高時,電荷幫浦104所產生的弱電流I
cp(由於頻帶較低,故電流較弱)代表控制電壓VCTRL僅僅在一小範圍內產生變化,使得展頻(spread spectrum)能力貧弱。本發明所提出的頻帶選擇電路101可針對不同頻帶動態地調整電流I
cp、電壓控制震盪器103的偏壓電流以及低壓差穩壓器102的偏壓電流,來有效地解決上述問題。詳細來說,低壓差穩壓器102以及電壓控制震盪器103可透過減少偏壓電流以操作於低操作頻帶的方式來響應低頻帶,並且增加偏壓電流以操作於高操作頻帶的方式來響應高頻帶,詳細實施細節將再後續段落中討論。
需注意的是,頻帶選擇電路101的架構並非本發明一限制,只要頻帶選擇電路101可透過產生頻帶選擇數位信號BS來調整低壓差穩壓器102以及電壓控制震盪器103的偏壓電流來響應控制電壓VCTRL的頻率,皆應隸屬於本發明的範疇,舉例來說,頻帶選擇電路101可使用比較器以及邏輯閘電路實現。
第2圖係根據本發明一實施例之時脈資料回復電路10中的低壓差穩壓器102的示意圖,低壓差穩壓器102包含一偏壓控制電路201、一放大器202、一電晶體T1,以及電阻R2與R3,其中偏壓控制電路201係用以接收頻帶選擇數位信號BS的至少一部分,例如頻帶選擇數位信號BS的其中2位元(即BS[2:1]),來控制流經放大器202的偏壓電流I
bias,請注意在本實施例中,電晶體T1係由一N型金屬氧化物半導體場效電晶體(N Metal-Oxide-Semiconductor Field-Effect Transistor, NMOS)來實現;然而此僅為一範例說明,並非本發明的一限制。表2顯示對應到頻帶選擇數位信號BS(即BS[2:1])的其中2位元的偏壓電流I
bias。 表2
<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> BS2 </td><td> BS1 </td><td> I<sub>bias</sub></td></tr><tr><td> 0 </td><td> 0 </td><td> 1X </td></tr><tr><td> 0 </td><td> 1 </td><td> 2X </td></tr><tr><td> 1 </td><td> 0 </td><td> 3X </td></tr><tr><td> 1 </td><td> 1 </td><td> 4X </td></tr></TBODY></TABLE>
放大器202係用以根據一回授電壓V
feed以及參考電壓VREF來產生一輸出電壓V
out,如第2圖所示,電晶體T1的一源極端耦接至接地電壓VSS而一汲極端接收穩壓接地電壓VSSVCO,電阻R2的其中一端點耦接至電晶體T1的該汲極端而另一端點連接至電阻R3的其中一端點並另外耦接至一端點N
feed,而電阻R2的另外一端點耦接至供應電壓VDD。放大器202所接收的回授電壓V
feed產生於端點N
feed。透過利用頻帶選擇數位信號BS來調整偏壓電流I
bias進而調整低壓差穩壓器102的操作頻帶以響應時脈資料回復電路100的不同頻帶。
第3圖係根據本發明一實施例之該時脈資料回復電路10中的電壓控制震盪器103的示意圖,電壓控制震盪器103包含一電流產生電路301以及一控制電路302,其中電流產生電路301包含一電晶體T2,而控制電路302包含多個電晶體CT0-CT9。電流產生電路301中的電晶體T2利用一閘極端接收控制電壓VCTRL於一源極端產生一參考電流I
ref,控制電路302中的多個電晶體CT0-CT9作為多個電流鏡接收來自電晶體T2的參考電流I
ref,本領域具通常知識者應能理解電流鏡的操作,詳細說明在此省略以省篇幅。需注意的是,電晶體CT0-CT7的閘極端耦接至對應開關SW0-SW7,其中對應開關SW0-SW7係由頻帶選擇數位信號BS控制,詳細來說,如表3所示,頻帶選擇數位信號BS會先轉換為一熱碼(thermal code)其包含8位元(band0-band7),其中該熱碼的每一位元係分別用以控制對應至電晶體CT0-CT7的開關SW0-SW7。 表3
<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 頻帶選擇數位信號 </td><td> 熱碼 </td></tr><tr><td> BS2 </td><td> BS1 </td><td> BS0 </td><td> Band7 </td><td> Band6 </td><td> Band5 </td><td> Band4 </td><td> Band3 </td><td> Band2 </td><td> Band1 </td><td> Band0 </td></tr><tr><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 1 </td></tr><tr><td> 0 </td><td> 0 </td><td> 1 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 1 </td><td> 1 </td></tr><tr><td> 0 </td><td> 1 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 1 </td><td> 1 </td><td> 1 </td></tr><tr><td> 0 </td><td> 1 </td><td> 1 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td></tr><tr><td> 1 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td></tr><tr><td> 1 </td><td> 0 </td><td> 1 </td><td> 0 </td><td> 0 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td></tr><tr><td> 1 </td><td> 1 </td><td> 0 </td><td> 0 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td></tr><tr><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td><td> 1 </td></tr></TBODY></TABLE>
電壓控制震盪器103另包含由偏壓電流I
drive所驅動的多個反相器inv1-inv6,其中偏壓電流I
drive係由電晶體CT0-CT7所產生的電流所組成,當該熱碼開啟越多開關時,偏壓電流I
drive將會越大。透過利用頻帶選擇數位信號BS來調整I
drive,可針對時脈資料回復電路100的不同頻帶相對應地電壓控制震盪器103的操作頻帶。除此之外,利用頻帶選擇數位信號BS調整電流I
cp而由電晶體T2所接收的控制電壓VCTRL也可相對應的做調整,進而調整參考電流I
ref,換句話說,利用頻帶選擇數位信號BS改變電流I
cp亦可同時調整電壓控制震盪器103的操作頻帶。
第4圖係根據本發明一實施例之對應控制電壓VCTRL以及頻帶選擇數位信號BS的電壓控制震盪器103的操作頻帶的示意圖,如第4圖所示,當控制電壓VCTRL由0.3伏特調整至1伏特時,電壓控制震盪器103的操作頻帶將會在一小範圍內變化,而當頻帶選擇數位信號BS改變時,電壓控制震盪器103的操作頻帶將會有大範圍的變化。在此實施例中,控制電壓VCTRL在0.3伏特到1伏特的範圍內調整而電壓控制震盪器103的操作頻帶在160MHz至1.8GHz的範圍內變化,但此僅為一範例說明,並非本發明一限制。
需注意的是,用以產生時脈信號CLK的反相器的數目以及用以產生偏壓電流I
drive的電晶體的數目僅僅為範例說明,同樣非本發明的一限制。舉例來說,電壓控制震盪器103可僅接收頻帶選擇數位信號BS的一部分,如頻帶選擇數位信號BS的其中2位元(即BS[2:1]),如此一來,僅僅需要4個電晶體來產生偏壓電流I
drive,這些設計上的變化皆應隸屬本發明的範疇。
簡單歸納本發明,本發明提出一具有一頻帶選擇電路的時脈資料回復電路可減少時脈信號上的抖動,詳細來說,具有頻帶選擇電路101,針對一低頻帶,低壓差穩壓器102以及電壓控制震盪器103可相對應地操作在一低操作頻帶,而針對一高頻帶,低壓差穩壓器102以及電壓控制震盪器103可相對應地操作在一高操作頻帶,如此一來,因為時脈信號頻率的大幅變化而造成的抖動可被減少。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 1’ </td><td> 前級放大器 </td></tr><tr><td> 2’ </td><td> 差動單端轉換電路 </td></tr><tr><td> 3’ </td><td> 二位元相位偵測器 </td></tr><tr><td> 4’ </td><td> 相位頻率偵測器 </td></tr><tr><td> 5’ </td><td> 多工器 </td></tr><tr><td> 6’ </td><td> 鎖定檢測器 </td></tr><tr><td> 7’ </td><td> 分頻器 </td></tr><tr><td> 10 </td><td> 時脈資料回復電路 </td></tr><tr><td> 101 </td><td> 頻帶選擇電路 </td></tr><tr><td> 102 </td><td> 低壓差穩壓器 </td></tr><tr><td> 103 </td><td> 電壓控制震盪器103 </td></tr><tr><td> 104 </td><td> 電荷幫浦 </td></tr><tr><td> 105 </td><td> 低通濾波器 </td></tr><tr><td> VREF </td><td> 參考電壓 </td></tr><tr><td> VSS </td><td> 接地電壓 </td></tr><tr><td> VSSVCO </td><td> 穩壓接地電壓 </td></tr><tr><td> CLK </td><td> 時脈信號 </td></tr><tr><td> VCTRL </td><td> 控制電壓 </td></tr><tr><td> I<sub>cp</sub></td><td> 電流 </td></tr><tr><td> N1 </td><td> 端點 </td></tr><tr><td> BS[2:0] </td><td> 頻帶選擇信號 </td></tr><tr><td> C1、C2 </td><td> 電容 </td></tr><tr><td> R1、R2、R3 </td><td> 電阻 </td></tr><tr><td> VDD </td><td> 供應電壓 </td></tr><tr><td> V<sub>feed</sub></td><td> 回授電壓 </td></tr><tr><td> I<sub>bias</sub>、I<sub>drive</sub></td><td> 偏壓電流 </td></tr><tr><td> V<sub>out</sub></td><td> 輸出電壓 </td></tr><tr><td> T1、T2、CT0-CT9 </td><td> 電晶體 </td></tr><tr><td> 201 </td><td> 偏壓控制電路 </td></tr><tr><td> 202 </td><td> 放大器 </td></tr><tr><td> Inv1-inv6 </td><td> 反相器 </td></tr><tr><td> I<sub>ref</sub></td><td> 參考電流 </td></tr><tr><td> SW0-SW7 </td><td> 開關 </td></tr><tr><td> 301 </td><td> 電流產生電路 </td></tr><tr><td> 302 </td><td> 控制電路 </td></tr></TBODY></TABLE>
第1圖係根據本發明一實施例之一時脈資料回復電路的示意圖。 第2圖係根據本發明一實施例之該時脈資料回復電路中的一低壓差穩壓器的示意圖。 第3圖係根據本發明一實施例之該時脈資料回復電路中的一電壓控制震盪器的示意圖。 第4圖係根據本發明一實施例之對應控制電壓以及頻帶選擇數位信號的該電壓控制震盪器的操作頻帶的示意圖。
Claims (14)
- 一種時脈資料回復電路,包含:一電荷幫浦,用以產生一控制電壓;一頻帶選擇電路,耦接至該電荷幫浦,其中該頻帶選擇電路係用以根據該控制電壓以及一參考電壓產生一比較結果,並根據該比較結果產生一頻帶選擇數位信號;一低壓差穩壓器(low dropout regulator,LDO),用以對一接地電壓進行穩壓,其中該低壓差穩壓器接收該頻帶選擇數位信號的至少一部分來調整該低壓差穩壓器中的一放大器的一偏壓電流以改變該低壓差穩壓器的一操作頻帶;以及一電壓控制震盪器(voltage-controlled oscillator,VCO),用以根據該控制電壓產生一時脈信號,其中該電壓控制震盪器透過接收該頻帶選擇數位信號的至少一部分來調整該電壓控制震盪器的一偏壓電流以調整該時脈資料回復電路的一操作頻帶。
- 如申請專利範圍第1項的時脈資料回復電路,其中該低壓差穩壓器包含:一偏壓控制電路,用以接收該頻帶選擇數位信號的至少一部分來控制流經該低壓差穩壓器中的該放大器的該偏壓電流。
- 如申請專利範圍第1項的時脈資料回復電路,其中該低壓差穩壓器接收由該電壓控制震盪器所產生的一穩壓接地電壓以對該接地電壓進行穩壓。
- 如申請專利範圍第1項的時脈資料回復電路,其中該電壓控制震盪器包含:一電流產生電路,用以接收該控制電壓以產生一參考電流;以及一控制電路,用以根據該參考電流以及該頻帶選擇數位信號來產生該電壓控制震盪器的該偏壓電流。
- 如申請專利範圍第4項的時脈資料回復電路,其中該電壓控制震盪器透過接收該頻帶選擇數位信號的至少一部分來調整該電壓控制震盪器的該偏壓電流以調整該時脈資料回復電路的該操作頻帶的步驟包含:透過該控制電路接收該頻帶選擇數位信號並根據該參考電流以及該頻帶選擇數位信號產生該偏壓電流,以調整該時脈資料回復電路的該操作頻帶。
- 如申請專利範圍第5項的時脈資料回復電路,其中該時脈資料回復電路的調整後操作頻帶對應該多個時脈信號頻率範圍中的其中之一。
- 如申請專利範圍第1項的時脈資料回復電路,其中該電壓控制震盪器透過接收該頻帶選擇數位信號的至少一部分來調整該電壓控制震盪器的該偏壓電流以調整該時脈資料回復電路的該操作頻帶的步驟包含:透過該電荷幫浦接收該頻帶選擇數位信號的至少一部分來產生該控制電壓至該電壓控制震盪器的該電流產生電路;根據該控制電壓產生該參考電流至該控制電路;根據該參考電流產生該偏壓電流;以及根據該偏壓電流調整該時脈資料回復電路的該操作頻帶。
- 如申請專利範圍第1項的時脈資料回復電路,另包含:一低通濾波器,耦接於該電荷幫浦以及該電壓控制震盪器之間。
- 一種應用於一時脈資料回復電路的時脈資料回復方法,包含:利用一電荷幫浦產生一控制電壓;根據該控制電壓以及一參考電壓產生一比較結果,並根據該比較結果產生一頻帶選擇數位信號;利用一低壓差穩壓器(low dropout regulator,LDO)對一接地電壓進行穩壓,其中該低壓差穩壓器接收該頻帶選擇數位信號的至少一部份來調整該低壓差穩壓器中的一放大器的一偏壓電流以調整該低壓差穩壓器的一操作頻帶;以及利用一電壓控制震盪器(voltage-controlled oscillator,VCO)以根據該控制電壓產生一時脈信號,其中該電壓控制震盪器透過接收該頻帶選擇數位信號的至少一部分來調整該電壓控制震盪電路的一偏壓電流以調整該時脈資料回復電路的一操作頻帶。
- 如申請專利範圍第9項的時脈資料回復方法,其中該低壓差穩壓器接收由該電壓控制震盪器所產生的一穩壓接地電壓以對該接地電壓進行穩壓。
- 如申請專利範圍第9項的時脈資料回復方法,另包含:接收該控制電壓以產生一參考電流;以及根據該參考電流以及該頻帶選擇數位信號來產生該電壓控制震盪器的該偏 壓電流。
- 如申請專利範圍第11項的時脈資料回復方法,其中該電壓控制震盪器透過接收該頻帶選擇數位信號的至少一部分來調整該電壓控制震盪器的該偏壓電流以調整該時脈資料回復電路的該操作頻帶的步驟包含:透過一控制電路接收該頻帶選擇數位信號並根據該參考電流以及該頻帶選擇數位信號產生該偏壓電流以調整該時脈資料回復電路的該操作頻帶。
- 如申請專利範圍第12項的時脈資料回復方法,其中該時脈資料回復電路的調整後操作頻帶對應該多個時脈信號頻率範圍中的其中之一。
- 如申請專利範圍第12項的時脈資料回復方法,其中該電壓控制震盪器透過接收該頻帶選擇數位信號的至少一部分來調整該電壓控制震盪器的該偏壓電流以調整該時脈資料回復電路的該操作頻帶的步驟包含:透過該電荷幫浦接收該頻帶選擇數位信號的至少一部分來產生該控制電壓至該電壓控制震盪器的該電流產生電路;根據該控制電壓產生該參考電流至該控制電路;根據該參考電流產生該偏壓電流;以及根據該偏壓電流調整該時脈資料回復電路的該操作頻帶。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106102588A TWI637601B (zh) | 2017-01-24 | 2017-01-24 | 頻帶選擇時脈資料回復電路以及相關方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106102588A TWI637601B (zh) | 2017-01-24 | 2017-01-24 | 頻帶選擇時脈資料回復電路以及相關方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201828605A TW201828605A (zh) | 2018-08-01 |
TWI637601B true TWI637601B (zh) | 2018-10-01 |
Family
ID=63960530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106102588A TWI637601B (zh) | 2017-01-24 | 2017-01-24 | 頻帶選擇時脈資料回復電路以及相關方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI637601B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11201722B1 (en) | 2020-08-28 | 2021-12-14 | Digwise Technology Corporation, Ltd | Clock and data recovery circuit |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7675333B2 (en) * | 2006-06-09 | 2010-03-09 | Cosmic Circuits Private Limited | Multi-phase delay locked loop with equally-spaced phases over a wide frequency range and method thereof |
TWI346460B (en) * | 2006-10-31 | 2011-08-01 | Realtek Semiconductor Corp | A clock and data recovery circuit and a method for adjusting loop bandwidth used thereby |
TWI385927B (zh) * | 2007-09-14 | 2013-02-11 | Realtek Semiconductor Corp | 時間交錯式時脈資料回復電路及方法 |
US8760209B2 (en) * | 2012-09-27 | 2014-06-24 | Analog Devices, Inc. | Apparatus and methods for quadrature clock signal generation |
US20140292301A1 (en) * | 2013-04-02 | 2014-10-02 | Broadcom Corporation | Low Power Bias Compensation Scheme Utilizing A Resistor Bias |
CN102474411B (zh) * | 2009-07-24 | 2014-10-15 | 哉英电子股份有限公司 | 时钟数据复原装置 |
US20150215111A1 (en) * | 2014-01-28 | 2015-07-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low jitter device and system |
US9274534B2 (en) * | 2012-12-21 | 2016-03-01 | Advanced Micro Devices, Inc. | Feed-forward compensation for low-dropout voltage regulator |
-
2017
- 2017-01-24 TW TW106102588A patent/TWI637601B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7675333B2 (en) * | 2006-06-09 | 2010-03-09 | Cosmic Circuits Private Limited | Multi-phase delay locked loop with equally-spaced phases over a wide frequency range and method thereof |
TWI346460B (en) * | 2006-10-31 | 2011-08-01 | Realtek Semiconductor Corp | A clock and data recovery circuit and a method for adjusting loop bandwidth used thereby |
TWI385927B (zh) * | 2007-09-14 | 2013-02-11 | Realtek Semiconductor Corp | 時間交錯式時脈資料回復電路及方法 |
CN102474411B (zh) * | 2009-07-24 | 2014-10-15 | 哉英电子股份有限公司 | 时钟数据复原装置 |
US8760209B2 (en) * | 2012-09-27 | 2014-06-24 | Analog Devices, Inc. | Apparatus and methods for quadrature clock signal generation |
US9274534B2 (en) * | 2012-12-21 | 2016-03-01 | Advanced Micro Devices, Inc. | Feed-forward compensation for low-dropout voltage regulator |
US20140292301A1 (en) * | 2013-04-02 | 2014-10-02 | Broadcom Corporation | Low Power Bias Compensation Scheme Utilizing A Resistor Bias |
US20150215111A1 (en) * | 2014-01-28 | 2015-07-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low jitter device and system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11201722B1 (en) | 2020-08-28 | 2021-12-14 | Digwise Technology Corporation, Ltd | Clock and data recovery circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201828605A (zh) | 2018-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6515520B2 (en) | Charge pump circuit for phase-locked loop circuitry | |
US8111093B2 (en) | Power supply noise rejection in PLL or DLL circuits | |
US7876163B2 (en) | Voltage-controlled oscillator circuit and phase locked loop circuit using the same | |
CN108270542B (zh) | 频带选择时钟数据恢复电路以及相关方法 | |
US7719331B2 (en) | PLL circuit | |
US5952892A (en) | Low-gain, low-jitter voltage controlled oscillator circuit | |
US7379521B2 (en) | Delay circuit with timing adjustment function | |
US7688122B2 (en) | Charge pump with cascode biasing | |
US20050258910A1 (en) | Voltage controlled oscillator | |
JP2008148346A (ja) | フィードフォワード分割器を有する適応帯域幅位相ロックループ | |
US7154352B2 (en) | Clock generator and related biasing circuit | |
US20200021278A1 (en) | Digitally-controlled oscillators having current mirrors and negative-feedback circuits therein that support high power supply rejection ratio (psrr) and low noise characteristics | |
TWI637601B (zh) | 頻帶選擇時脈資料回復電路以及相關方法 | |
US9391626B2 (en) | Capacitive load PLL with calibration loop | |
US8531218B1 (en) | Frequency generating system | |
US7298190B2 (en) | Phase locked loop having enhanced locking characteristics | |
US8493115B2 (en) | Phase locked loop circuit and system having the same | |
JP5338148B2 (ja) | 半導体集積回路、温度変化検出方法 | |
US10277122B1 (en) | Charge pump circuit and phase locked loop system using the same | |
US6650196B2 (en) | Multi-frequency band controlled oscillator | |
US8619937B2 (en) | Integrated CMOS clock generator with a self-biased phase locked loop circuit | |
JP2003298414A (ja) | 半導体集積回路 | |
US7061332B2 (en) | Process tracking limiter for VCO control voltages | |
JP3105823B2 (ja) | 電圧電流変換回路 | |
KR101621855B1 (ko) | 전하 펌프 및 위상 동기 루프 |