CN102474411B - 时钟数据复原装置 - Google Patents
时钟数据复原装置 Download PDFInfo
- Publication number
- CN102474411B CN102474411B CN201080032247.1A CN201080032247A CN102474411B CN 102474411 B CN102474411 B CN 102474411B CN 201080032247 A CN201080032247 A CN 201080032247A CN 102474411 B CN102474411 B CN 102474411B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- value
- output
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 3
- 238000005070 sampling Methods 0.000 claims description 38
- 238000007599 discharging Methods 0.000 claims description 28
- 230000010354 integration Effects 0.000 claims description 25
- 230000000052 comparative effect Effects 0.000 description 57
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 30
- 238000012546 transfer Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 238000013139 quantization Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
时钟数据复原装置(1A)具有取样部(11)、相位比较部(12)、驱动部(13)、电荷泵(14)、电容元件(15)、电位调整部(16)和电压控制振荡器(17)。相位比较部(12)在时钟(CKX)的相位相对于输入数据信号延迟时输出成为有效值的信号(UP)，当该相位提前时输出成为有效值的信号(DN)。在驱动部(13)，当信号(UP、DN)为有效值时对变量(Δ)进行值(δ)的加减运算，当变量(Δ)的值在+N以上或-N以下时对变量(Δ)进行值(N)的加减运算，将信号(UPFRQ、DNFRQ)输出给电荷泵(14)。电位调整部(16)根据信号(UP、DN)使电容元件(15)的第1端的电位上升或下降。
Description
技术领域
本发明涉及根据所输入的数字信号复原时钟和数据的装置。
背景技术
关于从发送器输出的数字信号，在无法同时传输时钟的情况下，需要在该接收器侧对时钟和数据复原。这种用于进行复原的时钟数据复原装置例如已在非专利文献1中公开。该文献所述的时钟数据复原装置具备取样部、数字相位比较部、电荷泵、环路滤波器和电压控制振荡器，根据所使用的相位比较器的构成不同而具有Bung-Bung型或Alexander型PLL(Phase lock Loop，锁相环)构成。
该时钟数据复原装置如下进行动作。在取样部中，按照从电压控制振荡器输出的时钟所指示的定时对输入数字信号的值进行取样并保持而后输出。相位比较部根据从取样部输出的值，对从电压控制振荡器输出的时钟与输入数字信号的相位进行比较，输出表示它们的相位差的相位差信号。从输入该相位差信号的电荷泵输出与该相位差信号表示的相位差对应的充放电电流。
该充放电电流被输入到环路滤波器。从环路滤波器输出的控制电压值被输入到电压控制振荡器。然后从电压控制振荡器输出具有与该控制电压值对应的频率的时钟，将该时钟赋予给取样部。于是，基于输入数字信号而复原的时钟从电压控制振荡器被输出，而基于输入数字信号而复原的数据从取样部被输出。
在先技术文献
非专利文献1：Rick Walker,"Clock and Data Recovery for Serial DigitalCommunication focusing on bang-bang loop CDR design methodology",ISSCC ShortCourse,February2002
发明内容
发明所要解决的问题
通常环路滤波器具有电阻器和电容元件。电阻器的第1端与电荷泵的输出端连接，而且与电压控制振荡器的输入端连接。电阻器的第2端经由电容元件与基准电位连接。可通过下式表示这种具有环路滤波器的Bung-Bung型时钟数据复原装置的特性。
θ＝Kvco·Ip·R/fo…(1)
ζ＝2·R·C·fo...(2)
其中，Kvco[Hz/V]是电压控制振荡器的增益，Ip[A]是从电荷泵输出的充放电电流的大小，R[Ω]是电阻器的电阻值，C[F]是电容元件的电容值，fo[bit/sec]是输入数字信号的比特率。
θ表示由相位比较部的1次相位比较动作而导致的电压控制振荡器的相位位移量。该相位位移量θ大时，输入数字信号相对于抖动的追随性会提高，而另一方面由于存在自身抖动增大这一问题，因而将相位位移量θ设定为适当的值就很重要。ζ是表示2次性反馈与1次性反馈的比率的稳定指数(Stability Factor)。该稳定指数ζ越大，则1次性反馈的比例就越大，稳定性越高。
因此优选在将相位位移量θ维持于某个值的情况下增大稳定指数ζ，因而希望增大环路滤波器的电容元件的电容值C。然而增大电容值C会招致电容元件面积增大，进而会产生成本上升的问题。这种问题在时钟数据复原装置内置于LSI中的情况下尤为显著。
本发明就是为了消除上述问题点而完成的，其目的在于提供一种既能抑制环路滤波器的电容元件的面积增大，又具备良好特性的时钟数据复原装置。
解决问题的手段
本发明涉及的时钟数据复原装置根据所输入的数字信号复原时钟和数据，其特征在于，具有：(1)取样部，其输入具有相同周期而相位相差π的时钟CK和时钟CKX，并且输入数字信号，对时钟CK所指示的时刻时的数字信号的值D和时钟CKX所指示的时刻时的数字信号的值DX进行取样并保持后输出；(2)相位比较部，其根据从取样部输出的值D和值DX按照时钟CKX的每个周期对数字信号与时钟CKX的相位进行比较，当时钟CKX的相位相对于数字信号延迟时输出成为有效值的第1相位差信号，当时钟CKX的相位相对于数字信号提前时输出成为有效值的第2相位差信号；(3)驱动部，其输入从相位比较部输出的第1相位差信号和第2相位差信号，设定变量Δ，按照每个周期在第1相位差信号成为有效值时对变量Δ加上值δ，按照每个周期在第2相位差信号成为有效值时从变量Δ减去值δ，当变量Δ的值在+N以上时从变量Δ减去值N，当变量Δ的值在-N以下时对变量Δ加上值N，这种情况下，当变量Δ的值在+N以上时输出表示该情况的第3相位差信号，当变量Δ的值在-N以下时输出表示该情况的第4相位差信号(其中，0＜δ＜N)，其中N是2以上的整数；(4)电荷泵，其根据从驱动部输出的第3相位差信号和第4相位差信号输出充放电电流；(5)电容元件，其具有与电荷泵的输出端连接的第1端和与基准电位连接的第2端，将从电荷泵输出的充放电电流输入第1端进行充放电，输出第1端的电压值；(6)电位调整部，其输入从相位比较部输出的第1相位差信号和第2相位差信号，按照这些信号表示的相位差使电容元件的第1端的电位上升或下降；以及(7)电压控制振荡器，其输入电容元件的第1端的电压值，将具有与该输入的电压值对应的频率的振荡信号作为时钟CK和时钟CKX输出给取样部。
在该时钟数据复原装置中，由取样部、相位比较部、驱动部、电荷泵、电容元件、电位调整部和电压控制振荡器构成环路。其中，在该环路中，驱动部以及驱动泵与电位调整部是并联设置的。在该环路中以使得输入数字信号与时钟的相位差变小的方式从电荷泵向电容元件输入充放电电流，还通过电位调整部调整电容元件的第1端的电位。而且在该环路的动作稳定的状态下，从取样部输出的值D成为基于输入数字信号而复原的数据，另外，从电压控制振荡器输出的时钟成为基于输入数字信号而复原的时钟。
并且，驱动部中的与变量Δ有关的处理既可以按照每个周期执行，也可以按照每个由连续2个以上的预定数量个周期构成的期间执行。若在每个M个周期(M为1以上的整数)的期间执行与变量Δ有关的处理，则在该个M周期中的m1周期中第1相位差信号UP成为有效值，在另一m2周期中第2相位差信号DN成为有效值，在这种情况下，对迄今为止的变量Δ的值加上(m1-m2)δ，变量Δ就成为该相加之后的值。例如常数N是2以上的整数，常数δ的值为1。
在本发明涉及的时钟数据复原装置中，优选驱动部具有：(a)抽取部，其输入从相位比较部输出的第1相位差信号和第2相位差信号，输出表示在预定数个周期的期间内第1相位差信号和第2相位差信号分别成为有效值的周期的数量差m的值mδ；(b)以及ΔΣ调制部，其输入从抽取部输出的值mδ，对该值mδ加上变量Δ，当变量Δ的值在+N以上时输出表示该情况的第3相位差信号并从变量Δ减去值N，当变量Δ的值在-N以下时输出表示该情况的第4相位差信号并对变量Δ加上值N。
该驱动部优选具有积分部，该积分部输入从抽取部输出的值mδ，输出与该值mδ的累加值对应的值，ΔΣ调制部将从抽取部输出的值mδ和从积分部输出的值与变量Δ相加。另外，积分部优选具有使得累加值不超过预定范围的限制部。
在本发明涉及的时钟数据复原装置中，电位调整部优选具有：(a)第1缓冲器，其输入从相位比较部输出的第1相位差信号；(b)第1电容元件，其设置于该第1缓冲器的输出端与电容元件的第1端之间；(c)第2缓冲器，其输入从相位比较部输出的第2相位差信号，输出与第1缓冲器的输出极性相反的信号；以及(d)第2电容元件，其设置于该第2缓冲器的输出端与电容元件的第1端之间。
该电位调整部优选具有：(e)第1电阻器，其设置于第1缓冲器的输出端与第1电容元件之间；以及(f)第2电阻器，其设置于第2缓冲器的输出端与第2电容元件之间。电位调整部还优选具有(g)分别驱动第1缓冲器和第2缓冲器的LDO电源。另外，电位调整部还优选具有：(h)脉冲发生器部，其输出与时钟CK或时钟CKX周期相同的脉冲信号；(i)第1“与”电路部，其设置于第1缓冲器与第1电容元件之间，运算脉冲发生器部的输出脉冲信号与第1缓冲器的输出值的“与”值，将该“与”值输出给第1电容元件；以及(j)第2“与”电路部，其设置于第2缓冲器与第2电容元件之间，运算脉冲发生器部的输出脉冲信号与第2缓冲器的输出值的“与”值，将该”与”的值输出给第2电容元件。
本发明涉及的时钟数据复原装置优选还具有脉冲发生器部，其设置于驱动部与电荷泵之间，将从驱动部输出的第3相位差信号和第4相位差信号作为具有固定的脉冲宽度的信号输出给电荷泵，电荷泵根据从驱动部输出且被脉冲发生器部处理为具有固定的脉冲宽度后的第3相位差信号和第4相位差信号，输出充放电电流。
发明的效果
本发明涉及的时钟数据复原装置既能抑制环路滤波器的电容元件的面积增大，又具备良好的特性。
附图说明
图1是表示第1比较例的时钟数据复原装置2A的构成的图。
图2是第1比较例的时钟数据复原装置2A所包含的环路滤波器25A的电路图。
图3是表示第1比较例的时钟数据复原装置2A的第1相位差信号UP、第2相位差信号DN、充放电电流Icp和控制电压值Vcon的各自的波形的一例的图。
图4是表示第2比较例的时钟数据复原装置2B的构成的图。
图5是第2比较例的时钟数据复原装置2B所包含的环路滤波器25B的电路图。
图6是表示第1实施方式的时钟数据复原装置1A的构成的图。
图7是表示第1实施方式的时钟数据复原装置1A所包含的取样部11的电路例的图。
图8是说明第1实施方式的时钟数据复原装置1A所包含的取样部11的动作的图。
图9是说明第1实施方式的时钟数据复原装置1A所包含的相位比较部12的功能的图表。
图10是表示第1实施方式的时钟数据复原装置1A所包含的驱动部13的构成例的图。
图11是表示第1实施方式的时钟数据复原装置1A所包含的电位调整部16的电路例的图。
图12是第1实施方式的时钟数据复原装置1A所包含的电位调整部16的详细电路图。
图13是表示第1实施方式的时钟数据复原装置1A所包含的各信号的波形的一例的图。
图14是表示第1比较例、第2比较例和第1实施方式的各时钟数据复原装置的传递函数模型的图。
图15是表示第1比较例、第2比较例和第1实施方式的各时钟数据复原装置的开环增益的频率依赖性的图表。
图16是表示第1比较例、第2比较例和第1实施方式的各时钟数据复原装置的开环相位的频率依赖性的图表。
图17是表示第1比较例、第2比较例和第1实施方式的各时钟数据复原装置的闭环增益的频率依赖性的图表。
图18是表示第2实施方式的时钟数据复原装置1B的构成的图。
图19是表示第2实施方式的时钟数据复原装置1B包含的电位调整部16B的电路例的图。
图20是表示第2实施方式的时钟数据复原装置1B的各信号的波形的一例的图。
图21是表示第3实施方式的时钟数据复原装置1C的构成的图。
图22是表示第3实施方式的时钟数据复原装置1C包含的驱动部13C的构成例的图。
图23是表示第4实施方式的时钟数据复原装置1D的构成的图。
图24是表示第4实施方式的时钟数据复原装置1D包含的脉冲发生器部18的构成的图。
具体实施方式
下面参照附图详细说明用于实施本发明的方式。并且在附图说明中对于相同要素赋予同一标号并省略重复说明。在以下内容中，首先说明比较例的构成，然后与该比较例进行对比以说明本发明实施方式的构成。
(第1比较例)
图1是表示第1比较例的时钟数据复原装置2A的构成的图。该图所示的第1比较例的时钟数据复原装置2A是根据所输入的数字信号来复原时钟和数据的装置，具有取样部21、相位比较部22、电荷泵24、环路滤波器25A和电压控制振荡器27。
取样部21输入具有与从电压控制振荡器27输出的相同周期且相位相差π的时钟CK和时钟CKX，并且输入应复原的数字信号。取样部21对在时钟CK所指示的时刻时的输入数字信号的值D和在时钟CKX所指示的时刻时的输入数字信号的值DX进行取样并保持，然后输出给相位比较部22。时钟CK指示输入数字信号的各位的中央时刻。时钟CKX指示输入数字信号的位迁移时刻附近。
相位比较部22根据从取样部21输出的值D和值DX，按照每个时钟CKX的周期比较输入数字信号与时钟CKX的相位。而且当时钟CKX的相位相对于输入数字信号延迟时，相位比较部22将作为有效值的第1相位差信号UP输出给电荷泵24。另外，当时钟CKX的相位相对于输入数字信号提前时，相位比较部22将作为有效值的第2相位差信号DN输出给电荷泵24。
电荷泵24输入从相位比较部22输出的第1相位差信号UP和第2相位差信号DN。而且电荷泵24将与这些信号UP、DN表示的相位差对应的充放电电流Icp输出给环路滤波器25A。
环路滤波器25A输入从电荷泵24输出的充放电电流Icp，将按照该充放电电流Icp而增减的控制电压值Vcon输出给电压控制振荡器27。
电压控制振荡器27输入从环路滤波器25A输出的控制电压值Vcon，将具有与该控制电压值Vcon对应的频率的振荡信号作为时钟CK、CKX输出。
在该时钟数据复原装置2A中，由取样部21、相位比较部22、电荷泵24、环路滤波器25A和电压控制振荡器27构成了环路。在该环路中以使得输入数字信号与时钟CKX的相位差变小的方式从电荷泵24向环路滤波器25A输入充放电电流Icp。而且在该环路的动作处于稳定的状态下，从取样部21输出的值D成为基于输入数字信号而复原的数据，而从电压控制振荡器27输出的时钟CK、CKX成为基于输入数字信号而复原的时钟。
图2是第1比较例的时钟数据复原装置2A所包含的环路滤波器25A的电路图。第1比较例的时钟数据复原装置2A具有电阻器R1A、电容元件C1A和电容元件C2A。电阻器R1A的一端与电荷泵24的输出端和电压控制振荡器27的输入端连接，电阻器R1A的另一端经由电容元件C1A与接地电位连接。电容元件C2A的一端与电荷泵24的输出端和电压控制振荡器27的输入端连接，电容元件C2A的另一端与接地电位连接。
从电荷泵24输出并输入给环路滤波器25A的充放电电流Icp经过电阻器R1A后流入电容元件C1A，使电容元件C1A中的蓄积电荷量产生变化。而从环路滤波器25A输出并输入到电压控制振荡器27的控制电压值Vcon包括与电容元件C1A中的蓄积电荷量对应的电压值的量以及由流过电阻器R1A的电流导致的电阻器R1A中的电压下降的量。
图3是表示第1比较例的时钟数据复原装置2A的第1相位差信号UP、第2相位差信号DN、充放电电流Icp和控制电压值Vcon各自的波形的一例的图。其中，假设时钟CKX的相位相对于输入数字信号延迟，从相位比较部22输出的第1相位差信号UP作为脉冲输入给电荷泵24。另外，该图示出了环路滤波器25A不包含电容元件C1B时的波形，而环路滤波器25A包含电容元件C1B时控制电压值Vcon成为较钝的波形。
如该图所示，从相位比较部22输出的第1相位差信号UP的脉冲具有脉冲宽度Φe。从电荷泵24输出并输入到环路滤波器25A的充放电电流Icp的值在该第1相位差信号UP的脉冲期间内都为电流值Ipmp。
假设环路滤波器25A所包含的电阻器R1A的电阻值为R1，电容元件C1A的电容值为C1。从环路滤波器25A输出并输入到电压控制振荡器27的控制电压值Vcon在第1相位差信号UP的脉冲期间内包含与电容元件C1A中的蓄积电荷量对应的电压值的量以及由流过电阻器R1A的电流导致的电阻器R1A中的电压下降的量(Ipmp·R1)。在第1相位差信号UP的脉冲期间过后，控制电压值Vcon为与电容元件C1A中的蓄积电荷量对应的电压值的量(Ipmp·Φe/C1)。
在这种第1比较例的时钟数据复原装置2A中，如上所述，为了在将相位位移量θ维持在某个值的情况下增大稳定指数ζ，就优选增大环路滤波器25A的电容元件C1A的电容值。然而增大电容元件C1A的电容值会招致电容元件C1A的面积增大，进而会产生成本上升的问题。于是作为解决该问题的构成，可以考虑图4所示第2比较例的构成。
(第2比较例)
图4是表示第2比较例的时钟数据复原装置2B的构成的图。该图所示的第2比较例的时钟数据复原装置2B是根据所输入的数字信号复原时钟和数据的装置，具有取样部21、相位比较部22、驱动部23、电荷泵24、环路滤波器25B和电压控制振荡器27。
与图1所示第1比较例的时钟数据复原装置2A的构成比较可知，该图4所示的第2比较例的时钟数据复原装置2B的不同之处在于还具备驱动部23，不同之处还在于具备环路滤波器25B以代替环路滤波器25A。
驱动部23输入从相位比较部22输出的第1相位差信号UP和第2相位差信号DN。其中，在驱动部23中，假设如下的变量Δ进行使用。按照每个周期在第1相位差信号UP成为有效值时对变量Δ加上值δ，按照每个周期在第2相位差信号DN成为有效值时从变量Δ减去值δ，当变量Δ的值在+N以上时从变量Δ减去值N，当变量Δ的值在-N以下时对变量Δ加上值N。在常数N和常数δ之间存在0＜δ＜N的关系。例如，常数N为2以上的整数，常数δ的值为1。而且当如上假定的变量Δ的值在+N以上时，驱动部23将表示此情况的第3相位差信号UPFRQ输出给电荷泵24，当变量Δ的值在-N以下时驱动部23将表示此情况的第4相位差信号DNFRQ输出给电荷泵24。
电荷泵24输入从驱动部23输出的第3相位差信号UPFRQ和第4相位差信号DNFRQ。然后电荷泵24将与这些信号UPFRQ、DNFRQ所表示的相位差对应的充放电电流Icp输出给环路滤波器25B。环路滤波器25B输入从电荷泵24输出的充放电电流Icp，将随着该充放电电流Icp而增减的控制电压值Vcon输出给电压控制振荡器27。
图5是第2比较例的时钟数据复原装置2B所包含的环路滤波器25B的电路图。第2比较例的环路滤波器25B具有电阻器R1B、电容元件C1B和电容元件C2B。电阻器R1B的一端与电荷泵24的输出端和电压控制振荡器27的输入端连接，电阻器R1B的另一端经由电容元件C1B与接地电位连接。电容元件C2B的一段与电荷泵24的输出端和电压控制振荡器27的输入端连接，电容元件C2B的另一端与接地电位连接。
与图2所示第1比较例的环路滤波器25A的构成进行比较，该图5所示的第2比较例的环路滤波器25B的不同之处在于电阻器的电阻值和电容元件的电容值这些方面。即，在第1比较例中，设电阻器R1A的电阻值为R1，电容元件C1A的电容值为C1，电容元件C2A的电容值为C2，则在第2比较例中，电阻器R1B的电阻值为R1·N，电容元件C1B的电容值为C1/N，电容元件C2B的电容值为C2/N。
这样，在第2比较例的时钟数据复原装置2B中，具备设置于相位比较部22与电荷泵24之间的驱动部23，从而既能抑制环路滤波器25B的电容元件C1B的面积增大，又能在将相位位移量θ维持在某个值的情况下增大稳定指数ζ。然而在第2比较例的时钟数据复原装置2B中设置的驱动部23平均成为0.5·N·T的延迟要素，因此认为时钟数据复原装置2B的动作不稳定。T是时钟CK、CKX的周期。于是，作为用于解决这种问题的构成，可考虑使用图6所示第1实施方式的构成。
(第1实施方式)
图6是表示第1实施方式的时钟数据复原装置1A的构成的图。该图所示的时钟数据复原装置1A是根据所输入的数字信号复原时钟和数据的装置，具备取样部11、相位比较部12、驱动部13、电荷泵14、电容元件15、电位调整部16和电压控制振荡器17。
取样部11输入具有与从电压控制振荡器17输出的相同的周期且相位相差π的时钟CK和时钟CKX，并且输入应复原的数字信号。取样部11对在时钟CK所指示的时刻时的输入数字信号的值D和在时钟CKX所指示的时刻时的输入数字信号的值DX取样并保持，然后输出给相位比较部12。时钟CK指示输入数字信号的各位的中央时刻。时钟CKX指示输入数字信号的位迁移时刻附近。
相位比较部12根据从取样部11输出的值D和值DX，按照每个时钟CKX的周期比较输入数字信号与时钟CKX的相位。而且当时钟CKX的相位相对于输入数字信号延迟时，相位比较部12将作为有效值的第1相位差信号UP分别输出给驱动部13和电位调整部16。另外，当时钟CKX的相位相对于输入数字信号提前时，相位比较部12将作为有效值的第2相位差信号DN分别输出给驱动部13和电位调整部16。
驱动部13输入从相位比较部12输出的第1相位差信号UP和第2相位差信号DN。其中，在驱动部13中假定了如下的变量Δ进行使用。按照每个周期在第1相位差信号UP成为有效值时对变量Δ加上值δ，按照每个周期在第2相位差信号DN成为有效值时从变量Δ减去值δ，当变量Δ的值在+N以上时从变量Δ减去值N，当变量Δ的值在-N以下时对变量Δ加上值N。在常数N和常数δ之间存在0＜δ＜N的关系。例如，常数N为2以上的整数，常数δ的值为1。而且当如上假定的变量Δ的值在+N以上时，驱动部13将表示此情况的第3相位差信号UPFRQ输出给电荷泵14，当变量Δ的值在-N以下时驱动部13将表示此情况的第4相位差信号DNFRQ输出给电荷泵14。
并且，驱动部13中的与变量Δ有关的处理既可以按照每个周期执行，也可以按照每个连续的2个以上的预定数量个周期的期间执行。若按照每个M个周期(M为1以上的整数)的期间执行与变量Δ有关的处理，则在该M个周期中的m1周期中第1相位差信号UP成为有效值，在另一个m2周期中第2相位差信号DN成为有效值，在这种情况下，对迄今为止的变量Δ的值加上(m1-m2)δ，变量Δ就成为该相加之后的值。
当进行了如上这样的加减算法后的变量Δ的值在+N以上时，驱动部13将表示此情况的第3相位差信号UPFRQ输出给电荷泵14，而且从变量Δ减去值N。另一方面，当进行加减算法后的变量Δ的值在-N以下时，驱动部13将表示此情况的第4相位差信号DNFRQ输出给电荷泵14，而且对变量Δ加上值N。
电荷泵14输入从驱动部13输出的第3相位差信号UPFRQ和第4相位差信号DNFRQ。而且电荷泵14将与这些信号UPFRQ、DNFRQ表示的相位差对应的充放电电流Icp输出给电容元件15。
电容元件15具有与电荷泵14的输出端14连接的第1端、与接地电位连接的第2端。电容元件15将从电荷泵14输出的充放电电流Icp输入到第1端进行充放电，将与第1端的电位对应的控制电压值Vcon输出给电压控制振荡器17。该电容元件15的电容值与第2比较例的环路滤波器25B的电容元件C1B的电容值为同等程度。
电位调整部16输入从相位比较部12输出的第1相位差信号UP和第2相位差信号DN。而且电位调整部16按照这些信号UP、DN表示的相位差使电容元件15的第1端的电位上升或下降。
电压控制振荡器17输入从电容元件15的第1端输出的控制电压值Vcon，将具有与该控制电压值Vcon对应的频率的振荡信号作为时钟CK、CKX输出。
在该时钟数据复原装置1A中，由取样部11、相位比较部12、驱动部13、电荷泵14、电容元件15、电位调整部16和电压控制振荡器17构成环路。其中，在该环路中，驱动部13以及电荷泵14与电位调整部16是并联设置的。在该环路中以使得输入数字信号与时钟CKX的相位差变小的方式从电荷泵14向电容元件15输入充放电电流Icp，还通过电位调整部16调整电容元件15的第1端的电位。而且在该环路的动作稳定的状态下，从取样部11输出的值D成为基于输入数字信号而复原的数据，另外，从电压控制振荡器17输出的时钟CK、CKX成为基于输入数字信号而复原的时钟。
图7是表示第1实施方式的时钟数据复原装置1A所包含的取样部11的电路例的图。如该图所示，取样部11具有4个D型触发器111～114。
触发器111和触发器112串联连接构成移位寄存器。触发器111按照时钟CK所指示的定时对输入数字信号的值进行取样并保持，输出该保持后的值DB。触发器112在时钟CK所指示的定时对来自触发器111的输出值DB进行取样并保持，输出该保持后的值DA。
触发器113和触发器114串联连接构成移位寄存器。触发器113按照时钟CKX所指示的定时对输入数字信号的值进行取样并保持，输出该保持后的值。触发器114按照时钟CK所指示的定时对来自触发器113的输出值进行取样并保持，输出该保持后的值DX。
图8是说明第1实施方式的时钟数据复原装置1A所包含的取样部11的动作的图。该图示意性示出了输入数字信号的眼图(eye pattern)，还示出了时钟CK、CKX分别指示值DA、DX、DB的取样的定时。如该图所示，时钟CK指示输入数字信号的各位的中央时刻。而时钟CKX指示输入数字信号的位迁移时刻附近。并且，时钟CK、CKX既可以是二相时钟，也可以是通过1个时钟的上升和下降双方来指示定时的时钟。
图9是说明第1实施方式的时钟数据复原装置1A包含的相位比较部12的功能的图表。相位比较部12输入按照每个周期从取样部11输出的值DA、DX、DB，根据这些值比较输入数字信号与时钟CKX的相位。相位比较部12在“DA≠DX＝DB”的关系成立时，判断为时钟CKX的相位相对于输入数字信号延迟，将第1相位差信号UP作为有效值输出，将第2相位差信号DN作为非有效值输出。相位比较部12在“DA＝DX≠DB”的关系成立时，判断为时钟CKX的相位相对于输入数字信号提前，将第1相位差信号UP作为非有效值输出，将第2相位差信号DN作为有效值输出。另外，相位比较部12在“DA≠DX＝DB”和“DA＝DX≠DB”的关系都不成立时，将第1相位差信号UP和第2相位差信号DN都作为非有效值输出。
图10是表示第1实施方式的时钟数据复原装置1A所包含的驱动部13的构成例的图。如该图所示，驱动部13具有抽取部31和ΔΣ(Delta Sigma)调制部32。在以下内容中设δ＝1。
抽取部31输入从相位比较部12输出的第1相位差信号UP和第2相位差信号DN，输出表示在预定数M个周期的期间第1相位差信号UN和第2相位差信号DN分别成为有效值的周期的数量之差的值m。其中，预定数M个周期的期间既可以是1个周期，也可以是连续的2个以上周期的期间。m是-M以上且+M以下的整数。
ΔΣ调制部32具有减法部321、加法部322、寄存部323和量化部324。减法部321从抽取部31的输出值减去量化部324的输出值，将该相减的结果值输出给加法部322。加法部322将减法部321的输出值与寄存部323的输出值相加，将该相加的结果值输出给寄存部323。寄存部323使加法部322的输出值延迟M个周期的期间，将其延迟后的值输出给加法部322和量化部324。
当寄存部323的输出值在+N以上时，量化部324将表示此情况的第3相位差信号UPFRQ输出给电荷泵14，并且将+N输出给减法部321。而当寄存部323的输出值在-N以下时，量化部324将表示此情况的第4相位差信号DNFRQ输出给电荷泵14，并且将-N输出给减法部321。
具有加法部322和寄存部323的环路构成为对减法部321的输出值进行累加的积分部，该寄存部323的输出值为变量Δ的值。即，ΔΣ调制部32输出从抽取部31输出的值m，将对该值m加上变量Δ后得到的值作为变量Δ的值从寄存部323输出。而当变量Δ的值在+N以上时，ΔΣ调制部32通过量化部324输出表示此情况的第3相位差信号UPFRQ，通过减法部321从变量Δ减去值N。另外，当变量Δ的值在-N以下时，ΔΣ调制部32通过量化部324输出表示此情况的第4相位差信号DNFRQ，通过减法部321对变量Δ加上值N。
图11是表示第1实施方式的时钟数据复原装置1A所包含的电位调整部16的电路例的图。如该图所示，电位调整部16具有第1缓冲器161、第2缓冲器162、第1电阻器R161、第2电阻器R162、第1电容元件C161和第2电容元件C162。第1缓冲器161与第2缓冲器162输出彼此极性相反的信号。第1电阻器R161和第2电阻器R162彼此的电阻值相等。第1电容元件C161和第2电容元件C162彼此的电容值相等。第1电容元件C161和第2电容元件C162彼此例如可以实现为金属电容。
第1缓冲器161输入第1相位差信号UP。第2缓冲器162输入第2相位差信号DN。第1电阻器R161的一端与第1缓冲器161的输出端连接，第1电阻器R161的另一端经由第1电容元件C161与电容元件15连接。第2电阻器R162的一端与第2缓冲器162的输出端连接，第2电阻器R162的另一端经由第2电容元件C162与电容元件15连接。
如上构成的电位调整部16按照从相位比较部12输出的第1相位差信号UP和第2相位差信号DN所表示的相位差，使电容元件15的第1端的电位上升或下降。
图12是第1实施方式的时钟数据复原装置1A所包含的电位调整部16的详细电路图。在该图中，用晶体管级别的电路图分别示出了第1缓冲器161和第2缓冲器162。该图还示出了分别驱动第1缓冲器161和第2缓冲器162的LDO(Low Drop Out，低压降)电源160。
分别驱动第1缓冲器161和第2缓冲器162的电源电压的变动是电位调整部16对电容元件15的第1端的电位调整中产生的抖动的原因。于是作为分别驱动第1缓冲器161和第2缓冲器162的电源，优选使用能够提供稳定的电压值的LDO电源160。
并且，也可以不在电位调整部16中设置第1电阻器R161和第2电阻器R162。然而在未设置第1电阻器R161的情况下，第1缓冲器161直接驱动第1电容元件R161，因此流过瞬间的大电流，可能成为可靠性降低的原因。未设置第2电阻器R162的情况也相同。于是，通过设置第1电阻器R161和第2电阻器R162，能够改善可靠性。另外，通过设置这些部件，电位调整部16还具备了低通滤波器的功能，这方面来讲也很好。
图13是表示第1实施方式的时钟数据复原装置1A的各信号的波形的一例的图。在该图中，从上起按顺序示出了从相位比较部12输出的第1相位差信号UP、从相位比较部12输出的第2相位差信号DN、来自电位调整部16的第1缓冲器161的输出信号UPPH、来自电位调整部16的第2缓冲器162的输出信号DNPHX、从驱动部13输出的第3相位差信号UPFRQ、从驱动部13输出的第4相位差信号DNFRQ和输入到电压控制振荡器17的控制电压值Vcon各自的波形的一例。
如该图所示，在从相位比较部12将第1相位差信号UP作为脉冲输出的期间，输入到电压控制振荡器17的控制电压值Vcon被电位调整部16调整得较高。在从相位比较部12将第2相位差信号DN作为脉冲输出的期间，输入到电压控制振荡器17的控制电压值Vcon被电位调整部16调整得较低。在从驱动部13输出第3相位差信号UPFRQ作为脉冲的期间，对电容元件15进行充电，此后控制电压值Vcon维持充电后的值。而在从驱动部13输出第4相位差信号DNFRQ作为脉冲的期间，对电容元件15进行放电，此后控制电压值Vcon维持放电后的值。
其中，在第1实施方式中，设电容元件15的电容值为C15，电位调整部16所包含的第1电容元件R161和第2电容元件R162各自的电容值为C16，电位调整部16所包含的第1缓冲器161和第2缓冲器162各自的输出信号UPPH、DNPHX的脉冲大小为Vphfb。并且如图11～图13所示，信号UPPH、DNPHX的各脉冲彼此极性相反。另外，在第1比较例中，环路滤波器25A所包含的电阻器R1A的电阻值为R1，从电荷泵24输出的充放电电流Icp的大小为Ipmp。此时，若能满足Vphfb·C16/C15＝R1·Ipmp的关系式，则在第1实施方式和第1比较例中，对于从电压控制振荡器17、27输出的振荡信号的相位调整而言可获得同样的效果。另外，优选使从电荷泵24输出的充放电电流的脉冲宽度与动作频率无关而为固定值，这样就能与动作频率无关地确保稳定性。
图14是表示第1比较例、第2比较例和第1实施方式的各时钟数据复原装置的传递函数模型的图。该图(a)表示第1比较例的时钟数据复原装置2A的传递函数模型，该图(b)表示第2比较例的时钟数据复原装置2B的传递函数模型，而该图(c)表示第1实施方式的时钟数据复原装置1A的传递函数模型。在该图(b)、(c)的各传递函数模型中出现的τ表示作为延迟要素的驱动部13、23导致的延迟时间，可通过τ＝0.5·N·T的式子来表现。T是时钟CK、CKX的周期。
在该图(b)所示的第2比较例的时钟数据复原装置2B的传递函数模型中，由作为延迟要素的驱动部13导致的相位位移存在于环路内。因此，第2比较例的时钟数据复原装置2B的动作变得不稳定。对此，在该图(c)所示第1实施方式的时钟数据复原装置1A的传递函数模型中，由作为延迟要素的驱动部13导致的相位位移在环路内仅限定地存在于彼此并联设置的比例项和积分项中的积分项。因此第1实施方式的时钟数据复原装置1A的动作稳定。
图15是表示第1比较例、第2比较例和第1实施方式的各时钟数据复原装置的开环增益的频率依赖性的图表。图16是表示第1比较例、第2比较例和第1实施方式的各时钟数据复原装置的开环相位的频率依赖性的图表。图17是表示第1比较例、第2比较例和第1实施方式的各时钟数据复原装置的闭环增益的频率依赖性的图表。这些图表都是根据图14所示的传递函数模型计算得到的。
如图15所示，关于开环增益的频率依赖性而言，在第1比较例、第2比较例和第1实施方式的各时钟数据复原装置之间几乎不存在差异。
如图16所示，关于开环相位的频率依赖性而言，在第2比较例的时钟数据复原装置2B中，通过作为延迟要素的驱动部23导致的相位位移的影响，在开环增益为1的交叉频率附近相位旋转，因此几乎不存在相位余量。对此，第1实施方式的时钟数据复原装置1A与第1比较例的时钟数据复原装置2A同样能够确保相位余量。
其结果，如图17所示，关于闭环增益依赖性而言，在第2比较例的时钟数据复原装置2B中出现表示不稳定的峰值。对此，第1实施方式的时钟数据复原装置1A与第1比较例的时钟数据复原装置2A同样示出了稳定的特性。
如上，第1实施方式的时钟数据复原装置1A既能抑制电容元件15的面积增大，又能在将相位位移量θ维持在某个值的情况下增大稳定指数ζ，还能实现稳定的动作。
(第2实施方式)
图18是表示第2实施方式的时钟数据复原装置1B的构成的图。该图所示的时钟数据复原装置1B是根据所输入的数字信号复原时钟和数据的装置，具有取样部11、相位比较部12、驱动部13、电荷泵14、电容元件15、电位调整部16B和电压控制振荡器17。
与图6所示第1实施方式的时钟数据复原装置1A的构成进行比较，该图18所示的第2实施方式的时钟数据复原装置1B的不同之处在于使用电位调整部16B代替电位调整部16。
图19是表示第2实施方式的时钟数据复原装置1B所包含的电位调整部16B的电路例的图。如该图所示，电位调整部16B具有第1缓冲器161、第2缓冲器162、第1电阻器R161、第2电阻器R162、第1电容元件C161和第2电容元件C162，还具有第1“与”电路部163、第2“与”电路部164和脉冲发生器部165。与图11所示的第1实施方式的电位调整部16的构成比较，该图19所示的第2实施方式的电位调整部16B的不同之处在于还具有第1“与”电路部163、第2“与”电路部164和脉冲发生器部165。
脉冲发生器部165输入从电压控制振荡器17输出的时钟CK或时钟CKX，输出与该时钟的周期相同的脉冲信号Pulse。第1“与”电路部163设置于第1缓冲器161与第1电阻器R161之间，输入第1缓冲器161的输出信号以及脉冲发生器部165的输出信号Pulse，将表示这2个信号的“与”值的信号输出给第1电阻器R161。另外，第2“与”电路部164设置于第2缓冲器162与第2电阻器R162之间，输入第2缓冲器162的输出信号以及脉冲发生器部165的输出信号Pulse，将表示这2个信号的“与”值的信号输出给第2电阻器R162。
图20是表示第2实施方式的时钟数据复原装置1B的各信号的波形的一例的图。在该图中，从上起按顺序示出来自电位调整部16B的脉冲发生器部165的输出信号Pulse、从相位比较部12输出的第1相位差信号UP、从相位比较部12输出的第2相位差信号DN、来自电位调整部16B的第1缓冲器161的输出信号UPPH、来自电位调整部16B的第2缓冲器162的输出信号DNPHX、从驱动部13输出的第3相位差信号UPRFQ、从驱动部13输出的第4相位差信号DNFRQ和输入到电压控制振荡器17的控制电压值Vcon各自的波形的一例。
如该图所示，在第2实施方式中，不仅来自电位调整部16B的第1缓冲器161的输出信号UPPH为正极性的脉冲，来自电位调整部16B的第2缓冲器162的输出信号DNPHX也成为正极性的脉冲。当第1相位差信号UP和第2相位差信号DN都并非有效值时(图9中为Hold时)，信号UPPH为低电平，信号DNPHX为高电平。
假设电容元件15的电容值为C15，第1电容元件C161和第2电容元件C162各自的电容值为C16，第1缓冲器161和第2缓冲器162各自的输出信号UPPH、DNPHX的脉冲大小为Vphfb。此时，当第1相位差信号UP为有效值时，信号UPPH和信号DNPHX都为高电平，与为Hold时相比控制电压值Vcon升高Vphfb·C16/C15。另外，当第2相位差信号DN为有效值时，信号UPPH和信号DNPHX都为低电平，与Hold时相比控制电压值Vcon降低Vphfb·C16/C15。
通过使用如上构成以进行动作的电位调整部16B，从而电容元件15的第1端的电位(控制电压值Vcon)受到电源变动的影响较小。因此该电位调整部16B可以不必如第1实施方式那样使用LDO电源。
(第3实施方式)
图21是表示第3实施方式的时钟数据复原装置1C的构成的图。该图所示的时钟数据复原装置1C是根据所输入的数字信号复原时钟和数据的装置，其具有取样部11、相位比较部12、驱动部13C、电荷泵14、电容元件15、电位调整部16和电压控制振荡器17。
与图6所示第1实施方式的时钟数据复原装置1A的构成进行比较，该图21所示的第3实施方式的时钟数据复原装置1C的不同之处在于具备驱动部13C以代替驱动部13。
在使用MOS电容作为电容元件15的情况下，尤其在90nm以下的细微工艺之中，该电容元件15的电荷泄漏就成为问题。图21中所示的电阻Rleak表示该电荷泄漏时的等效电阻。当存在电容元件15的电荷泄漏时，即使利用从电荷泵14输出的充放电电流Icp而对电容元件15进行充电或放电，通过该充电或放电而赋予给电容元件15的电荷的一部分会经由电阻Rleak泄漏。若没有泄漏，则从相位比较部12输出的第1相位差信号UP和第2相位差信号DN分别成为有效值的频度应该彼此相等，而当存在泄漏时，第1相位差信号UP和第2相位差信号DN中的任一方成为有效值的频度大于另一方成为有效值的频度，从电压控制振荡器17输出的时钟CK、CKX将会锁定。第3实施方式的时钟数据复原装置1C为了应对该问题而具有驱动部13C。
图22是表示第3实施方式的时钟数据复原装置1C所包含的驱动部13C的构成例的图。如该图所示，驱动部13C具有抽取部31、ΔΣ调制部32、积分部33和加法部34。与图10所示的第1实施方式的驱动部13的构成进行比较，该图22所示的第3实施方式的驱动部13C的不同之处在于还具有积分部33和加法部34。
积分部33具有乘法部331、加法部332、寄存部333和限制部334。乘法部331对抽取部31的输出值乘以正的常数k，将该相乘结果的值输出给加法部332。加法部332将乘法部331的输出值与限制部334的输出值相加，将该相加结果的值输出给寄存部333。寄存部333使加法部332的输出值延迟M个周期的期间，将该延迟后的值输出给限制部334。
限制部334输入寄存部333的输出值，若该输入值在预定范围内，则将该输入值直接输出给加法部332和加法部34，若该输入值大于预定范围的上限值，则将该上限值输出给加法部332和加法部34，若该输入值小于预定范围的下限值，则将该下限值输出给加法部332和加法部34。
积分部33通过包括乘法部331、加法部332、寄存部333和限制部334而构成的环路输出与抽取部31的输出值的累加值对应的值。加法部34将抽取部31的输出值与乘法部33的输出值相加，将该相加结果输出给ΔΣ调制部32。即，ΔΣ调制部32将抽取部31的输出值和积分部33的输出值与变量Δ相加。
在如上构成的驱动部13C中，由积分部33求出与抽取部31的输出值的累加值对应的值，将该积分部33求出的累加值与抽取部31的输出值的相加值输入到ΔΣ调制部32。然后ΔΣ调制部32将对输入值加上了变量Δ而得到的值作为变量Δ的值从寄存部323输出。当变量Δ的值在+N以上时，ΔΣ调制部32通过量化部324输出表示此情况的第3相位差信号UPFRQ，通过减法部321从变量Δ减去值N。而当变量Δ的值在-N以下时，ΔΣ调制部32通过量化部324输出表示此情况的第4相位差信号DNFRQ，通过减法部321对变量Δ加上值N。
例如当未设置积分部33的情况下，电容元件15的电荷的一部分经由电阻Rleak而泄露，从相位比较部12输出的第1相位差信号UP成为有效值的频度大于第2相位差信号DN成为有效值的频度。此时，在驱动部13C中从积分部33输出与第1相位差信号UP和第2相位差信号DN分别成为有效值的频度之差对应的值，积分部33的输出值与抽取部31的输出值的相加值被输入给ΔΣ调制部32。
通过被输入了该相加值的ΔΣ调制部32的处理，从驱动部13C输出的第3相位差信号UPFRQ成为有效值的频度大于第4相位差信号DNFRQ成为有效值的频度。而且在稳定时，从相位比较部12输出的第1相位差信号UP和第2相位差信号DN成为有效值的频度能够分别彼此相等。由此能消除电容元件15的电荷泄漏。
另外，在本实施方式中，积分部33包括限制部334，从而积分部33的累加值(即积分部33的输出值)不会超过预定范围，从而能防止驱动部13C的误动作。
(第4实施方式)
图23是表示第4实施方式的时钟数据复原装置1D的构成的图。该图所示的时钟数据复原装置1D是根据所输入的数字信号复原时钟和数据的装置，其具有取样部11、相位比较部12、驱动部13、电荷泵14、电容元件15、电位调整部16B、电压控制振荡器17和脉冲发生器部18。
与图18所示第2实施方式的时钟数据复原装置1B进行比较，该图23所示的第4实施方式的时钟数据复原装置1D的不同之处在于还具有设置于驱动部13与电荷泵14之间的脉冲发生器部18。脉冲发生器部18输入从驱动部13输出的第3相位差信号UPFRQ和第4相位差信号DNFRQ。而且脉冲发生器部18将第3相位差信号UPFRQ和第4相位差信号DNFRQ作为具有固定脉冲宽度的信号(第3相位差信号UPFRQPLS、第4相位差信号DNFRQPLS)输出给电荷泵14。电荷泵14根据从驱动部13输出且被脉冲发生器部18处理为具有固定脉冲宽度的第3相位差信号UPFRQPLS和第4相位差信号DNFRQPLS，输出充放电电流。
图24是表示第4实施方式的时钟数据复原装置1D所包含的脉冲发生器部18的构成的图。脉冲发生器部18具有第1延迟电路181、第2延迟电路182、第1逻辑反转电路183、第2逻辑反转电路184、第1“与”电路185和第2“与”电路186。
第1延迟电路181输入从驱动部13输出的第3相位差信号UPFRQ，对该第3相位差信号UPFRQ赋予固定延迟，将该赋予延迟之后的第3相位差信号UPFRQ输出给第1逻辑反转电路183。第1逻辑反转电路183输入从第1延迟电路181输出的第3相位差信号UPFRQ，对其进行逻辑反转后输出给第1“与”电路185。第1“与”电路185输入从驱动部13输出的第3相位差信号UPFRQ，而且输入从第1逻辑反转电路183输出的信号，对这2个信号的“与”值进行运算，将该“与”值作为第3相位差信号UPFRQPLS输出给电荷泵14。该第3相位差信号UPFRQPLS与动作频率无关地具有固定的脉冲宽度。
第2延迟电路182输入从驱动部13输出的第4相位差信号DNFRQ，对该第4相位差信号DNFRQ赋予固定延迟，将该赋予延迟之后的第4相位差信号DNFRQ输出给第2逻辑反转电路184。第2逻辑反转电路184输入从第2延迟电路182输出的第4相位差信号DNFRQ，对其进行逻辑反转后输出给第2“与”电路186。第2“与”电路186输入从驱动部13输出的第4相位差信号DNFRQ，而且输入从第2逻辑反转电路184输出的信号，对这2个信号的“与”值进行运算，将该“与”值作为第4相位差信号DNFRQPLS输出给电荷泵14。该第4相位差信号DNFRQPLS与动作频率无关地具有固定的脉冲宽度。
以下说明各实施方式的时钟数据复原装置的动作稳定性。稳定指数ζ可表示为更新期间中的相位反馈Δθbb与频率反馈Δθint之比。
Δθbb＝Kvco*(Cph/C1)*Vph*tph
Δθint＝Kvco*(Ifq/Nfq)*tfq/C1*tupdate
其中，由于相位反馈的周期为tbit，因而若tupdate＝tbit，则可通过下式表示稳定指数ζ。
ζ＝Δθbb/Δθint＝(Cph*Vph*tph*Nfq)/(Ipmp*tfq*tbit)
各参数如下。
Cph：相位反馈用电容
Vph：相位反馈用电压
tph：相位反馈用脉冲宽度
Nfq：频率反馈的衰减比
Ipmp：频率反馈的电流
tfq：频率反馈的脉冲宽度
在未设置脉冲发生器部18的第1～第3各实施方式中，tph、tfq与位周期tbit成比例，因此可通过下式表示稳定指数ζ。通过增大Nfq，能够增大ζ，确保稳定性。其中，在以低频动作的情况下，存在tbit变大而ζ变小的问题。
ζ＝Δθbb/Δθint＝(Cph*Vph*tph*Nfq)/(Ipmp*tfq*tbit)＝(Cph*Vph*Nfq)/(Ipmp*tbit)
另一方面，在设有脉冲发生器部18的第4实施方式中，tph与位周期tbit成比例，而由于tfq是固定值，因此可通过下式表示稳定指数ζ。如上，ζ不依赖于动作频率，能够确保稳定性。
ζ＝Δθbb/Δθint＝(Cph*Vph*tph*Nfq)/(Ipmp*tfq*tbit)＝(Cph*Vph*Nfq)/(Ipmp*tfq)
并且第4实施方式的时钟数据复原装置1D是在第2实施方式的时钟数据复原装置1B的构成基础上在驱动部13与电荷泵14之间设置了脉冲发生器部18，然而在第1或第3实施方式的时钟数据复原装置1A、1C的构成中，也可以在驱动部13与电荷泵14之间设置脉冲发生器部18。
标号说明
1A、1B、1C、1D、2A、2B时钟数据复原装置；11取样部；12相位比较部；13、13C驱动部；14电荷泵；15电容元件；16、16B电位调整部；17电压控制振荡器；18脉冲发生器部；21取样部；22相位比较部；23驱动部；24电荷泵；25A、25B环路滤波器；27电压控制振荡器；31抽取部；32ΔΣ调制部；33积分部。
Claims (9)
1.一种时钟数据复原装置，其根据所输入的数字信号复原时钟和数据，其特征在于，该时钟数据复原装置具有：
取样部，其输入具有相同周期而相位相差π的时钟CK和时钟CKX，并且输入上述数字信号，对上述时钟CK所指示的时刻时的上述数字信号的值D和上述时钟CKX所指示的时刻时的上述数字信号的值DX进行取样并保持后输出；
相位比较部，其根据从上述取样部输出的值D和值DX，按照上述时钟CKX的每个周期对上述数字信号与上述时钟CKX的相位进行比较，当上述时钟CKX的相位相对于上述数字信号延迟时输出成为有效值的第1相位差信号，当上述时钟CKX的相位相对于上述数字信号提前时输出成为有效值的第2相位差信号；
驱动部，其输入从上述相位比较部输出的第1相位差信号和第2相位差信号，假定变量Δ，设0＜δ＜N，按照每个周期在上述第1相位差信号成为有效值时对变量Δ加上值δ，按照每个周期在上述第2相位差信号成为有效值时从变量Δ减去值δ，当变量Δ的值在+N以上时从变量Δ减去值N，当变量Δ的值在-N以下时对变量Δ加上值N，这种情况下，当变量Δ的值在+N以上时输出表示该情况的第3相位差信号，当变量Δ的值在-N以下时输出表示该情况的第4相位差信号，其中N是2以上的整数；
电荷泵，其根据从上述驱动部输出的第3相位差信号和第4相位差信号输出充放电电流；
电容元件，其具有与上述电荷泵的输出端连接的第1端和与基准电位连接的第2端，将从上述电荷泵输出的充放电电流输入上述第1端进行充放电，输出上述第1端的电压值；
电位调整部，其输入从上述相位比较部输出的第1相位差信号和第2相位差信号，按照这些信号表示的相位差使上述电容元件的第1端的电位上升或下降；以及
电压控制振荡器，其输入上述电容元件的第1端的电压值，将具有与该输入的电压值对应的频率的振荡信号作为上述时钟CK和上述时钟CKX输出给上述取样部。
2.根据权利要求1所述的时钟数据复原装置，其特征在于，上述驱动部具有：
抽取部，其输入从上述相位比较部输出的第1相位差信号和第2相位差信号，输出表示在预定数个周期的期间内上述第1相位差信号和上述第2相位差信号分别成为有效值的周期的数量差m的值mδ；以及
ΔΣ调制部，其输入从上述抽取部输出的值mδ，对变量Δ加上该值mδ，当变量Δ的值在+N以上时输出表示该情况的第3相位差信号并从变量Δ减去值N，当变量Δ的值在-N以下时输出表示该情况的第4相位差信号并对变量Δ加上值N。
3.根据权利要求2所述的时钟数据复原装置，其特征在于，上述驱动部具有积分部，该积分部输入从上述抽取部输出的值mδ，输出与该值mδ的累加值对应的值，
上述ΔΣ调制部将从上述抽取部输出的值mδ和从上述积分部输出的值与变量Δ相加。
4.根据权利要求3所述的时钟数据复原装置，其特征在于，上述积分部具有使得累加值不超过预定范围的限制部。
5.根据权利要求1所述的时钟数据复原装置，其特征在于，上述电位调整部具有：
第1缓冲器，其输入从上述相位比较部输出的第1相位差信号；
第1电容元件，其设置于该第1缓冲器的输出端与上述电容元件的上述第1端之间；
第2缓冲器，其输入从上述相位比较部输出的第2相位差信号，输出极性与上述第1缓冲器的输出相反的信号；以及
第2电容元件，其设置于该第2缓冲器的输出端与上述电容元件的上述第1端之间。
6.根据权利要求5所述的时钟数据复原装置，其特征在于，上述电位调整部具有：
第1电阻器，其设置于上述第1缓冲器的输出端与上述第1电容元件之间；以及
第2电阻器，其设置于上述第2缓冲器的输出端与上述第2电容元件之间。
7.根据权利要求5所述的时钟数据复原装置，其特征在于，上述电位调整部具有分别驱动上述第1缓冲器和上述第2缓冲器的LDO电源。
8.根据权利要求5所述的时钟数据复原装置，其特征在于，上述电位调整部具有：
脉冲发生器部，其输出周期与上述时钟CK或上述时钟CKX相同的脉冲信号；
第1“与”电路部，其设置于上述第1缓冲器与上述第1电容元件之间，运算上述脉冲发生器部的输出脉冲信号与上述第1缓冲器的输出值的“与”值，将该“与”值输出给上述第1电容元件；以及
第2“与”电路部，其设置于上述第2缓冲器与上述第2电容元件之间，运算上述脉冲发生器部的输出脉冲信号与上述第2缓冲器的输出值的“与”值，将该“与”值输出给上述第2电容元件。
9.根据权利要求1所述的时钟数据复原装置，其特征在于，所述时钟数据复原装置还具有脉冲发生器部，该脉冲发生器部设置于上述驱动部与上述电荷泵之间，将从上述驱动部输出的第3相位差信号和第4相位差信号作为具有固定的脉冲宽度的信号输出给上述电荷泵，
上述电荷泵根据从上述驱动部输出且被上述脉冲发生器部处理为具有固定的脉冲宽度后的第3相位差信号和第4相位差信号，输出充放电电流。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009173243 | 2009-07-24 | ||
| JP2009-173243 | 2009-07-24 | ||
| PCT/JP2010/061875 WO2011010581A1 (ja) | 2009-07-24 | 2010-07-14 | クロックデータ復元装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102474411A CN102474411A (zh) | 2012-05-23 |
| CN102474411B true CN102474411B (zh) | 2014-10-15 |
Family
ID=43499054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080032247.1A Active CN102474411B (zh) | 2009-07-24 | 2010-07-14 | 时钟数据复原装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8553828B2 (zh) |
| EP (1) | EP2458773B1 (zh) |
| JP (1) | JP5314143B2 (zh) |
| KR (1) | KR101203370B1 (zh) |
| CN (1) | CN102474411B (zh) |
| WO (1) | WO2011010581A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI637601B (zh) * | 2017-01-24 | 2018-10-01 | 奇景光電股份有限公司 | 頻帶選擇時脈資料回復電路以及相關方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9014322B2 (en) * | 2012-05-23 | 2015-04-21 | Finisar Corporation | Low power and compact area digital integrator for a digital phase detector |
| JP6371096B2 (ja) * | 2014-04-09 | 2018-08-08 | ザインエレクトロニクス株式会社 | 受信装置 |
| JP7037174B2 (ja) * | 2018-03-05 | 2022-03-16 | ザインエレクトロニクス株式会社 | Ｐｌｌ回路およびｃｄｒ装置 |
| JP7082530B2 (ja) | 2018-06-08 | 2022-06-08 | 三菱重工業株式会社 | スケジューリング装置、スケジューリング方法およびプログラム |
| CN109712591B (zh) * | 2018-12-24 | 2021-01-05 | 惠科股份有限公司 | 时序控制方法、时序控制芯片和显示装置 |
| EP4106205A4 (en) * | 2020-03-03 | 2023-04-19 | Huawei Technologies Co., Ltd. | PHASE LOCKED CIRCUIT |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1588803A (zh) * | 2004-07-01 | 2005-03-02 | 威盛电子股份有限公司 | 锁相环电路 |
| CN1893331A (zh) * | 2005-07-01 | 2007-01-10 | 威盛电子股份有限公司 | 时钟数据回复器与方法 |
| CN101272143A (zh) * | 2007-03-22 | 2008-09-24 | 联发科技股份有限公司 | 相位锁定回路设备以及相位频率检测器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0614638B2 (ja) | 1985-07-31 | 1994-02-23 | セルヴル ミシエル | 局部クロック信号と受信データ信号とを再同期させる機構 |
| GB9102936D0 (en) | 1991-02-12 | 1991-03-27 | Shaye Communications Ltd | Digital communications systems |
| JPH06229236A (ja) | 1993-02-03 | 1994-08-16 | Toyota Motor Corp | 内燃機関の排気浄化装置 |
| AU2001275880A1 (en) * | 2000-07-10 | 2002-01-21 | Silicon Laboratories, Inc. | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
| JP3779713B2 (ja) * | 2001-05-30 | 2006-05-31 | ザインエレクトロニクス株式会社 | 半導体集積回路 |
| US6509801B1 (en) * | 2001-06-29 | 2003-01-21 | Sierra Monolithics, Inc. | Multi-gigabit-per-sec clock recovery apparatus and method for optical communications |
| US7372340B2 (en) * | 2005-01-03 | 2008-05-13 | Texas Instruments Incorporated | Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages |
| KR100711095B1 (ko) * | 2005-08-11 | 2007-04-24 | 삼성전자주식회사 | 클럭 및 데이터 복원회로, 및 클럭 및 데이터 복원 방법 |
| KR101045072B1 (ko) * | 2009-12-28 | 2011-06-29 | 주식회사 하이닉스반도체 | 위상고정루프 및 그 구동방법 |
-
2010
- 2010-07-14 EP EP10802201.3A patent/EP2458773B1/en active Active
- 2010-07-14 WO PCT/JP2010/061875 patent/WO2011010581A1/ja active Application Filing
- 2010-07-14 CN CN201080032247.1A patent/CN102474411B/zh active Active
- 2010-07-14 US US13/386,552 patent/US8553828B2/en active Active
- 2010-07-14 JP JP2011523613A patent/JP5314143B2/ja active Active
- 2010-07-14 KR KR1020117028122A patent/KR101203370B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1588803A (zh) * | 2004-07-01 | 2005-03-02 | 威盛电子股份有限公司 | 锁相环电路 |
| CN1893331A (zh) * | 2005-07-01 | 2007-01-10 | 威盛电子股份有限公司 | 时钟数据回复器与方法 |
| CN101272143A (zh) * | 2007-03-22 | 2008-09-24 | 联发科技股份有限公司 | 相位锁定回路设备以及相位频率检测器 |
Non-Patent Citations (1)
| Title |
|---|
| R.C.Walker.Designing bang-bang PLL’s for clock and data recovery in serial data transmission systems.《Phase-Locking in High-Performance Systems》.2003,全文. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI637601B (zh) * | 2017-01-24 | 2018-10-01 | 奇景光電股份有限公司 | 頻帶選擇時脈資料回復電路以及相關方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101203370B1 (ko) | 2012-11-21 |
| EP2458773A4 (en) | 2018-01-03 |
| CN102474411A (zh) | 2012-05-23 |
| EP2458773A1 (en) | 2012-05-30 |
| JP5314143B2 (ja) | 2013-10-16 |
| WO2011010581A1 (ja) | 2011-01-27 |
| US20120187990A1 (en) | 2012-07-26 |
| EP2458773B1 (en) | 2019-01-30 |
| JPWO2011010581A1 (ja) | 2012-12-27 |
| KR20120023705A (ko) | 2012-03-13 |
| US8553828B2 (en) | 2013-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102474411B (zh) | 时钟数据复原装置 | |
| US8284887B2 (en) | Clock data recovery circuit and multiplied-frequency clock generation circuit | |
| Hanumolu et al. | Analysis of charge-pump phase-locked loops | |
| EP0585090B1 (en) | Phase-locked loop system with compensation for data-transition-dependent variations in loop gain | |
| CN100407575C (zh) | 带有用于改善线性和最大化频率的传播延迟补偿的张弛振荡器 | |
| CN1118939C (zh) | 相位检测装置和方法 | |
| US7002418B2 (en) | Control signal generation for a low jitter switched-capacitor frequency synthesizer | |
| CN105940610B (zh) | 双相锁相回路的充电泵校正 | |
| WO2015172372A1 (en) | Fractional-n phase locked loop circuit | |
| Wang | An analysis of charge-pump phase-locked loops | |
| CN204993302U (zh) | 全数字低频锁相环 | |
| CN101447788A (zh) | 锁相环锁定信号的产生电路 | |
| Patel et al. | Phase Frequency Detector and Charge Pump For DPLL Using 0.18 µm CMOS Technology | |
| CN105610436A (zh) | 一种具备自适应加速锁定结构的电荷泵锁相环 | |
| JP5227258B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| Lim et al. | Optimal loop bandwidth design for low noise PLL applications | |
| Parkalian et al. | Modeling and simulation of digital phase-locked loop in Simulink | |
| WO2009027717A1 (en) | Phase detector and phase locked loop | |
| Daniels et al. | Nonlinear analysis of the 2 nd order digital phase locked loop | |
| Gholami et al. | Modeling of DLL-based frequency multiplier in time and frequency domain with Matlab Simulink | |
| Maffezzoni et al. | Computing low-frequency noise in charge-pump phase-locked loops | |
| Kumar | Stability Limited PLL bandwidth Derivation using Impulse Invariance Method | |
| CN114696597A (zh) | 一种充电泵电路、鉴频鉴相器和改进型锁相环电路 | |
| Cho | Self-noise cancelling technique for voltage-controlled oscillators | |
| Gholami et al. | Systematic modeling and simulation of DLL-based frequency multiplier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |