TWI631566B - 電熔絲之啟動方法、半導體裝置及包含其之半導體系統 - Google Patents

電熔絲之啟動方法、半導體裝置及包含其之半導體系統 Download PDF

Info

Publication number
TWI631566B
TWI631566B TW103104292A TW103104292A TWI631566B TW I631566 B TWI631566 B TW I631566B TW 103104292 A TW103104292 A TW 103104292A TW 103104292 A TW103104292 A TW 103104292A TW I631566 B TWI631566 B TW I631566B
Authority
TW
Taiwan
Prior art keywords
signal
power supply
supply voltage
voltage
power
Prior art date
Application number
TW103104292A
Other languages
English (en)
Other versions
TW201503146A (zh
Inventor
洪玧錫
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201503146A publication Critical patent/TW201503146A/zh
Application granted granted Critical
Publication of TWI631566B publication Critical patent/TWI631566B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭示一種半導體裝置，其包含：一開啟電源信號產生單元，其適於接收一第一電力供應電壓及比該第一電力供應電壓高之一第二電力供應電壓，且在該等第一及第二電力供應電壓增加以分別達到目標位準時，產生一開啟電源信號；一電壓位準調整單元，其適於藉由調整該第二電力供應電壓之一電壓位準來產生一第三電力供應電壓；一啟動信號產生單元，其適於回應於該開啟電源信號而產生一啟動信號；及一電路操作單元，其適於回應於該啟動信號而使用該第三電力供應電壓來執行一啟動操作。

Description

電熔絲之啟動方法、半導體裝置及包含其之半導體系統 相關申請案交叉參考
本申請案主張於2013年7月10日提出申請之韓國專利申請案第10-2013-0080915號之優先權，該韓國專利申請案以全文引用之方式併入本文中。
本發明之例示性實施例係關於一種半導體設計技術，且更特定而言係關於一種用於執行一電熔絲之一啟動操作之方法、一種半導體裝置及一種包含其之半導體系統。
一般而言，一電可程式化熔絲模組(亦即，一電熔絲陣列(後文中，一陣列電熔絲))在一半導體裝置中使用時在其任何其他操作之前執行用於讀取熔絲資訊之一啟動操作。本文中，該熔絲資訊可包含在一記憶體胞之一維修操作中所使用之位址資訊或由各種測試操作定義之資訊。在一習用金屬熔絲之情形中，取決於在一開啟電源操作之後是否切斷一金屬熔絲而識別該熔絲資訊。然而，在一陣列電熔絲之情形中，在該開啟電源操作之後的一特定時間期間將執行一啟動操作。
舉例而言，在同步DRAM(SDRAM)之一雙資料速率3(DDR3)之情形中在一開啟電源操作之後的500μs期間執行一啟動操作。然而，在一低電力DDR SDRAM(LPDDR)之情形中，在一開啟電源操作之後 的200μs內執行一啟動操作。
然而，在使用不同位準之電力供應電壓VDD1及VDD2之一電子裝置中，一錯誤可在一陣列電熔絲之一啟動操作中發生。
更具體而言，可產生用於一啟動操作之一啟動激活信號且可在執行該開啟電源操作之同時執行該啟動操作。舉例而言，可在約0.85(V)之一第一電力供應電壓VDD1下執行該啟動操作。亦即，可在充分執行該開啟電源操作之前執行該啟動操作，且一錯誤可發生。
本發明之例示性實施例係針對一種用於執行一電熔絲之一啟動操作之方法、一種半導體裝置及一種包含其之半導體系統。
根據本發明之一實施例，一種半導體裝置包含：一開啟電源信號產生單元，其適於接收一第一電力供應電壓及比該等第一電力供應電壓高之一第二電力供應電壓且在該等第一及第二電力供應電壓增加以分別達到目標位準時產生一開啟電源信號；一電壓位準調整單元，其適於藉由調整該第二電力供應電壓之一電壓位準產生一第三電力供應電壓；一啟動信號產生單元，其適於回應於該開啟電源信號而產生一啟動信號；及一電路操作單元，其適於回應於該啟動信號而使用該第三電力供應電壓執行一啟動操作。
根據本發明之另一實施例，一種半導體系統包含：一控制器，其適於回應於一開啟電源信號及一泵送電壓偵測信號而產生一控制信號；及該半導體裝置，其適於回應於該控制信號而執行一啟動操作，其中在一電力供應電壓增加以達到一目標位準時產生該開啟電源信號。
根據本發明之進一步實施例，一種啟動一電熔絲之方法包含：接收一第一電力供應電壓及比該第一電力供應電壓高之一第二電力供應電壓；及藉由偵測該等第一及第二電力供應電壓產生一開啟電源信 號；將該第二電力供應電壓轉換為一設定目標電壓位準之一第三電力供應電壓；回應於該開啟電源信號而產生一啟動信號；及回應於該啟動信號而使用該第三電力供應電壓執行一啟動操作。
110‧‧‧開啟電源信號產生單元
120‧‧‧第一電路操作單元
130‧‧‧電壓位準調整單元
140‧‧‧控制信號產生單元
150‧‧‧啟動信號產生單元
160‧‧‧第二電路操作單元
410‧‧‧第一位準移位器
420‧‧‧第二位準移位器
430‧‧‧第三位準移位器
440‧‧‧邏輯電路
450‧‧‧延遲單元
510‧‧‧偵測單元
520‧‧‧振盪單元
530‧‧‧泵送單元
610‧‧‧控制器
620‧‧‧半導體裝置
BOOTUP_EN‧‧‧啟動信號
CNTENDP‧‧‧啟動端信號
DELAY1‧‧‧第一延遲
DELAY2‧‧‧第二延遲
INV1‧‧‧第一反相器
INV2‧‧‧第二反相器
INV3‧‧‧第三反相器
INV4‧‧‧第四反相器
INV5‧‧‧第五反相器
INV6‧‧‧第六反相器
INV7‧‧‧第七反相器
INV8‧‧‧第八反相器
ND1‧‧‧第一NAND閘極
ND2‧‧‧第二NAND閘極
ND3‧‧‧第三NAND閘極
ND4‧‧‧第四NAND閘極
ND5‧‧‧第五NAND閘極
ND6‧‧‧第六NAND閘極
ND7‧‧‧第七NAND閘極
NOR1‧‧‧第一NOR閘極
NOR2‧‧‧第二NOR閘極
OSC‧‧‧週期性信號
PWRUP‧‧‧開啟電源信號
RESET‧‧‧重設信號
VREF‧‧‧參考電壓
VDD1‧‧‧電力供應電壓/第一電力供應電壓/電壓
VDD2‧‧‧電力供應電壓/第二電力供應電壓/電壓
VDD2ARE‧‧‧第三電力供應電壓
VPP‧‧‧泵送電壓
VPP_ACTALL‧‧‧第一控制信號
VPPDTE‧‧‧泵送電壓偵測信號
VPP_DTE‧‧‧第二控制信號
圖1係圖解說明根據本發明之一實施例之一半導體裝置之一方塊圖。
圖2係圖解說明圖1中所展示之一控制信號產生單元之一第一控制信號產生器之一電路圖。
圖3係圖解說明圖1中所展示之控制信號產生單元之一第二控制信號產生器之一電路圖。
圖4係圖解說明圖1中所展示之一啟動信號產生單元之一電路圖。
圖5係圖解說明根據本發明之一實施例之用於產生一泵送電壓之一泵送電壓產生電路之一方塊圖。
圖6係圖解說明根據本發明之一實施例之一半導體系統之一方塊圖。
下文將參考隨附圖式更詳細地闡述本發明之例示性實施例。然而，本發明可以不同形式體現且不應被視為限於本文中所陳述之實施例。而是，提供此等實施例以使得本發明將係全面且完整的，且向熟習此項技術者全面傳達本發明之範疇。貫穿本發明，參考編號直接對應於本發明之各圖及實施例中之相同部件。亦應注意，在本說明書中，「連接/耦合」係指一個組件不僅直接耦合另一組件而亦透過一中間組件間接耦合另一組件。另外，一單數形式可包含一複數形式，只要其並非在一句子中具體提及。
圖1係圖解說明根據本發明之一實施例之一半導體裝置之一方塊 圖。
參考圖1，一半導體裝置包含一開啟電源信號產生單元110、一第一電路操作單元120、一電壓位準調整單元130、一控制信號產生單元140、一啟動信號產生單元150及一第二電路操作單元160。
開啟電源信號產生單元110接收一第一電力供應電壓VDD1及一第二電力供應電壓VDD2，且透過一開啟電源操作產生一開啟電源信號PWRUP。本文中，第二電力供應電壓VDD2之一目標位準比第一電力供應電壓VDD1之一目標位準高。
舉例而言，在使用不同位準之電壓(諸如具有1.2V之第一電力供應電壓VDD1及具有1.8V之第二電力供應電壓VDD2)的情形中，在第一電力供應電壓VDD1及第二電力供應電壓VDD2中之任一者不達到其目標電壓時，解除激活開啟電源信號產生單元110。當第一電力供應電壓VDD1及第二電力供應電壓VDD2分別達到一第一目標電壓位準(0.8V)及一第二目標電壓(1.2V)時，產生開啟電源信號PWRUP。開啟電源信號PWRUP係提供至第一電路操作單元120、控制信號產生單元140、啟動信號產生單元150。
回應於自開啟電源信號產生單元110提供之開啟電源信號PWRUP，第一電路操作單元120接收第一電力供應電壓VDD1作為一驅動電壓。
電壓位準調整單元130接收第二電力供應電壓VDD2且藉由調整第二電力供應電壓VDD2產生一第三電力供應電壓VDD2ARE。亦即，在使用兩個不同位準之電力供應電壓之情形中，電壓位準調整單元130可藉由降頻轉換在電力供應電壓當中之一高位準電壓而產生其他位準之電壓。本文中，第二電力供應電壓VDD2可降頻轉換為一恆定電壓位準(1.2V)之第三電力供應電壓VDD2ARE。亦即，由於一開啟電源觸發器在1.2V下開始，因此可在此時執行一穩定啟動操作。
控制信號產生單元140接收開啟電源信號PWRUP及一泵送電壓VPP且回應於開啟電源信號PWRUP及泵送電壓VPP而產生用於控制一啟動信號BOOTUP_EN之一激活時間之一控制信號。
本文中，控制信號包含一第一控制信號VPP_ACTALL及一第二控制信號VPP_DTE。回應於開啟電源信號PWRUP及一泵送電壓偵測信號VPPDTE而產生第一控制信號VPP_ACTALL。藉由將泵送電壓VPP之一電壓位準降低達一預定電壓位準(0.5V)而產生第二控制信號VPP_DTE。第二控制信號VPP_DTE及泵送電壓偵測信號VPPDTE具有彼此不同之電壓位準。
亦即，第一控制信號VPP_ACTALL及第二控制信號VPP_DTE經補充以穩定地產生啟動信號BOOTUP_EN。本文中，稍後將參考圖2及圖3進行第一控制信號VPP_ACTALL及第二控制信號VPP_DTE之詳細說明。
啟動信號產生單元150接收開啟電源信號PWRUP、第一控制信號VPP_ACTALL及第二控制信號VPP_DTE且回應於開啟電源信號PWRUP、第一控制信號VPP_ACTALL及第二控制信號VPP_DTE而產生啟動信號BOOTUP_EN。將參考圖4進行啟動信號產生單元之詳細說明。
回應於啟動信號BOOTUP_EN，第二電路操作單元160提供有第三電力供應電壓VDD2ARE作為一驅動電壓且使用第三電力供應電壓VDD2ARE執行一啟動操作。
本文中，第二電路操作可係一陣列電熔絲。
圖2係圖解說明圖1中所展示之控制信號產生單元140之一第一控制信號產生器之一電路圖。
參考圖2，可回應於開啟電源信號PWRUP及泵送電壓偵測信號VPPDTE而產生第一控制信號VPP_ACTALL。泵送電壓偵測信號 VPPDTE可係在偵測泵送電壓VPP之一電壓位準時廣泛使用之一信號。稍後將參考圖5進行泵送電壓之詳細說明。
後文中，第一控制信號VPP_ACTALL之一產生操作將闡述如下。
在初始操作處，當電力供應電壓VDD增加以達到其目標位準時，產生開啟電源信號。由於泵送電壓VPP係使用比其位準高之電力供應電壓VDD而產生，因此剛好在產生開啟電源信號之後的泵送電壓VPP比其目標電壓低。因此，泵送電壓偵測信號VPPDTE係在一高電壓解除激活。當泵送電壓VPP變為目標電壓位準時，泵送電壓偵測信號VPPDTE經激活至一低電壓。可在泵送電壓偵測信號VPPDTE經激活至低電壓時，產生第一控制信號VPP_ACTALL。
圖3係圖解說明圖1中所展示之控制信號產生單元140之一第二控制信號產生器之一電路圖。
參考圖3，補充第二控制信號VPP_DTE以穩定地產生啟動信號BOOTUP_EN。亦即，藉由偵測泵送電壓VPP之一電壓位準及降低泵送電壓VPP之電壓位準達一預定電壓位準(0.5V)來產生第二控制信號VPP_DTE。
更具體而言，泵送電壓VPP係約3V。若直接偵測泵送電壓VPP之電壓位準，則可因一程序偏斜變化而無法正確輸出一所偵測信號作為第二控制信號VPP_DTE。因此，所偵測信號係藉由降低泵送電壓VPP之電壓位準達一預定電壓位準(0.5V)及偵測經降低電壓位準而產生，且其用於產生啟動信號。
圖4係圖解說明圖1中所展示之啟動信號產生單元150之一電路圖。
參考圖4，啟動信號產生單元150包含第一位準移位器410、第二位準移位器420及第三位準移位器430，及一邏輯電路440。
第一位準移位器410接收第一控制信號VPP_ACTALL且將第一控制信號VPP_ACTALL之電壓位準移位至第三電力供應電壓VDD2ARE位準。
第一位準移位器410之一輸出信號藉由一第一反相器INV1反相。一第一延遲DELAY1使第一反相器INV1之一輸出信號延遲。一第二反相器INV2將第一延遲DELAY1之一輸出信號反相。一第一NAND閘極ND1對第二反相器INV2之一輸出信號及第一反相器INV1之輸出信號執行一NAND操作。一第二NAND閘極ND2對第一NAND閘極之一輸出信號及透過一第四NAND閘極ND4輸入之一重設信號RESET執行一NAND操作。一第三反相器INV3將第二NAND閘極ND2之一輸出信號反相。一第一NOR閘極NOR1對第三反相器INV3之一輸出信號及一第八反相器INV8之一輸出信號執行一NOR操作。一第三NAND閘極ND3對第一NOR閘極NOR1之一輸出信號及開啟電源信號PWRUP執行一NAND操作。一第四反相器INV4將第三NAND閘極之一輸出信號反相。
第二位準移位器420接收開啟電源信號PWRUP且將開啟電源信號PWRUP之電壓位準移位至第三電力供應電壓VDD2ARE位準。
一第五反相器INV5將第二位準移位器420之一輸出信號反相。一第二NOR閘極NOR2對第五反相器INV5之一輸出信號及一啟動端信號CNTENDP執行一NOR操作，且將重設信號RESET輸出至第四NAND閘極ND4及一第五NAND閘極ND5。
第三位準移位器430接收第二控制信號VPP_DTE且將第二控制信號VPP_DTE之電壓位準移位至第三電力供應電壓VDD2ARE位準。
第三位準移位器430之一輸出信號藉由一第六反相器INV6反相。一第二延遲DELAY2使第六反相器INV6之一輸出信號延遲。一第七反相器INV7將第二延遲DELAY2之一輸出信號反相。一第六NAND閘極 ND6對第六反相器INV6之一輸出信號及第七反相器INV7之一輸出信號執行一NAND操作。一第七NAND閘極ND7對第六NAND閘極之一輸出及透過第五NAND閘極ND5輸入之重設信號RESET執行一NAND操作。第八反相器INV8將第七NAND閘極ND7之一輸出信號反相。第八反相器INV8之輸出信號輸入至第一NOR閘極NOR1中。
啟動信號產生單元150可進一步包含一延遲單元450，其使第四反相器INV4之一輸出信號延遲達一預定時間(例如，50μs)且輸出啟動信號BOOTUP_EN。亦即，藉由使啟動信號BOOTUP_EN延遲達預定時間而穩定化一內部電壓。
一經延遲啟動信號輸入至第二電路操作單元160，且執行一啟動操作。當啟動操作終止時，激活啟動端信號CNTENDP。
圖5係圖解說明根據本發明之另一實施例之用於產生一泵送電壓之一泵送電壓產生電路之一方塊圖。
參考圖5，一泵送電壓產生電路包含一偵測單元510、一振盪單元520及一泵送單元530。
偵測單元510接收泵送電壓VPP作為回饋且基於一參考電壓VREF偵測泵送電壓VPP之一電壓位準。自偵測單元510輸出之泵送電壓偵測信號VPPDTE可係在產生圖2中所展示之第一控制信號VPP_ACTALL時使用之泵送電壓偵測信號VPPDTE。
振盪單元520接收泵送電壓偵測信號VPPDTE及一週期性信號OSC。
泵送單元530接收週期性信號OSC且回應於自振盪單元520輸出之週期性信號OSC而輸出泵送電壓VPP。泵送電壓VPP可係在產生圖3中所展示之第二控制信號VPP_DTE時使用之泵送電壓VPP。
在自偵測單元510輸出之泵送電壓偵測信號VPPDTE之電壓位準足夠高之情形中，停止泵送操作。在自偵測單元510輸出之泵送電壓 偵測信號VPPDTE之電壓位準係一低位準之情形中，在泵送單元530處執行泵送操作。
圖6係圖解說明根據本發明之另一實施例之一半導體系統之一方塊圖。
參考圖6，一半導體系統包含一控制器610及一半導體裝置620。
控制器610回應於一開啟電源信號及一泵送電壓偵測信號而產生用於執行半導體裝置620之一啟動操作之一啟動信號BOOT_EN。啟動信號BOOTUP_EN經延遲且經輸出以穩定化一內部電壓達一預定時間(例如，50μs)。
半導體裝置620回應於自控制器610輸出之啟動信號BOOTUP_EN而執行啟動操作。
本文中，控制器610及半導體裝置620中之兩者皆接收及共用一第一電力供應電壓VDD1及一第二電力供應電壓VDD2。本文中，第二電力供應電壓VDD2具有比第一電力供應電壓VDD1高之一目標位準。
半導體裝置620接收第二電力供應電壓VDD2且藉由調整第二電力供應電壓VDD2之一電壓位準產生一第三電力供應電壓。半導體裝置620可回應於啟動信號BOOTUP_EN而使用作為一電力供應電壓之第三電力供應電壓執行啟動操作。本文中，半導體裝置可係一陣列電熔絲。
同時，圖6中所展示之控制器610可包含圖1中所展示之啟動信號產生單元150。圖6中所展示之半導體裝置620可包含圖1中所展示之電壓位準調整單元130及第二電路操作單元160。
如上文所闡述，在本發明之實施例中，諸如在兩個不同位準之電壓VDD1及VDD2當中之一第二電力供應電壓VDD2之一高電力供應電壓可經降頻轉換且在一陣列電熔絲中使用。因此，陣列電熔絲中所 儲存之資料之可靠性藉由實施一穩定啟動操作增加。
雖然已關於特定實施例闡述本發明，但熟習此項技術者將明瞭，可在不背離如以下申請專利範圍中所定義之本發明之精神及範疇之情況下做出各種改變及修改。

Claims (16)

  1. 一種半導體裝置，其包括：一開啟電源信號產生單元，其適於接收一第一電力供應電壓及比該第一電力供應電壓高之一第二電力供應電壓，且在該等第一及第二電力供應電壓增加以分別達到目標位準時，產生一開啟電源信號；一電壓位準調整單元，其適於自該開啟電源信號產生單元接收該第二電力供應電壓，且藉由調整該第二電力供應電壓之一電壓位準來產生一第三電力供應電壓；一啟動信號產生單元，其適於自該開啟電源信號產生單元接收該開啟電源信號，且回應於該開啟電源信號而產生一啟動信號；及一電路操作單元，其適於自該啟動信號產生單元接收該啟動信號及自該電壓位準調整單元接收該第三電力供應電壓，且回應於該啟動信號而使用該第三電力供應電壓來執行一啟動操作。
  2. 如請求項1之半導體裝置，其中該電路操作單元包含一電可程式化熔絲模組，且該啟動操作包含其中所儲存之熔絲資訊之一讀取操作。
  3. 如請求項1之半導體裝置，進一步包括：一控制信號產生單元，其回應於該開啟電源信號及一泵送電壓而產生用於控制該啟動信號之一激活時間之一第一控制信號及一第二控制信號。
  4. 如請求項3之半導體裝置，其中該啟動信號產生單元包括：一位準移位器，其適於將該開啟電源信號、該第一控制信號及該第二控制信號之電壓位準移位至該第三電力供應電壓之一電壓位準；及一邏輯電路，其適於回應於該位準移位器之一輸出信號而產生該啟動信號。
  5. 如請求項4之半導體裝置，其中該啟動信號產生單元進一步包含適於使該邏輯電路之一輸出信號延遲達一設定時間且輸出該啟動信號之一延遲單元。
  6. 如請求項3之半導體裝置，其中該控制信號產生單元適於回應於該開啟電源信號及一泵送電壓偵測信號而產生該第一控制信號，且藉由偵測自該泵送電壓降低達一設定電壓位準之一電壓而產生該第二控制信號。
  7. 如請求項1之半導體裝置，進一步包括：一第一電路操作單元，其適於回應於該開啟電源信號而接收該第一電力供應電壓作為一電力供應電壓。
  8. 一種半導體系統，其包括：一控制器，其適於回應於一開啟電源信號及一泵送電壓偵測信號而產生用於控制一啟動信號之一激活時間之一控制信號，其中該啟動信號係回應於該開啟電源信號而產生；及一半導體裝置，其適於自該控制器接收該控制信號，且回應於該控制信號而執行一啟動操作，其中當一電力供應電壓增加以達到一目標位準時，產生該開啟電源信號，其中該控制器及該半導體裝置之每一者接收一第一電力供應電壓及一第二電力供應電壓，且該半導體裝置藉由調整該第二電力供應電壓之一電壓位準而產生一第三電力供應電壓，且使用該第三電力供應電壓作為該電力供應電壓回應於該控制信號來執行該啟動操作。
  9. 如請求項8之半導體系統，其中該電力供應電壓包含一第一電力供應電壓及對應於一泵送電壓且比該第一電力供應電壓高之一第二電力供應電壓，且該控制器及該半導體裝置共用分別接收該等第一及第二電力供應電壓之一第一共同電力線及一第二共同電力線。
  10. 如請求項9之半導體系統，其中該半導體裝置包括：一電壓位準調整單元，其適於藉由調整該第二電力供應電壓之一電壓位準來產生一第三電力供應電壓；及一電路操作單元，其適於回應於該控制信號而使用該第三電力供應電壓來執行該啟動操作。
  11. 如請求項9之半導體系統，其中基於該泵送電壓之一電壓位準而激活該泵送電壓偵測信號。
  12. 如請求項8之半導體系統，其中該控制信號經延遲達一設定時間且自該控制器輸出，以穩定該半導體裝置之一內部電壓。
  13. 一種一電熔絲之啟動方法，其包括：接收一第一電力供應電壓及比該第一電力供應電壓高之一第二電力供應電壓，且藉由偵測該等第一及第二電力供應電壓來產生一開啟電源信號；藉由調整該第二電力供應電壓之一電壓位準而產生一第三電力供應電壓；接收該開啟電源信號；回應於該開啟電源信號而產生一啟動信號；接收該啟動信號及該第三電力供應電壓；及回應於該啟動信號而使用該第三電力供應電壓來執行一啟動操作。
  14. 如請求項13之啟動方法，進一步包括：回應於該開啟電源信號及一泵送電壓而產生一控制信號以控制該啟動信號之一激活時間。
  15. 如請求項14之啟動方法，其中該啟動信號之該產生包括：將該開啟電源信號及該控制信號之電壓位準移位至該第三電力供應電壓之該設定目標電壓位準；及回應於經移位信號而產生該啟動信號。
  16. 如請求項15之啟動方法，其中該啟動信號之該產生進一步包括：使該啟動信號延遲達一設定時間。
TW103104292A 2013-07-10 2014-02-10 電熔絲之啟動方法、半導體裝置及包含其之半導體系統 TWI631566B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2013-0080915 2013-07-10
KR1020130080915A KR102088835B1 (ko) 2013-07-10 2013-07-10 어레이 이-퓨즈의 부트-업 방법 및 그를 이용한 반도체 장치

Publications (2)

Publication Number Publication Date
TW201503146A TW201503146A (zh) 2015-01-16
TWI631566B true TWI631566B (zh) 2018-08-01

Family

ID=52257141

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104292A TWI631566B (zh) 2013-07-10 2014-02-10 電熔絲之啟動方法、半導體裝置及包含其之半導體系統

Country Status (4)

Country Link
US (1) US9430247B2 (zh)
KR (1) KR102088835B1 (zh)
CN (1) CN104282329B (zh)
TW (1) TWI631566B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170008053A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 전원 제어 장치 및 방법
KR20170035734A (ko) * 2015-09-23 2017-03-31 에스케이하이닉스 주식회사 반도체장치
US10074499B2 (en) * 2016-12-27 2018-09-11 Nanya Technology Corporation System and method for blowing a fuse
US10822255B2 (en) * 2017-07-14 2020-11-03 Doosan Heavy Industries & Construction Co., Ld Water treatment apparatus using underwater plasma discharge and water treatment system including same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020120882A1 (en) * 2000-12-22 2002-08-29 Ananda Sarangi Dynamic processor configuration and power-up
KR20070068851A (ko) * 2005-12-27 2007-07-02 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 다운 컨버팅 회로
US20080018381A1 (en) * 2006-07-18 2008-01-24 Chang-Ho Shin Voltage booster for semiconductor device and semiconductor memory device using same
KR100991290B1 (ko) * 2003-11-18 2010-11-01 주식회사 하이닉스반도체 플래시 메모리 장치의 전압 강하 컨버터 회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003196993A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 半導体記憶装置
KR101212738B1 (ko) * 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 리프레쉬 제어회로 및 이를 포함하는 반도체 메모리 장치 및 리프레쉬 제어방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020120882A1 (en) * 2000-12-22 2002-08-29 Ananda Sarangi Dynamic processor configuration and power-up
KR100991290B1 (ko) * 2003-11-18 2010-11-01 주식회사 하이닉스반도체 플래시 메모리 장치의 전압 강하 컨버터 회로
KR20070068851A (ko) * 2005-12-27 2007-07-02 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 다운 컨버팅 회로
US20080018381A1 (en) * 2006-07-18 2008-01-24 Chang-Ho Shin Voltage booster for semiconductor device and semiconductor memory device using same

Also Published As

Publication number Publication date
CN104282329B (zh) 2019-03-26
US20150019853A1 (en) 2015-01-15
KR20150007047A (ko) 2015-01-20
TW201503146A (zh) 2015-01-16
CN104282329A (zh) 2015-01-14
US9430247B2 (en) 2016-08-30
KR102088835B1 (ko) 2020-03-16

Similar Documents

Publication Publication Date Title
US11742033B2 (en) Voltage generation circuit which is capable of executing high-speed boost operation
US9922690B2 (en) Semiconductor devices having initialization circuits and semiconductor systems including the same
TWI631566B (zh) 電熔絲之啟動方法、半導體裝置及包含其之半導體系統
KR100832020B1 (ko) 반도체 메모리 장치의 리셋제어회로
US9557788B2 (en) Semiconductor memory device including array e-fuse
US10651732B2 (en) Charge pumps and methods of operating charge pumps
US8581641B2 (en) Power-up signal generation circuit
US9159445B2 (en) Semiconductor device with fuse array and operating method thereof
KR100870424B1 (ko) 내부 전압 생성 회로
US8279699B2 (en) Semiconductor memory device with reduced power noise
US9747113B2 (en) Semiconductor device and semiconductor system including the same
TWI498920B (zh) 時脈驅動元件與具有此時脈驅動元件之半導體記憶裝置
US8649237B2 (en) Power-up signal generation circuit
KR100350768B1 (ko) 내부 전원전압 발생장치
US20140145766A1 (en) Initialization circuit
KR100884607B1 (ko) 내부 전압 생성 회로를 구비하는 반도체 메모리 장치 및 그의 동작 방법
KR20110037384A (ko) 전압 안정화 감지회로 및 감지방법
KR20070070962A (ko) 디엘엘용 클록 제어 회로
KR100845798B1 (ko) 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
KR20170008053A (ko) 전원 제어 장치 및 방법
US20110291711A1 (en) Power-up signal generation apparatus and method