KR100870424B1 - 내부 전압 생성 회로 - Google Patents
내부 전압 생성 회로 Download PDFInfo
- Publication number
- KR100870424B1 KR100870424B1 KR1020070102990A KR20070102990A KR100870424B1 KR 100870424 B1 KR100870424 B1 KR 100870424B1 KR 1020070102990 A KR1020070102990 A KR 1020070102990A KR 20070102990 A KR20070102990 A KR 20070102990A KR 100870424 B1 KR100870424 B1 KR 100870424B1
- Authority
- KR
- South Korea
- Prior art keywords
- boost
- signal
- auxiliary
- active
- unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
Description
Claims (20)
- 고전압의 레벨을 감지하여 일정 기준 이하이면 승압 결정 신호를 활성화하는 고전압 감지부;상기 승압 결정 신호 및 액티브 신호에 대응하여 승압 동작을 수행하는 승압 회로;상기 승압 결정 신호 및 뱅크 액티브 펄스에 대응하여 승압 동작을 수행하는 보조 승압 회로를 포함하는 반도체 메모리 장치.
- 제 1항에 있어서,상기 액티브 신호는 뱅크가 활성화되는 구간 동안 활성화되는 신호이며, 상기 뱅크 액티브 펄스는 액티브 신호가 활성화되는 기준이 되는 펄스 신호인 것을 특징으로 하는 반도체 메모리 장치.
- 제 1항에 있어서,상기 승압 회로는상기 승압 결정 신호 및 상기 액티브 신호가 활성화되면 승압 동작을 수행하는 액티브 승압부; 및상기 승압 결정 신호가 활성화되면 승압 동작을 수행하는 스탠바이 승압부를 포함하는 반도체 메모리 장치.
- 제 1항에 있어서,상기 보조 승압 회로는상기 뱅크 액티브 펄스의 입력 때 상기 승압 결정 신호의 활성화 여부에 따라 일정 시간의 활성화 구간을 가지는 보조 승압 인에이블 신호를 출력하는 보조 승압 제어부; 및상기 보조 승압 인에이블 신호에 대응하여 승압 동작을 수행하는 보조 승압부를 포함하는 반도체 메모리 장치.
- 제 4항에 있어서,상기 보조 승압 제어부는상기 뱅크 액티브 펄스의 입력 때 상기 승압 결정 신호의 활성화된 상태를 전달하기 위한 에지 트리거부;전원 전압의 인가 후 보조 승압 인에이블 신호가 비활성화되었을 때 상기 에지 트리거부의 출력을 래치하기 위한 상태 래치부; 및상기 상태 래치부의 출력을 입력받아 상기 일정 시간의 활성화 구간을 가지 는 상기 보조 승압 인에이블 신호를 생성하기 위한 펄스 생성부를 포함하는 반도체 메모리 장치.
- 제 5항에 있어서,상기 에지 트리거부는상기 승압 결정 신호 및 상기 승압 결정 신호의 반전 값을 입력받아 반전하여 출력하기 위한 크로스 커플드 래치; 및상기 뱅크 액티브 펄스의 입력 때 상기 크로스 커플드 래치를 활성화하는 바이어스부를 포함하는 반도체 메모리 장치.
- 제 5항에 있어서,상기 상태 래치부는전원 전압의 인가를 가리키는 전원 구동 신호에 대응하여 전원 전압을 전달하는 전원 구동부;상기 에지 트리거부의 출력을 상기 펄스 생성부의 출력에 대응하여 반전하기 위한 반전부; 및상기 반전부 및 상기 전원 구동부의 출력을 래치하기 위한 래치부를 포함하는 반도체 메모리 장치.
- 제 5항에 있어서,상기 펄스 생성부는상기 상태 래치부의 출력을 상기 일정 시간 동안 지연하기 위한 지연부; 및상기 상태 래치부의 출력과 상기 지연부의 출력을 논리 연산하여 펄스를 생성하는 논리 게이트를 포함하는 반도체 메모리 장치.
- 제 8항에 있어서,상기 지연부는 직렬 연결된 다수의 짝수개 인버터를 포함하는 반도체 메모리 장치.
- 제 8항에 있어서,상기 지연부는직렬 연결된 다수의 짝수개 인버터;상기 다수의 짝수개 인버터의 입력과 출력을 부정논리곱하기 위한 낸드(NAND) 게이트; 및상기 낸드 게이트의 출력을 반전하기 위한 인버터를 포함하는 반도체 메모리 장치.
- 제 4항에 있어서,상기 보조 승압 제어부는상기 뱅크 액티브 펄스의 활성화 구간을 조정하기 위한 펄스 조정부;상기 펄스 조정부의 출력에 대응하여 상기 승압 결정 신호의 활성화 상태를 전달하기 위한 에지 트리거부;전원 전압의 인가 후 보조 승압 인에이블 신호가 비활성화되었을 때 상기 에지 트리거부의 출력을 래치하기 위한 상태 래치부; 및상기 상태 래치부의 출력을 입력받아 상기 일정 시간의 활성화 구간을 가지는 상기 보조 승압 인에이블 신호를 생성하기 위한 펄스 생성부를 포함하는 반도체 메모리 장치.
- 제 11항에 있어서,상기 펄스 조정부는상기 뱅크 액티브 펄스를 반전하기 위한 인버터;상기 인버터의 출력을 지연하기 위한 복수의 인버터; 및상기 인버터와 상기 복수의 인버터의 출력을 부정논리곱하기 위한 낸드(NAND) 게이트를 포함하는 반도체 메모리 장치.
- 제 4항에 있어서,상기 일정 시간은 상기 뱅크 액티브 펄스의 주기보다 긴 것을 특징으로 하는 반도체 메모리 장치.
- 고전압을 사용하는 다수개의 뱅크;상기 고전압의 레벨을 감지하여 일정 기준 이하이면 승압 결정 신호를 활성화하는 고전압 감지부; 및상기 뱅크가 활성화되는 구간 동안 활성화되는 액티브 신호의 활성화 기준이 되는 뱅크 액티브 펄스가 입력되는 시점에 상기 승압 결정 신호에 따라 승압동작을 수행하는 승압 회로를 포함하는 반도체 메모리 장치.
- 제 14항에 있어서,상기 승압 결정 신호에 대응하여 승압 동작을 수행하는 스탠바이 승압부; 및상기 승압 결정 신호 및 액티브 신호에 대응하여 승압 동작을 수행하는 액티브 승압부를 더 포함하는 반도체 메모리 장치.
- 제 14항에 있어서,상기 승압 회로는상기 뱅크 액티브 펄스의 입력 때 상기 승압 결정 신호의 활성화 여부에 따라 일정 시간의 활성화 구간을 가지는 보조 승압 인에이블 신호를 출력하는 보조 승압 제어부; 및상기 보조 승압 인에이블 신호에 대응하여 승압 동작을 수행하는 보조 승압부를 포함하는 반도체 메모리 장치.
- 제 16항에 있어서,제 4항에 있어서,상기 보조 승압 제어부는상기 뱅크 액티브 펄스의 입력 때 상기 승압 결정 신호의 활성화 상태를 전달하기 위한 에지 트리거부;전원 전압의 인가 후 보조 승압 인에이블 신호가 비활성화되었을 때 상기 에지 트리거부의 출력을 래치하기 위한 상태 래치부; 및상기 상태 래치부의 출력을 입력받아 상기 일정 시간의 활성화 구간을 가지는 상기 보조 승압 인에이블 신호를 생성하기 위한 펄스 생성부를 포함하는 반도체 메모리 장치.
- 고전압의 레벨을 감지하여 일정 기준 이하이면 승압 결정 신호를 활성화하는 단계;뱅크가 활성화되는 구간 동안 활성화되는 액티브 신호의 활성화 기준이 되는 뱅크 액티브 펄스가 입력되는 시점에 상기 승압 결정 신호에 따라 승압 동작을 수행하는 단계; 및상기 고전압을 사용하여 읽기 및 쓰기 동작을 수행하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 18항에 있어서,상기 승압 결정 신호에 대응하여 승압 동작을 수행하는 단계; 및상기 승압 결정 신호 및 액티브 신호에 대응하여 승압 동작을 수행하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
- 제 18항에 있어서,상기 승압 동작을 수행하는 단계는상기 뱅크 액티브 펄스의 입력 때 상기 승압 결정 신호의 활성화 여부에 따라 일정 시간의 활성화 구간을 가지는 보조 승압 인에이블 신호를 출력하는 단계; 및상기 보조 승압 인에이블 신호에 대응하여 승압 동작을 수행하는 단계를 포 함하는 반도체 메모리 장치의 동작 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070102990A KR100870424B1 (ko) | 2007-10-12 | 2007-10-12 | 내부 전압 생성 회로 |
US12/005,851 US7733709B2 (en) | 2007-10-12 | 2007-12-28 | Semiconductor memory device with internal voltage generating circuit and method for operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070102990A KR100870424B1 (ko) | 2007-10-12 | 2007-10-12 | 내부 전압 생성 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100870424B1 true KR100870424B1 (ko) | 2008-11-26 |
Family
ID=40284732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070102990A KR100870424B1 (ko) | 2007-10-12 | 2007-10-12 | 내부 전압 생성 회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7733709B2 (ko) |
KR (1) | KR100870424B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101239682B1 (ko) * | 2010-12-29 | 2013-03-06 | 에스케이하이닉스 주식회사 | 내부전압생성회로 및 반도체 집적회로 |
KR102017045B1 (ko) * | 2013-05-22 | 2019-09-03 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9728231B1 (en) | 2016-05-03 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device and method for data-writing |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100761372B1 (ko) * | 2006-06-30 | 2007-09-27 | 주식회사 하이닉스반도체 | 승압전압 생성기의 발진회로 |
KR20070095677A (ko) * | 2006-03-22 | 2007-10-01 | 삼성전자주식회사 | 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3835968B2 (ja) * | 2000-03-06 | 2006-10-18 | 松下電器産業株式会社 | 半導体集積回路 |
KR100543929B1 (ko) * | 2003-11-10 | 2006-01-23 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 뱅크 액티브/프리차지 커맨드 디코더 |
KR100576922B1 (ko) * | 2004-04-19 | 2006-05-03 | 주식회사 하이닉스반도체 | 고전압 발생 회로 |
KR100728904B1 (ko) * | 2005-12-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 전압 발생기 및 이를 포함하는 반도체 메모리 장치 |
-
2007
- 2007-10-12 KR KR1020070102990A patent/KR100870424B1/ko active IP Right Grant
- 2007-12-28 US US12/005,851 patent/US7733709B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070095677A (ko) * | 2006-03-22 | 2007-10-01 | 삼성전자주식회사 | 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치 |
KR100761372B1 (ko) * | 2006-06-30 | 2007-09-27 | 주식회사 하이닉스반도체 | 승압전압 생성기의 발진회로 |
Also Published As
Publication number | Publication date |
---|---|
US20090097333A1 (en) | 2009-04-16 |
US7733709B2 (en) | 2010-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7227794B2 (en) | Internal voltage generation control circuit and internal voltage generation circuit using the same | |
US8040177B2 (en) | Internal voltage generating circuit of semiconductor device | |
KR100961210B1 (ko) | 제어신호생성회로 및 이를 이용하는 센스앰프회로 | |
US7974140B2 (en) | Semiconductor device having a mode register and a plurality of voltage generators | |
KR101008990B1 (ko) | 버퍼인에이블신호 생성회로 및 이를 이용한 입력회로 | |
KR100790444B1 (ko) | 메모리 장치 | |
US10192593B2 (en) | Reception circuit for reducing current and electronic apparatus including the same | |
US7102938B2 (en) | Internal voltage generation control circuit and internal voltage generation circuit using the same | |
KR100870424B1 (ko) | 내부 전압 생성 회로 | |
US8330507B2 (en) | Driving controller and internal voltage generation circuit | |
US9142282B2 (en) | Power supply scheme for small swing data line and method of operating the same | |
US7834675B2 (en) | Clock control circuit and semiconductor memory device using the same | |
KR101026379B1 (ko) | 고전압 펌핑장치 | |
US8649237B2 (en) | Power-up signal generation circuit | |
US7652933B2 (en) | Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption | |
KR100757918B1 (ko) | 반도체 메모리 장치의 내부 전압 생성 회로 및 방법 | |
KR100884607B1 (ko) | 내부 전압 생성 회로를 구비하는 반도체 메모리 장치 및 그의 동작 방법 | |
US9142283B2 (en) | Circuit for small swing data line and method of operating the same | |
KR102127979B1 (ko) | 반도체 장치 | |
KR100935729B1 (ko) | 센스앰프 오버드라이빙 전압 공급 장치 | |
CN115482844A (zh) | 过程跟踪脉冲产生器 | |
US7616033B2 (en) | Apparatus and method for supplying voltage in semiconductor device | |
KR20060033650A (ko) | 내부전압 발생회로 | |
KR20130072845A (ko) | 내부전압 생성회로 | |
KR20090117166A (ko) | 반도체 메모리의 전원 제어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131023 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151020 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161024 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171025 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181022 Year of fee payment: 11 |