TWI629492B

TWI629492B - 參考電壓電路之測試系統及方法

Info

Publication number: TWI629492B
Application number: TW106126257A
Authority: TW
Inventors: 曾德銘; 洪埜泰; 李文益
Original assignee: 新唐科技股份有限公司
Priority date: 2017-08-03
Filing date: 2017-08-03
Publication date: 2018-07-11
Also published as: US20190041433A1; US10684314B2; TW201910798A; CN109387768A; CN109387768B

Abstract

本案揭露一種參考電壓電路之測試系統，其應用於參考電壓電路，參考電壓電路包含能隙參考電壓電路、開關元件、第一電容、第二電容及比較器，測試系統包含控制邏輯。在測試模式下，控制邏輯調整比較器的容許值，以加速開關元件適用性測試所需的時間。

Description

參考電壓電路之測試系統及方法

本發明係關於一種參考電壓電路之測試系統及測試方法，更精確的，本發明係關於一種藉由控制比較器判斷基準來加速開關元件適用性測試的參考電壓電路之測試系統及測試方法。

在現有的參考電壓電路中，藉由將高精確的能隙參考電壓電路輸出之能隙參考電壓儲存在電容裡，再利用開/關能隙參考電壓電路將電容電壓進行刷新，雖可達到省電的效果與同時保持能隙參考電壓電路輸出的精確性，然而，對於流出電容的電流精確性相對有較高的需求。

另外，由於製程的偏移性，對應於電容的開關元件在關閉狀況下的漏電流可能不同，而可能導致上述參考電壓電路無法正確運作，因此，需要對各個開關元件進行測試。

並且，在上述的參考電壓電路中，由於切換能隙參考電路的時機主要係依據各電容的漏電狀況，在各開關元件漏電流極低的情況下，往往需要相當長的測試時間才能確認各開關是否適用於上述參考電壓電路。過長的測試時間因而導致了高的時間成本。

為了解決上述問題，提供一種參考電壓電路之測試系統，應用於一參考電壓電路，其包含一第一開關、一第二開關、一能隙參考電壓電路、一第一電容、一第二電容以及一比較器，該能隙參考電壓電路分別連接於該第一開關之一端及該第二開關之一端，並輸出一能隙參考電壓，該第一電容係連接於該第一開關之另一端及一接地端之間，該第二電容係連接於該第二開關之另一端及另一接地端之間，該比較器係分別連接於該第一電容及該第二電容以比較該第一電容及該第二電容之間之電壓差，其中該測試系統包含控制邏輯，控制邏輯連接於比較器之比較器輸出端及比較器控制端，並連接於第一開關之控制端、第二開關之控制端及能隙參考電壓電路。其中，在控制邏輯之第一測試階段下，控制邏輯通過比較器控制端調整比較器之遲滯電壓，使比較器之比較基準由容許值降低為測試電壓，控制邏輯進一步控制第一開關關閉、第二開關導通，第一電容開始放電，控制邏輯經配置開始計時，當比較器比較第一電容及第二電容之間之電壓差超過測試電壓則觸發輸出切換訊號，控制邏輯接收切換訊號並記錄為第一時間，且進入第二測試階段，其中在控制邏輯之第二測試階段下，控制邏輯控制第一開關導通、第二開關關閉，第一電容被充電至能隙參考電壓，第二電容開始放電，控制邏輯再次開始計時，控制邏輯經配置以判斷比較器是否在第二測試階段開始後之一第二時間內被觸發，若是，則判定為測試未通過，若否，則判定為測試通過，其中，第二時間係大於第一時間，且第一電容於充放電時的電壓變化率大於第二電容於充放電時的電壓變化率。

較佳者，在控制邏輯之主動模式下，控制邏輯控制第一開關及第二開關導通，第一電容及第二電容分別被充電至能隙參考電壓，且比較器係預設為比較第一電容與第二電容之間之電壓差是否超過容許值。

較佳者，控制邏輯可進一步包含計時單元，經配置以在第一測試階段及第二測試階段中分別針對第一時間及第二時間進行計時。

較佳者，控制邏輯進一步包含處理單元，經配置以根據第一時間計算產生第二時間，並進一步經配置以判斷比較器是否在該第二測試階段開始後之該第二時間內被觸發。

較佳者，處理單元經配置以根據該第一時間計算產生與該第二電容對該第一電容之比值相關聯之該第二時間。

根據本發明的另一態樣，提供一種參考電壓電路之測試方法，用於測試一參考電壓電路。參考電壓電路包含能隙參考電壓電路、第一電容、第二電容及比較器。能隙參考電壓電路分別連接於第一開關之一端及第二開關之一端，並輸出能隙參考電壓。第一電容連接於第一開關之另一端及接地端之間，第二電容連接於第二開關之另一端及另一接地端之間。比較器分別連接於第一電容及第二電容以比較第一電容及第二電容之間之電壓差。測試方法包含下列步驟：進入第一測試階段，通過比較器控制端調整比較器之遲滯電壓，使比較器之比較基準由容許值降低為測試電壓；控制第一開關關閉、第二開關導通，第一電容開始放電；開始計時，當比較器比較第一電容及第二電容之間之電壓差超過測試電壓時，觸發比較器輸出切換訊號，同時記錄為第一時間，並進入第二測試階段；控制第一開關導通、第二開關關閉，第一電容被充電至能隙參考電壓，第二電容開始放電，再次開始計時；判斷比較器是否在第二測試階段開始後之第二時間內被觸發，若是，則判定為測試未通過，若否，則判定為測試通過，其中，第二時間係大於第一時間，且第一電容於充放電時的電壓變化率大於第二電容於充放電時的電壓變化率。

較佳者，測試方法進一步包含進入主動模式之步驟，其中在主動模式下，控制第一開關及第二開關導通，第一電容及第二電容分別被充電至能隙參考電壓，且比較器係預設為比較第一電容與該第二電容之間之電壓差是否超過容許值。

較佳者，測試方法進一步包含配置控制邏輯之計時單元，以在該第一測試階段及該第二測試階段中分別針對該第一時間及該第二時間進行計時。

較佳者，計時單元係包含一振盪器或一時脈訊號產生器。

較佳者，測試方法進一步包含配置該控制邏輯之處理單元，以根據該第一時間計算產生該第二時間，並進一步配置該處理單元以判斷該比較器是否在該第二測試階段開始後之該第二時間內被觸發。

較佳者，測試方法進一步包含配置該處理單元以根據該第一時間計算產生與該第二電容對該第一電容之比值相關聯之該第二時間。

綜上所述，本發明之參考電壓電路之測試系統及測試方法在比較器的遲滯電壓被調整而大幅降低其容許值的狀況下，可在極短的測試時間內確認各開關元件是否適用於參考電壓電路，因此大幅降低了所需的時間成本。

此外，此測試機制可以隨著使用者的需求來調整其測試基準，因此即便是參考電壓電路的不同配置，亦下可快速確認開關元件的適用性。

1‧‧‧參考電壓電路之測試系統

10‧‧‧參考電壓電路

100‧‧‧能隙參考電壓電路

102‧‧‧偏壓電路產生器

104‧‧‧比較器

1041‧‧‧比較器控制端

106‧‧‧控制邏輯

C1‧‧‧第一電容

C2‧‧‧第二電容

GND‧‧‧接地端

Ia、Ib、Ic‧‧‧偏壓電流

S1‧‧‧第一開關

S2‧‧‧第二開關

S3‧‧‧第三開關

VBG_LP、Vrep‧‧‧電位

VBG‧‧‧能隙參考電壓

VOUT‧‧‧輸出端

VHYS‧‧‧遲滯電壓

Mn1、Mn2‧‧‧電晶體

△V‧‧‧電壓差

COMP_OUT‧‧‧比較電壓

S501~S509‧‧‧步驟

T01、T02、T03、T、T1、T2‧‧‧時間

本發明之上述及其他特徵及優勢將藉由參照附圖詳細說明其例示性實施例而變得更顯而易知，其中：第1圖係為根據本發明之參考電壓電路之測試系統之實施例繪製之方塊圖。

第2A圖及第2B圖係為根據本發明之參考電壓電路之測試系統之實施例繪製之主動模式及省電模式之電路布局圖。

第2C圖係為根據本發明之參考電壓電路之測試系統之實施例繪製之主動模式及省電模式之電壓時序圖。

第3A圖及第3B圖係為根據本發明之參考電壓電路之測試系統之實施例繪製在測試模式下之電路布局圖。

第3C圖係為根據本發明之參考電壓電路之測試系統之實施例繪製在測試模式下之電壓時序圖。

第4圖係為根據本發明之比較器之實施例繪製之電路布局圖。

第5圖係為根據本發明之參考電壓電路之測試方法的實施例繪製之流程圖。

為利貴審查委員瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍，合先敘明。

請參閱第1圖，其為根據本發明之參考電壓電路之測試系統之實施例繪製之方塊圖。如圖所示，參考電壓電路之測試系統1係應用於參考電壓電路10，參考電壓電路10包含能隙參考電壓電路100、第一電容C1、第二電容C2、比較器104，測試系統1包含控制邏輯106。能隙參考電壓電路100連接於第一開關S1之一端，以及第二開關S2之一端，並輸出能隙參考電壓VBG。第一電容C1之第一端連接於第一開關S1之另一端，且第二端連接於接地端GND。第二電容C2之第一端連接於第二開關S2之另一端，且第二端連接於及另一接地端GND。可選的，第二電容C2之電容值大於第一電容C1之電容值。

比較器104分別連接於第一電容C1之第一端及第二電容C2之第一端，以比較第一電容C1之第一端及第二電容C2之第一端之間之電位差。控制邏輯106連接於比較器104之輸出端，且連接於第一開關S1之控制端、第二開關S2之控制端，以及能隙參考電壓電路100。並且，控制邏輯106還連接於比較器104之比較器控制端1041。其中，控制邏輯106亦連接至能隙參考電壓電路100。

以下將根據附圖說明本發明之參考電壓電路之測試系統在主動模式與省電模式下的操作流程。請參考第2A-2C圖，第2A圖及第2B係為根據本發明之參考電壓電路之測試系統之第二實施例繪製之主動模式及省電模式之電路布局圖，第2C圖係為根據本發明之參考電壓電路之實施例繪製之主動模式及省電模式之電壓時序圖。本案之控制邏輯106之工作模式包含主動模式(Active mode)以及省電模式(Low power mode)。請參考第2A圖，當系統啟動後，控制邏輯106首先處在主動模式下，控制邏輯106控制能隙參考電壓電路100輸出能隙參考電壓VBG，並控制第一開關S1及第二開關S2導通。

此時，第一電容C1第一端之電位Vrep及第二電容C2之第一端之電位VBG_LP會被充電至能隙參考電壓VBG，當第一電容C1與第二電容C2之第一端之電壓達到能隙參考電壓VBG，比較器104比較出兩者之電位差為0，並輸出第一比較訊號至控制邏輯106，以進入省電模式。此時，第二電容C2之第一端之電位VBG_LP可作為參考電壓供電源管理電路使用。

在省電模式下，請參考第2B圖，控制邏輯106控制第一開關S1及第二開關S2關斷，並控制能隙參考電壓電路100停止輸出能隙參考電壓VBG。理想上，此時第一電容C1及第二電容C2之第一端之電位會維持在能隙參考電壓VBG，然而，由於第一開關S1及第二開關S2通常為P型金氧半場效電晶體，其並非理想元件，即便處於關斷狀態下，仍有微小漏電流產生。因此，在省電模式下，第一電容C1與第二電容C2會分別向左方之第一開關S1及第二開關S2進行放電，因此，第一電容C1及第二電容C2中的電荷減少會造成電位Vrep及電位VBG_LP偏移能隙參考電壓電路100所輸出的能隙參考電壓VBG。

在上述架構中，第一電容C1的電容值與第二電容C2的電容值經過設計，可使控制邏輯106能針對電位Vrep及電位VBG_LP之變化輸出對應之控制訊號。其中，第一電容C1的電容值大於第二電容C2之電容值，電容值之變化可由式(1)表示：

當比較器104比較第一電容C1及第二電容C2之第一端之間電壓差大於容許值時，比較器104輸出第二比較訊號，控制邏輯106根據第二比較訊號回到如第2A圖所述的主動模式。

更具體如第2C圖所示，系統進入主動模式如圖中時間T01階段，參考電壓電路處於主動模式，能隙參考電壓電路100開啟，並輸出能隙參考電壓VBG。此時，第一電容C1之電容值為1pF，第二電容C2之電容值為10pF，能隙參考電壓VBG將第一電容C1之第一端之電位Vrep以及第二電容C2之第二端之電位VBG_LP充電至VBG。

比較器104比較第一電容C1之第一端之電位Vrep以及第二電容C2之第二端之電位VBG_LP之間之電位差為0，輸出一比較訊號，並進入省電模式，關閉能隙參考電壓電路100，停止輸出能隙參考電壓VBG。

此時，如第2C圖時間T02所示，第一開關S1及第二開關S2關斷，第一電容C1與第二電容C2開始放電，因此，第一電容C1之第一端之電位Vrep以及第二電容C2之第二端之電位VBG_LP均下降。然而因電容值不同，假設漏電電流相同，電位VBG_LP下降速度較電位Vrep慢。當VBG_LP與Vrep之差值△V到達比較器之容許值(亦即，遲滯電壓VHYS)時，比較器104比較VBG_LP與Vrep之差值超過容許值，此時進入時間T03，比較器104之比較電壓COMP_OUT準位上升，輸出第二比較訊號，控制邏輯106接收到第二比較訊號後，控制能隙參考電壓電路100開啟進入主動模式，繼續輸出能隙參考電壓VBG，以刷新第一電容C1及第二電容C2之電位Vrep及VBG_LP。直到比較器104偵測到VBG_LP與Vrep之差值△V為0時，便再度進入省電模式，關閉能隙參考電壓電路100。

然而，由上式(1)可知，電位Vrep及電位VBG_LP之變化係取決於第一開關S1及第二開關S2的漏電狀況，由於製程的偏移性，第一開關S1及第二開關S2在關閉狀況下的漏電流可能不同，而可能導致上述參考電壓電路無法正確運作，因此，需要對各個開關元件進行測試。

在傳統的測試方式中，可先將第一開關S1導通，第二開關S2關閉，待第一電容C1放電並使電位Vrep及電位VBG_LP之間之差值超過容許值時，記錄所需的時間為第一時間T1，再將第一開關S1關閉，第二開關S2導通，待第二電容C2放電並使電位Vrep及電位VBG_LP之間之差值超過容許值時，記錄所需的時間為第二時間T1。只要第二時間T1為第一時間T1的N倍以上，例如，對應於第一電容C1及第二電容C2的電容值比例，如C2/C1=10，即是，第二時間T2為第一時間T1的10倍以上，即可確保參考電壓電路可以順利運作。然而，在上述低功耗的架構下，由於漏電電流極小，因此可能需要極長的時間才能確認第一開關S1及第二開關S2的漏電狀況符合預期。過長的測試時間因而導致了高的時間成本。

因此，針對上述缺陷，本發明提供了參考電壓電路之測試系統，以下將參考第3A-3C圖進行說明。第3A圖及第3B圖係為根據本發明之參考電壓電路之測試系統之實施例繪製之測試模式下之電路布局圖，第3C圖係為根據本發明之參考電壓電路之測試系統之實施例繪製之測試模式下之電壓時序圖。

進入測試模式前，首先電路配置須先從第2A圖的主動模式開始，控制邏輯106控制能隙參考電壓電路100輸出能隙參考電壓VBG，並控制第一開關S1及第二開關S2導通，以將第一電容C1第一端之電位Vrep及第二電容C2之第一端之電位VBG_LP充電至能隙參考電壓VBG，當第一電容C1與第二電容C2之第一端之電壓達到能隙參考電壓VBG，進入測試模式。

測試模式包含第一測試階段與第二測試階段。如第3A圖所示，在控制邏輯106之第一測試階段下，控制邏輯106通過比較器104之比較器控制端1041調整比較器104之遲滯電壓，使比較器104之比較基準由原先的容許值降低為測試電壓。進一步，控制邏輯106控制第一開關S1關閉、第二開關S2導通，此時在第一開關S1為非理想開關元件的狀況下，其漏電導致第一電容C1開始放電。控制邏輯106內建有用於計算時間的計時單元，可為振盪器、內部的時脈訊號產生器、或藉由外部時脈訊號進行計時。第一電容C1放電的同時，配置控制邏輯106開始計時，當比較器104比較電位Vrep及電位VBG_LP之間的電壓差超過測試電壓時，則觸發比較器104輸出切換訊號，控制邏輯106接收切換訊號，並記錄所需時間為第一時間T1，同時，進入第二測試階段。

在控制邏輯106之第二測試階段下，控制邏輯控制第一開關S1導通，第二開關S2關閉。因此，第一電容C1重新被充電至能隙參考電壓VBG，而第二電容C2開始放電。此時，配置控制邏輯106再次開始計時。

由於本測試只要判斷第一開關S1及第二開關S2的漏電狀況是否在一定比例以上，因此，控制邏輯106內建有處理單元，其可以所記錄的第一時間T1為基準，來設定第二時間T2。具體來說，第二時間T2被設定為第一時間T1的N倍，N對應於第一電容C1及第二電容C2的電容值比例，假如C2/C1=10，即設定第二時間T2為第一時間T1的10倍以上，只要比較器104經過第二時間T2仍未被觸發，即可確保參考電壓電路可以順利運作。

因此，可配置控制邏輯106，或配置控制邏輯106的處理單元來判斷比較器104是否在第二測試階段開始後之第二時間T2內被觸發，若是，代表第一開關S1與第二開關S2的漏電狀況會導致參考電壓電路無法正常運作，判定為測試未通過。若比較器104未在第二測試階段開始後之第二時間T2內被觸發，則判定為測試通過，表示第一開關S1與第二開關S2的漏電狀況符合參考電壓電路的需求。

更具體如第3C圖所示，系統進入主動模式如圖中時間T階段，參考電壓電路處於主動模式，能隙參考電壓電路100開啟，並輸出能隙參考電壓VBG。此時，第一電容C1之電容值為1pF，第二電容C2之電容值為10pF，能隙參考電壓VBG將第一電容C1之第一端之電位Vrep以及第二電容C2之第二端之電位VBG_LP充電至VBG。

接著，進入測試模式的第一階段，控制邏輯106調整比較器104之遲滯電壓VHYS，以將容許值降低為測試電壓，並關閉第一開關S1，第二開關S2維持導通，控制邏輯106開始計時，當比較器104比較電位Vrep及電位VBG_LP之間的電壓差超過測試電壓時，則觸發比較器104輸出切換訊號，控制邏輯106接收切換訊號，並記錄所需時間為第一時間T1，同時，進入第二測試階段。

在第二階段中，控制邏輯106控制第一開關S1導通，第二開關S2關閉，進一步配置控制邏輯106來判斷比較器104是否在第二測試階段開始後之第二時間T2內被觸發。如圖所示，比較器104於第二時間T2內被觸發，因此，判定為測試未通過，第一開關S1與第二開關S2的漏電狀況會導致參考電壓電路無法正常運作。

如此，在比較器104的遲滯電壓被調整而大幅降低其容許值的狀況下，可在極短的測試時間內確認各開關元件是否適用於參考電壓電路。測試時間大幅降低可進而節省時間成本。

請參考第4圖，其係為根據本發明之比較器之實施例繪製之電路布局圖。如圖所示，比較器104之電路具有低功耗且精準遲滯的特性。架構如第4圖所示，Ia、Ib、Ic為偏壓電路產生器102所產生之偏壓電流，R為遲滯電阻，且較佳可並聯第三開關S3，其對應於比較器控制端1041。比較器104中，第一輸入端VIN輸入電晶體Mn1，第二輸入端VIP輸入電晶體Mn2。此比較器104的遲滯電壓為VHYS=R*(Ia+0.5Ib)，由於偏壓電路產生器的電流與遲滯電阻R相關。因此，改變遲滯電阻R即可改變遲滯電壓VHYS大小，所以在控制邏輯106控制第三開關S3導通後，可使此遲滯電阻R下降，進而降低遲滯電壓VHYS。降低的遲滯電壓VHYS可在前述測試模式中獲得較預設容許值更低的測試電壓，在遲滯電壓VHYS的設計上可用下式計算：鵬程Q=C*V，△Q=C*△V，△Q2=C2*△VBG，△Q1=C1*△Vrep，C2*△VBG=C1*△Vrep，令△VBG=x，△Vrep=y，C2*x=C1*y，y=x*C2/C1，x-y=x-x*C2/C1=x*(1-C2/C1)，VHYS=x*(1-C2/C1)。

其中，C2=10*C1，VBG為欲輸出之參考電壓，Vrep為之第一電容C1之參考電壓，x為可容許之△VBG之下降/上升範圍。由上述x、C1及C2可獲得欲設計之遲滯電壓VHYS之值。因此，可配置控制邏輯106，通過比較器控制端1041調整遲滯電壓VHYS，進而大幅降低容許值，可減少測試第一開關S1與第二開關S2所需的時間。

可理解的，雖然未在附圖中繪示，參考電壓電路10還包含連接至能隙參考電壓電路100之偏壓電路產生器，其連接於比較器104之供電端。偏壓電路產生器可為定轉導電路(constant-gm circuit)，其提供偏壓電流給比較器104與能隙參考電壓電路100。較佳者，偏壓電路產生器包含複數個輸出端，其可提供複數個大小不同之定電流，舉例而言，偏壓電路產生器可提供10nA/25nA/50nA/75nA之定電流。

以下將根據附圖說明本發明的參考電壓電路之測試方法。請參考第5圖，其係為根據本發明之參考電壓電路之測試方法的實施例繪製之流程圖。如圖所示，首先可選的，測試系統預設在主動模式下(步驟S501)。如第3A圖所示，能隙參考電壓電路100開啟，並輸出能隙參考電壓VBG。參考電壓電路處於主動模式，能隙參考電壓電路100開啟，並輸出能隙參考電壓VBG。此時，能隙參考電壓VBG將第一電容C1之第一端之電位Vrep以及第二電容C2之第二端之電位VBG_LP充電至VBG。

接著，進入測試模式的第一階段，(可藉由配置控制邏輯106來進行)調整比較器104之遲滯電壓VHYS，以將容許值降低為測試電壓(步驟S502)，並關閉第一開關S1，第二開關S2維持導通，控制邏輯106開始計時(步驟S503)，當比較器104比較電位Vrep及電位VBG_LP之間的電壓差超過測試電壓時，則觸發比較器104輸出切換訊號，控制邏輯106接收切換訊號，並記錄所需時間為第一時間T1(步驟S504)，同時，進入第二測試階段。

在第二階段中，控制邏輯106首先依據所記錄的第一時間T1來計算第二時間T2(步驟S505)。詳細來說，控制邏輯106可進一步配置內建之處理單元，其以所記錄的第一時間T1為基準，來設定第二時間T2。第二時間T2被設定為第一時間T1的N倍，N較佳可對應於第一電容C1及第二電容C2的電容值比例，假如C2/C1=10，即設定第二時間T2為第一時間T1的10倍以上。

接著，控制邏輯106控制第一開關S1導通，第二開關S2關閉，並開始計時(步驟S506)。接著配置控制邏輯106來判斷比較器104是否在第二測試階段開始後之第二時間T2內被觸發(步驟S507)。若是，代表第一開關S1與第二開關S2的漏電狀況會導致參考電壓電路無法正常運作，判定為測試未通過(步驟S508)。若比較器104未在第二測試階段開始後之第二時間T2內被觸發，則判定為測試通過(步驟S509)，表示第一開關S1與第二開關S2的漏電狀況符合參考電壓電路的需求。

需要說明的是，上述步驟可藉由硬體、韌體或軟體實現的方式來以處理器或微控制器來執行，並且由控制邏輯進行的所有計算與判斷程序均可以程式碼的形式儲存於非揮發性記憶體中，而藉由電腦系統來輔助執行，而非限於上述的實施例。

綜上所述，本發明之參考電壓電路之測試系統及測試方法藉由在測試模式下調整比較器的比較基準，可大幅降低測試開關元件的時間。此測試機制可以隨著使用者的需求來調整其測試基準，因此在此高精確與低功耗的參考電壓電路下可快速確認開關元件的適用性。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

Claims

一種參考電壓電路之測試系統，應用於一參考電壓電路，其包含一第一開關、一第二開關、一能隙參考電壓電路、一第一電容、一第二電容以及一比較器，該能隙參考電壓電路分別連接於該第一開關之一端及該第二開關之一端，並輸出一能隙參考電壓，該第一電容係連接於該第一開關之另一端及一接地端之間，該第二電容係連接於該第二開關之另一端及另一接地端之間，該比較器係分別連接於該第一電容及該第二電容以比較該第一電容及該第二電容之間之電壓差，其中該測試系統包含：一控制邏輯，其連接於該比較器之一比較器輸出端及一比較器控制端，並連接於該第一開關之控制端、該第二開關之控制端及該能隙參考電壓電路；其中在該控制邏輯之一第一測試階段下，該控制邏輯通過該比較器控制端調整該比較器之一遲滯電壓，使該比較器之一比較基準由該容許值降低為一測試電壓，該控制邏輯進一步控制該第一開關關閉、該第二開關導通，該第一電容開始放電，該控制邏輯經配置開始計時，當該比較器比較該第一電容及該第二電容之間之電壓差超過該測試電壓則觸發輸出一切換訊號，該控制邏輯接收該切換訊號並記錄為第一時間，且進入一第二測試階段，其中在該控制邏輯之該第二測試階段下，該控制邏輯控制該第一開關導通、該第二開關關閉，該第一電容被充電至該能隙參考電壓，該第二電容開始放電，該控制邏輯再次開始計時，該控制邏輯經配置以判斷該比較器是否在該第二測試階段開始後之一第二時間內被觸發，若是，則判定為測試未通過，若否，則判定為測試通過，以及其中，該第二時間係大於該第一時間，且該第一電容於充放電時的電壓變化率大於該第二電容於充放電時的電壓變化率。
如申請專利範圍第1項所述之測試系統，其中在該控制邏輯之一主動模式下，該控制邏輯控制該第一開關及該第二開關導通，該第一電容及該第二電容分別被充電至該能隙參考電壓，且該比較器係預設為比較該第一電容與該第二電容之間之電壓差是否超過一容許值。
如申請專利範圍第1項所述之測試系統，其中該控制邏輯進一步包含一計時單元，經配置以在該第一測試階段及該第二測試階段中分別針對該第一時間及該第二時間進行計時。
如申請專利範圍第1項所述之測試系統，其中該控制邏輯進一步包含一處理單元，經配置以根據該第一時間計算產生該第二時間，並進一步經配置以判斷該比較器是否在該第二測試階段開始後之該第二時間內被觸發。
如申請專利範圍第4項所述之測試系統，其中該處理單元經配置以根據該第一時間計算產生與該第二電容對該第一電容之比值相關聯之該第二時間。
一種參考電壓電路之測試方法，用於測試一參考電壓電路，該參考電壓電路包含：一能隙參考電壓電路，其分別連接於一第一開關之一端及一第二開關之一端，並輸出一能隙參考電壓；一第一電容，其連接於該第一開關之另一端及一接地端之間；一第二電容，其連接於該第二開關之另一端及另一接地端之間；一比較器，係分別連接於該第一電容及該第二電容以比較該第一電容及該第二電容之間之電壓差，該測試方法包含下列步驟：進入一第一測試階段，通過該比較器控制端調整該比較器之一遲滯電壓，使該比較器之一比較基準由該容許值降低為一測試電壓；控制該第一開關關閉、該第二開關導通，該第一電容開始放電；開始計時，當該比較器比較該第一電容及該第二電容之間之電壓差超過該測試電壓時，觸發該比較器輸出一切換訊號，同時記錄為一第一時間，並進入一第二測試階段；控制該第一開關導通、該第二開關關閉，該第一電容被充電至該能隙參考電壓，該第二電容開始放電，並再次開始計時；判斷該比較器是否在該第二測試階段開始後之一第二時間內被觸發，若是，則判定為測試未通過，若否，則判定為測試通過，其中，該第二時間係大於該第一時間，且該第一電容於充放電時的電壓變化率大於該第二電容於充放電時的電壓變化率。
如申請專利範圍第6項所述之測試方法，其進一步包含進入一主動模式之步驟，其中在該主動模式下，控制該第一開關及該第二開關導通，該第一電容及該第二電容分別被充電至該能隙參考電壓，且該比較器係預設為比較該第一電容與該第二電容之間之電壓差是否超過一容許值。
如申請專利範圍第6項所述之測試方法，其進一步包含配置一計時單元，以在該第一測試階段及該第二測試階段中分別針對該第一時間及該第二時間進行計時。
如申請專利範圍第6項所述之測試方法，其進一步包含配置一處理單元，以根據該第一時間計算產生該第二時間，並進一步配置該處理單元以判斷該比較器是否在該第二測試階段開始後之該第二時間內被觸發。
如申請專利範圍第9項所述之測試方法，其進一步包含配置該處理單元以根據該第一時間計算產生與該第二電容對該第一電容之比值相關聯之該第二時間。