JP7373675B2 - 検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体 - Google Patents
検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体 Download PDFInfo
- Publication number
- JP7373675B2 JP7373675B2 JP2022553623A JP2022553623A JP7373675B2 JP 7373675 B2 JP7373675 B2 JP 7373675B2 JP 2022553623 A JP2022553623 A JP 2022553623A JP 2022553623 A JP2022553623 A JP 2022553623A JP 7373675 B2 JP7373675 B2 JP 7373675B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- defect
- type
- patterns
- inspected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007547 defect Effects 0.000 title claims description 151
- 238000000605 extraction Methods 0.000 title claims description 19
- 238000003860 storage Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 75
- 238000007689 inspection Methods 0.000 claims description 71
- 238000004519 manufacturing process Methods 0.000 claims description 34
- 238000004088 simulation Methods 0.000 claims description 33
- 238000004458 analytical method Methods 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 20
- 231100001261 hazardous Toxicity 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 11
- 239000000284 extract Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 7
- 238000001459 lithography Methods 0.000 claims description 6
- 238000007405 data analysis Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 21
- 235000012431 wafers Nutrition 0.000 description 21
- 230000002950 deficient Effects 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
前記オリジナルデザインレイアウトを解析するレイアウトデータ解析モジュールと、
前記オリジナルデザインレイアウトの前記デザインノード情報に基づいてデザインルールの制約限界でレイアウトされたパターンを第一の種類の危険箇所として抽出するルールベース解析モジュールと、
半導体製造工程の物理モデルによる、前記第一の種類の危険箇所を含むオリジナルデザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、不具合の場所の周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出する物理シミュレーション実行解析モジュールと、前記ルールベースで抽出したすべての第一の種類の危険箇所とシミュレーションで抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしたのち、グルーピングし、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成するパターンマッチング実行解析モジュールと、前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定するデータ処理解析モジュールと、を含む。
Claims (10)
- 検査対象の欠陥パターンを読み取るための欠陥検査結果読み取りモジュールと、
前記欠陥パターンを受け取り、前記欠陥パターンを解析する欠陥検査結果解析モジュールと、
前記検査対象のオリジナルデザインレイアウトを受け取るレイアウトデータ読み取りモジュールと、
受け取られた前記オリジナルデザインレイアウトを解析するレイアウトデータ解析モジュールと、
前記オリジナルデザインレイアウトのデザインノード情報に基づいてルールベースの中のデザインルールの制約限界でレイアウトされたパターンを第一の種類の危険箇所として抽出するルールベース解析モジュールと、
半導体製造工程の物理モデルに基づく、前記危険箇所を含むデザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、不具合の場所の周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出する物理シミュレーション実行解析モジュールと、
前記ルールベースに基づいて抽出したすべての第一の種類の危険箇所とシミュレーションに基づいて抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしグルーピングし、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成するパターンマッチング実行解析モジュールと、
前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定するデータ処理解析モジュールとを含むことを特徴とする検査対象の欠陥パターンの抽出装置。 - 前記半導体製造工程の物理モデルは、リソグラフィ工程モデル、エッチング工程モデルと化学的機械式研磨(CMP)工程モデルの中の一つを少なくとも含むことを特徴とする請求項1に記載の検査対象の欠陥パターンの抽出装置。
- 前記危険箇所をマッチングしグルーピングする方式は、
形状が完全一致であるパターンを同じと見なしグループ化する第一の種類の方式、
形状が類似するパターンを類似すると見なしグループ化する第二の種類の方式、及び、
グルーピングされた同じ組から代表パターンを選択する第三の種類の方式のうちの一つの種類又は複数の種類を含むことを特徴とする請求項1に記載の検査対象の欠陥パターンの抽出装置。 - 前記データ処理解析モジュールと接続し、前記候補パターンセットの中の全ての候補パターンを記憶する記憶モジュールを更に含むことを特徴とする請求項1に記載の検査対象の欠陥パターンの抽出装置。
- データ処理解析モジュールとディスプレイとの間に接続される画面表示制御モジュールと、データ処理解析モジュールとキーボードとの間に接続されるキーボード制御モジュールと、を更に含むことを特徴とする請求項1に記載の検査対象の欠陥パターンの抽出装置。
- 検査対象の欠陥パターンを読み取って解析するステップと、
前記検査対象のオリジナルデザインレイアウトを受け取って解析するステップと、
前記オリジナルデザインレイアウトのデザインノード情報に基づいてルールベースの中のデザインルールの制約限界でレイアウトされたパターンを危険箇所として抽出するステップと、
半導体製造工程の物理モデルに基づく、第一の種類の危険箇所を含むオリジナルデザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、不具合の場所の周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出するステップと、
前記ルールベースで抽出したすべての第一の種類の危険箇所とシミュレーションで抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしグルーピングし、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成するステップと、
前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定するステップとを含むことを特徴とする検査対象の欠陥パターンの抽出方法。 - 前記検査重要度に基づき、検査重要度の高い前記候補パターンに対応する前記欠陥パターンの中の相応する部分を優先検査パターンとし、その後、それぞれの他の前記候補パターンに対応する前記欠陥パターンの中の相応する部分を順に検査するステップを更に含むことを特徴とする請求項6に記載の検査対象の欠陥パターンの抽出方法。
- 請求項1に記載の検査対象の欠陥パターンの抽出装置において、前記危険箇所をマッチングしグルーピングする方式は、
形状が完全一致であるパターンを同じと見なしグループ化する第一の種類の方式、
形状が類似するパターンを類似すると見なしグループ化する第二の種類の方式、及び、
グルーピングされた同じ組から代表パターンを選択する第三の種類の方式のうちの一つの種類又は複数の種類を含むことを特徴とする請求項6に記載の検査対象の欠陥パターンの抽出方法。 - コンピュータにより実行可能な検査対象の欠陥パターンの抽出プログラムを記憶し、前記コンピュータにインストールされて実行され、検査装置から出力される検査対象の欠陥パターンに対して重要度の高い検査対象の欠陥パターンの選択を行うコンピュータ可読媒体であって、
前記コンピュータは、
前記検査対象の欠陥パターンを読み取って解析することと、前記検査対象のオリジナルデザインレイアウトを受け取って解析することと、
前記オリジナルデザインレイアウトのデザインノード情報に基づいてルールベースの中のデザインルールの制約限界でレイアウトされたパターンを第一の種類の危険箇所として抽出することと、
半導体製造工程の物理モデルに基づく、前記第一の種類の危険箇所を含むデザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、不具合の場所の周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出形成することと、
前記ルールベースで抽出したすべての第一の種類の危険箇所とシミュレーションで抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしグルーピングし、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成することと、
前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定することとを含むプログラムを実行することを特徴とするコンピュータ可読媒体。 - 前記危険箇所をマッチングしグルーピングする方式は、
形状が完全一致であるパターンを同じと見なしグループ化する第一の種類の方式、
形状が類似するパターンを類似すると見なしグループ化する第二の種類の方式、及び、
グルーピングされた同じ組から代表パターンを選択する第三の種類の方式のうちの一つの種類又は複数の種類を含むことを特徴とする請求項9に記載の検査対象の欠陥パターンの抽出方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010201826.X | 2020-03-20 | ||
CN202010201826.XA CN111429426B (zh) | 2020-03-20 | 2020-03-20 | 一种检测对象缺陷图案的提取装置、提取方法及存储介质 |
PCT/CN2020/090993 WO2021184525A1 (zh) | 2020-03-20 | 2020-05-19 | 一种检测对象缺陷图案的提取装置、提取方法及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023517549A JP2023517549A (ja) | 2023-04-26 |
JP7373675B2 true JP7373675B2 (ja) | 2023-11-02 |
Family
ID=71548507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022553623A Active JP7373675B2 (ja) | 2020-03-20 | 2020-05-19 | 検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7373675B2 (ja) |
CN (1) | CN111429426B (ja) |
WO (1) | WO2021184525A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112255479B (zh) * | 2020-10-12 | 2021-12-21 | 安徽来福电子科技有限公司 | 一种分流器性能测试*** |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251766A (ja) | 2007-03-30 | 2008-10-16 | Hitachi High-Technologies Corp | 半導体デバイスの欠陥観察方法及びその装置 |
JP2008300670A (ja) | 2007-05-31 | 2008-12-11 | Hitachi High-Technologies Corp | データ処理装置、およびデータ処理方法 |
JP2009105292A (ja) | 2007-10-25 | 2009-05-14 | Hitachi High-Technologies Corp | 評価対象パターン決定装置、評価対象パターン決定方法、評価対象パターン決定プログラムおよびパターン評価システム |
US20140310670A1 (en) | 2010-01-30 | 2014-10-16 | Synopsys, Inc. | Failure analysis and inline defect characterization |
JP2017032998A (ja) | 2008-06-11 | 2017-02-09 | ケーエルエー−テンカー・コーポレーションKla−Tencor Corporation | ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法 |
JP2017524963A (ja) | 2014-06-10 | 2017-08-31 | エーエスエムエル ネザーランズ ビー.ブイ. | 計算的ウェーハ検査 |
US20180293334A1 (en) | 2017-04-05 | 2018-10-11 | Elite Semiconductor, Inc. | Intelligent caa failure pre-diagnosis method and system for design layout |
JP2019129169A (ja) | 2018-01-22 | 2019-08-01 | 株式会社日立ハイテクノロジーズ | 画像評価方法及び画像評価装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040912A (en) * | 1998-09-30 | 2000-03-21 | Advanced Micro Devices, Inc. | Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device |
JP5081590B2 (ja) * | 2007-11-14 | 2012-11-28 | 株式会社日立ハイテクノロジーズ | 欠陥観察分類方法及びその装置 |
CN101710582B (zh) * | 2009-04-03 | 2011-05-18 | 深超光电(深圳)有限公司 | 提升薄膜晶体管基板的画素缺陷侦测率的布局结构 |
JP2013178176A (ja) * | 2012-02-28 | 2013-09-09 | Sharp Corp | 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 |
CN103606529B (zh) * | 2013-10-23 | 2016-08-24 | 上海华力微电子有限公司 | 一种提升缺陷分类准确度的方法及装置 |
JP2017021671A (ja) * | 2015-07-13 | 2017-01-26 | Alitecs株式会社 | 設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置 |
US10133838B2 (en) * | 2017-01-30 | 2018-11-20 | Dongfang Jingyuan Electron Limited | Guided defect detection of integrated circuits |
TWI671838B (zh) * | 2018-07-17 | 2019-09-11 | 敖翔科技股份有限公司 | 半導體廠缺陷作業系統及裝置 |
CN109596638B (zh) * | 2018-10-26 | 2022-05-06 | 中国科学院光电研究院 | 有图形晶圆及掩模版的缺陷检测方法及装置 |
-
2020
- 2020-03-20 CN CN202010201826.XA patent/CN111429426B/zh active Active
- 2020-05-19 JP JP2022553623A patent/JP7373675B2/ja active Active
- 2020-05-19 WO PCT/CN2020/090993 patent/WO2021184525A1/zh active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251766A (ja) | 2007-03-30 | 2008-10-16 | Hitachi High-Technologies Corp | 半導体デバイスの欠陥観察方法及びその装置 |
JP2008300670A (ja) | 2007-05-31 | 2008-12-11 | Hitachi High-Technologies Corp | データ処理装置、およびデータ処理方法 |
JP2009105292A (ja) | 2007-10-25 | 2009-05-14 | Hitachi High-Technologies Corp | 評価対象パターン決定装置、評価対象パターン決定方法、評価対象パターン決定プログラムおよびパターン評価システム |
JP2017032998A (ja) | 2008-06-11 | 2017-02-09 | ケーエルエー−テンカー・コーポレーションKla−Tencor Corporation | ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法 |
US20140310670A1 (en) | 2010-01-30 | 2014-10-16 | Synopsys, Inc. | Failure analysis and inline defect characterization |
JP2017524963A (ja) | 2014-06-10 | 2017-08-31 | エーエスエムエル ネザーランズ ビー.ブイ. | 計算的ウェーハ検査 |
US20180293334A1 (en) | 2017-04-05 | 2018-10-11 | Elite Semiconductor, Inc. | Intelligent caa failure pre-diagnosis method and system for design layout |
JP2019129169A (ja) | 2018-01-22 | 2019-08-01 | 株式会社日立ハイテクノロジーズ | 画像評価方法及び画像評価装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2023517549A (ja) | 2023-04-26 |
WO2021184525A1 (zh) | 2021-09-23 |
CN111429426A (zh) | 2020-07-17 |
CN111429426B (zh) | 2023-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6306639B2 (ja) | デザイナ・インテント・データを使用するウェハとレチクルの検査の方法およびシステム | |
US8139844B2 (en) | Methods and systems for determining a defect criticality index for defects on wafers | |
US7760929B2 (en) | Grouping systematic defects with feedback from electrical inspection | |
JP4791267B2 (ja) | 欠陥検査システム | |
US9430606B2 (en) | Failure analysis and inline defect characterization | |
CN103150430A (zh) | 一种测试芯片版图的生成方法 | |
US20120259574A1 (en) | Designed-based yield management system | |
JP7373675B2 (ja) | 検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体 | |
Huang et al. | Advancements in diagnosis driven yield analysis (DDYA): A survey of state-of-the-art scan diagnosis and yield analysis technologies | |
KR102385664B1 (ko) | 설계 임계성 분석이 증대된 프로세스 윈도우 검정 샘플링 | |
JP4190748B2 (ja) | 半導体不良解析用のcadツール及び半導体不良解析方法 | |
Cheng et al. | Automatic identification of yield limiting layout patterns using root cause deconvolution on volume scan diagnosis data | |
US8831333B2 (en) | Mask pattern analysis apparatus and method for analyzing mask pattern | |
Maynard et al. | Measurement and reduction of critical area using Voronoi diagrams | |
CN111782695B (zh) | Mpw多产品联测的数据处理方法、存储介质及计算机设备 | |
WO2021184526A1 (zh) | 检测对象缺陷图案的优先级排序装置、排序方法及存储介质 | |
US7634127B1 (en) | Efficient storage of fail data to aid in fault isolation | |
US20240241498A1 (en) | Module for predicting semiconductor physical defects and method thereof | |
JP2019124768A (ja) | テストパターンの抽出方法及び抽出プログラム | |
JP2014102600A (ja) | 半導体装置のテスト支援方法 | |
JP2005223252A (ja) | 半導体装置の製造方法及び集積回路内の寸法確認箇所抽出方法 | |
JP2004101441A (ja) | 半導体不良解析装置、半導体不良解析方法、及び半導体不良解析プログラム | |
JP2002198431A (ja) | 半導体不良解析装置、半導体不良解析方法、及び半導体不良解析プログラムを格納した記録媒体 | |
JP2010182188A (ja) | ブリッジ故障除去装置およびブリッジ故障除去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231023 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7373675 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |