JP2003086689A - 半導体の不良解析用ｃａｄツール及び半導体の不良解析方法 - Google Patents
半導体の不良解析用ｃａｄツール及び半導体の不良解析方法Info
- Publication number
- JP2003086689A JP2003086689A JP2001284362A JP2001284362A JP2003086689A JP 2003086689 A JP2003086689 A JP 2003086689A JP 2001284362 A JP2001284362 A JP 2001284362A JP 2001284362 A JP2001284362 A JP 2001284362A JP 2003086689 A JP2003086689 A JP 2003086689A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor
- reaction
- information
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】発光解析やOBIRCH解析で得られる異常な反応情
報とレイアウトデータと照合して、欠陥箇所推定するた
めのCADツール及びそのCADツールを用いた不良解析方法
において、半導体の故障箇所特定処理を、短時間で精度
良く実行する。 【解決手段】半導体装置を物理解析して得られた複数の
異常な反応情報を収集し、これらの異常な反応情報の重
複箇所を抽出し、CAD上のレイアウトデータと照合す
る。このレイアウトデータ上で照合して得られた、より
故障の疑いのある配線や欠陥箇所を絞り込む。
報とレイアウトデータと照合して、欠陥箇所推定するた
めのCADツール及びそのCADツールを用いた不良解析方法
において、半導体の故障箇所特定処理を、短時間で精度
良く実行する。 【解決手段】半導体装置を物理解析して得られた複数の
異常な反応情報を収集し、これらの異常な反応情報の重
複箇所を抽出し、CAD上のレイアウトデータと照合す
る。このレイアウトデータ上で照合して得られた、より
故障の疑いのある配線や欠陥箇所を絞り込む。
Description
【０００１】
【発明の属する技術分野】本発明は、発光顕微鏡あるい
はOBIRCH(Optical Beam Induced ResistanceChange)解
析装置等の物理解析装置で検出した反応箇所から反応の
要因である不良位置を推定するCADツール等のプログラ
ム及びこれを用いた不良解析方法に関する。
はOBIRCH(Optical Beam Induced ResistanceChange)解
析装置等の物理解析装置で検出した反応箇所から反応の
要因である不良位置を推定するCADツール等のプログラ
ム及びこれを用いた不良解析方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高速化と機能多様化
の要求に伴い、半導体素子や配線の微細化や高集積化が
進んでおり、この半導体装置を欠陥なく製造することが
困難となってきている。欠陥を低減するためには、高集
積化された半導体装置の中から原因となった欠陥箇所を
特定し、この半導体装置の故障メカニズムを推定し、原
因を取り除くといった改善作業が必要である。このう
ち、欠陥箇所を特定するため、発光顕微鏡やＯＢＩＲＣ
Ｈ解析装置を用いて半導体装置を解析する手法が用いら
れてきている。
の要求に伴い、半導体素子や配線の微細化や高集積化が
進んでおり、この半導体装置を欠陥なく製造することが
困難となってきている。欠陥を低減するためには、高集
積化された半導体装置の中から原因となった欠陥箇所を
特定し、この半導体装置の故障メカニズムを推定し、原
因を取り除くといった改善作業が必要である。このう
ち、欠陥箇所を特定するため、発光顕微鏡やＯＢＩＲＣ
Ｈ解析装置を用いて半導体装置を解析する手法が用いら
れてきている。
【０００３】例えば、発光顕微鏡においては、半導体装
置に電圧を印加し、半導体素子（トランジスタ）からの
異常な発光を検知して、欠陥箇所特定の手がかりとする
ことができる。ここでは、発光顕微鏡で検出した発光点
の座標を設計データであるレイアウトパターンと重ね合
わせ、レイアウトパターンの座標として読みとって異常
箇所の座標を算出する手法が用いられるようになり、作
業が容易になり、解析時間の短縮も図ることができるよ
うになっている。
置に電圧を印加し、半導体素子（トランジスタ）からの
異常な発光を検知して、欠陥箇所特定の手がかりとする
ことができる。ここでは、発光顕微鏡で検出した発光点
の座標を設計データであるレイアウトパターンと重ね合
わせ、レイアウトパターンの座標として読みとって異常
箇所の座標を算出する手法が用いられるようになり、作
業が容易になり、解析時間の短縮も図ることができるよ
うになっている。
【０００４】
【発明が解決しようとする課題】［問題点１］発光箇所
が必ずしも欠陥発生箇所ではない場合が多い。例えば、
信号配線が他の配線と短絡した場合、異常電位が正常な
トランジスタに入力されることで発光することがある。
このように必ずしも発光したトランジスタ位置に欠陥が
あるとは限らず、発光顕微鏡による解析の後に、電子ビ
ームテスターなどで逐次追跡するといった手間のかかる
作業を必要としていた。 ［問題点２］発光が数カ所で同時に発生する場合があ
る。個々の発光位置からレイアウトパターン上の位置情
報を求めることは、前記したとおり可能であるが、現状
のCADツールではそれらの関連を検討することできなか
った。 ［問題点３］微細な配線パターンを有する半導体装置で
は、高倍率の顕微鏡でもパターンを明確に分解すること
が困難となっている。発光顕微鏡は、対物レンズと半導
体装置との間に電圧印加用のプローブ針を配置する必要
上、作動距離の長い対物レンズを採用しており、NA(＝
開口数)が小さく、像分解能も低くなり、トランジスタ
１個までを特定することは困難となってきている。ま
た、同様に、ＯＢＩＲＣＨ解析装置においても、異常現
象を起こした配線を一本に特定することが困難となって
きている。
が必ずしも欠陥発生箇所ではない場合が多い。例えば、
信号配線が他の配線と短絡した場合、異常電位が正常な
トランジスタに入力されることで発光することがある。
このように必ずしも発光したトランジスタ位置に欠陥が
あるとは限らず、発光顕微鏡による解析の後に、電子ビ
ームテスターなどで逐次追跡するといった手間のかかる
作業を必要としていた。 ［問題点２］発光が数カ所で同時に発生する場合があ
る。個々の発光位置からレイアウトパターン上の位置情
報を求めることは、前記したとおり可能であるが、現状
のCADツールではそれらの関連を検討することできなか
った。 ［問題点３］微細な配線パターンを有する半導体装置で
は、高倍率の顕微鏡でもパターンを明確に分解すること
が困難となっている。発光顕微鏡は、対物レンズと半導
体装置との間に電圧印加用のプローブ針を配置する必要
上、作動距離の長い対物レンズを採用しており、NA(＝
開口数)が小さく、像分解能も低くなり、トランジスタ
１個までを特定することは困難となってきている。ま
た、同様に、ＯＢＩＲＣＨ解析装置においても、異常現
象を起こした配線を一本に特定することが困難となって
きている。
【０００５】本発明の目的は、このような状況下におい
て、短時間で精度良く欠陥の所在位置を特定することに
ある。
て、短時間で精度良く欠陥の所在位置を特定することに
ある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下の特徴を有する。
に、本発明は以下の特徴を有する。
【０００７】即ち、本発明は、半導体装置に複数種の電
圧設定パターンに基づく電圧を印加した場合に、物理解
析装置により取得された前記パターン毎の反応情報の入
力を受けるステップと、前記各々の反応情報を前記半導
体装置のレイアウトパターン情報と照合し、前記反応情
報の示す位置の範囲内に存在するトランジスタから配線
経路を電圧印加位置方向に遡上することで各々の遡上配
線を演算処理手段により抽出するステップと、各トラン
ジスタに対応した前記遡上配線の経路が合致もしくは隣
接している配線範囲を特定して表示手段に表示させるス
テップと、を実行させることを特徴とする半導体不良解
析用のCADツールである。
圧設定パターンに基づく電圧を印加した場合に、物理解
析装置により取得された前記パターン毎の反応情報の入
力を受けるステップと、前記各々の反応情報を前記半導
体装置のレイアウトパターン情報と照合し、前記反応情
報の示す位置の範囲内に存在するトランジスタから配線
経路を電圧印加位置方向に遡上することで各々の遡上配
線を演算処理手段により抽出するステップと、各トラン
ジスタに対応した前記遡上配線の経路が合致もしくは隣
接している配線範囲を特定して表示手段に表示させるス
テップと、を実行させることを特徴とする半導体不良解
析用のCADツールである。
【０００８】また、本発明は、半導体装置に電圧設定パ
ターンに基づく電圧を印加した場合に、物理解析装置に
より取得された複数個所の反応情報の入力を受けるステ
ップと、前記各々の反応情報を前記半導体装置のレイア
ウトパターン情報と照合し、前記反応情報の位置の範囲
内に存在するトランジスタから配線経路を電圧印加位置
方向に遡上することで各々の遡上配線を演算処理手段に
より特定するステップと、各トランジスタに対応した前
記遡上配線の経路が合致もしくは隣接している配線範囲
を特定して表示手段に表示させるステップと、を実行さ
せることを特徴とする半導体不良解析用のCADツールで
ある。
ターンに基づく電圧を印加した場合に、物理解析装置に
より取得された複数個所の反応情報の入力を受けるステ
ップと、前記各々の反応情報を前記半導体装置のレイア
ウトパターン情報と照合し、前記反応情報の位置の範囲
内に存在するトランジスタから配線経路を電圧印加位置
方向に遡上することで各々の遡上配線を演算処理手段に
より特定するステップと、各トランジスタに対応した前
記遡上配線の経路が合致もしくは隣接している配線範囲
を特定して表示手段に表示させるステップと、を実行さ
せることを特徴とする半導体不良解析用のCADツールで
ある。
【０００９】また、本発明は、前記反応情報の示す位置
の範囲内に複数のトランジスタが存在する場合には、当
該範囲内における発光強度の高い範囲に位置するトラン
ジスタから配線遡上の演算処理を行うことを特徴とする
半導体不良解析用のCADツールである。
の範囲内に複数のトランジスタが存在する場合には、当
該範囲内における発光強度の高い範囲に位置するトラン
ジスタから配線遡上の演算処理を行うことを特徴とする
半導体不良解析用のCADツールである。
【００１０】また、本発明は、前記物理解析装置とし
て、発光顕微鏡を用いることを特徴とする半導体不良解
析用のCADツールである。
て、発光顕微鏡を用いることを特徴とする半導体不良解
析用のCADツールである。
【００１１】また、本発明は、前記配線経路を電圧印加
位置方向に遡上するときに、予め欠陥による中間電位伝
搬現象をモデル化した故障辞書を参照して、故障の可能
性の高い配線を選別して遡上することを特徴とする半導
体不良解析用のCADツールである。
位置方向に遡上するときに、予め欠陥による中間電位伝
搬現象をモデル化した故障辞書を参照して、故障の可能
性の高い配線を選別して遡上することを特徴とする半導
体不良解析用のCADツールである。
【００１２】また、本発明は、半導体装置に複数種の電
圧設定パターンに基づく電圧を印加した場合の反応状態
を、発光顕微鏡を用いて前記パターン毎の反応情報とし
て取得し、前記各々の反応情報を前記半導体装置のレイ
アウトパターン情報と照合し、前記反応情報の示す位置
の範囲内に存在するトランジスタから配線経路を電圧印
加位置方向に遡上することで各々の遡上配線を演算処理
手段により抽出し、各トランジスタに対応した前記遡上
配線の経路が合致もしくは隣接している配線範囲を特定
して表示手段に表示させることを特徴とする半導体不良
解析方法である。
圧設定パターンに基づく電圧を印加した場合の反応状態
を、発光顕微鏡を用いて前記パターン毎の反応情報とし
て取得し、前記各々の反応情報を前記半導体装置のレイ
アウトパターン情報と照合し、前記反応情報の示す位置
の範囲内に存在するトランジスタから配線経路を電圧印
加位置方向に遡上することで各々の遡上配線を演算処理
手段により抽出し、各トランジスタに対応した前記遡上
配線の経路が合致もしくは隣接している配線範囲を特定
して表示手段に表示させることを特徴とする半導体不良
解析方法である。
【００１３】また、本発明は、半導体装置に電圧設定パ
ターンに基づく電圧を印加した場合の反応状態を、発光
顕微鏡を用いて反応情報を取得し、前記反応情報が複数
ある場合には、各々の反応情報を前記半導体装置のレイ
アウトパターン情報と照合し、前記反応情報の位置の範
囲内に存在するトランジスタから配線経路を電圧印加位
置方向に遡上することで各々の遡上配線を演算処理手段
により特定し、各トランジスタに対応した前記遡上配線
の経路が合致もしくは隣接している配線範囲を特定して
表示手段に表示させることを特徴とする半導体不良解析
方法である。
ターンに基づく電圧を印加した場合の反応状態を、発光
顕微鏡を用いて反応情報を取得し、前記反応情報が複数
ある場合には、各々の反応情報を前記半導体装置のレイ
アウトパターン情報と照合し、前記反応情報の位置の範
囲内に存在するトランジスタから配線経路を電圧印加位
置方向に遡上することで各々の遡上配線を演算処理手段
により特定し、各トランジスタに対応した前記遡上配線
の経路が合致もしくは隣接している配線範囲を特定して
表示手段に表示させることを特徴とする半導体不良解析
方法である。
【００１４】また、本発明は、前記反応情報の示す位置
の範囲内に複数のトランジスタが存在する場合には、当
該範囲内における発光強度の高い範囲に位置するトラン
ジスタから配線遡上の演算処理を行うことを特徴とする
半導体不良解析方法である。
の範囲内に複数のトランジスタが存在する場合には、当
該範囲内における発光強度の高い範囲に位置するトラン
ジスタから配線遡上の演算処理を行うことを特徴とする
半導体不良解析方法である。
【００１５】また、本発明は、前記配線経路を電圧印加
位置方向に遡上するときに、予め欠陥による中間電位伝
搬現象をモデル化した故障辞書を参照して、故障の可能
性の高い配線を選別して遡上することを特徴とする半導
体不良解析方法である。
位置方向に遡上するときに、予め欠陥による中間電位伝
搬現象をモデル化した故障辞書を参照して、故障の可能
性の高い配線を選別して遡上することを特徴とする半導
体不良解析方法である。
【００１６】また、本発明は、半導体装置に複数種の電
圧設定パターンに基づく電圧を印加した場合に、物理解
析装置により取得された前記パターン毎の反応情報の入
力を受けるステップと、前記各々の反応情報に対応する
反応形状を代表するテンプレートを形成するステップ
と、前記テンプレートと前記半導体装置のレイアウトパ
ターン情報とをマッチングすることで、レイアウト上の
配線経路を演算処理手段により抽出するステップと、各
パターンに対応した前記配線経路を表示手段に表示させ
るステップと、を実行させることを特徴とする半導体不
良解析用のCADツールである。
圧設定パターンに基づく電圧を印加した場合に、物理解
析装置により取得された前記パターン毎の反応情報の入
力を受けるステップと、前記各々の反応情報に対応する
反応形状を代表するテンプレートを形成するステップ
と、前記テンプレートと前記半導体装置のレイアウトパ
ターン情報とをマッチングすることで、レイアウト上の
配線経路を演算処理手段により抽出するステップと、各
パターンに対応した前記配線経路を表示手段に表示させ
るステップと、を実行させることを特徴とする半導体不
良解析用のCADツールである。
【００１７】また、本発明は、半導体装置に複数種の電
圧設定パターンに基づく電圧を印加した場合に、物理解
析装置により取得された前記パターン毎の反応情報の入
力を受けるステップと、前記各々の反応情報に対応する
反応形状を代表するテンプレートを形成するステップ
と、前記テンプレートと前記半導体装置のレイアウトパ
ターン情報とをマッチングすることで、レイアウト上の
配線経路を演算処理手段により抽出するステップと、各
パターンに対応した前記抽出された配線経路を重畳した
場合に、配線密度の程度に基づく密集分布を表示手段に
表示させるステップと、を実行させることを特徴とする
半導体不良解析用のCADツールである。
圧設定パターンに基づく電圧を印加した場合に、物理解
析装置により取得された前記パターン毎の反応情報の入
力を受けるステップと、前記各々の反応情報に対応する
反応形状を代表するテンプレートを形成するステップ
と、前記テンプレートと前記半導体装置のレイアウトパ
ターン情報とをマッチングすることで、レイアウト上の
配線経路を演算処理手段により抽出するステップと、各
パターンに対応した前記抽出された配線経路を重畳した
場合に、配線密度の程度に基づく密集分布を表示手段に
表示させるステップと、を実行させることを特徴とする
半導体不良解析用のCADツールである。
【００１８】また、本発明は、前記配線経路を重畳した
場合に、同電位の配線経路が密となる個所を削除して演
算処理した結果の密度分布を表示させることを特徴とす
る半導体不良解析用のCADツールである。
場合に、同電位の配線経路が密となる個所を削除して演
算処理した結果の密度分布を表示させることを特徴とす
る半導体不良解析用のCADツールである。
【００１９】また、本発明は、前記物理解析装置とし
て、OBIRCH解析装置を用いることを特徴とする半導体不
良解析用のCADツールである。
て、OBIRCH解析装置を用いることを特徴とする半導体不
良解析用のCADツールである。
【００２０】また、本発明は、半導体装置に複数種の電
圧設定パターンに基づく電圧を印加した場合の反応状態
を、物理解析装置により前記パターン毎の反応情報とし
て取得し、前記各々の反応情報に対応する反応形状を代
表するテンプレートを形成し、前記テンプレートと前記
半導体装置のレイアウトパターン情報とをマッチングす
ることで、レイアウト上の配線経路を演算処理手段によ
り抽出し、各パターンに対応した前記配線経路を表示手
段に表示することを特徴とする半導体不良解析方法であ
る。
圧設定パターンに基づく電圧を印加した場合の反応状態
を、物理解析装置により前記パターン毎の反応情報とし
て取得し、前記各々の反応情報に対応する反応形状を代
表するテンプレートを形成し、前記テンプレートと前記
半導体装置のレイアウトパターン情報とをマッチングす
ることで、レイアウト上の配線経路を演算処理手段によ
り抽出し、各パターンに対応した前記配線経路を表示手
段に表示することを特徴とする半導体不良解析方法であ
る。
【００２１】また、本発明は、半導体装置に複数種の電
圧設定パターンに基づく電圧を印加した場合の反応状態
を、物理解析装置により前記パターン毎の反応情報とし
て取得し、前記各々の反応情報に対応する反応形状を代
表するテンプレートを形成し、前記テンプレートと前記
半導体装置のレイアウトパターン情報とをマッチングす
ることで、レイアウト上の配線経路を演算処理手段によ
り抽出し、各パターンに対応した前記抽出された配線経
路を重畳した場合に、配線密度の程度に基づく密集分布
を表示手段に表示することを特徴とする半導体不良解析
方法である。
圧設定パターンに基づく電圧を印加した場合の反応状態
を、物理解析装置により前記パターン毎の反応情報とし
て取得し、前記各々の反応情報に対応する反応形状を代
表するテンプレートを形成し、前記テンプレートと前記
半導体装置のレイアウトパターン情報とをマッチングす
ることで、レイアウト上の配線経路を演算処理手段によ
り抽出し、各パターンに対応した前記抽出された配線経
路を重畳した場合に、配線密度の程度に基づく密集分布
を表示手段に表示することを特徴とする半導体不良解析
方法である。
【００２２】また、本発明は、前記配線経路を重畳した
場合に、同電位の配線経路が密となる個所を削除して演
算処理した結果の密度分布を表示させることを特徴とす
る半導体不良解析方法である。
場合に、同電位の配線経路が密となる個所を削除して演
算処理した結果の密度分布を表示させることを特徴とす
る半導体不良解析方法である。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。 （第１の実施の形態）本発明における第１の実施の形態
のＣＡＤ装置とそのシステムを、図２を用いて説明す
る。ＣＡＤ装置１は、データ記憶部１０、データ演算部
１１、プログラム記憶部１２により構成する。ネットワ
ーク１５を介して、設計データベース７に蓄積されたレ
イアウトデータ８、ネットリスト９、スケマティック
（図示せず）、設計付加情報（テクノロジーファイルな
ど、図示せず）等をファイル転送してデータ記憶部１０
に所望の前処理を施して記憶させる。一方、発光顕微鏡
２に故障位置特定を行うべき試料３を搭載し、予めプロ
グラミングしておいたテストパターン５に基づいてテス
ター４を駆動し、試料３に所望の電圧印加を行う。この
とき得られた発光顕微鏡画像６を、ネットワーク１５を
介して、データ記憶部１０に記憶させる。そこで、予め
プログラム記憶部１２に組み込んでおいたプログラムに
基づいて、データ演算部１１にてレイアウトデータ８、
ネットリスト９などの設計情報と、発光顕微鏡画像６と
を用いて故障位置特定作業を行う（詳細な手順は後述す
る）。なお、ネットワーク１５の代用として、ＤＡＴ
（図示せず）などの記録媒体でデータ通信しても良い。
ＣＡＤ装置１に接続された入力装置１３と出力装置によ
り、ユーザとのインターフェースを可能にする。ユーザ
が入力装置１３を介して、ＣＡＤ装置１により、発光顕
微鏡２の駆動制御するなどの連動をさせてもよい。ま
た、データ演算部１１で求めた演算結果（故障位置の座
標など）をデータベース（図示せず）に記憶させても良
い。
て、図面を用いて説明する。 （第１の実施の形態）本発明における第１の実施の形態
のＣＡＤ装置とそのシステムを、図２を用いて説明す
る。ＣＡＤ装置１は、データ記憶部１０、データ演算部
１１、プログラム記憶部１２により構成する。ネットワ
ーク１５を介して、設計データベース７に蓄積されたレ
イアウトデータ８、ネットリスト９、スケマティック
（図示せず）、設計付加情報（テクノロジーファイルな
ど、図示せず）等をファイル転送してデータ記憶部１０
に所望の前処理を施して記憶させる。一方、発光顕微鏡
２に故障位置特定を行うべき試料３を搭載し、予めプロ
グラミングしておいたテストパターン５に基づいてテス
ター４を駆動し、試料３に所望の電圧印加を行う。この
とき得られた発光顕微鏡画像６を、ネットワーク１５を
介して、データ記憶部１０に記憶させる。そこで、予め
プログラム記憶部１２に組み込んでおいたプログラムに
基づいて、データ演算部１１にてレイアウトデータ８、
ネットリスト９などの設計情報と、発光顕微鏡画像６と
を用いて故障位置特定作業を行う（詳細な手順は後述す
る）。なお、ネットワーク１５の代用として、ＤＡＴ
（図示せず）などの記録媒体でデータ通信しても良い。
ＣＡＤ装置１に接続された入力装置１３と出力装置によ
り、ユーザとのインターフェースを可能にする。ユーザ
が入力装置１３を介して、ＣＡＤ装置１により、発光顕
微鏡２の駆動制御するなどの連動をさせてもよい。ま
た、データ演算部１１で求めた演算結果（故障位置の座
標など）をデータベース（図示せず）に記憶させても良
い。
【００２４】次に、具体的な故障位置特定方式について
説明する。図１は、複数のテストパターン（複数種の電
圧設定パターン）を入力したときの故障位置特定方式を
説明する図である。図１（ａ）、（ｂ）は、テストパタ
ーンＡ、Ｂをそれぞれ入力したときをレイアウトデータ
８と発光顕微鏡画像６の重ね合わせ画像を示している。
まず、図１（ａ）でテストパターンＡを入力したとき、
レイアウトパターン２０上に、発光した点の発光画像２
２が表示できる。このとき、発光画像２２の領域に位置
するトランジスタ２１を特定する。ここで、トランジス
タ２１自体が故障している場合もあるが、トランジスタ
２１は正常で、そこに至る配線経路に故障原因がある場
合がある。そこで、まず、このトランジスタ２１の信号
入力側に遡って得られた遡上配線経路２３を、出力装置
１４に表示したレイアウトパターン上でハイライト表示
させる。この遡上には、ネットリスト９に記述された結
線情報を活用しても良いし、レイアウトデータ８の図形
形状及び配置情報を用いても良い。また、データ記憶部
１０に、この遡上配線経路２３の配線結線情報を記憶し
ておいてもよい。次に、図１（ｂ）では、テストパター
ンＢを用いて、図１（ａ）と同様の作業を行う。ここで
は、発光画像２４と遡上経路配線２５が得られる。ここ
で、図１（ｃ）に示すように、テストパターンＡ及びＢ
における、発光画像と遡上配線経路を重畳させる。遡上
配線経路２３及び２５の重複した配線２６（最も太く図
示した部分）が故障である可能性が最も高いと推定さ
れ、この重複した配線２６の座標位置や、ネットリスト
に示された配線ネットの名称を特定する。もし、重複し
た配線２６に欠陥があるのを確認するには、電子ビーム
テスターなどで、電位状態を確認することもできるし、
ここで欠陥が見つからなかった場合は、さらにテストパ
ターン信号入力側に遡上して故障配線を特定すればよ
い。一つのテストパターンで、複数の発光箇所が存在す
る場合も、同様に、遡上経路を重畳することで、故障箇
所の絞り込みが可能となる。また、このとき、遡上する
トランジスタの段数をユーザが設定できるようにソフト
ウェアプログラムを作成しておくことは有効である。
尚、故障確率が高いとして抽出する条件としては、上述
した重複（合致）する場合に限らず、お互いの配線が隣
接していることを条件としても実現できる。隣接してい
ればショートする可能性が高いからである。
説明する。図１は、複数のテストパターン（複数種の電
圧設定パターン）を入力したときの故障位置特定方式を
説明する図である。図１（ａ）、（ｂ）は、テストパタ
ーンＡ、Ｂをそれぞれ入力したときをレイアウトデータ
８と発光顕微鏡画像６の重ね合わせ画像を示している。
まず、図１（ａ）でテストパターンＡを入力したとき、
レイアウトパターン２０上に、発光した点の発光画像２
２が表示できる。このとき、発光画像２２の領域に位置
するトランジスタ２１を特定する。ここで、トランジス
タ２１自体が故障している場合もあるが、トランジスタ
２１は正常で、そこに至る配線経路に故障原因がある場
合がある。そこで、まず、このトランジスタ２１の信号
入力側に遡って得られた遡上配線経路２３を、出力装置
１４に表示したレイアウトパターン上でハイライト表示
させる。この遡上には、ネットリスト９に記述された結
線情報を活用しても良いし、レイアウトデータ８の図形
形状及び配置情報を用いても良い。また、データ記憶部
１０に、この遡上配線経路２３の配線結線情報を記憶し
ておいてもよい。次に、図１（ｂ）では、テストパター
ンＢを用いて、図１（ａ）と同様の作業を行う。ここで
は、発光画像２４と遡上経路配線２５が得られる。ここ
で、図１（ｃ）に示すように、テストパターンＡ及びＢ
における、発光画像と遡上配線経路を重畳させる。遡上
配線経路２３及び２５の重複した配線２６（最も太く図
示した部分）が故障である可能性が最も高いと推定さ
れ、この重複した配線２６の座標位置や、ネットリスト
に示された配線ネットの名称を特定する。もし、重複し
た配線２６に欠陥があるのを確認するには、電子ビーム
テスターなどで、電位状態を確認することもできるし、
ここで欠陥が見つからなかった場合は、さらにテストパ
ターン信号入力側に遡上して故障配線を特定すればよ
い。一つのテストパターンで、複数の発光箇所が存在す
る場合も、同様に、遡上経路を重畳することで、故障箇
所の絞り込みが可能となる。また、このとき、遡上する
トランジスタの段数をユーザが設定できるようにソフト
ウェアプログラムを作成しておくことは有効である。
尚、故障確率が高いとして抽出する条件としては、上述
した重複（合致）する場合に限らず、お互いの配線が隣
接していることを条件としても実現できる。隣接してい
ればショートする可能性が高いからである。
【００２５】次に、発光画像に基づいて、発光箇所に存
在するトランジスタを特定する方式について説明する。
はじめに、ユーザが画面上でトランジスタの特定するの
を支援する方式について述べる。図３は、ＣＡＤ装置の
画面上における不良トランジスタの抽出方式を示す図で
ある。発光画像２２とレイアウトパターン２０の重ね合
わせ画像をユーザが確認した上で、マウスなどの入力装
置１３を用いて、カーソル３０でドラッグして指定領域
枠３１を指定する。この枠の座標の領域内に存在するト
ランジスタ２１を自動抽出する。この結果は、出力装置
１４に出力しても良いし、不良が見つかったトランジス
タの座標や名称、配線ネットをデータ記憶部に保存して
も良い。トランジスタは、レイアウトデータ８、ネット
リスト９、スケマティックを用いて特定するか、レイア
ウトデータ８のみでＣＡＤ装置に組み込んだソフトウェ
アプログラムで特定することができる。
在するトランジスタを特定する方式について説明する。
はじめに、ユーザが画面上でトランジスタの特定するの
を支援する方式について述べる。図３は、ＣＡＤ装置の
画面上における不良トランジスタの抽出方式を示す図で
ある。発光画像２２とレイアウトパターン２０の重ね合
わせ画像をユーザが確認した上で、マウスなどの入力装
置１３を用いて、カーソル３０でドラッグして指定領域
枠３１を指定する。この枠の座標の領域内に存在するト
ランジスタ２１を自動抽出する。この結果は、出力装置
１４に出力しても良いし、不良が見つかったトランジス
タの座標や名称、配線ネットをデータ記憶部に保存して
も良い。トランジスタは、レイアウトデータ８、ネット
リスト９、スケマティックを用いて特定するか、レイア
ウトデータ８のみでＣＡＤ装置に組み込んだソフトウェ
アプログラムで特定することができる。
【００２６】また、ＣＡＤ装置に組み込んだソフトウェ
アプログラムにより、自動で発光トランジスタを特定す
ることもできる。図４は発光画像からトランジスタを自
動特定する方式を示す図である。図４（ａ）に示すよう
にレイアウトパターン２０上に発光画像２４を重ね合わ
せた後、図４（ｂ）のごとく、発光部の画像を任意のし
きい値で２値化し、この２値化した発光画像４０を図４
（ｃ）においてクラスタリングする。クラスタリング
は、２値化した発光画像４０をひとかたまりの発光エリ
アとして認識するためのもので、図４（ｃ）に示したよ
うに縁取ることができる。また、図４（ｃ）’に示すよ
うに、２値化した発光画像４０の最外周のピクセルを囲
う長方形を算出することも可能である。図４（ｃ）及び
（ｃ）’で発光領域がデータとして定義できれば、その
領域に存在するトランジスタを定義することは容易であ
る。上記クラスタリングは、２箇所異常の発光が同時に
発生するような場合に有効である。
アプログラムにより、自動で発光トランジスタを特定す
ることもできる。図４は発光画像からトランジスタを自
動特定する方式を示す図である。図４（ａ）に示すよう
にレイアウトパターン２０上に発光画像２４を重ね合わ
せた後、図４（ｂ）のごとく、発光部の画像を任意のし
きい値で２値化し、この２値化した発光画像４０を図４
（ｃ）においてクラスタリングする。クラスタリング
は、２値化した発光画像４０をひとかたまりの発光エリ
アとして認識するためのもので、図４（ｃ）に示したよ
うに縁取ることができる。また、図４（ｃ）’に示すよ
うに、２値化した発光画像４０の最外周のピクセルを囲
う長方形を算出することも可能である。図４（ｃ）及び
（ｃ）’で発光領域がデータとして定義できれば、その
領域に存在するトランジスタを定義することは容易であ
る。上記クラスタリングは、２箇所異常の発光が同時に
発生するような場合に有効である。
【００２７】さらに、発光強度を活用して不良トランジ
スタの重みづけを行う方式について説明する。図５は、
発光強度分布に基づいて不良トランジスタを抽出する方
式を示す図である。発光画像２２の色の濃い部分が、発
光強度の高い部分である。発光現象は、このように任意
の強度分布を持つことが一般的であり、その中心が異常
な光を発生している場所である可能性が高い。ここで
は、トランジスタ２７、２８の順に発光強度が高くなっ
ている。従って、不良の疑わしさの観点から、解析対象
とすべき優先順位は、トランジスタ２７，２８の順とな
る。例えば、発光強度分布を１６階調のグレイスケール
で表現すれば、最も輝度の高い階調から順に、各々の階
調を有する領域に存在したトランジスタを特定していく
ことで、優先順位付けができる。 （第２の実施の形態）次に、本発明における第２の実施
の形態について述べる。ここでは、発光顕微鏡の代わり
にＯＢＩＲＣＨ解析装置を用いた場合の故障箇所特定方
式について述べる。ＣＡＤ装置とそのシステムについて
は、図２の発光顕微鏡をＯＢＩＲＣＨ解析装置におきか
えればよい。
スタの重みづけを行う方式について説明する。図５は、
発光強度分布に基づいて不良トランジスタを抽出する方
式を示す図である。発光画像２２の色の濃い部分が、発
光強度の高い部分である。発光現象は、このように任意
の強度分布を持つことが一般的であり、その中心が異常
な光を発生している場所である可能性が高い。ここで
は、トランジスタ２７、２８の順に発光強度が高くなっ
ている。従って、不良の疑わしさの観点から、解析対象
とすべき優先順位は、トランジスタ２７，２８の順とな
る。例えば、発光強度分布を１６階調のグレイスケール
で表現すれば、最も輝度の高い階調から順に、各々の階
調を有する領域に存在したトランジスタを特定していく
ことで、優先順位付けができる。 （第２の実施の形態）次に、本発明における第２の実施
の形態について述べる。ここでは、発光顕微鏡の代わり
にＯＢＩＲＣＨ解析装置を用いた場合の故障箇所特定方
式について述べる。ＣＡＤ装置とそのシステムについて
は、図２の発光顕微鏡をＯＢＩＲＣＨ解析装置におきか
えればよい。
【００２８】図６は、ＯＢＩＲＣＨ画像から異常反応の
あった配線を特定する方式を示す図である。ＯＢＩＲＣ
Ｈ画像５０とレイアウトパターン２０の重ね合わせ画像
をユーザが確認した上で、マウスなどの入力装置１３を
用いて、カーソル３０でＯＢＩＲＣＨ画像と重なり合っ
たレイアウト配線を指定する。この結果は、出力装置１
４にハイライト表示して出力しても良いし、異常が見つ
かった配線の座標や配線ネット名称をデータ記憶部に保
存しても良い。このとき、レイアウトデータ８、ネット
リスト９を用いて配線ネットまで特定してもよいし、レ
イアウトデータ８のみで特定し座標を出力させてもよ
い。
あった配線を特定する方式を示す図である。ＯＢＩＲＣ
Ｈ画像５０とレイアウトパターン２０の重ね合わせ画像
をユーザが確認した上で、マウスなどの入力装置１３を
用いて、カーソル３０でＯＢＩＲＣＨ画像と重なり合っ
たレイアウト配線を指定する。この結果は、出力装置１
４にハイライト表示して出力しても良いし、異常が見つ
かった配線の座標や配線ネット名称をデータ記憶部に保
存しても良い。このとき、レイアウトデータ８、ネット
リスト９を用いて配線ネットまで特定してもよいし、レ
イアウトデータ８のみで特定し座標を出力させてもよ
い。
【００２９】ＯＢＩＲＣＨ解析装置から得られるＯＢＩ
ＲＣＨ画像は、配線ピッチと比較して分解能が低く、幅
が太くなって現れるために、一本の配線に特定できない
場合がある（図７の太線部分に例示）。これを解決する
方法を次に述べる。図７から図１０は、ＯＢＩＲＣＨ画
像から異常の疑いのある配線を抽出する方式を示す図で
ある。まずはじめに、レイアウトパターン２０とＯＢＩ
ＲＣＨ画像５０を重ね合わせた状態で、図７に示すよう
に、ＯＢＩＲＣＨ画像の一部を囲うように第一指定領域
枠５１を入力装置１３とカーソル３０により指定する。
これにより図８に示すように、この領域を通過する故障
嫌疑配線５２が一つ、あるいは複数特定できる。一つの
配線ネットに特定できた場合は、ＯＢＩＲＣＨ画像５０
と故障嫌疑配線５２の合致を確認して終了する。ここ
で、複数の配線ネットが出力された場合は、図９に示す
ように、第二指定領域枠５３を指定する。ここで、第一
指定領域枠５１を通過し、かつ、第二指定領域枠５３を
通過すると言う条件で、配線ネットを検索することで、
さらに故障候補を絞り込むことができる。図１０では、
故障配線５４を一本だけに特定できた場合を示してい
る。
ＲＣＨ画像は、配線ピッチと比較して分解能が低く、幅
が太くなって現れるために、一本の配線に特定できない
場合がある（図７の太線部分に例示）。これを解決する
方法を次に述べる。図７から図１０は、ＯＢＩＲＣＨ画
像から異常の疑いのある配線を抽出する方式を示す図で
ある。まずはじめに、レイアウトパターン２０とＯＢＩ
ＲＣＨ画像５０を重ね合わせた状態で、図７に示すよう
に、ＯＢＩＲＣＨ画像の一部を囲うように第一指定領域
枠５１を入力装置１３とカーソル３０により指定する。
これにより図８に示すように、この領域を通過する故障
嫌疑配線５２が一つ、あるいは複数特定できる。一つの
配線ネットに特定できた場合は、ＯＢＩＲＣＨ画像５０
と故障嫌疑配線５２の合致を確認して終了する。ここ
で、複数の配線ネットが出力された場合は、図９に示す
ように、第二指定領域枠５３を指定する。ここで、第一
指定領域枠５１を通過し、かつ、第二指定領域枠５３を
通過すると言う条件で、配線ネットを検索することで、
さらに故障候補を絞り込むことができる。図１０では、
故障配線５４を一本だけに特定できた場合を示してい
る。
【００３０】次に、ＯＢＩＲＣＨの画像から自動的に故
障候補を絞り込む方式について述べる。図１１は、ＯＢ
ＩＲＣＨ画像からの故障配線絞り込み方式を示す図であ
る。まずはじめに、図１１（ａ）にて、ＯＢＩＲＣＨ画
像５０を取得する。図１１（ｂ）では、画像処理によ
り、このＯＢＩＲＣＨ画像５０のノイズ成分を除去し
て、配線経路の形状を再現できるようなテンプレート５
５に成型する。図１１（ｃ）に示すようにこのテンプレ
ートに合致する配線経路を、レイアウトから抽出して、
故障配線５６を特定することができる。
障候補を絞り込む方式について述べる。図１１は、ＯＢ
ＩＲＣＨ画像からの故障配線絞り込み方式を示す図であ
る。まずはじめに、図１１（ａ）にて、ＯＢＩＲＣＨ画
像５０を取得する。図１１（ｂ）では、画像処理によ
り、このＯＢＩＲＣＨ画像５０のノイズ成分を除去し
て、配線経路の形状を再現できるようなテンプレート５
５に成型する。図１１（ｃ）に示すようにこのテンプレ
ートに合致する配線経路を、レイアウトから抽出して、
故障配線５６を特定することができる。
【００３１】以上述べた故障配線の特定方式を活用し
て、欠陥が存在している箇所を特定する方式について説
明する。図１２は、複数のテストパターンを入力したと
きの故障箇所の絞り込み方式を示す図である。同図で
は、図１２（ａ）から（ｄ）において、４種類のテスト
パターンを入力した。それぞれのテストパターンにおい
て、図６から図１１に示したようなＯＢＩＲＣＨ故障配
線特定法を用いて、ＯＢＩＲＣＨ反応のあった配線６０
から６３が特定する。図１２（ｅ）では、ＯＢＩＲＣＨ
反応のあった配線６０から６３を重ね合わせて、交差あ
るいは密集領域６４を特定することで、欠陥７０の所在
を特定することが可能となる。このとき、作業者が視覚
的に密集領域を判断しても良いし、この作業を支援する
ために強調させることも有効である。図１３は、この密
集度分布の表示方式を示す図である。図１３（ａ）は、
ＯＢＩＲＣＨ反応のあった配線６０から６３を重ね合わ
せた図である。図１３（ｂ）に示すように、このレイア
ウトを直交格子状に分割し、各々の格子面積に対する前
記ＯＢＩＲＣＨ反応の合った配線の占有率を算出すれ
ば、密集度分布図６５を簡単に表示することが可能とな
る。この後、この密集領域の座標、もしくは、密集度の
高い重心点の座標を自動的に計算させて、その後の分析
作業時間を短縮させることが可能となる。
て、欠陥が存在している箇所を特定する方式について説
明する。図１２は、複数のテストパターンを入力したと
きの故障箇所の絞り込み方式を示す図である。同図で
は、図１２（ａ）から（ｄ）において、４種類のテスト
パターンを入力した。それぞれのテストパターンにおい
て、図６から図１１に示したようなＯＢＩＲＣＨ故障配
線特定法を用いて、ＯＢＩＲＣＨ反応のあった配線６０
から６３が特定する。図１２（ｅ）では、ＯＢＩＲＣＨ
反応のあった配線６０から６３を重ね合わせて、交差あ
るいは密集領域６４を特定することで、欠陥７０の所在
を特定することが可能となる。このとき、作業者が視覚
的に密集領域を判断しても良いし、この作業を支援する
ために強調させることも有効である。図１３は、この密
集度分布の表示方式を示す図である。図１３（ａ）は、
ＯＢＩＲＣＨ反応のあった配線６０から６３を重ね合わ
せた図である。図１３（ｂ）に示すように、このレイア
ウトを直交格子状に分割し、各々の格子面積に対する前
記ＯＢＩＲＣＨ反応の合った配線の占有率を算出すれ
ば、密集度分布図６５を簡単に表示することが可能とな
る。この後、この密集領域の座標、もしくは、密集度の
高い重心点の座標を自動的に計算させて、その後の分析
作業時間を短縮させることが可能となる。
【００３２】一方、欠陥が短絡を引き起こす場合を考え
ると、以下のような密集度分布の表現方式で、欠陥箇所
の特定精度を支援することができる。図１４は、異種配
線の密集度の表現方式を示す図である。図１４（ａ）
は、ＯＢＩＲＣＨ反応のあった配線の重ね合わせを行っ
たものである。このうち、ＯＢＩＲＣＨ反応のあった配
線６６及び６７は、同電位の配線が密集しているため、
たとえそれが短絡したとしても他の配線に短絡しない限
り、機能に影響を及ぼさない場合がある。従って、図１
３で述べた、単なる配線の密集度を表現する方式では、
図１４（ｂ）に示すような密集度の高いエリア（最もハ
ッチングの濃い部分）が複数出現したり、欠陥特定精度
が低下する。そこで、図１４（ｃ）に示すように、配線
を識別して異種配線の密集度のみを計算することで、真
のクリティカル領域６９を特定することが可能である。
ると、以下のような密集度分布の表現方式で、欠陥箇所
の特定精度を支援することができる。図１４は、異種配
線の密集度の表現方式を示す図である。図１４（ａ）
は、ＯＢＩＲＣＨ反応のあった配線の重ね合わせを行っ
たものである。このうち、ＯＢＩＲＣＨ反応のあった配
線６６及び６７は、同電位の配線が密集しているため、
たとえそれが短絡したとしても他の配線に短絡しない限
り、機能に影響を及ぼさない場合がある。従って、図１
３で述べた、単なる配線の密集度を表現する方式では、
図１４（ｂ）に示すような密集度の高いエリア（最もハ
ッチングの濃い部分）が複数出現したり、欠陥特定精度
が低下する。そこで、図１４（ｃ）に示すように、配線
を識別して異種配線の密集度のみを計算することで、真
のクリティカル領域６９を特定することが可能である。
【００３３】ＣＡＤ装置１に搭載したプログラム記憶部
１２に記憶させるソフトウェアプログラムの説明を行
う。図１５は、アルゴリズムを示す図である。ここで
は、代表的なアルゴリズムについて述べ、本発明の実施
の形態に述べる手順を適宜、組み入れることは可能であ
る。まずはじめに、レイアウトデータ８、ネットリスト
９、スケマティック（図示せず）、設計付加情報（テク
ノロジーファイルなど、図示せず）等をデータ記憶部１
０に所望の前処理を施して記憶させる（ステップ１）。
次に、テストパターン５に基づいてテスター４を駆動
し、ウエハ等の半導体装置である試料３に所望の電圧印
加を行う（ステップ２）。この状態で、発光顕微鏡２を
駆動し、このとき得られた発光顕微鏡画像６を、データ
記憶部１０に記憶させる（ステップ３）。ここで、発光
顕微鏡画像６とレイアウトデータ８の重ね合わせを行う
（ステップ４）。次に、発光領域に存在するトランジス
タを特定する（ステップ５）。このトランジスタの入力
側の配線経路を遡上する（ステップ６）。このとき、ト
ランジスタの遡上段数は予めプログラムに記憶しておい
ても良いし、遡上の前に予め作業者の入力を促しても良
い。複数のテストパターンを入力する場合、発光解析を
継続し（ステップ７）、ステップ２からステップ６を繰
り返す。テストパターンを入力し終わったら、重複配線
経路を特定し、記憶そして出力する（ステップ８）。 （第３の実施の形態）上記実施の形態では発光顕微鏡、
OBIRCH解析装置それぞれで不良箇所の推定を実施してい
る例を示したが、実際の解析では、両者の情報を総合し
て不良箇所を推定することも可能である。その一つの方
式は、OBIRCH解析装置で絞り込んだ不良候補（例えば、
配線やトランジスタ素子）と、発光顕微鏡で検出した発
光点から遡上して得られた不良候補とを照合して、不良
箇所の絞り込みを行う手法である。これを行うことで、
不良箇所特定の確度を向上させ、さらに不良箇所を絞り
込むための電子ビームテスタによる解析、あるいは、そ
の準備のためのFIB加工の試行錯誤回数を、極力低減さ
せることができる。 （第４の実施の形態）前記した発光顕微鏡による不良箇
所特定において、不良箇所をさらに短時間で正確に絞り
込む方式について述べる。本実施の形態を説明するた
め、はじめに、中間電位化によるＭＯＳトランジスタの
発光現象について、図１６を用いて説明を行う。この中
間電位化現象は、代表的な発光現象の原因の一つであ
る。ＭＯＳ（Ａ）１０３のゲートに接続されている配線
（Ａ）１０１と配線（Ｂ）１０２とが、短絡欠陥１０４
により短絡した場合を考える。ある状態において、配線
（Ａ）１０１と配線（Ｂ）１０２の本来設定されるべき
電圧が異なるとき、この短絡により、互いの電位に影響
されて、各配線の設定電位の中間的な電位となることを
中間電位化という。配線（Ａ）１０１が中間電位となる
と、ＭＯＳ（Ａ）１０３にはゲートをＯＮ／ＯＦＦする
ための入力電位が不完全な状態となり、接点不良を起こ
す。この段階で、ＭＯＳ（Ａ）１０３に過渡的な異常電
流が流れることにより、発光を起こすことがある。ま
た、ＭＯＳ（Ａ）１０３の接点不良状態は、その出力側
にあるＭＯＳ（Ｂ）１０５のゲート電位の不安定な状態
を生じさせるため、ＭＯＳ（Ｂ）１０５に過渡的な異常
電流が流れることにより、ＭＯＳ（Ｂ）１０５において
発光が見られる。以上が、中間電位化による発光現象で
ある。
１２に記憶させるソフトウェアプログラムの説明を行
う。図１５は、アルゴリズムを示す図である。ここで
は、代表的なアルゴリズムについて述べ、本発明の実施
の形態に述べる手順を適宜、組み入れることは可能であ
る。まずはじめに、レイアウトデータ８、ネットリスト
９、スケマティック（図示せず）、設計付加情報（テク
ノロジーファイルなど、図示せず）等をデータ記憶部１
０に所望の前処理を施して記憶させる（ステップ１）。
次に、テストパターン５に基づいてテスター４を駆動
し、ウエハ等の半導体装置である試料３に所望の電圧印
加を行う（ステップ２）。この状態で、発光顕微鏡２を
駆動し、このとき得られた発光顕微鏡画像６を、データ
記憶部１０に記憶させる（ステップ３）。ここで、発光
顕微鏡画像６とレイアウトデータ８の重ね合わせを行う
（ステップ４）。次に、発光領域に存在するトランジス
タを特定する（ステップ５）。このトランジスタの入力
側の配線経路を遡上する（ステップ６）。このとき、ト
ランジスタの遡上段数は予めプログラムに記憶しておい
ても良いし、遡上の前に予め作業者の入力を促しても良
い。複数のテストパターンを入力する場合、発光解析を
継続し（ステップ７）、ステップ２からステップ６を繰
り返す。テストパターンを入力し終わったら、重複配線
経路を特定し、記憶そして出力する（ステップ８）。 （第３の実施の形態）上記実施の形態では発光顕微鏡、
OBIRCH解析装置それぞれで不良箇所の推定を実施してい
る例を示したが、実際の解析では、両者の情報を総合し
て不良箇所を推定することも可能である。その一つの方
式は、OBIRCH解析装置で絞り込んだ不良候補（例えば、
配線やトランジスタ素子）と、発光顕微鏡で検出した発
光点から遡上して得られた不良候補とを照合して、不良
箇所の絞り込みを行う手法である。これを行うことで、
不良箇所特定の確度を向上させ、さらに不良箇所を絞り
込むための電子ビームテスタによる解析、あるいは、そ
の準備のためのFIB加工の試行錯誤回数を、極力低減さ
せることができる。 （第４の実施の形態）前記した発光顕微鏡による不良箇
所特定において、不良箇所をさらに短時間で正確に絞り
込む方式について述べる。本実施の形態を説明するた
め、はじめに、中間電位化によるＭＯＳトランジスタの
発光現象について、図１６を用いて説明を行う。この中
間電位化現象は、代表的な発光現象の原因の一つであ
る。ＭＯＳ（Ａ）１０３のゲートに接続されている配線
（Ａ）１０１と配線（Ｂ）１０２とが、短絡欠陥１０４
により短絡した場合を考える。ある状態において、配線
（Ａ）１０１と配線（Ｂ）１０２の本来設定されるべき
電圧が異なるとき、この短絡により、互いの電位に影響
されて、各配線の設定電位の中間的な電位となることを
中間電位化という。配線（Ａ）１０１が中間電位となる
と、ＭＯＳ（Ａ）１０３にはゲートをＯＮ／ＯＦＦする
ための入力電位が不完全な状態となり、接点不良を起こ
す。この段階で、ＭＯＳ（Ａ）１０３に過渡的な異常電
流が流れることにより、発光を起こすことがある。ま
た、ＭＯＳ（Ａ）１０３の接点不良状態は、その出力側
にあるＭＯＳ（Ｂ）１０５のゲート電位の不安定な状態
を生じさせるため、ＭＯＳ（Ｂ）１０５に過渡的な異常
電流が流れることにより、ＭＯＳ（Ｂ）１０５において
発光が見られる。以上が、中間電位化による発光現象で
ある。
【００３４】次に、論理回路において、このような中間
電位化による発光現象がどのように伝搬するかを考え
る。図１７は、基本的な論理回路の一つであるＮＡＮＤ
回路をとりあげ、中間電位の伝搬現象について説明を行
う。図１７では、ＮＡＮＤ回路の入力となるＸ端子１１
０にはＬｏｗ電位、Ｙ端子１１１にはＨｉｇｈ電位とな
る本来の状態において、これらの端子の何れかが中間電
位化した場合を示している。図１７（ａ）は、Ｘ端子１
１０が中間電位となった場合、図１７（ｂ）は、Ｙ端子
１１１が中間電位となった場合を示している。まず、図
１７（ａ）は、ｐＭＯＳ１１２に中間電位が入力される
ため、 （１）ｐＭＯＳ１１２の出力は、中間電位あるいは、Ｈ
ｉｇｈ／Ｌｏｗにふらついた電位状態となる。 （２）ｐＭＯＳ１１３は、正常なＹ端子１１１のＨｉｇ
ｈ電位により、ＯＦＦとなるため、ｐＭＯＳ１１３の出
力は浮遊電位となる。 （３）Ｘ端子１１０の中間電位は、ｎＭＯＳ１１５と、
これによって引き起こされるｎＭＯＳ１１４の動作不安
定を引き起こす（Ｈｉｇｈ／Ｌｏｗにふらついた電位状
態）。
電位化による発光現象がどのように伝搬するかを考え
る。図１７は、基本的な論理回路の一つであるＮＡＮＤ
回路をとりあげ、中間電位の伝搬現象について説明を行
う。図１７では、ＮＡＮＤ回路の入力となるＸ端子１１
０にはＬｏｗ電位、Ｙ端子１１１にはＨｉｇｈ電位とな
る本来の状態において、これらの端子の何れかが中間電
位化した場合を示している。図１７（ａ）は、Ｘ端子１
１０が中間電位となった場合、図１７（ｂ）は、Ｙ端子
１１１が中間電位となった場合を示している。まず、図
１７（ａ）は、ｐＭＯＳ１１２に中間電位が入力される
ため、 （１）ｐＭＯＳ１１２の出力は、中間電位あるいは、Ｈ
ｉｇｈ／Ｌｏｗにふらついた電位状態となる。 （２）ｐＭＯＳ１１３は、正常なＹ端子１１１のＨｉｇ
ｈ電位により、ＯＦＦとなるため、ｐＭＯＳ１１３の出
力は浮遊電位となる。 （３）Ｘ端子１１０の中間電位は、ｎＭＯＳ１１５と、
これによって引き起こされるｎＭＯＳ１１４の動作不安
定を引き起こす（Ｈｉｇｈ／Ｌｏｗにふらついた電位状
態）。
【００３５】ＮＡＮＤ回路全体でみれば、これら、
（１）（２）（３）の電位状態から決定されるため、結
局、出力端子１１６の電位状態は、ふらついた状態とな
る。
（１）（２）（３）の電位状態から決定されるため、結
局、出力端子１１６の電位状態は、ふらついた状態とな
る。
【００３６】一方、図１７（ｂ）については、
（４）正常なＸ端子１１０のＬｏｗ電位入力により、ｐ
ＭＯＳ１１２はＯＮとなり、出力は、Ｈｉｇｈとなる。 （５）Ｙ端子１１１の中間電位化によりｐＭＯＳ１１３
の動作はＯＮ／ＯＦＦにふらつき、ＯＮの時はＨｉｇｈ
出力、ＯＦＦの時は浮遊電位となる。 （６）また、Ｙ端子１１１の中間電位入力によって、ｎ
ＭＯＳ１１４はふらつくが、Ｘ端子１１０のＬｏｗ電位
によるｎＭＯＳ１１５のＯＦＦ状態によって、結局は、
浮遊電位となる。
ＭＯＳ１１２はＯＮとなり、出力は、Ｈｉｇｈとなる。 （５）Ｙ端子１１１の中間電位化によりｐＭＯＳ１１３
の動作はＯＮ／ＯＦＦにふらつき、ＯＮの時はＨｉｇｈ
出力、ＯＦＦの時は浮遊電位となる。 （６）また、Ｙ端子１１１の中間電位入力によって、ｎ
ＭＯＳ１１４はふらつくが、Ｘ端子１１０のＬｏｗ電位
によるｎＭＯＳ１１５のＯＦＦ状態によって、結局は、
浮遊電位となる。
【００３７】上記（４）（５）（６）によって、ｐＭＯ
Ｓ１１２のＨｉｇｈ出力が支配的となるため、ＮＡＮＤ
回路全体の出力はＨｉｇｈとなる。以上の現象により、
ＮＡＮＤ回路の出力が中間電位で、かつ、本来の設定電
圧がＸ端子はＬｏｗ、Ｙ端子はＨｉｇｈの場合、原因と
なる不良箇所を遡上する場合、図１７（ａ）のケースと
なり、Ｘ端子の側だけを遡上すれば良いことになる。こ
のように、基本的な論理回路の場合、中間電位伝搬特性
の故障辞書（データベース）を作成しておけば、経路遡
上（図１５のステップ６に相当）の際に、故障辞書を参
照することで経路嫌疑の候補数を半減させることがで
き、不良解析時間を短縮させることができる。さらに、
基本論理解路を多段にわたって遡上する場合は、その不
良解析時間を（１／２）ｎに削減することが可能とな
り、この不良解析ＴＡＴの短縮は、製品開発期間の短縮
や、顧客返品不良の解析にかかるリソース削減につなが
る。
Ｓ１１２のＨｉｇｈ出力が支配的となるため、ＮＡＮＤ
回路全体の出力はＨｉｇｈとなる。以上の現象により、
ＮＡＮＤ回路の出力が中間電位で、かつ、本来の設定電
圧がＸ端子はＬｏｗ、Ｙ端子はＨｉｇｈの場合、原因と
なる不良箇所を遡上する場合、図１７（ａ）のケースと
なり、Ｘ端子の側だけを遡上すれば良いことになる。こ
のように、基本的な論理回路の場合、中間電位伝搬特性
の故障辞書（データベース）を作成しておけば、経路遡
上（図１５のステップ６に相当）の際に、故障辞書を参
照することで経路嫌疑の候補数を半減させることがで
き、不良解析時間を短縮させることができる。さらに、
基本論理解路を多段にわたって遡上する場合は、その不
良解析時間を（１／２）ｎに削減することが可能とな
り、この不良解析ＴＡＴの短縮は、製品開発期間の短縮
や、顧客返品不良の解析にかかるリソース削減につなが
る。
【００３８】図１８は、中間電位伝搬特性により経路遡
上する故障解析システムの概略を示す。故障辞書１２０
には、各種基本論理回路などのセルやＩＰ（Ｉｎｔｅｌ
ｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）ごとの中間電位伝
搬特性を記述したデータを記憶させておく。この故障辞
書１２０は、ＣＡＤ装置１と接続する。この故障辞書１
２０の全て、あるいは必要なデータについて、ＣＡＤ装
置１の内部にあるデータ記憶部１０に取り込み、データ
演算部１１で絞り込みながら遡上するための演算処理を
行うことができる。図１９は、故障辞書１２０に登録さ
れているデータの構成を説明する図である。セル名称
は、ＮＡＮＤやＮＯＲなどの基本論理回路名称やＩＰの
名称を意味する。入力番号（入力１から入力Ｎ）には、
電位の状態（ＨＩＧＨもしくはＬＯＷ）を登録する。さ
らに中間電位が伝搬した出力に対応した中間電位伝搬出
力番号と、遡上すべき入力番号を表す遡上番号を対応さ
せてファイルを作成しておく。こうすることによって、
任意のセル名称の回路で、任意の入力電位状態のとき、
中間電位出力番号が与えられれば、遡上を行う際、最も
疑わしい遡上番号を抽出できるため、故障候補を絞り込
み、故障位置特定時間を短縮することができる。この辞
書は、予め故障モデルを定義し、任意の回路の、任意の
電位状態におけるシミュレーション結果を対応づけても
よいし、実際の製品の故障解析結果から得られる実績デ
ータに基づいてもよい（ある回路において、中間電位の
出力された中間電位出力番号と、原因の確認された遡上
入力番号とを対応させて記憶させる。）。
上する故障解析システムの概略を示す。故障辞書１２０
には、各種基本論理回路などのセルやＩＰ（Ｉｎｔｅｌ
ｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）ごとの中間電位伝
搬特性を記述したデータを記憶させておく。この故障辞
書１２０は、ＣＡＤ装置１と接続する。この故障辞書１
２０の全て、あるいは必要なデータについて、ＣＡＤ装
置１の内部にあるデータ記憶部１０に取り込み、データ
演算部１１で絞り込みながら遡上するための演算処理を
行うことができる。図１９は、故障辞書１２０に登録さ
れているデータの構成を説明する図である。セル名称
は、ＮＡＮＤやＮＯＲなどの基本論理回路名称やＩＰの
名称を意味する。入力番号（入力１から入力Ｎ）には、
電位の状態（ＨＩＧＨもしくはＬＯＷ）を登録する。さ
らに中間電位が伝搬した出力に対応した中間電位伝搬出
力番号と、遡上すべき入力番号を表す遡上番号を対応さ
せてファイルを作成しておく。こうすることによって、
任意のセル名称の回路で、任意の入力電位状態のとき、
中間電位出力番号が与えられれば、遡上を行う際、最も
疑わしい遡上番号を抽出できるため、故障候補を絞り込
み、故障位置特定時間を短縮することができる。この辞
書は、予め故障モデルを定義し、任意の回路の、任意の
電位状態におけるシミュレーション結果を対応づけても
よいし、実際の製品の故障解析結果から得られる実績デ
ータに基づいてもよい（ある回路において、中間電位の
出力された中間電位出力番号と、原因の確認された遡上
入力番号とを対応させて記憶させる。）。
【００３９】
【発明の効果】本発明によれば、より故障の疑いのある
配線や欠陥箇所を絞り込むため、故障箇所の精度ならび
に故障箇所特定時間を短縮させることがかのうとなる。
これにより、半導体製品の不良箇所をいち早く分析で
き、メカニズムの推定により速やかに歩留り向上を図る
ことが可能となる。
配線や欠陥箇所を絞り込むため、故障箇所の精度ならび
に故障箇所特定時間を短縮させることがかのうとなる。
これにより、半導体製品の不良箇所をいち早く分析で
き、メカニズムの推定により速やかに歩留り向上を図る
ことが可能となる。
【図１】複数のテストパターンを入力したときの故障位
置特定方式を説明する図
置特定方式を説明する図
【図２】ＣＡＤ装置とそのシステムを示す図
【図３】ＣＡＤ装置の画面上における不良トランジスタ
の抽出方式を示す図
の抽出方式を示す図
【図４】発光画像からトランジスタを自動特定する方式
を示す図
を示す図
【図５】発光強度分布に基づいて不良トランジスタを抽
出する方式を示す図
出する方式を示す図
【図６】ＯＢＩＲＣＨ画像から異常反応のあった配線を
特定する方式を示す図
特定する方式を示す図
【図７】ＯＢＩＲＣＨ画像から異常の疑いのある配線を
抽出する方式を示す図
抽出する方式を示す図
【図８】ＯＢＩＲＣＨ画像から異常の疑いのある配線を
抽出する方式を示す図
抽出する方式を示す図
【図９】ＯＢＩＲＣＨ画像から異常の疑いのある配線を
抽出する方式を示す図
抽出する方式を示す図
【図１０】ＯＢＩＲＣＨ画像から異常の疑いのある配線
を抽出する方式を示す図
を抽出する方式を示す図
【図１１】ＯＢＩＲＣＨ画像からの故障配線絞り込み方
式を示す図
式を示す図
【図１２】複数のテストパターンを入力したときの故障
箇所の絞り込み方式を示す図
箇所の絞り込み方式を示す図
【図１３】密集度分布の表示方式
【図１４】異種配線の密集度の表現方式を示す図
【図１５】アルゴリズムを示す図
【図１６】中間電位化による発光現象を示す図
【図１７】中間電位の伝搬特性を示す図
【図１８】中間電位伝搬特性により経路遡上する故障解
析システムの概略図
析システムの概略図
【図１９】故障辞書に登録されているデータの構成を説
明する図
明する図
【符号の説明】
２０…レイアウトパターン、２１…トランジスタ、２２
…発光画像、２３…遡上配線経路、２４…発光画像、２
５…遡上配線経路、２６…重複した配線
…発光画像、２３…遡上配線経路、２４…発光画像、２
５…遡上配線経路、２６…重複した配線
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/82 Ｃ
Ｆターム(参考） 2G011 AC04 AE03
2G132 AF14 AL09 AL12
5F064 CC12 DD25 EE15 HH02 HH06
HH10 HH11 HH15 HH17
Claims (16)
- 【請求項１】半導体装置に複数種の電圧設定パターンに
基づく電圧を印加した場合に、物理解析装置により取得
された前記パターン毎の反応情報の入力を受けるステッ
プと、 前記各々の反応情報を前記半導体装置のレイアウトパタ
ーン情報と照合し、前記反応情報の示す位置の範囲内に
存在するトランジスタから配線経路を電圧印加位置方向
に遡上することで各々の遡上配線を演算処理手段により
抽出するステップと、 各トランジスタに対応した前記遡上配線の経路が合致も
しくは隣接している配線範囲を特定して表示手段に表示
させるステップと、を実行させることを特徴とする半導
体不良解析用のCADツール。 - 【請求項２】半導体装置に電圧設定パターンに基づく電
圧を印加した場合に、物理解析装置により取得された複
数個所の反応情報の入力を受けるステップと、 前記各々の反応情報を前記半導体装置のレイアウトパタ
ーン情報と照合し、前記反応情報の位置の範囲内に存在
するトランジスタから配線経路を電圧印加位置方向に遡
上することで各々の遡上配線を演算処理手段により抽出
するステップと、 各トランジスタに対応した前記遡上配線の経路が合致も
しくは隣接している配線範囲を特定して表示手段に表示
させるステップと、を実行させることを特徴とする半導
体不良解析用のCADツール。 - 【請求項３】請求項１又は２に記載の半導体不良解析用
のCADツールであって、 前記反応情報の示す位置の範囲内に複数のトランジスタ
が存在する場合には、当該範囲内における発光強度の高
い範囲に位置するトランジスタから配線遡上の演算処理
を行うことを特徴とする半導体不良解析用のCADツー
ル。 - 【請求項４】請求項１又は２に記載の半導体不良解析用
のCADツールであって、 前記物理解析装置として、発光顕微鏡を用いることを特
徴とする半導体不良解析用のCADツール。 - 【請求項５】半導体装置に複数種の電圧設定パターンに
基づく電圧を印加した場合の反応状態を、発光顕微鏡を
用いて前記パターン毎の反応情報として取得し、 前記各々の反応情報を前記半導体装置のレイアウトパタ
ーン情報と照合し、前記反応情報の示す位置の範囲内に
存在するトランジスタから配線経路を電圧印加位置方向
に遡上することで各々の遡上配線を演算処理手段により
抽出し、 各トランジスタに対応した前記遡上配線の経路が合致も
しくは隣接している配線範囲を特定して表示手段に表示
させることを特徴とする半導体不良解析方法。 - 【請求項６】半導体装置に電圧設定パターンに基づく電
圧を印加した場合の反応状態を、発光顕微鏡を用いて反
応情報を取得し、 前記反応情報が複数ある場合には、各々の反応情報を前
記半導体装置のレイアウトパターン情報と照合し、前記
反応情報の位置の範囲内に存在するトランジスタから配
線経路を電圧印加位置方向に遡上することで各々の遡上
配線を演算処理手段により抽出し、 各トランジスタに対応した前記遡上配線の経路が合致も
しくは隣接している配線範囲を特定して表示手段に表示
させることを特徴とする半導体不良解析方法。 - 【請求項７】請求項５又は６に記載の半導体不良解析方
法であって、 前記反応情報の示す位置の範囲内に複数のトランジスタ
が存在する場合には、当該範囲内における発光強度の高
い範囲に位置するトランジスタから配線遡上の演算処理
を行うことを特徴とする半導体不良解析方法。 - 【請求項８】半導体装置に複数種の電圧設定パターンに
基づく電圧を印加した場合に、物理解析装置により取得
された前記パターン毎の反応情報の入力を受けるステッ
プと、 前記各々の反応情報に対応する反応形状を代表するテン
プレートを形成するステップと、 前記テンプレートと前記半導体装置のレイアウトパター
ン情報とをマッチングすることで、レイアウト上の配線
経路を演算処理手段により抽出するステップと、 各パターンに対応した前記配線経路を表示手段に表示さ
せるステップと、を実行させることを特徴とする半導体
不良解析用のCADツール。 - 【請求項９】半導体装置に複数種の電圧設定パターンに
基づく電圧を印加した場合に、物理解析装置により取得
された前記パターン毎の反応情報の入力を受けるステッ
プと、 前記各々の反応情報に対応する反応形状を代表するテン
プレートを形成するステップと、 前記テンプレートと前記半導体装置のレイアウトパター
ン情報とをマッチングすることで、レイアウト上の配線
経路を演算処理手段により抽出するステップと、 各パターンに対応した前記抽出された配線経路を重畳し
た場合に、配線密度の程度に基づく密集分布を表示手段
に表示させるステップと、を実行させることを特徴とす
る半導体不良解析用のCADツール。 - 【請求項１０】請求項９に記載の半導体不良解析用のCA
Dツールであって、 前記配線経路を重畳した場合に、同電位の配線経路が密
となる個所を削除して演算処理した結果の密度分布を表
示させることを特徴とする半導体不良解析用のCADツー
ル。 - 【請求項１１】請求項８又は９に記載の半導体不良解析
用のCADツールであって、 前記物理解析装置として、OBIRCH解析装置を用いること
を特徴とする半導体不良解析用のCADツール。 - 【請求項１２】半導体装置に複数種の電圧設定パターン
に基づく電圧を印加した場合の反応状態を、物理解析装
置により前記パターン毎の反応情報として取得し、 前記各々の反応情報に対応する反応形状を代表するテン
プレートを形成し、 前記テンプレートと前記半導体装置のレイアウトパター
ン情報とをマッチングすることで、レイアウト上の配線
経路を演算処理手段により抽出し、 各パターンに対応した前記配線経路を表示手段に表示す
ることを特徴とする半導体不良解析方法。 - 【請求項１３】半導体装置に複数種の電圧設定パターン
に基づく電圧を印加した場合の反応状態を、物理解析装
置により前記パターン毎の反応情報として取得し、 前記各々の反応情報に対応する反応形状を代表するテン
プレートを形成し、 前記テンプレートと前記半導体装置のレイアウトパター
ン情報とをマッチングすることで、レイアウト上の配線
経路を演算処理手段により抽出し、 各パターンに対応した前記抽出された配線経路を重畳し
た場合に、配線密度の程度に基づく密集分布を表示手段
に表示することを特徴とする半導体不良解析方法。 - 【請求項１４】請求項１３に記載の半導体不良解析方法
であって、 前記配線経路を重畳した場合に、同電位の配線経路が密
となる個所を削除して演算処理した結果の密度分布を表
示させることを特徴とする半導体不良解析方法。 - 【請求項１５】請求項１から４に記載のCADツールであ
って、 前記配線経路を電圧印加位置方向に遡上するときに、予
め欠陥による中間電位伝搬現象をモデル化した故障辞書
を参照して、故障の可能性の高い配線を選別して遡上す
ることを特徴とする半導体不良解析用のCADツール。 - 【請求項１６】請求項５から７に記載の半導体不良解析
方法であって、 前記配線経路を電圧印加位置方向に遡上するときに、予
め欠陥による中間電位伝搬現象をモデル化した故障辞書
を参照して、故障の可能性の高い配線を選別して遡上す
ることを特徴とする半導体不良解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284362A JP4190748B2 (ja) | 2001-06-27 | 2001-09-19 | 半導体不良解析用のｃａｄツール及び半導体不良解析方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193980 | 2001-06-27 | ||
| JP2001-193980 | 2001-06-27 | ||
| JP2001284362A JP4190748B2 (ja) | 2001-06-27 | 2001-09-19 | 半導体不良解析用のｃａｄツール及び半導体不良解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086689A true JP2003086689A (ja) | 2003-03-20 |
| JP4190748B2 JP4190748B2 (ja) | 2008-12-03 |
Family
ID=26617618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001284362A Expired - Fee Related JP4190748B2 (ja) | 2001-06-27 | 2001-09-19 | 半導体不良解析用のｃａｄツール及び半導体不良解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4190748B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006137391A1 (ja) * | 2005-06-22 | 2006-12-28 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| WO2006137415A1 (ja) * | 2005-06-22 | 2006-12-28 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム |
| WO2007144970A1 (ja) | 2006-06-14 | 2007-12-21 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| WO2007144971A1 (ja) | 2006-06-14 | 2007-12-21 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| WO2007144969A1 (ja) | 2006-06-14 | 2007-12-21 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| US7765444B2 (en) | 2006-11-06 | 2010-07-27 | Nec Electronics Corporation | Failure diagnosis for logic circuits |
| WO2011158803A1 (ja) | 2010-06-17 | 2011-12-22 | 浜松ホトニクス株式会社 | 半導体集積回路装置の検査方法及び半導体集積回路装置 |
| WO2011158797A1 (ja) | 2010-06-17 | 2011-12-22 | 浜松ホトニクス株式会社 | 半導体集積回路装置の検査方法及び半導体集積回路装置 |
| JP2015023091A (ja) * | 2013-07-17 | 2015-02-02 | 信越半導体株式会社 | 半導体素子の評価方法及び半導体素子の評価装置 |
| JP2021068264A (ja) * | 2019-10-25 | 2021-04-30 | 新日本無線株式会社 | ネットリスト生成方法及び生成装置 |
| WO2021138587A1 (en) * | 2019-12-31 | 2021-07-08 | Synopsys, Inc. | Correlation between emission spots utilizing cad data in combination with emission microscope images |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100475054C (zh) * | 2000-02-29 | 2009-04-08 | 明治制果株式会社 | 食品的浸渍处理方法以及用此方法获得的含有维生素c的蛋和类似皮蛋的蛋 |
-
2001
- 2001-09-19 JP JP2001284362A patent/JP4190748B2/ja not_active Expired - Fee Related
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7752594B2 (en) | 2005-06-22 | 2010-07-06 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, failure analysis program, and failure analysis system |
| WO2006137415A1 (ja) * | 2005-06-22 | 2006-12-28 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム |
| JP2007003306A (ja) * | 2005-06-22 | 2007-01-11 | Hamamatsu Photonics Kk | 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム |
| JP2007005497A (ja) * | 2005-06-22 | 2007-01-11 | Hamamatsu Photonics Kk | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| EP1901080A4 (en) * | 2005-06-22 | 2015-10-14 | Hamamatsu Photonics Kk | SEMICONDUCTOR FAILURE ANALYSIS APPARATUS, SEMICONDUCTOR FAILURE ANALYSIS METHOD, SEMICONDUCTOR FAILURE ANALYSIS PROGRAM, AND SEMICONDUCTOR FAILURE ANALYSIS SYSTEM |
| EP1901079A4 (en) * | 2005-06-22 | 2015-10-07 | Hamamatsu Photonics Kk | SEMICONDUCTOR DEFECT ANALYSIS DEVICE, DEFECT ANALYSIS PROCEDURE AND DEFECT ANALYSIS PROGRAM |
| TWI462572B (zh) * | 2005-06-22 | 2014-11-21 | Hamamatsu Photonics Kk | 半導體不良解析裝置、不良解析方法、及不良解析程式 |
| KR101277407B1 (ko) | 2005-06-22 | 2013-06-20 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석프로그램 및 불량 해석 시스템 |
| KR101209311B1 (ko) | 2005-06-22 | 2012-12-06 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석프로그램 |
| WO2006137391A1 (ja) * | 2005-06-22 | 2006-12-28 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| CN101460858B (zh) * | 2006-06-14 | 2012-04-11 | 浜松光子学株式会社 | 半导体不良分析装置、不良分析方法、以及不良分析程序 |
| JP2007335603A (ja) * | 2006-06-14 | 2007-12-27 | Renesas Technology Corp | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| US7805691B2 (en) | 2006-06-14 | 2010-09-28 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, and failure analysis program |
| US7865012B2 (en) | 2006-06-14 | 2011-01-04 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus which acquires a failure observed image, failure analysis method, and failure analysis program |
| WO2007144970A1 (ja) | 2006-06-14 | 2007-12-21 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| WO2007144971A1 (ja) | 2006-06-14 | 2007-12-21 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP2007335602A (ja) * | 2006-06-14 | 2007-12-27 | Renesas Technology Corp | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP2007335605A (ja) * | 2006-06-14 | 2007-12-27 | Renesas Technology Corp | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| TWI397105B (zh) * | 2006-06-14 | 2013-05-21 | Hamamatsu Photonics Kk | Semiconductor poor analytical devices, poor analytical methods, and poor analytical procedures |
| KR101270384B1 (ko) | 2006-06-14 | 2013-06-05 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램 |
| KR101276011B1 (ko) | 2006-06-14 | 2013-06-19 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램 |
| EP2028500A4 (en) * | 2006-06-14 | 2015-06-03 | Hamamatsu Photonics Kk | SEMICONDUCTOR ERROR ANALYSIS DEVICE, ERROR ANALYSIS PROCEDURE AND ERROR ANALYSIS PROGRAM |
| EP2028501A4 (en) * | 2006-06-14 | 2015-05-27 | Hamamatsu Photonics Kk | SEMICONDUCTOR ERROR ANALYSIS DEVICE, ERROR ANALYSIS PROCEDURE AND ERROR ANALYSIS PROGRAM |
| WO2007144969A1 (ja) | 2006-06-14 | 2007-12-21 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| US7765444B2 (en) | 2006-11-06 | 2010-07-27 | Nec Electronics Corporation | Failure diagnosis for logic circuits |
| US8937310B2 (en) | 2010-06-17 | 2015-01-20 | Hamamatsu Photonics K.K. | Detection method for semiconductor integrated circuit device, and semiconductor integrated circuit device |
| KR20130083824A (ko) | 2010-06-17 | 2013-07-23 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치 |
| WO2011158797A1 (ja) | 2010-06-17 | 2011-12-22 | 浜松ホトニクス株式会社 | 半導体集積回路装置の検査方法及び半導体集積回路装置 |
| WO2011158803A1 (ja) | 2010-06-17 | 2011-12-22 | 浜松ホトニクス株式会社 | 半導体集積回路装置の検査方法及び半導体集積回路装置 |
| JP2015023091A (ja) * | 2013-07-17 | 2015-02-02 | 信越半導体株式会社 | 半導体素子の評価方法及び半導体素子の評価装置 |
| JP2021068264A (ja) * | 2019-10-25 | 2021-04-30 | 新日本無線株式会社 | ネットリスト生成方法及び生成装置 |
| JP7372110B2 (ja) | 2019-10-25 | 2023-10-31 | 日清紡マイクロデバイス株式会社 | ネットリスト生成方法及び生成装置 |
| WO2021138587A1 (en) * | 2019-12-31 | 2021-07-08 | Synopsys, Inc. | Correlation between emission spots utilizing cad data in combination with emission microscope images |
| US11561256B2 (en) | 2019-12-31 | 2023-01-24 | Synopsys, Inc. | Correlation between emission spots utilizing CAD data in combination with emission microscope images |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4190748B2 (ja) | 2008-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10754309B2 (en) | Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow | |
| US7681159B2 (en) | System and method for detecting defects in a semiconductor during manufacturing thereof | |
| US7760929B2 (en) | Grouping systematic defects with feedback from electrical inspection | |
| US6826735B2 (en) | Inspection data analysis program, defect inspection apparatus, defect inspection system and method for semiconductor device | |
| Keim et al. | A rapid yield learning flow based on production integrated layout-aware diagnosis | |
| US11669957B2 (en) | Semiconductor wafer measurement method and system | |
| JP2002530659A (ja) | 論理集積回路の論理機能試験データを物理的表現にマッピングするためのｉｃ試験ソフトウェア・システム | |
| KR102389065B1 (ko) | 시스템적 물리적 고장 분석(ｐｆａ) 결함 위치 결정을 위한 시스템 및 방법 | |
| CN108694265B (zh) | 设计布局的失效风险的智能型预诊断***及方法 | |
| JP4190748B2 (ja) | 半導体不良解析用のｃａｄツール及び半導体不良解析方法 | |
| JPH11111796A (ja) | 不良解析方法及びその装置 | |
| US7356787B2 (en) | Alternative methodology for defect simulation and system | |
| JP4936367B2 (ja) | 回路設計プログラム及び回路設計システム | |
| JP7373675B2 (ja) | 検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体 | |
| JP4642385B2 (ja) | 半導体装置の不良解析システムおよび半導体装置の製造方法 | |
| JP4146655B2 (ja) | 欠陥源候補抽出プログラム | |
| US20240241498A1 (en) | Module for predicting semiconductor physical defects and method thereof | |
| CN117940738A (zh) | 计算机***、尺寸测量方法以及半导体装置制造*** | |
| JP2002134569A (ja) | テストデータ解析装置、テストデータ解析方法および記録媒体 | |
| JP2008116336A (ja) | 複数の論理回路に対する故障診断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041202 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |