TWI626723B - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TWI626723B
TWI626723B TW106107143A TW106107143A TWI626723B TW I626723 B TWI626723 B TW I626723B TW 106107143 A TW106107143 A TW 106107143A TW 106107143 A TW106107143 A TW 106107143A TW I626723 B TWI626723 B TW I626723B
Authority
TW
Taiwan
Prior art keywords
electronic component
packaging
pads
substrate
conductive
Prior art date
Application number
TW106107143A
Other languages
English (en)
Other versions
TW201834172A (zh
Inventor
柯志明
藍源富
張連家
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW106107143A priority Critical patent/TWI626723B/zh
Priority to CN201710223076.4A priority patent/CN108538800B/zh
Application granted granted Critical
Publication of TWI626723B publication Critical patent/TWI626723B/zh
Publication of TW201834172A publication Critical patent/TW201834172A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種封裝結構，其包括封裝基板、電子元件、多個導電膠及封裝膠體。封裝基板包括載板、多個接墊及絕緣層。接墊與絕緣層配置於載板上，絕緣層具有多個開口以暴露出接墊，且各接墊包括連接部及突起部。電子元件設置於封裝基板上。各接墊的突起部由連接部往電子元件的方向延伸。導電膠設置於絕緣層的開口內。電子元件藉導電膠與突起部電性連接。封裝膠體包覆電子元件、導電膠與封裝基板。封裝膠體填入電子元件與封裝基板之間。電子元件與封裝基板之間具有間隙，介於30微米至110微米之間。封裝膠體填入間隙。

Description

封裝結構
本發明是有關於一種半導體元件，且特別是有關於一種封裝結構。
系統級封裝（System-in-Package, SiP）是指將一個系統或子系統的全部或大部分電子元件接合於線路載板上。此外，在將電子元件組裝於線路載板之後，還須清洗殘留於線路載板上的助焊劑（flux），以避免影響封裝結構的可靠度。然而，由於電子元件與線路載板之間的間隙甚小，在進行迴焊（reflow）時，焊料可能會流入電子元件與線路載板之間的間隙並相互連接，造成接墊之間發生短路，而導致橋接（solder bridge）問題。另外，在進行迴焊製程之後，也無法有效地清除殘留於所述間隙中的助焊劑，導致進行信賴度測試時，容易產生分離（delamination）的情形，影響產品的良率。
本發明的實施例提供一種封裝結構，其可增加封裝基板與電子元件之間的間隙，以利於後續製程並增加產品良率。
本發明的實施例提供的一種封裝結構，其包括封裝基板、電子元件、多個導電膠以及封裝膠體。封裝基板包括載板、多個接墊以及絕緣層。接墊與絕緣層配置於載板上，絕緣層具有多個開口以暴露出接墊，且各個接墊包括連接部以及突起部。電子元件設置於封裝基板上。各個接墊的突起部由連接部往電子元件的方向延伸。導電膠設置於絕緣層的開口內。電子元件藉由導電膠與突起部電性連接。封裝膠體包覆電子元件、導電膠與封裝基板。封裝膠體填入電子元件與封裝基板之間。
本發明的實施例提供的一種封裝結構，其包括封裝基板、電子元件以及封裝膠體。封裝基板包括載板以及多個接墊。接墊配置於載板上。各個接墊包括連接部以及突起部。電子元件設置於封裝基板上。各個接墊的突起部由連接部往電子元件的方向延伸。電子元件藉由接墊的突起部與封裝基板電性連接。封裝膠體包覆電子元件與封裝基板。電子元件與封裝基板之間具有間隙，介於30微米至110微米之間。封裝膠體填入間隙。
基於上述，在本發明的實施例的封裝結構中，接墊的突起部能夠支撐電子元件，以增加電子元件與封裝基板之間的間隙。因此，能夠有效地清除間隙中的助焊劑，以避免影響封裝結構的可靠度，並且能夠避免在進行迴焊製程時，焊料流入間隙而導致橋接問題，進而增加產品的良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1C是依照本發明一實施例的一種封裝結構的製造流程剖面示意圖，圖2是圖1A的封裝結構的俯視示意圖。請參照圖1A至圖2，首先，提供一封裝基板110。封裝基板110包括一載板112、多個接墊114以及一絕緣層116。接墊114以及絕緣層116設置於載板112上。此外，絕緣層116具有多個開口116a，以暴露出接墊114。各個接墊114具有一連接部114a與一突起部114b。封裝基板110具有一第一表面110a與相對於第一表面110a的一第二表面110b。各個接墊114的突起部114b由封裝基板110的第二表面110b往封裝基板110的第一表面110a延伸。在本實施例中，絕緣層116也可以設置於相鄰的兩個接墊114之間的一區域A中。在其他實施例中，絕緣層116也可以不設置於區域A中，以暴露載板112，而關於此類型的封裝基板110的細節會在後述的實施例中描述。
舉例來說，載板112可以是玻璃基板、聚亞醯胺（Polyimide）樹脂或其他類似的聚合物所形成的芯層。然而，本發明不限於此，其他合適的芯層材料也可以作為載板100，只要所述材料能夠承載在其之上所形成的封裝結構，並且能夠承受後續的製程即可。另外，在一實施例中，載板112也可以具有導電通孔，以電性連接設置於載板112第一表面110a的接墊114與設置於第二表面110b的外部端子，而關於此類型的封裝基板110的細節會在後述的實施例中描述。再者，接墊114例如是藉由導電金屬，如鋁、銅、鋁合金或與銅合金而製成，惟本發明不以此為限。
此外，在本實施例中，接墊114的突起部114b例如是多個導電柱，藉由電鍍（electroplating）、蒸鍍（evaporation）或沉積（deposition）等方式製成。以電鍍為例，在進行黃光製程（lithography）後，利用圖案化薄膜定義出突起部114b的預定位置，再經由電鍍製程於所述的預定位置上製作導電柱。突起部114b例如是方塊狀、圓柱狀、細柱狀或其他圖案，其材質例如是單一金屬或是合成金屬，惟本發明並不限於此。各個接墊114的突起部114b可以具有相同的材質、高度與外型。因此，突起部114b在製程中可以同時形成，以節省製造成本。可以理解的是，各個接墊114的突起部114b也可以具有不同的材質、高度與外型，視設計需求而定，惟本發明並不限於此。另外，突起部114b可以由其他可能的形式呈現或為其他可能的形狀，而關於其他類型的突起部114b的細節會在後述的實施例中描述。
在本實施例中，絕緣層116例如包括環氧樹脂（epoxy resin）或感光樹脂，利用塗佈或網版印刷等方式形成於載板112上，以絕緣保護載板112並防止內部導線外露而造成短路。然而，本發明並不限制絕緣層116的材質與形成的方式。另外，各個接墊114的突起部114b的高度H可以是大於絕緣層116的開口116a的深度D。舉例來說，開口116a可以利用光阻（photoresist）包覆於絕緣層116上，再進行曝光、顯影與蝕刻等方式加以圖案化而形成。然而，本發明並不限於此。
接著，將多個導電膠130設置於絕緣層116的開口116a內，並將電子元件120設置於封裝基板110上，進行迴焊（reflow）製程。電子元件120藉由導電膠130與封裝基板110電性連接。詳細來說，導電膠130包覆接墊114的突起部114b，電子元件120則藉由導電膠130與接墊114的突起部114b電性連接。另外，在本實施例中，導電膠130部分地包覆封裝基板110的絕緣層116與電子元件120的導電端子122。導電膠130例如是焊料（solder paste），經由焊接的方式接合並電性連接於封裝基板110與電子元件120之間，進而防止電子元件120在後續製程中產生位移。然而，導電膠也可以是其他導電黏著材料，其形成方式與材質並不限於此。
此外，根據電性及性能上的需求，電子元件120例如是主動元件、被動元件或其組合者。舉例來說，主動元件可以是積體電路、光電元件或是微機電元件等。被動元件例如為電容器、電阻器或是電感器等。然而，本發明並不限於此。另外，電子元件120與封裝基板110之間具有一間隙C。
進一步來說，電子元件120具有多個導電端子122。導電端子122分別對應於接墊114的其中之一。接墊114的突起部114b的數量為至少三個，以支撐導電端子122。舉例來說，對應於導電端子122的接墊114中，一者可以是具有單一導電柱，另一者可以是具有一對導電柱。也就是說，對應於導電端子122的接墊114一共具有三個導電柱，以最少的導電柱數量來支撐導電端子122，且這些導電柱不共線而是排列為三角形，以達到三點平衡的條件進而穩固地支撐電子元件120，並使電子元件120能夠保持平衡不致傾倒。接墊114的突起部114b面對導電端子122的表面是位於同一平面上，由連接部114a往電子元件120的導電端子122方向延伸，以支撐導電端子122。可以理解的是，圖式繪示為一對導電端子及一對接墊，且各個接墊具有三個導電柱，但本發明並不以此為限。舉例來說，這些導電柱的尺寸至少是30微米。可以理解的是，導電柱的尺寸越大，越能穩固地支撐電子元件120，也能夠減少導電柱的數量。然而，本發明並不限制導電柱的數量或是排列方式，只要突起部114b能夠支撐電子元件120，以使電子元件120與封裝基板110之間具有間隙C即可。
最後，將封裝膠體140包覆電子元件120、導電膠130以及封裝基板110，並將封裝膠體140填入電子元件120與封裝基板110之間，以形成封裝結構100。也就是說，將封裝膠體140填入間隙C中形成絕緣屏障，以避免接墊114之間產生橋接（solder bridge）問題而影響產品的良率。此外，填入間隙C中的封裝膠體140的厚度介於30微米至110微米之間。舉例來說，封裝膠體140可以是非導電性的材料，如環氧樹脂、環氧模封化合物（epoxy molding compound, EMC）或其他聚合物的模封材料，利用模壓（molding）、層壓（lamination）或其他適當的方式形成於電子元件120及封裝基板110上，以保護電子元件120及封裝基板110。然而，本發明並不限制封裝膠體140的材質與形成方式。
圖3A至圖3C是依照本發明另一實施例的一種封裝結構的製造流程剖面示意圖、圖4是圖3A的封裝結構的俯視示意圖。請參照圖3A至圖4，本實施例的封裝結構200的製造流程類似於封裝結構100的製造流程，其中相同或相似的元件採用相同或相似的標號，在此不再贅述。封裝結構200與封裝結構100之間的差異例如在於，接墊214的突起部214b可以是圖釘狀。舉例來說，藉由打線（wire bonding）的方式在連接部214a上形成打線凸塊（stud bump）或是焊球凸塊作為突起部214b。然而，本發明的實施例並不限制突起部214b的製作方式、材質與外型，只要突起部214b能夠在電子元件220與封裝基板210之間發揮良好的間隔維持作用即可。再者，在封裝結構200中，突起部214b的高度H小於或等於絕緣層216的開口216a的深度D。此外，電子元件220可以是經由導電膠230而與接墊214的突起部214b連接。舉例來說，在進行迴焊製程時，可視所需導電膠的高度而調整導電膠的熔融程度，並藉此調整電子元件220與封裝基板210之間的間隙C，以使電子元件220設置於封裝基板210上。
此外，在封裝結構200中，在對應於電子元件220的接墊214之間的一區域A，暴露載板212。也就是說，在區域A中不設置絕緣層216，以增加在區域A中，電子元件220與封裝基板210之間的間隙C。另外，封裝結構200還可以在封裝基板210的第二表面210b設置絕緣層216以及導電圖案217。在封裝基板210的第一表面210a的接墊214以及第二表面210b的導電圖案217彼此相互對應，並且利用載板212的導電通孔218電性連接位於第一表面210a的接墊214與第二表面210b的導電圖案217。再者，封裝基板210的第二表面210b還設置多個導電接點219。導電接點219例如是導電球體（如焊球、銅球或鎳球等），利用植球（ball placement）製程與迴焊製程接合於導電圖案217，惟本發明並不限於此。藉由在封裝基板210的第二表面210b上形成導電圖案217以及導電接點219，以增加封裝結構產品的變化性。
綜上所述，本發明藉由接墊的突起部支撐電子元件，以增加封裝基板與電子元件之間的間隙。藉此，能夠有效地清除間隙中的助焊劑，以避免影響封裝結構的可靠度，並且能夠避免橋接問題。另外，增加封裝基板與電子元件之間的間隙能夠容易地將封裝膠體填入間隙中，以減少電子元件與封裝基板之間因熱膨脹差異所產生的熱應力而導致分離（delamination）的問題。此外，藉由在對應於電子元件的接墊之間的區域中，不設置絕緣層，進一步增加填入封裝基板與電子元件之間的封裝膠體的最大厚度，以避免接墊之間產生不當的電性橋接，進而增加產品的良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200‧‧‧封裝結構
110、210‧‧‧封裝基板
110a、210a‧‧‧第一表面
110b、210b‧‧‧第二表面
112、212‧‧‧載板
114、214‧‧‧接墊
114a、214a‧‧‧連接部
114b、214b‧‧‧突起部
116、216‧‧‧絕緣層
116a、216a‧‧‧開口
120、220‧‧‧電子元件
122、222‧‧‧導電端子
130、230‧‧‧導電膠
140、240‧‧‧封裝膠體
217‧‧‧導電圖案
218‧‧‧導電通孔
219‧‧‧導電接點
A‧‧‧區域
C‧‧‧間隙
D‧‧‧深度
H‧‧‧高度
圖1A至圖1C是依照本發明一實施例的一種封裝結構的製造流程剖面示意圖。 圖2是圖1A的封裝結構的俯視示意圖。 圖3A至圖3C是依照本發明另一實施例的一種封裝結構的製造流程剖面示意圖。 圖4是圖3A的封裝結構的俯視示意圖。

Claims (10)

  1. 一種封裝結構，包括：封裝基板，包括載板、多個接墊以及絕緣層，所述接墊與所述絕緣層配置於所述載板上，所述絕緣層具有多個開口以暴露出所述接墊，且各所述接墊包括連接部以及突起部，各所述接墊的所述突起部的數量為至少三個，所述突起部中的至少三個不共線；電子元件，設置於所述封裝基板上，其中各所述接墊的所述突起部由所述連接部往所述電子元件的方向延伸，所述突起部面對所述電子元件的表面位於同一平面上；多個導電膠，設置於所述絕緣層的所述開口內，其中所述電子元件藉由所述導電膠與所述突起部電性連接；以及封裝膠體，包覆所述電子元件、所述導電膠與所述封裝基板，其中所述封裝膠體填入所述電子元件與所述封裝基板之間。
  2. 如申請專利範圍第1項所述的封裝結構，其中所述電子元件與所述封裝基板之間具有間隙，所述封裝膠體填入所述間隙中，且填入所述間隙中的所述封裝膠體的最大厚度介於30微米至110微米之間。
  3. 如申請專利範圍第1項所述的封裝結構，其中所述電子元件具有多個導電端子，各所述導電端子分別對應於所述封裝基板的所述接墊其中之一，且所述接墊的所述突起部的數量為三個以支撐所述導電端子。
  4. 如申請專利範圍第3項所述的封裝結構，其中所述導電膠包覆所述接墊的所述突起部，且所述導電膠部分地包覆所述封裝基板的所述絕緣層與所述電子元件的所述導電端子。
  5. 如申請專利範圍第1項所述的封裝結構，其中所述接墊的所述突起部的高度大於所述絕緣層的所述開口的深度。
  6. 如申請專利範圍第1項所述的封裝結構，其中所述接墊的所述突起部為圖釘狀。
  7. 如申請專利範圍第6項所述的封裝結構，其中所述接墊的所述突起部的高度小於或等於所述絕緣層的所述開口的深度。
  8. 一種封裝結構，包括：封裝基板，包括載板以及多個接墊，所述接墊配置於所述載板上，且各所述接墊包括連接部以及突起部，各所述接墊的所述突起部的數量為至少三個，所述突起部中的至少三個不共線；電子元件，設置於所述封裝基板上，其中各所述接墊的所述突起部由所述連接部往所述電子元件的方向延伸，所述電子元件藉由所述接墊的所述突起部與所述封裝基板電性連接，所述突起部面對所述電子元件的表面位於同一平面上；以及封裝膠體，包覆所述電子元件與所述封裝基板，其中所述電子元件與所述封裝基板之間具有間隙，所述間隙介於30微米至110微米之間，所述封裝膠體填入所述間隙。
  9. 如申請專利範圍第8項所述的封裝結構，其中所述封裝基板還包括：絕緣層，設置於所述封裝基板的所述載板上，具有多個開口以暴露出所述接墊；以及多個導電膠，設置於所述絕緣層的所述開口內，其中所述電子元件藉由所述導電膠與所述封裝基板電性連接。
  10. 如申請專利範圍第8項所述的封裝結構，所述電子元件具有多個導電端子，各所述導電端子分別對應於所述封裝基板的所述接墊其中之一，且所述接墊的所述突起部的數量為三個以支撐所述導電端子。
TW106107143A 2017-03-06 2017-03-06 封裝結構 TWI626723B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106107143A TWI626723B (zh) 2017-03-06 2017-03-06 封裝結構
CN201710223076.4A CN108538800B (zh) 2017-03-06 2017-04-07 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106107143A TWI626723B (zh) 2017-03-06 2017-03-06 封裝結構

Publications (2)

Publication Number Publication Date
TWI626723B true TWI626723B (zh) 2018-06-11
TW201834172A TW201834172A (zh) 2018-09-16

Family

ID=63256039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107143A TWI626723B (zh) 2017-03-06 2017-03-06 封裝結構

Country Status (2)

Country Link
CN (1) CN108538800B (zh)
TW (1) TWI626723B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2450172A1 (de) * 1974-10-22 1976-04-29 Siemens Ag Halbleiteranordnung
JP2000156386A (ja) * 1998-11-20 2000-06-06 Sharp Corp 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP2000223649A (ja) * 1999-01-28 2000-08-11 United Microelectronics Corp マルチチップ用チップ・スケールｉｃパッケージ
JP2002076587A (ja) * 2000-08-24 2002-03-15 Citizen Watch Co Ltd 半導体装置の製造方法およびその実装方法
JP2002134541A (ja) * 2000-10-23 2002-05-10 Citizen Watch Co Ltd 半導体装置とその製造方法ならびに半導体装置の実装構造
JP2005117093A (ja) * 2003-10-02 2005-04-28 Toyo Commun Equip Co Ltd 温度制御回路とこれを用いた高安定水晶発振器
TW201539692A (zh) * 2014-03-28 2015-10-16 Intel Corp 用於嵌入式橋接之晶片互連技術的方法及製程
US9203005B2 (en) * 2013-03-06 2015-12-01 Samsung Electronics Co., Ltd. Light-emitting diode (LED) package having flip-chip bonding structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4533248B2 (ja) * 2005-06-03 2010-09-01 新光電気工業株式会社 電子装置
CN102931109B (zh) * 2012-11-08 2015-06-03 南通富士通微电子股份有限公司 半导体器件的形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2450172A1 (de) * 1974-10-22 1976-04-29 Siemens Ag Halbleiteranordnung
JP2000156386A (ja) * 1998-11-20 2000-06-06 Sharp Corp 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP2000223649A (ja) * 1999-01-28 2000-08-11 United Microelectronics Corp マルチチップ用チップ・スケールｉｃパッケージ
JP2002076587A (ja) * 2000-08-24 2002-03-15 Citizen Watch Co Ltd 半導体装置の製造方法およびその実装方法
JP2002134541A (ja) * 2000-10-23 2002-05-10 Citizen Watch Co Ltd 半導体装置とその製造方法ならびに半導体装置の実装構造
JP2005117093A (ja) * 2003-10-02 2005-04-28 Toyo Commun Equip Co Ltd 温度制御回路とこれを用いた高安定水晶発振器
US9203005B2 (en) * 2013-03-06 2015-12-01 Samsung Electronics Co., Ltd. Light-emitting diode (LED) package having flip-chip bonding structure
TW201539692A (zh) * 2014-03-28 2015-10-16 Intel Corp 用於嵌入式橋接之晶片互連技術的方法及製程

Also Published As

Publication number Publication date
CN108538800A (zh) 2018-09-14
CN108538800B (zh) 2020-03-31
TW201834172A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
TWI645527B (zh) 電子封裝件及其製法
US8253232B2 (en) Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
JP4919103B2 (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
JP2001015679A (ja) 半導体装置及びその製造方法
WO2014175133A1 (ja) 半導体装置及びその製造方法
TW201826477A (zh) 半導體晶片封裝和疊層封裝
KR20140064618A (ko) 반도체 장치 및 그 제조방법
JP2014086721A (ja) 電子部品が実装された基板構造及びその製造方法
CN111725146A (zh) 电子封装件及其制法
TWI624011B (zh) 封裝結構及其製法
TWI520278B (zh) 嵌埋有晶片之封裝結構的製法
TWI626723B (zh) 封裝結構
TWI816063B (zh) 半導體裝置及製造方法
WO2017043480A1 (ja) 半導体パッケージ
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
TW201913944A (zh) 中介基板及其製法
JP7269756B2 (ja) 半導体装置および半導体装置の製造方法
KR20220087784A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR100963618B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2007335642A (ja) パッケージ基板
TWI495058B (zh) 封裝結構及其製作方法
KR102091619B1 (ko) 반도체 패키지
JP2023063917A (ja) 配線基板及び機能デバイス