JP2023063917A - 配線基板及び機能デバイス - Google Patents
配線基板及び機能デバイス Download PDFInfo
- Publication number
- JP2023063917A JP2023063917A JP2021173998A JP2021173998A JP2023063917A JP 2023063917 A JP2023063917 A JP 2023063917A JP 2021173998 A JP2021173998 A JP 2021173998A JP 2021173998 A JP2021173998 A JP 2021173998A JP 2023063917 A JP2023063917 A JP 2023063917A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- wiring board
- region
- functional device
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000010410 layer Substances 0.000 claims description 312
- 239000000463 material Substances 0.000 claims description 142
- 239000000758 substrate Substances 0.000 claims description 55
- 239000007769 metal material Substances 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 39
- 229910000679 solder Inorganic materials 0.000 claims description 28
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 21
- 238000007747 plating Methods 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 239000012044 organic layer Substances 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims 3
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 238000009713 electroplating Methods 0.000 description 7
- 239000000155 melt Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000011135 tin Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000012768 molten material Substances 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000000638 stimulation Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000002335 surface treatment layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- LCPVQAHEFVXVKT-UHFFFAOYSA-N 2-(2,4-difluorophenoxy)pyridin-3-amine Chemical compound NC1=CC=CN=C1OC1=CC=C(F)C=C1F LCPVQAHEFVXVKT-UHFFFAOYSA-N 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- -1 AlSiCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- CHQMHPLRPQMAMX-UHFFFAOYSA-L sodium persulfate Substances [Na+].[Na+].[O-]S(=O)(=O)OOS([O-])(=O)=O CHQMHPLRPQMAMX-UHFFFAOYSA-L 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】機能デバイスと配線基板との接続において優れた接続信頼性を達成可能とする技術を提供する。【解決手段】配線基板10は、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の貫通孔が設けられた絶縁層114と、前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターン112と、前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極115であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極とを備えている。【選択図】図1
Description
本発明は、多層配線基板及び機能デバイスに関する。
最近、電子産業の発達につれて、電子部品の高性能化、高機能化、及び小型化が要求されている。これに伴い、SIP(System in package)及び3Dパッケージなどの表面実装技術においても、高集積化、薄型化、及び微細回路パターン化の要求が急増している。
例えば、半導体チップの基板への表面実装では、半導体チップをマザーボードと連結させるために、フリップチップボンディング方式が多く用いられている。フリップチップボンディング方式では、半導体チップに、金、はんだ又はその他の金属等からなる、高さが数十μm乃至数百μmの外部接続端子(即ち、バンプ)を形成する。その後、バンプが形成された半導体チップを裏返して(flip)、そのバンプが形成された表面が基板と向き合うように、基板上に実装させる。
また、近年、半導体チップは、導体パターンの微細化及び高集積化が進んでいる。そのような状況下、配線基板、例えば、FC-BGA(Flip Chip-Ball Grid Array)用配線基板(以下、FC-BGA基板ともいう)を介して半導体素子をマザーボードと連結する方式が採用されている。
従来、FC-BGA用配線基板の製造においては、電極パッドの位置に貫通孔を有するソルダーレジストを設け、これら貫通孔内にFC-BGA用配線基板と半導体チップとを接続するための接続端子を形成している。接続端子は、はんだなどの金属材料からなり、高さ数十μmを有している。
ここで利用するフリップチップボンディング方式は、半導体チップの接続端子のピッチを狭くするために、メタルポストを使用するように発展している。
メタルポストを使用したFC-BGA用配線基板の製造では、ソルダーレジストの貫通孔内に、直径数十μmであり、高さ数十μmであるメタルポストを形成し、メタルポストの上にはんだバンプを形成する。これらはんだバンプを介して、FC-BGA用配線基板のメタルポストと半導体チップのメタルポストとを接合させることで、半導体チップと配線基板との間の距離が数十μmである構造が得られる。メタルポストを使用した例は、例えば、特許文献1及び2に開示されている。
メタルポストを使用すると、接続端子の狭ピッチ化に対応可能であるのに加え、アンダーフィル材の充填が容易になり、また、放熱性能の向上が可能となる。
本発明は、機能デバイスと配線基板との接続において優れた接続信頼性を達成可能とする技術を提供することを目的とする。
本発明の一側面によると、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の貫通孔が設けられた絶縁層と、前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極とを備えた配線基板が提供される。
本発明の他の側面によると、前記第2領域は平坦である上記側面に係る配線基板が提供される。
或いは、本発明の他の側面によると、前記第2領域は、外側の縁が内側の縁と比較して高い位置にある上記側面に係る配線基板が提供される。
或いは、本発明の他の側面によると、前記第2領域は、内側の縁が外側の縁と比較して高い位置にある上記側面に係る配線基板が提供される。
本発明の更に他の側面によると、前記凹部の径R2と前記上面の径R1との比R2/R1は0.05乃至0.99の範囲内にある上記側面の何れかに係る配線基板が提供される。
本発明の更に他の側面によると、前記凹部の深さDと前記凹部の径R2との比D/R2は0.004乃至0.9の範囲内にある上記側面の何れかに係る配線基板が提供される。
本発明の更に他の側面によると、前記複数の接合電極のうち、前記絶縁層の中央部を取り囲んだ周縁部に位置したものは、前記中央部に位置したものと比較して、前記上面の中心に対する前記凹部の中心の距離が大きい上記側面の何れかに係る配線基板が提供される。
本発明の更に他の側面によると、前記複数の接合電極のうち前記周縁部に位置したものは、前記凹部の前記中心の位置が、前記上面の前記中心の位置に対して、前記中央部から離れる方向にずれている上記側面の何れかに係る配線基板が提供される。
本発明の更に他の側面によると、前記複数の接合電極のうち前記絶縁層から突き出た部分の側面を被覆した有機物層を更に備えた上記側面の何れかに係る配線基板が提供される。
本発明の更に他の側面によると、前記複数の接合電極の前記上面にそれぞれ設けられた複数の接合材層を更に備え、前記複数の接合材層の各々は、前記凹部の位置で、前記凹部の外側に突き出た上記側面の何れかに係る配線基板が提供される。
本発明の更に他の側面によると、前記複数の接合材層の1以上は、前記凹部の位置にのみ設けられた上記側面の何れかに係る配線基板が提供される。
或いは、本発明の更に他の側面によると、前記複数の接合材層の1以上は、前記1領域上に設けられた第1部分と、前記第2領域上に設けられた第2部分とを含んだ上記側面の何れかに係る配線基板が提供される。
本発明の更に他の側面によると、前記複数の接合材層の各々ははんだからなり、前記第2領域は銅又はニッケルからなる上記側面の何れかに係る配線基板が提供される。
本発明の更に他の側面によると、上記側面の何れかに係る配線基板と、機能デバイス本体と、前記機能デバイス本体から突き出た複数の接合電極とを備えた機能デバイスであって、前記機能デバイスの前記複数の接合電極は、それぞれ、前記配線基板の前記複数の接合電極と前記機能デバイス本体との間に介在した機能デバイスと、前記配線基板の前記複数の接合電極と前記機能デバイスの前記複数の接合電極との間にそれぞれ介在した複数の接合材層とを備えたパッケージ化デバイスが提供される。
ここで、「機能デバイス」は、電力及び電気信号の少なくとも一方が供給されることにより動作するデバイス、外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイス、又は、電力及び電気信号の少なくとも一方が供給されることにより動作し且つ外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイスである。機能デバイスは、例えば、半導体チップや、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップのように、チップの形態にある。機能デバイスは、例えば、大規模集積回路(LSI)、メモリ、撮像素子、発光素子、及びMEMS(Micro Electro Mechanical Systems)の1以上を含むことができる。MEMSは、例えば、圧力センサ、加速度センサ、ジャイロセンサ、傾斜センサ、マイクロフォン、及び音響センサの1以上である。一例によれば、機能デバイスは、LSIを含んだ半導体チップである。
本発明の更に他の側面によると、前記機能デバイスの前記複数の接合電極は、各々の上面が、凹部が設けられた第3領域と、前記第3領域を取り囲んだ第4領域とを含んだ上記側面に係るパッケージ化デバイスが提供される。
本発明の更に他の側面によると、絶縁層と導体パターンとを含んだ積層構造であって、前記絶縁層は、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の第1貫通孔が設けられ、前記導体パターンは、前記第1主面上に設けられ、前記複数の第1貫通孔の前記第1主面側の開口を塞いだ積層構造を形成することと、前記第2主面上に、前記複数の第1貫通孔とそれぞれ連通した複数の第2貫通孔を有するレジスト層を設けることと、めっき法によって前記複数の第1貫通孔及び前記複数の第2貫通孔内に金属材料を堆積させて、前記複数の第1貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極を形成することと、前記レジスト層を除去することと、前記複数の接合電極の各々の上面から前記金属材料の一部を除去して、前記上面に、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを生じさせることとを含んだ配線基板の製造方法が提供される。
本発明の更に他の側面によると、前記第1領域の位置で前記金属材料の前記一部を除去する上記側面に係る配線基板の製造方法が提供される。
或いは、本発明の更に他の側面によると、前記上面が凹面になるように前記金属材料を堆積させ、前記第2領域の位置で前記金属材料の前記一部を除去する上記側面に係る配線基板の製造方法が提供される。
本発明の更に他の側面によると、絶縁層と導体パターンとを含んだ積層構造であって、前記絶縁層は、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の第1貫通孔が設けられ、前記導体パターンは、前記第1主面上に設けられ、前記複数の第1貫通孔の前記第1主面側の開口を塞いだ積層構造を形成することと、前記第2主面上に、前記複数の第1貫通孔とそれぞれ連通した複数の第2貫通孔を有する第1レジスト層を設けることと、前記複数の第1貫通孔及び前記複数の第2貫通孔内に金属材料をめっき法によって堆積させて、前記複数の第1貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の第1導体部を形成することと、前記第1レジスト層を除去することと、前記複数の第1導体部の各々の上面のうち、その縁に沿った領域を露出させ、この領域によって囲まれた領域を被覆する第2レジスト層を設けることと、露出した前記領域に金属材料をめっき法によって更に堆積させて前記第1導体部の各々の上に第2導体部を形成することにより、前記第1導体部と前記第2導体部とを各々が含み、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極を形成することと、前記第2レジスト層を除去することとを含んだ配線基板の製造方法が提供される。
本発明の更に他の側面によると、前記複数の接合電極の前記上面に、前記凹部の位置で前記凹部の外側に各々が突き出た複数の接合材層をそれぞれ形成することを更に含んだ上記側面の何れかに係る配線基板の製造方法が提供される。
本発明の更に他の側面によると、機能デバイス本体と、前記機能デバイス本体から突き出た複数の接合電極と、前記複数の接合電極の上面にそれぞれ設けられた複数の接合材層とを備えた機能デバイスを準備することと、上記側面の何れかに係る配線基板を準備することと、前記機能デバイスの前記複数の接合材層と前記配線基板の前記複数の接合材層とを突き合わせ、この状態でそれらに熱を加えて、前記機能デバイスの前記複数の接合電極と前記配線基板の前記複数の接合電極とを互いに接合させることとを含んだパッケージ化デバイスの製造方法が提供される。
本発明の更に他の側面によると、機能デバイス本体と、前記機能デバイス本体から突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極とを備えた機能デバイスが提供される。
本発明の更に他の側面によると、前記複数の接合電極の前記上面にそれぞれ設けられた複数の接合材層を更に備え、前記複数の接合材層の各々は、前記凹部の位置で、前記凹部の外側に突き出た上記側面に係る機能デバイスが提供される。
本発明の更に他の側面によると、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の貫通孔が設けられた絶縁層と、前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極とを備えた配線基板と、上記側面に係る機能デバイスであって、前記機能デバイスの前記複数の接合電極は、それぞれ、前記配線基板の前記複数の接合電極と前記機能デバイスとの間に介在した機能デバイスと、前記配線基板の前記複数の接合電極と前記機能デバイスの前記複数の接合電極との間にそれぞれ介在した複数の接合材層とを備えたパッケージ化デバイスが提供される。
本発明の更に他の側面によると、機能デバイス本体上に、複数の貫通孔を有するレジスト層を設けることと、前記複数の貫通孔内に金属材料をめっき法によって堆積させて、前記機能デバイス本体から柱状に突き出た複数の接合電極を形成することと、前記レジスト層を除去することと、前記複数の接合電極の各々の上面から前記金属材料の一部を除去して、前記上面に、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを生じさせることとを含んだ機能デバイスの製造方法が提供される。
本発明の更に他の側面によると、機能デバイス本体上に、複数の貫通孔を有する第1レジスト層を設けることと、前記複数の貫通孔内に金属材料をめっき法によって堆積させて、前記機能デバイス本体から柱状に突き出た複数の第1導体部を形成することと、前記第1レジスト層を除去することと、前記複数の第1導体部の各々の上面のうち、その縁に沿った領域を露出させ、この領域によって囲まれた領域を被覆する第2レジスト層を設けることと、露出した前記領域に金属材料をめっき法によって更に堆積させて前記第1導体部の各々の上に第2導体部を形成することにより、前記第1導体部と前記第2導体部とを各々が含み、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極を形成することと、前記第2レジスト層を除去することとを含んだ機能デバイスの製造方法が提供される。
本発明の更に他の側面によると、前記複数の接合電極の前記上面に、前記凹部の位置で前記凹部の外側に各々が突き出た複数の接合材層をそれぞれ形成することを更に含んだ上記側面の何れかに係る機能デバイスの製造方法が提供される。
本発明の更に他の側面によると、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の貫通孔が設けられた絶縁層と、前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極と、前記複数の接合電極の前記上面にそれぞれ設けられた複数の接合材層とを備えた配線基板を準備することと、上記側面に係る機能デバイスを準備することと、前記機能デバイスの前記複数の接合材層と前記配線基板の前記複数の接合材層とを突き合わせ、この状態でそれらに熱を加えて、前記機能デバイスの前記複数の接合電極と前記配線基板の前記複数の接合電極とを互いに接合させることとを含んだパッケージ化デバイスの製造方法が提供される。
以下に、本発明の実施形態について、図面を参照しながら説明する。以下に説明する実施形態は、上記態様の何れかをより具体化したものである。以下に示す実施形態は、本発明の技術的思想を具体化した例を示すものであって、本発明の技術的思想を、以下に記載する構成要素の材質、形状、構造、及び配置等に限定するものではない。本発明の技術的思想には、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下の説明において参照する図面では、同様又は類似した機能を有する構成要素に、同一の参照符号を付している。ここで、図面は模式的なものであり、厚さ方向の寸法と厚さ方向に垂直な方向、即ち面内方向の寸法との関係や、複数の層の厚さ方向における寸法の関係等は、現実のものとは異なり得ることに留意すべきである。従って、具体的な寸法は、以下の説明を参酌して判断すべきである。また、2以上の構成要素の寸法の関係が、複数の図面の間で異なっている可能性があることにも留意すべきである。
なお、本開示において、用語「上面」は、接合電極について使用する場合は、その接合電極の表面のうち、接合の際にこれと突き合わされる他の接合電極と向き合う領域を意味している。また、用語「上面」及び「下面」は、板状部材又はそれに含まれる層について使用する場合は、その2つの主面、即ち、厚さ方向に垂直であり且つ最も広い面積を有する面及びその裏面であって、図面において上方に示された面と下方に示された面とをそれぞれ意味している。用語「上面」を、基材から突き出た部分について使用する場合、この部分のうち、基材からの距離が最も遠い箇所を含んだ面を意味している。そして、用語「側面」は、上記の面に対して垂直であるか又は傾いた面を意味している。
また、本開示において、「AAをBBの上に」という記載は、重力方向とは無関係に使用している。「AAをBBの上に」という記載によって特定される状態は、AAがBBと接触した状態を包含する。「AAをBBの上に」という記載は、AAとBBとの間に他の1以上の構成要素を介在させることを除外するものではない。
<1>第1実施形態
<1.1>配線基板
図1は、本発明の第1実施形態に係る配線基板を概略的に示す断面図である。図2は、図1の配線基板の一部を拡大して示す平面図である。図3は、図2の構造のIII-III線に沿った断面図である。
<1.1>配線基板
図1は、本発明の第1実施形態に係る配線基板を概略的に示す断面図である。図2は、図1の配線基板の一部を拡大して示す平面図である。図3は、図2の構造のIII-III線に沿った断面図である。
図1乃至図3に示す配線基板10は、多層配線基板、具体的にはFC-BGA基板である。配線基板10には、図示しない機能デバイスが接合される。また、配線基板10は、図示しないマザーボードへ接合される。即ち、配線基板10は、機能デバイスのマザーボードへの接合を媒介する。
配線基板10は、機能デバイスが接合されるとともに、FC-BGA基板に接合されるインターポーザであってもよい。この場合、配線基板10は、FC-BGA基板とともに、機能デバイスのマザーボードへの接合を媒介する。
配線基板10は、マザーボード又はFC-BGA基板への接合をワイヤボンディングによって行うものであってもよい。また、配線基板10がインターポーザである場合、配線基板10が接合される配線基板は、マザーボードへの接合をフリップチップボンディングによって行うものであってもよく、ワイヤボンディングによって行うものであってもよい。
配線基板10は、絶縁層111と、導体パターン112と、絶縁層113及び114と、接合電極115と、接合材層116と、導体層117とを含んでいる。
絶縁層111と導体パターン112とは、多層配線構造を形成している。多層配線構造は、互いに積層された複数の層11を含んでいる。層11の各々は、絶縁層111と導体パターン112とを含んでいる。ここでは、多層配線構造は2つの層11を含んでいるが、多層配線構造は3以上の層11を含んでいてもよい。
絶縁層111と導体パターン112とは、交互に積層されている。
絶縁層111は、例えば、絶縁樹脂層である。絶縁層111には、複数の貫通孔が設けられている。
絶縁層111は、例えば、絶縁樹脂層である。絶縁層111には、複数の貫通孔が設けられている。
導体パターン112は、金属材料からなる。金属材料は、銅、アルミニウム、及びニッケルなどの金属、又は、それらの1以上を含んだ合金である。ここでは、一例として、導体パターン112は銅からなるとする。
導体パターン112は、パッド部とランド部と配線部とビア部とを含んでいる。
パッド部は、多層配線構造の上面及び下面に配置されている。パッド部は、これと隣接した絶縁層111に設けられた貫通孔の位置に設けられている。上面に配置されたパッド部間の距離は、下面に配置されたパッド部間の距離と比較して短い。
パッド部は、多層配線構造の上面及び下面に配置されている。パッド部は、これと隣接した絶縁層111に設けられた貫通孔の位置に設けられている。上面に配置されたパッド部間の距離は、下面に配置されたパッド部間の距離と比較して短い。
ランド部は、絶縁層111間に配置されている。パッド部は、これを上下で挟んだ絶縁層111に設けられた貫通孔の位置に設けられている。
配線部は、絶縁層111間に配置されている。各配線部は、それら絶縁層111間に介在した2つのランド部に接続されている。
ビア部は、絶縁層111に設けられた貫通孔を埋め込んでいる。各ビア部は、絶縁層111を間に挟んで隣り合ったパッド部とランド部とに接続されている。
絶縁層113は、多層配線構造の下面に設けられている。絶縁層113は、例えば、絶縁樹脂層である。絶縁層113には、多層配線構造の下面に配置されたパッド部の位置に貫通孔が設けられている。
絶縁層114は、多層配線構造の上面に設けられている。絶縁層114の下面及び上面は、それぞれ、第1主面及びその裏面である第2主面である。絶縁層114は、例えば、絶縁樹脂層である。絶縁層114には、多層配線構造の上面に配置されたパッド部の位置に、第1主面から第2主面まで各々が伸びた貫通孔が設けられている。即ち、導体パターン112のうち多層配線構造の上面に位置した部分を含んでいるものは、絶縁層114に設けられた貫通孔の第1主面側の開口を塞いでいる。
接合電極115は、接合材層116の材料と比較して高融点の金属材料からなる。この金属材料は、銅、アルミニウム、及びニッケルなどの金属、又は、それらの1以上を含んだ合金である。接合電極115は、単層構造を有していてもよく、多層構造を有していてもよい。ここでは、一例として、接合電極115は銅からなるとする。
接合電極115は、絶縁層114に設けられた貫通孔をそれぞれ埋め込むとともに、第2主面から柱状に突き出ている。即ち、接合電極115は、メタルポストである。
ここでは、接合電極115のうち第2主面から突き出た部分は、高さ方向が配線基板10の厚さ方向と等しい略円柱形状を有している。接合電極115のうち第2主面から突き出た部分は、他の形状、三角柱形状、四角柱形状、六角柱形状又は八角柱形状を有していてもよい。
接合電極115のうち第2主面から突き出た部分の高さHは、例えば、10乃至40μmの範囲内にある。接合電極115のうち第2主面から突き出た部分の径R1は、例えば、20乃至110μmの範囲内にある。高さHと径R1との比H/R1は、例えば、1/11乃至2の範囲内にある。
接合電極115の最小中心間距離Pは、好ましくは50乃至200μmの範囲内にあり、より好ましくは70乃至130μmの範囲内にある。後述するように、この配線基板10では、最小中心間距離Pを小さくした場合でも、接合材層を介した接合電極115間の短絡は生じ難い。
接合電極115の上面は、凹部が設けられた第1領域と、第1領域を取り囲んだ第2領域とを含んでいる。第1領域の輪郭は、凹部の開口の輪郭と等しい。第2領域は平坦である。第2領域は、配線基板10の厚さ方向に対して略垂直である。
ここでは、凹部の開口と接合電極115の上面とは相似形であり、それらの中心位置は一致している。具体的には、接合電極115の上面は円形であり、凹部の開口は、接合電極115の上面と同心の円形である。凹部の開口は、接合電極115の上面と相似形でなくてもよい。また、凹部の開口の形状は、三角形、四角形、六角形及び八角形などの多角形であってもよい。凹部の開口の形状が多角形である場合、この多角形の全ての内角は、90°以上であることが好ましい。この場合、凹部の開口の形状が鋭角を有する多角形である場合と比較して、角部に大きな応力が加わることがなく、より高い接続信頼性を達成することができる。
凹部の径R2と接合電極115の上面の径R1との比R2/R1は、好ましくは0.05乃至0.99の範囲内にあり、より好ましくは0.6乃至0.8の範囲内にある。比R2/R1を大きくすると、凹部の位置により多量の接合材を存在させることができる。但し、比R2/R1を大きくすると、凹部から接合電極115の上面周縁までの距離Wが短くなる。それ故、比R2/R1を大きくした場合には、配線基板10と機能デバイスとの接合時にそれらの接合電極間から過剰量の接合材がはみ出さないように、接合材の量を適宜設定することが望ましい。
凹部の深さDは、好ましくは0.5乃至15μmの範囲内にあり、より好ましくは1乃至5μmの範囲内にある。また、深さDと径R2との比D/R2は、好ましくは0.004乃至0.9の範囲内にあり、より好ましくは0.01乃至0.17の範囲内にある。深さD又は比D/R2を大きくすると、接合材層116を設ける際に凹部の位置から別の位置への接合材の移動は生じ難くなり、それ故、接合材層116の凹部に対する相対位置のばらつきは小さくなる。また、深さD又は比D/R2を大きくすると、配線基板10と機能デバイスとの接合時に、それらの接合電極間に介在する接合材の量を多くすることができる。接合材の量が多い場合、接合電極の高さのばらつきに起因した接続不良や、配線基板10と機能デバイス20との間での線膨張係数の相違に起因した接続不良は生じ難い。但し、配線基板10の接合電極と機能デバイスの接合電極との間に介在する接合材の量を多くすると、それら接合電極間の抵抗値が大きくなる可能性がある。
接合材層116は、それぞれ、接合電極115の上面に設けられている。接合材層116の1以上、例えば、接合材層116の全ては、凹部の位置にのみ設けられている。接合材層116は、接合電極115を構成している金属材料と比較して低融点の金属材料、例えばはんだからなる。
接合材層116の各々は、接合電極115の上面に設けられた凹部の位置で、凹部の外側に突き出ている。接合材層116の突出部は、接合電極115の上面を基準とした高さが、好ましくは5乃至50μmの範囲内にあり、より好ましくは10乃至30μmの範囲内にある。この高さを大きくすると、配線基板10と機能デバイスとの接合時に、それらの接合電極間に介在する接合材の量を多くすることができる。接合材の量が多い場合、接合電極の高さのばらつきに起因した接続不良や、配線基板10と機能デバイス20との間での線膨張係数の相違に起因した接続不良は生じ難い。但し、配線基板10の接合電極と機能デバイスの接合電極との間に介在する接合材の量を多くすると、それら接合電極間の抵抗値が大きくなる可能性がある。
導体層117は、接合電極115と絶縁層114との間、及び、接合電極115と導体パターン112との間に介在している。導体層117は、接合電極115の電解めっき法による成膜において、給電層としての役割を果たすシード層である。シード層は、単層構造を有していてもよく、多層構造を有していてもよい。なお、導体パターン112を電解めっき法によって成膜する場合は、導体パターン112とその下地との間にシード層を更に設ける。導体層は、シード層とその下地との間に、密着層を更に含むことができる。導体層の厚さは、1μm以下とすることが好ましい。
<1.2>配線基板の製造方法
上記の配線基板10は、例えば、以下の方法により製造することができる。
上記の配線基板10は、例えば、以下の方法により製造することができる。
図4乃至図13は、本発明の第1実施形態に係る配線基板の製造方法を概略的に示す断面図である。
先ず、図1を参照しながら説明した多層配線構造を得る。絶縁層111は、例えば、絶縁樹脂層である。絶縁層111の材料としては、感光性材料を使用してもよく、非感光性材料を使用してもよい。導体パターン112の材料としては、Al、Cu、及びNiなどの金属材料を使用する、ここでは、一例として、電気特性、製造の容易性及びコストを考慮して、銅からなる導体パターン112を電解めっき法により形成することとする。
次に、多層配線構造の上面に、図4に示す絶縁層114を設ける。絶縁層114の材料としては、例えば、絶縁層111について例示したものを使用することができる。絶縁層114の材料は、絶縁層111の材料と同一であってもよく、異なっていてもよい。絶縁層114には、ソルダーレジストを用いてもよい。
上記の通り、絶縁層114には貫通孔が設けられている。以下、これら貫通孔を、第1貫通孔と呼ぶ。また、絶縁層114の下面を第1主面とし、その裏面、即ち、絶縁層114の上面を第2主面する。第1貫通孔の各々は、第1主面から第2主面まで伸びている。絶縁層114と最上層の導体パターン112とを含んだ積層構造において、導体パターン112は、第1主面上に設けられており、第1貫通孔の第1主面側の開口を塞いでいる。
絶縁層114の材料として感光性材料を使用する場合、第1貫通孔は、フォトリソグラフィにより形成する。絶縁層114の材料として非感光性材料を使用する場合、第1貫通孔は、例えば、エキシマレーザ、炭酸ガスレーザ、又は紫外(UV)レーザ等を使用したレーザビーム照射により形成する。
次に、図5に示すように、絶縁層114の上面と、第1貫通孔の側壁と、導体パターン112のうち第1貫通孔の位置で露出した領域とを被覆するように、導体層117を形成する。
導体層117は、多層配線構造と絶縁層114とを含んだ積層構造の上面に対してコンフォーマルな層である。導体層117は、溶液中で形成してもよく、真空中で形成してもよい。一例によれば、導体層117は、無電解めっき法又はスパッタリング法により形成する。
無電解めっき法を利用する場合、導体層117として、例えば、Cu、Pd、Al、Sn、Ni及びCrなどの金属材料からなる層を形成することができる。スパッタリング法を利用する場合、導体層117として、例えば、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、AZO(Aluminum-doped Zinc Oxide)、ZnO、PZT(チタン酸ジルコン酸鉛)、TiN、Cu3N4、Cu合金、又はこれらの2以上の組み合わせからなる層を形成することができる。ここでは、一例として、電気特性、製造の容易性及びコストを考慮して、無電解めっき法によって、導体層117として厚さが300nmの銅層を形成することとする。
なお、導体層117を形成するのに先立ち、導体パターン112上の樹脂残渣を除去する目的で、デスミア処理を実施してもよい。デスミア処理は、過マンガン酸溶液中で実施してもよく、真空中で実施してもよい。
次に、図6に示すように、第2主面上に、第1貫通孔とそれぞれ連通した第2貫通孔を有するレジスト層121を設ける。即ち、導体層117上に、絶縁層114の貫通孔の位置に貫通孔を有するレジスト層121を設ける。レジスト層121は、例えば、導体層117上に液状レジストを塗工し、塗膜に第2貫通孔を設けることにより得る。或いは、レジスト層121は、導体層117上にドライフィルムを設置し、これに第2貫通孔を設けることにより得る。
次に、めっき法によって第1及び第2貫通孔内に金属材料を堆積させて、図7に示すように、第1貫通孔をそれぞれ埋め込むとともに、第2主面から柱状に突き出た接合電極115を形成する。接合電極115は、導体層117を給電層として用いた電解めっき法により形成することができる。ここでは、一例として、電気特性、製造の容易性及びコストを考慮して、接合電極115として電解銅めっき層を形成することとする。
次に、図8に示すように、レジスト層121を除去する。レジスト層121は、例えば、剥離剤への浸漬又はドライエッチングにより除去することができる。
次に、図9に示すレジスト層122を設ける。レジスト層122は、接合電極115を部分的に被覆している。具体的には、レジスト層122は、接合電極115の側面と、接合電極115の上面の一部とを被覆している。レジスト層122は、接合電極115の上面の位置に第3貫通孔を有している。第3貫通孔の下方の開口は、接合電極115の上面の輪郭の内側に位置し且つ上記輪郭から離間している。図3を参照しながら説明した凹部の径R2は、第3貫通孔の径に対応している。レジスト層122は、例えば、レジスト層121について上述した方法により得ることができる。
なお、ここでは、レジスト層122は、導体層117の露出部を更に被覆している。レジスト層122は、導体層117の露出部を被覆していなくてもよい。
次に、図10に示すように、接合電極115の各々の上面から金属材料の一部を除去して、それら上面の各々に、凹部が設けられた第1領域と、第1領域を取り囲んだ第2領域とを生じさせる。ここでは、第1領域の位置で、金属材料の一部を除去する。例えば、接合電極115のうち第3貫通孔の位置で露出した部分をドライエッチングによって除去して、接合電極の上面に凹部を形成する。図3を参照しながら説明した凹部の深さDは、エッチング時間によって調節することができる。
接合電極115の上面が銅からなる場合、エッチング剤としては、例えば、硫酸と過酸化水素水との混合物、又は、過硫酸ナトリウムを使用することができる。接合電極115の上面がニッケルからなる場合、エッチング剤としては、ニッケルのエッチングに利用されている公知のエッチング剤を使用することができる。
凹部は、ウエットエッチングによって形成することもできる。ウエットエッチングの場合、一般に、凹部の径R2は第3貫通孔の下方の径よりも大きくなる。
凹部は、物理的手法によって形成することもできる。例えば、研磨剤を吹き付けることにより、接合電極115の上面から金属材料の一部を除去して、それら上面の各々に凹部を形成してもよい。
凹部を形成した後、接合電極115の露出面に対して表面処理を施してもよい。表面処理としては、例えば、電解めっき法又は無電解めっき法によるめっき処理を行うことができる。電解めっき法によると、例えば、Sn、はんだ、Au、Ni又はPdからなる表面処理層を形成することができる。無電解めっき法によると、例えば、Sn、Au、Ni又はPdからなる表面処理層を形成することができる。
次に、図11に示すように、接合電極115の上面に、凹部の位置で凹部の外側に各々が突き出た接合材層116をそれぞれ形成する。接合材層116は、様々な方法で形成することができる。
例えば、レジスト層122上にはんだペーストを供給し、これをスキージでレジスト層122の上面全体に伸ばして、接合電極115の上面に設けた凹部と第3貫通孔とをはんだペーストで充填するとともに、レジスト層122の上面に残留した余剰のはんだペーストを除去する。
或いは、導体層117を給電層として用いた電解めっき法により、接合電極115の上面に設けた凹部上にはんだを堆積させて、凹部と第3貫通孔とを充填するはんだ層を形成する。
或いは、レジスト層122上にフラックスを供給し、これをスキージでレジスト層122の上面全体に伸ばして、接合電極115の上面に設けた凹部をフラックスで充填するとともに、レジスト層122の上面に残留した余剰のフラックスを除去する。続いて、はんだボールを第3貫通孔内に配置するとともに、フラックスを介して接合電極115へ接着させる。この方法では、はんだ量ははんだボールの体積で決まるため、はんだ量のばらつきが小さな接合材層116を形成することができる。
次に、図12に示すように、レジスト層122を除去する。レジスト層122は、例えば、レジスト層121について上述したのと同様の方法により除去することができる。
次に、リフローを行う。リフローによってはんだが溶融すると、接合材層116の上面は、表面張力により、図13に示すようにドーム形状になる。また、銅又はニッケルからなる表面は、溶融したはんだによって濡れ難い。それ故、第2領域、即ち、接合電極115の上面のうち凹部を取り囲んだ領域が銅又はニッケルからなる場合、溶融したはんだは第2領域へ広がり難く、凹部が設けられた第1領域に留まる。
なお、溶融したはんだの過剰な広がりを防止するために、リフローに先立ち、接合電極115のうち絶縁層から突き出た部分の側面を有機物層で被覆しておいてもよい。有機物層は、例えば、OSP(Organic Solderability Preservative)膜である。有機物層は、リフロー後に除去せずに残留させてもよい。この場合、配線基板10として、接合電極115のうち絶縁層から突き出た部分の側面を被覆した有機物層を含んだものが得られる。
リフロー温度は、接合材層116の組成に応じて適宜設定する。一実施例では、Sn-3.0Ag-0.5Cuで表される組成のはんだを接合材層116に使用し、リフロー温度は260℃に設定した。このリフローにより、接合材層116の上面は、図13に示すようにドーム形状になった。
その後、導体層117の露出部を除去する。導体層117の露出部は、例えば、エッチングによって除去する。この場合、例えば、導体層117を、接合材層116に対して高い選択比でエッチング可能とするエッチング剤を使用する。
更に、多層配線構造の下面に、図1を参照しながら説明した絶縁層113を設ける。絶縁層113は、他の段階で多層配線構造の下面に設けてもよい。
以上のようにして、図1乃至図3を参照しながら説明した配線基板10を得る。
以上のようにして、図1乃至図3を参照しながら説明した配線基板10を得る。
<1.3>パッケージ化デバイス
図14は、本発明の一実施形態に係るパッケージ化デバイスを概略的に示す断面図である。
図14は、本発明の一実施形態に係るパッケージ化デバイスを概略的に示す断面図である。
図14に示すパッケージ化デバイス1は、上述した配線基板10と、機能デバイス20と、接合材層32と、封止樹脂層40とを含んでいる。
機能デバイス20は、上記の通り、電力及び電気信号の少なくとも一方が供給されることにより動作するデバイス、外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイス、又は、電力及び電気信号の少なくとも一方が供給されることにより動作し且つ外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイスである。機能デバイス20は、例えば、半導体チップや、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップのように、チップの形態にある。ここでは、一例として、機能デバイス20は半導体チップであるとする。
機能デバイス20は、機能デバイス本体21と複数の接合電極22とを含んでいる。機能デバイス20は、フリップチップボンディングによって、配線基板10へ接合されている。
機能デバイス本体21は、平板状である。機能デバイス本体21は、機能デバイス20のうち、接合電極22以外の部分である。機能デバイス本体21は、配線基板10の上面と間を隔てて向き合っている。
接合電極22は、機能デバイス本体21から柱状に突き出ている。具体的には、接合電極22は、機能デバイス本体21の配線基板10と向き合った面から柱状に突き出ている。接合電極22は、接合材層31を介して配線基板10の接合電極115と接合されており、機能デバイス20を配線基板10へ電気的に接続している。ここでは、接合電極22のうち機能デバイス本体21から突き出た部分は、接合電極115と径がほぼ等しい略円柱形状を有しており、各々の配線基板10と向き合った面は平坦である。これら平坦面は、接合材層31を間に挟んで、接合電極115の上面と向き合っている。
接合材層31は、例えば、はんだからなる。配線基板10と接合させる前の機能デバイス20は、接合電極22の上記平坦面上に、例えばはんだからなる接合材層を含んでいる。これら接合材層を構成する金属材料と、配線基板10の接合材層116を構成する金属材料とは、機能デバイス20を配線基板10と接合させる際に溶融して混ざり合う。接合材層31は、この混合物の硬化物である。
接合材層32は、導体パターン112のうち絶縁層113の貫通孔の位置で露出した部分に設けられた金属バンプである。接合材層32は、例えば、はんだからなる。
封止樹脂層40は、機能デバイス20と配線基板10との間に介在した部分を含んでいる。封止樹脂層40は、機能デバイス20を配線基板10へ固定している。封止樹脂層40は、絶縁樹脂層からなる。絶縁樹脂層は、一例によると、アンダーフィル材から得られたものである。
<1.4>効果
上述した技術によると、機能デバイス20と配線基板10との接続において優れた接続信頼性を達成することが可能である。これについて、以下に説明する。
上述した技術によると、機能デバイス20と配線基板10との接続において優れた接続信頼性を達成することが可能である。これについて、以下に説明する。
図15は、比較例に係るパッケージ化デバイスの製造方法における一工程を概略的に示す断面図である。図16は、図15の工程によって得られる構造の一例を概略的に示す断面図である。
図15及び図16に示す比較例に係る方法は、配線基板10の代わりに配線基板10Xを使用すること以外は、図1乃至図14を参照しながら説明した方法と同様である。即ち、比較例に係る方法で使用する配線基板10Xでは、接合電極115の上面は平坦であり、接合材層116は、接合電極115の上面全体に広がっている。この点を除くと、配線基板10Xは、上述した配線基板10と同様である。
図15の配線基板10Xでは、上記の通り、接合電極115の上面は平坦であり、接合材層116は、接合電極115の上面全体に広がっている。また、図15の機能デバイス20においても、接合電極22の下面は平坦であり、接合材層23は、接合電極115の下面全体に広がっている。
そのような配線基板10X及び機能デバイス20を互いに接合させると、例えば、製造のばらつきに起因して接合電極22及び115の突出部の高さが大きい位置や、配線基板10X等の反りに起因して機能デバイス20から絶縁層114までの距離が短い位置で、図16に示すように、接合電極22と接合電極115との間から、接合材である金属材料の溶融物がはみ出る。
隣り合った接合電極115間の距離が短い場合、或る接合電極22と接合電極115との間からはみ出た溶融物は、これと隣り合った接合電極22と接合電極115との間からはみ出た溶融物と繋がり、その結果、隣り合った接合材層31が繋がり得る。或いは、或る接合電極22と接合電極115との間からはみ出た溶融物は、これらと隣り合った接合電極22及び接合電極115の少なくとも一方と繋がり、その結果、或る接合電極22と接合電極115との間に介在した接合材層31が、これらと隣り合った接合電極22及び接合電極115の少なくとも一方と繋がり得る。また、そのような状況にならなかったとしても、隣り合った接合材層31間の距離は、接合電極115間の距離よりも短くなる。その結果、接合材層31を介した接合電極115間の短絡を生じ得る。
図17は、本発明の一実施形態に係るパッケージ化デバイスの製造方法における一工程を概略的に示す断面図である。図18は、図17の工程によって得られる構造の一例を概略的に示す断面図である。
図1乃至図14を参照しながら説明した方法において使用する配線基板10では、図17に示すように、接合電極115の上面は、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んでいる。そして、接合材層116は、凹部の位置にのみ設けられている。
即ち、配線基板10において、接合材層116のうち凹部の外側に位置した部分は、配線基板10における接合材層116と比較して、体積がより小さい。また、接合前の配線基板10では、第2領域に接合材は存在していない。それ故、製造のばらつきに起因して接合電極22及び115の突出部の高さが大きい位置や、配線基板10X等の反りに起因して機能デバイス20から絶縁層114までの距離が短い位置であっても、配線基板10と機能デバイス20との接合時に、接合材の溶融物は、接合電極22と接合電極115との間からはみ出ない。また、接合電極22と接合電極115との間から接合材の溶融物がはみ出たとしても、そのはみ出し量は小さい。従って、上記のパッケージ化デバイス1では、図18に示すように、接合材層31は、接合電極22と接合電極115との間からはみ出ていないか、又は、それらの間からはみ出ているとしても、そのはみ出し量は僅かである。
また、配線基板10において、接合材層の各々は、接合電極115の上面に設けられた凹部の位置で、凹部の外側に突き出ている。それ故、製造のばらつきに起因して接合電極22及び115の突出部の高さが小さい位置や、配線基板10X等の反りに起因して機能デバイス20から絶縁層114までの距離が長い位置であっても、接合材層23と接合材層116とは互いに接触可能である。従って、これら位置でも、接合電極22及び115を確実に接合させることができる。
また、リフローによって接合材の溶融物が接合電極115上で移動して、例えば、その一部が接合電極115の側面まで到達すると、接合材層116の高さが小さくなる。この場合、接合電極22及び115の突出部の高さが小さい位置や、機能デバイス20から絶縁層114までの距離が長い位置で、接合電極22及び115を互いに接触させることができず、それらを接合させることができなくなる可能性がある。
上記の通り、配線基板10では、接合電極115の上面に凹部を設けるとともに、接合材層116は凹部の位置に設けている。それ故、図13を参照しながら説明したリフローの前後で、接合材層116の位置はほぼ一定に保たれる。接合材層116の高さが小さくなることに起因した接続不良は生じ難い。
従って、図1乃至図14、図17及び図18を参照しながら説明した技術によると、機能デバイス20と配線基板10との接続において優れた接続信頼性を達成することが可能である。
<1.5>変形例
上述した配線基板10には、様々な変形が可能である。
上述した配線基板10には、様々な変形が可能である。
図19は、第1変形例に係る配線基板の一部を拡大して示す断面図である。図20は、第2変形例に係る配線基板の一部を拡大して示す断面図である。図21は、第3変形例に係る配線基板の一部を拡大して示す断面図である。
図19に示す配線基板10Aは、以下の構成を採用したこと以外は、上述した配線基板10と同様である。即ち、配線基板10Aでは、第2領域は、外側の縁が内側の縁と比較して高い位置にある。ここでは、接合電極115の上面は凹面であり、この凹面の略中央部が更に凹んでいる。
図20に示す配線基板10Bは、以下の構成を採用したこと以外は、上述した配線基板10と同様である。即ち、配線基板10Bでは、第2領域は、内側の縁が外側の縁と比較して高い位置にある。ここでは、接合電極115の上面は凸面であり、この凸面の略中央部が更に凹んでいる。
接合電極115の形成に利用する電解めっき法における各種条件、例えば、電流密度及び材料を適宜変更すると、図7に示す接合電極115のように上面が平坦な構造だけでなく、上面が凹面である構造や、上面が凸面である構造を得ることも可能である。図19に示す配線基板10Aのように、第2領域の外側の縁が第2領域の内側の縁と比較して高い位置にある場合、リフローの際に、接合材の溶融物は、接合電極115の側面へ垂れ難い。また、図20に示す配線基板10Bのように、第2領域の内側の縁が第2領域の外側の縁と比較して高い位置にある場合、接合電極22と接合電極115との接合時に、接合材の溶融物は、接合電極22と接合電極115との間からはみ出し難い。
図21に示す配線基板10Cは、以下の構成を採用したこと以外は、上述した配線基板10と同様である。即ち、配線基板10Cでは、接合材層116は、第1領域上に設けられた第1部分116Aと、第2領域上に設けられた第2部分116Bとを含んでいる。
第1部分116Aは、図2及び図3を参照しながら説明した接合材層116と同様の形状及び寸法を有している。第2部分116Bは、第1部分116Aと比較して遥かに薄い層である。第2部分116Bの厚さは、例えば、第1部分116Aのうち凹部から突き出た部分の高さに対して1%以下である。一例によれば、第2部分116Bの厚さは、500nm以下である。
リフローの際に、接合材の溶融物は、一旦は接合電極115の上面全体に広がり、その後、第2領域上へ移動した溶融物の殆どは、表面張力によって第1領域上へと戻る。第2領域上へ移動した溶融物の一部は、第1領域上へと戻らずに、第2領域上に残留する可能性がある。図21に示す構造は、例えば、このような状況下で生じ得る。なお、配線基板10Cの接合材層116について上述した構造は、配線基板10A及び10Bにおいても生じ得る。
<2>第2実施形態
<2.1>機能デバイス
図22は、本発明の第2実施形態に係る機能デバイスの一部を拡大して示す断面図である。
<2.1>機能デバイス
図22は、本発明の第2実施形態に係る機能デバイスの一部を拡大して示す断面図である。
図22に示す機能デバイス20Aは、以下の点を除き、図15等を参照しながら説明した機能デバイス20と同様である。即ち、機能デバイス20Aでは、接合電極22の各々の上面、図22では接合電極22の下方を向いた面は、凹部が設けられた第1領域と、第1領域を取り囲んだ第2領域とを含んでいる。そして、接合材層23の各々は、接合電極22に設けられた凹部の位置で、凹部の外側に突き出ている。
上記の通り、機能デバイス20Aでは、接合電極22及び接合材層23に、それぞれ、配線基板10の接合電極115及び接合材層116と同様の構造を採用している。このような構造は、例えば、配線基板10の接合電極115及び接合材層116について上述したのと同様の方法により得ることができる。
接合電極22、その凹部、及び接合材層23の寸法及びそれら寸法の関係は、それぞれ、接合電極115、その凹部、及び接合材層116について上述した範囲内とすることができる。また、接合電極22、その凹部、及び接合材層23の形状及び配置等も、それぞれ、接合電極115、その凹部、及び接合材層116について上述したように適宜選択することができる。更に、接合電極22及び接合材層23には、それぞれ、接合電極115及び接合材層116について図19乃至図21を参照しながら説明したのと同様の変形が可能である。
<2.2>パッケージ化デバイス
図23は、図22の機能デバイスを含んだパッケージ化デバイスが有し得る構造の一例を示す断面図である。
図23は、図22の機能デバイスを含んだパッケージ化デバイスが有し得る構造の一例を示す断面図である。
図23に示す構造は、配線基板10及び機能デバイス20の代わりに、図15を参照しながら説明した配線基板10X及び図22を参照しながら説明した機能デバイス20Aをそれぞれ使用すること以外は、図17及び図18を参照しながら説明したのと同様の方法により得ることができる。図23に示す構造を有するパッケージ化デバイスは、接合電極115の接合電極22との対向面が平坦であり、接合電極22の接合電極115との対向面に上記の凹部が設けられていること以外は、図14を参照しながら説明したパッケージ化デバイス1と同様である。
このような構成を採用した場合も、第1実施形態において説明したのど同様の効果が得られる。
図24は、図22の機能デバイスを含んだパッケージ化デバイスが有し得る構造の他の例を示す断面図である。
図24に示す構造は、機能デバイス20の代わりに、図22を参照しながら説明した機能デバイス20Aを使用すること以外は、図17及び図18を参照しながら説明したのと同様の方法により得ることができる。図24に示す構造を有するパッケージ化デバイスは、接合電極22の接合電極115との対向面に上記の凹部が設けられていること以外は、図14を参照しながら説明したパッケージ化デバイス1と同様である。なお、図24の構造では、接合電極22の上面について上述した第1及び第2領域を、それぞれ、第3及び第4領域と呼ぶことがある。
このような構成を採用した場合も、第1実施形態において説明したのど同様の効果が得られる。そして、このような構成を採用した場合、接合材の溶融物のはみ出しは更に生じ難い。
<3>他の変形例
図25は、第4変形例に係る配線基板の一部を拡大して示す平面図である。図26は、図25の配線基板の一部を拡大して示す平面図である。
図25は、第4変形例に係る配線基板の一部を拡大して示す平面図である。図26は、図25の配線基板の一部を拡大して示す平面図である。
図25に示す配線基板10Dは、以下の構成を採用したこと以外は、配線基板10Dと同様である。即ち、図25に示す配線基板10Dでは、接合電極115のうち、絶縁層114の中央部を取り囲んだ周縁部に位置したものは、中央部に位置したものと比較して、接合電極115の上面中心に対する凹部の中心の距離が大きい。ここでは、接合電極115のうち上記周縁部に位置したものは、図25及び図26に示すように、凹部の中心の位置が、接合電極115の上面中心の位置に対して、絶縁層114の中央部から離れる方向にずれている。そして、接合電極115の上面中心の位置に対する凹部の中心の位置のずれの大きさは、図25に示すように、絶縁層114の中央部からの距離の増加に応じて、連続的に増加している。
配線基板10と機能デバイス20とを接合する際、この接合のための加熱に起因して、配線基板10が反る可能性がある。例えば、配線基板10は、機能デバイス20との対向面が凸形状になるように反る可能性がある。他方、機能デバイス20は、反りを生じないか、又は、配線基板10ほど大きな反りを生じない。それ故、配線基板10に反りを生じた場合、絶縁層114の中央部に位置した接合電極115と、これらに対応した接合電極22とを、正しい相対位置で接合できたとしても、絶縁層114の周縁部に位置した接合電極115と、これらに対応した接合電極22との相対位置にずれを生じ得る。このずれの大きさは、絶縁層114の中央部からの距離の増加に応じて連続的に増加する。従って、周縁部において、接合材層116と接合材層23とを接触させることができず、接合電極115と接合電極22とを接合させることができなくなる可能性がある。
図25及び図26を参照しながら説明した配線基板10Dを使用した場合、これに反りを生じた場合であっても、周縁部において、接合材層116と接合材層23とを接触させることができる。それ故、周縁部においても、接合材層116と接合材層23とを確実に接合させることができる。
なお、配線基板10Dでは、接合電極115の上面中心の位置に対する凹部の中心の位置のずれの大きさは、絶縁層114の中央部からの距離の増加に応じて、連続的に増加している。接合電極115の上面中心の位置に対する凹部の中心の位置のずれの大きさは、絶縁層114の中央部からの距離の増加に応じて、段階的に増加していてもよい。
ここで説明した構造は、配線基板10以外にも、例えば、配線基板10A、10B及び10Cにも適用可能である。
また、ここで説明した構造は、機能デバイス20Aなどの機能デバイスにも適用可能である。即ち、接合電極22のうち、機能デバイス本体21の中央部を取り囲んだ周縁部に位置したものは、中央部に位置したものと比較して、接合電極22の上面中心に対する凹部の中心の距離が大きくてもよい。この場合、接合電極22のうち上記周縁部に位置したものは、凹部の中心の位置を、接合電極22の上面中心の位置に対して、機能デバイス本体21の中央部へ近づく方向にずらす。そして、接合電極22の上面中心の位置に対する凹部の中心の位置のずれの大きさは、機能デバイス本体21の中央部からの距離の増加に応じて、連続的に減少させる。或いは、接合電極22の上面中心の位置に対する凹部の中心の位置のずれの大きさは、機能デバイス本体21の中央部からの距離の増加に応じて、段階的に減少させる。この構成を採用した場合も、接合材層116と接合材層23とを確実に接合させることができる。
図27は、第5変形例に係る配線基板の製造方法における一工程を概略的に示す断面図である。図28は、第5変形例に係る配線基板の製造方法における他の工程を概略的に示す断面図である。
図9及び図10等を参照しながら説明した方法では、第1領域の位置で接合電極115の上面から金属材料の一部を除去することにより、第1領域に凹部を有する構造を得る。また、図19を参照しながら説明した方法では、先ず、上面が凹面になるように接合電極115を形成し、その後、第2領域の位置で接合電極115の上面から金属材料の一部を除去することにより、第1領域に凹部を有する構造を得る。これら方法とは異なり、第5変形例では、第1領域に凹部を有する構造を得る。
先ず、図4乃至図7を参照しながら説明したのと同様の方法により、図27の構造からレジスト層123を省略したものを得る。なお、レジスト層121は第1レジスト層であり、絶縁層114の貫通孔及びレジスト層121の貫通孔は、それぞれ、第1及び第2貫通孔である。また、図27の第1導体部115Aは、図7の接合電極115に相当している。
次に、第1導体部115Aの各々の上面のうち、その縁に沿った領域を露出させ、この領域によって囲まれた領域を被覆するレジスト層123を設ける。レジスト層123は、第2レジスト層である。ここでは、レジスト層123は、導体層117を更に被覆している。レジスト層123は、例えば、レジスト層121及び122について上述したのと同様の方法により形成することができる。
次に、露出した上記領域に金属材料をめっき法によって更に堆積させて、第1導体部115Aの上に第2導体部115Bを形成する。これにより、第1導体部115Aと第2導体部115Bとを各々が含み、各々の上面が、凹部が設けられた第1領域と、第1領域を取り囲んだ第2領域とを含んだ複数の接合電極115を得る。
金属材料の堆積は、図7を参照しながら説明したのと同様の方法により行うことができる。ここで堆積させる金属材料は、第1導体部115Aを構成している金属材料と、同一であってもよく、異なっていてもよい。
次に、レジスト層123を除去する。レジスト層123は、レジスト層121について上述したのと同様の方法により除去することができる。
次いで、図9を参照しながら説明したのと同様の方法により、レジスト層122を設ける。レジスト層122は、例えば、厚さ方向から観察した場合に、各貫通孔の下側開口部の輪郭が、接合電極115の上面に設けられた凹部の開口の輪郭と一致するか、又は、この凹部の開口の輪郭を取り囲むように設ける。
その後、図11乃至図13を参照しながら説明した処理を順次実施する。これにより、図1乃至図3を参照しながら説明した配線基板10とほぼ同様の構造を有する配線基板を得る。
このような方法によって得られた配線基板も、機能デバイス20又は20Aと接合させた場合に、上述したのと同様の効果を奏する。
また、ここで説明した方法は、図22を参照しながら説明した機能デバイス20Aの製造に適用することも可能である。このようにして得られた機能デバイスも、配線基板10、10A、10B、10C又は10Xと接合させた場合に、上述したのと同様の効果を奏する。
1…パッケージ化デバイス、10…配線基板、10A…配線基板、10B…配線基板、10C…配線基板、10D…配線基板、10X…配線基板、11…層、20…機能デバイス、20A…機能デバイス、21…機能デバイス本体、22…接合電極、23…接合材層、31…接合材層、32…接合材層、40…封止樹脂層、111…絶縁層、112…導体パターン、113…絶縁層、114…絶縁層、115…接合電極、115A…第1導体部、115B…第2導体部、116…接合材層、116A…第1部分、116B…第2部分、117…導体層、121…レジスト層、122…レジスト層、123…レジスト層。
Claims (28)
- 第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の貫通孔が設けられた絶縁層と、
前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、
前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極と
を備えた配線基板。 - 前記第2領域は平坦である請求項1に記載の配線基板。
- 前記第2領域は、外側の縁が内側の縁と比較して高い位置にある請求項1に記載の配線基板。
- 前記第2領域は、内側の縁が外側の縁と比較して高い位置にある請求項1に記載の配線基板。
- 前記凹部の径R2と前記上面の径R1との比R2/R1は0.05乃至0.99の範囲内にある請求項1乃至4の何れか1項に記載の配線基板。
- 前記凹部の深さDと前記凹部の径R2との比D/R2は0.004乃至0.9の範囲内にある請求項1乃至5の何れか1項に記載の配線基板。
- 前記複数の接合電極のうち、前記絶縁層の中央部を取り囲んだ周縁部に位置したものは、前記中央部に位置したものと比較して、前記上面の中心に対する前記凹部の中心の距離が大きい請求項1乃至6の何れか1項に記載の配線基板。
- 前記複数の接合電極のうち前記周縁部に位置したものは、前記凹部の前記中心の位置が、前記上面の前記中心の位置に対して、前記中央部から離れる方向にずれている請求項7に記載の配線基板。
- 前記複数の接合電極のうち前記絶縁層から突き出た部分の側面を被覆した有機物層を更に備えた請求項1乃至8の何れか1項に記載の配線基板。
- 前記複数の接合電極の前記上面にそれぞれ設けられた複数の接合材層を更に備え、前記複数の接合材層の各々は、前記凹部の位置で、前記凹部の外側に突き出た請求項1乃至9の何れか1項に記載の配線基板。
- 前記複数の接合材層の1以上は、前記凹部の位置にのみ設けられた請求項10に記載の配線基板。
- 前記複数の接合材層の1以上は、前記1領域上に設けられた第1部分と、前記第2領域上に設けられた第2部分とを含んだ請求項10に記載の配線基板。
- 前記複数の接合材層の各々ははんだからなり、前記第2領域は銅又はニッケルからなる請求項10乃至12の何れか1項に記載の配線基板。
- 請求項1乃至10の何れか1項に記載の配線基板と、
機能デバイス本体と、前記機能デバイス本体から突き出た複数の接合電極とを備えた機能デバイスであって、前記機能デバイスの前記複数の接合電極は、それぞれ、前記配線基板の前記複数の接合電極と前記機能デバイス本体との間に介在した機能デバイスと、
前記配線基板の前記複数の接合電極と前記機能デバイスの前記複数の接合電極との間にそれぞれ介在した複数の接合材層と
を備えたパッケージ化デバイス。 - 前記機能デバイスの前記複数の接合電極は、各々の上面が、凹部が設けられた第3領域と、前記第3領域を取り囲んだ第4領域とを含んだ請求項14に記載のパッケージ化デバイス。
- 絶縁層と導体パターンとを含んだ積層構造であって、前記絶縁層は、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の第1貫通孔が設けられ、前記導体パターンは、前記第1主面上に設けられ、前記複数の第1貫通孔の前記第1主面側の開口を塞いだ積層構造を形成することと、
前記第2主面上に、前記複数の第1貫通孔とそれぞれ連通した複数の第2貫通孔を有するレジスト層を設けることと、
めっき法によって前記複数の第1貫通孔及び前記複数の第2貫通孔内に金属材料を堆積させて、前記複数の第1貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極を形成することと、
前記レジスト層を除去することと、
前記複数の接合電極の各々の上面から前記金属材料の一部を除去して、前記上面に、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを生じさせることと
を含んだ配線基板の製造方法。 - 前記第1領域の位置で前記金属材料の前記一部を除去する請求項16に記載の配線基板の製造方法。
- 前記上面が凹面になるように前記金属材料を堆積させ、前記第2領域の位置で前記金属材料の前記一部を除去する請求項16に記載の配線基板の製造方法。
- 絶縁層と導体パターンとを含んだ積層構造であって、前記絶縁層は、第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の第1貫通孔が設けられ、前記導体パターンは、前記第1主面上に設けられ、前記複数の第1貫通孔の前記第1主面側の開口を塞いだ積層構造を形成することと、
前記第2主面上に、前記複数の第1貫通孔とそれぞれ連通した複数の第2貫通孔を有する第1レジスト層を設けることと、
前記複数の第1貫通孔及び前記複数の第2貫通孔内に金属材料をめっき法によって堆積させて、前記複数の第1貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の第1導体部を形成することと、
前記第1レジスト層を除去することと、
前記複数の第1導体部の各々の上面のうち、その縁に沿った領域を露出させ、この領域によって囲まれた領域を被覆する第2レジスト層を設けることと、
露出した前記領域に金属材料をめっき法によって更に堆積させて前記第1導体部の各々の上に第2導体部を形成することにより、前記第1導体部と前記第2導体部とを各々が含み、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極を形成することと、
前記第2レジスト層を除去することと
を含んだ配線基板の製造方法。 - 前記複数の接合電極の前記上面に、前記凹部の位置で前記凹部の外側に各々が突き出た複数の接合材層をそれぞれ形成することを更に含んだ請求項16乃至19の何れか1項に記載の配線基板の製造方法。
- 機能デバイス本体と、前記機能デバイス本体から突き出た複数の接合電極と、前記複数の接合電極の上面にそれぞれ設けられた複数の接合材層とを備えた機能デバイスを準備することと、
請求項10乃至12の何れか1項に記載の配線基板を準備することと、
前記機能デバイスの前記複数の接合材層と前記配線基板の前記複数の接合材層とを突き合わせ、この状態でそれらに熱を加えて、前記機能デバイスの前記複数の接合電極と前記配線基板の前記複数の接合電極とを互いに接合させることと
を含んだパッケージ化デバイスの製造方法。 - 機能デバイス本体と、
前記機能デバイス本体から突き出た複数の接合電極であって、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極と
を備えた機能デバイス。 - 前記複数の接合電極の前記上面にそれぞれ設けられた複数の接合材層を更に備え、前記複数の接合材層の各々は、前記凹部の位置で、前記凹部の外側に突き出た請求項22に記載の機能デバイス。
- 第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の貫通孔が設けられた絶縁層と、前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極とを備えた配線基板と、
請求項22に記載の機能デバイスであって、前記機能デバイスの前記複数の接合電極は、それぞれ、前記配線基板の前記複数の接合電極と前記機能デバイスとの間に介在した機能デバイスと、
前記配線基板の前記複数の接合電極と前記機能デバイスの前記複数の接合電極との間にそれぞれ介在した複数の接合材層と
を備えたパッケージ化デバイス。 - 機能デバイス本体上に、複数の貫通孔を有するレジスト層を設けることと、
前記複数の貫通孔内に金属材料をめっき法によって堆積させて、前記機能デバイス本体から柱状に突き出た複数の接合電極を形成することと、
前記レジスト層を除去することと、
前記複数の接合電極の各々の上面から前記金属材料の一部を除去して、前記上面に、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを生じさせることと
を含んだ機能デバイスの製造方法。 - 機能デバイス本体上に、複数の貫通孔を有する第1レジスト層を設けることと、
前記複数の貫通孔内に金属材料をめっき法によって堆積させて、前記機能デバイス本体から柱状に突き出た複数の第1導体部を形成することと、
前記第1レジスト層を除去することと、
前記複数の第1導体部の各々の上面のうち、その縁に沿った領域を露出させ、この領域によって囲まれた領域を被覆する第2レジスト層を設けることと、
露出した前記領域に金属材料をめっき法によって更に堆積させて前記第1導体部の各々の上に第2導体部を形成することにより、前記第1導体部と前記第2導体部とを各々が含み、各々の上面が、凹部が設けられた第1領域と、前記第1領域を取り囲んだ第2領域とを含んだ複数の接合電極を形成することと、
前記第2レジスト層を除去することと
を含んだ機能デバイスの製造方法。 - 前記複数の接合電極の前記上面に、前記凹部の位置で前記凹部の外側に各々が突き出た複数の接合材層をそれぞれ形成することを更に含んだ請求項25又は26に記載の機能デバイスの製造方法。
- 第1主面と、その裏面である第2主面とを有し、前記第1主面から前記第2主面まで各々が伸びた複数の貫通孔が設けられた絶縁層と、前記第1主面上に設けられ、前記複数の貫通孔の前記第1主面側の開口を塞いだ導体パターンと、前記複数の貫通孔をそれぞれ埋め込むとともに、前記第2主面から柱状に突き出た複数の接合電極と、前記複数の接合電極の前記上面にそれぞれ設けられた複数の接合材層とを備えた配線基板を準備することと、
請求項23に記載の機能デバイスを準備することと、
前記機能デバイスの前記複数の接合材層と前記配線基板の前記複数の接合材層とを突き合わせ、この状態でそれらに熱を加えて、前記機能デバイスの前記複数の接合電極と前記配線基板の前記複数の接合電極とを互いに接合させることと
を含んだパッケージ化デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021173998A JP2023063917A (ja) | 2021-10-25 | 2021-10-25 | 配線基板及び機能デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021173998A JP2023063917A (ja) | 2021-10-25 | 2021-10-25 | 配線基板及び機能デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023063917A true JP2023063917A (ja) | 2023-05-10 |
Family
ID=86271061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021173998A Pending JP2023063917A (ja) | 2021-10-25 | 2021-10-25 | 配線基板及び機能デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023063917A (ja) |
-
2021
- 2021-10-25 JP JP2021173998A patent/JP2023063917A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
TWI395274B (zh) | 製造電路基材的方法及製造電子部件封裝結構的方法 | |
TWI479971B (zh) | 佈線板,其製造方法及具有佈線板之半導體裝置 | |
US7911805B2 (en) | Multilayer wiring element having pin interface | |
US6297553B1 (en) | Semiconductor device and process for producing the same | |
JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
US7790270B2 (en) | Wiring board and semiconductor device | |
JP6687343B2 (ja) | 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法 | |
US20120313240A1 (en) | Semiconductor package and fabrication method thereof | |
TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
TW200921884A (en) | Method for making copper-core layer multi-layer encapsulation substrate | |
US9935053B2 (en) | Electronic component integrated substrate | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
KR101696705B1 (ko) | 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지 | |
US9622347B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
TW201123326A (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
CN115020243A (zh) | 中介基板及其制法 | |
TWI646639B (zh) | 半導體封裝 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP2023063917A (ja) | 配線基板及び機能デバイス | |
JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
JP4172238B2 (ja) | 電子部品の実装構造 | |
JP2011061179A (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
KR101920434B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101920916B1 (ko) | 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230104 |