TWI622052B - 非揮發性記憶體及其存取方法 - Google Patents

非揮發性記憶體及其存取方法 Download PDF

Info

Publication number
TWI622052B
TWI622052B TW106106340A TW106106340A TWI622052B TW I622052 B TWI622052 B TW I622052B TW 106106340 A TW106106340 A TW 106106340A TW 106106340 A TW106106340 A TW 106106340A TW I622052 B TWI622052 B TW I622052B
Authority
TW
Taiwan
Prior art keywords
memory
block
sub
memory sub
blocks
Prior art date
Application number
TW106106340A
Other languages
English (en)
Other versions
TW201832239A (zh
Inventor
Jui-Lung Weng
翁瑞隆
Original Assignee
Powerchip Technology Corporation
力晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corporation, 力晶科技股份有限公司 filed Critical Powerchip Technology Corporation
Priority to TW106106340A priority Critical patent/TWI622052B/zh
Priority to CN201710160005.4A priority patent/CN108511019B/zh
Application granted granted Critical
Publication of TWI622052B publication Critical patent/TWI622052B/zh
Publication of TW201832239A publication Critical patent/TW201832239A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

非揮發性記憶體及其存取方法。非揮發性記憶體包括至少一記憶區塊。至少一記憶區塊包括多個第一記憶頁、多個第二記憶頁以及緩衝器。第一記憶頁分別對應多數條字元線，並分別包括多數個第一記憶子區塊，其中，對應第零字元線的第一記憶子區塊儲存保護圖案。第二記憶頁分別對應字元線，並分別包括多個第二記憶子區塊。緩衝器儲存保護圖案。當第一記憶子區塊的其中之一被設定為受保護記憶子區塊時，緩衝器提供保護圖案以寫入第二記憶頁中對應受保護記憶子區塊的第二記憶子區塊中以產生頁面保護資訊。

Description

非揮發性記憶體及其存取方法
本發明是有關於一種非揮發性記憶體及其存取方法，且特別是有關於一種可降低寫入干擾(program disturb)的非揮發性記憶體的一次性寫入的存取方法。
在利用快閃記憶體來實現一次性可編程記憶體的技術領域中，保護動作是透過將保護圖案寫入至儲存保護訊息的頁面來達到頁面保護或者是區塊保護的目的。
在習知的技術領域中，一次性可編程記憶體的頁面保護的執行動作是藉由控制分頁的緩衝器來產生邏輯0的資料，並將邏輯0的資料透過寫入操作來寫入至被選擇之字元線奇頁面上的所有記憶胞，並藉以完成頁面保護動作。為了將被選擇之字元線奇頁面上的所有記憶胞所儲存的資料都寫為邏輯0，寫入操作常需要多次的高電壓的脈衝方能完成，也因此，被選擇之字元線偶頁面上的記憶胞也會受到越多次的寫入干擾。另外，相鄰字元線上的記憶胞亦會受到字元線偶合效應(Coupling Effect)產生的寫入 干擾。導致所儲存的資料遭到破壞。
若要控制寫入的保護圖案非為都是邏輯0的數位信號，習知技藝中的一次性可編程記憶體則需要針對對應不同位元的多個分頁緩衝器進行個別的控制，增加設計上困難度。
本發明提供一種非揮發性記憶體及其存取方法，可有效降低寫入干擾現象。
本發明的非揮發性記憶體包括至少一記憶區塊。至少一記憶區塊包括多個第一記憶頁、多個第二記憶頁以及緩衝器。第一記憶頁分別對應多數條字元線，並分別包括多數個第一記憶子區塊，其中，對應第零字元線(WL0)的第一記憶子區塊儲存保護圖案。第二記憶頁分別對應字元線，並分別包括多個第二記憶子區塊。緩衝器耦接第一記憶頁以及第二記憶頁，儲存保護圖案。當第一記憶子區塊的其中之一被設定為受保護記憶子區塊時，緩衝器提供保護圖案以寫入第二記憶頁中對應受保護記憶子區塊的第二記憶子區塊中以產生頁面保護資訊。
本發明的非揮發性記憶體的存取方法包括：在至少一記憶區塊中，提供分別對應多數條字元線的多個第一記憶頁，其中，第一記憶頁分別包括多數個第一記憶子區塊；使對應第零字元線的第一記憶子區塊儲存保護圖案；提供分別對應字元線的多個第二記憶頁，其中，第一記憶頁包括多數個第一記憶子區塊；提供 緩衝器以儲存保護圖案，設定第一記憶子區塊的其中之一為受保護記憶子區塊，並提供保護圖案以寫入第二記憶頁中對應受保護記憶子區塊的第二記憶子區塊中以產生頁面保護資訊。
基於上述，本發明透過在對應第零字元線的第一記憶子區塊儲存保護圖案，並在任一第一記憶子區塊完程資料寫入後，設定為受保護記憶子區塊，並使保護圖案透過緩衝器寫入對應受保護記憶子區塊的第二記憶子區塊中。如此一來，不需要針對緩衝器中對應各個資料位元的電路進行個別的控制動作，以降低寫入干擾的現象。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧非揮發性記憶體
101‧‧‧記憶區塊
130‧‧‧緩衝器
111-11N‧‧‧第一記憶頁
121-12N‧‧‧第二記憶頁
WL0-WLN‧‧‧字元線
BLex、BLox‧‧‧位元線
200‧‧‧非揮發性記憶體
201‧‧‧記憶單元陣列
210‧‧‧緩衝器
220‧‧‧輸入輸出緩衝器
SGS、SGD‧‧‧選擇閘信號
SL‧‧‧源極線
WL00-WL31‧‧‧字元線
DWL_D、DWL_S‧‧‧虛擬字元線
BLe‧‧‧偶位元線
BLo‧‧‧奇位元線
2111-211N‧‧‧第一栓鎖器
2121-212N‧‧‧第二栓鎖器
SW0-SW4095‧‧‧電晶體開關
CSL0-CSL4095‧‧‧控制信號
300‧‧‧非揮發性記憶體
310‧‧‧記憶單元陣列
320‧‧‧感測放大器
330‧‧‧緩衝器
331、332‧‧‧栓鎖器
400‧‧‧非揮發性記憶體
410‧‧‧記憶單元陣列
420‧‧‧列解碼器
430‧‧‧感測放大器
440‧‧‧緩衝器
450‧‧‧行解碼器
460‧‧‧輸入出緩衝器
470‧‧‧控制器
S510-S540、S610-S650、S710-S760‧‧‧非揮發性記憶體的存取方法的步驟
圖1繪示本發明一實施例的非揮發性記憶體的示意圖。
圖2繪示本發明另一實施例的非揮發性記憶體的示意圖。
圖3繪示本發明另一實施例的非揮發性記憶體的示意圖。
圖4繪示本發明另一實施例的非揮發性記憶體的示意圖。
圖5至圖7繪示本發明一實施例的非揮發性記憶體的存取方法的流程圖。
請參照圖1，圖1繪示本發明一實施例的非揮發性記憶體的示意圖。其中，非揮發性記憶體100用以作為一次性可編程(One Time Programmable,OTP)記憶體。在本實施例中，非揮發性記憶體100可以是NAND快閃記憶體。非揮發性記憶體100包括一個或多個的記憶區塊101以及緩衝器130。記憶區塊101包括多個第一記憶頁111-11N以及多個第二記憶頁121-12N。第一記憶頁111-11N分別對應並耦接字元線WL0-WLN，第二記憶頁121-12N同樣分別對應並耦接字元線WL0-WLN。第一記憶頁111-11N以及第二記憶頁121-12N分別包括第一記憶子區塊以及第二記憶子區塊。值得一提的，第一記憶頁111-11N中對應第零字元線(例如是字元線WL0)的第一記憶頁111中的第一記憶子區塊儲存一組預設的保護圖案，其中，保護圖案可以具有多個位元，且這些位元的邏輯值可以不相同(部分為0且部分為1)。
在另一方面，本實施例中的第一記憶頁111-11N耦接至位元線BLex，第二記憶頁121-12N則耦接至位元線BLox。其中，位元線BLox可以是非揮發性記憶體100中的奇數的位元線，位元線BLex則可以是非揮發性記憶體100中的偶數的位元線。在實際的電路佈局中，位元線BLox可以有多數條，位元線BLex也可以有多數條，且各位元線BLox與各位元線BLex依序相互交錯佈局。
緩衝器130耦接至位元線BLex以及位元線BLox，並藉以耦接至第一記憶頁111-11N以及第二記憶頁121-12N。其中，緩衝器130可由對應第零字元線(例如是字元線WL0)的第一記憶 頁111中的第一記憶子區塊讀取保護圖案並加以儲存。在當第一記憶頁111-11N的其中之一(以第一記憶頁112為範例)的第一記憶子區塊的被設定為受保護記憶子區塊時，緩衝器130可提供所儲存的保護圖案以將保護圖案寫入至對應第一記憶頁112的第二記憶頁122中的第二記憶子區塊中，並在第二記憶頁122中的第二記憶子區塊中產生頁面保護資訊。
如此一來，當要針對第一記憶頁112進行再次寫入操作時，可透過檢查對應第一記憶頁112的第二記憶頁122中是否存在頁面保護資訊，若檢查的結果為是，表示第一記憶頁112為受保護的狀態，寫入操作將被中止而不執行。相對的，若檢查的結果為非，表示第一記憶頁112不為受保護的狀態，寫入操作將可被執行。
附帶一提的，本發明實施例的頁保護動作可以在當該第一記憶頁被第一次執行寫操作完成後來執行。並有效保護該第一記憶頁中的一次性寫入資料。
請注意，本發明實施例中的保護圖案是由第零字元線(例如是字元線WL0)的第一記憶頁111所提供，不需要透過各別控制緩衝器130中分別儲存多個不同位元的電路，有效簡化電路的複雜度。並且，本發明實施例可透過設置具有非全為邏輯0的保護圖案來進行頁保護動作，可降低高電壓脈衝所需要的施加次數，減低寫入干擾。
在另一方面，本實施例中，對應最後字元線(字元線WLN) 的第一記憶頁11N並可用來儲存區塊保護資訊。其中，當所有的第一記憶頁(除第一記憶頁11N以外)都完成資料寫入後，緩衝器130可接收區塊保護圖案，並將區塊保護圖案寫入至對應最後字元線(字元線WLN)的第一記憶頁11N中，並產生區塊保護資訊。在發生針對記憶區塊101進行寫入操作的需求時，緩衝器130可由第一記憶頁11N中的第一記憶子區塊中讀取資料，並透過判斷第一記憶頁11N中的第一記憶子區塊中有無儲存區塊保護資訊來決定是否繼續進行寫入操作。當第一記憶頁11N中的第一記憶子區塊中有儲存區塊保護資訊時，表示記憶區塊101為受保護的狀態，寫入操作不被執行。相對的，當第一記憶頁11N中的第一記憶子區塊中無儲存區塊保護資訊時，表示記憶區塊101非為受保護的狀態，寫入操作可被執行。
附帶一提，當區塊保護圖案寫入至對應最後字元線(字元線WLN)的第一記憶頁11N後，針對記憶區塊101所進行的寫入操作將被結束。
請參照圖2，圖2繪示本發明另一實施例的非揮發性記憶體的示意圖。非揮發性記憶體200包括記憶單元陣列201、緩衝器210以及輸入輸出緩衝器220。記憶單元陣列201中包括多個電晶體開關以及多個浮動閘極動晶體所形成的記憶胞。記憶單元陣列201接收選擇閘信號SGS以及SGD，並耦接至源極線SL、字元線WL00-WL31、虛擬字元線DWL_D以及DWL_S、偶位元線BLe以及奇位元線BLo。
緩衝器210耦接至偶位元線BLe以及奇位元線BLo，並且，緩衝器210中包括多個第一栓鎖器2111-211N以及多個第二栓鎖器2121-212N。第一栓鎖器2111-211N可用來儲存保護圖案，並在進行寫入保護動作時，第一栓鎖器2111-211N可提供保護圖案至奇位元線BLo，並使保護圖案被寫入記憶胞陣列201中的其中一個的第二記憶頁的第二記憶子區塊中。
第二栓鎖器2121-212N可用來透過輸入輸出緩衝器220來傳送讀出資料或接收寫入資料。在當輸入輸出緩衝器220進行傳送讀出資料或接收寫入資料的動作時，部分的電晶體開關SW0-SW4095中可依據控制信號CSL0-CSL4095而被導通。
請參照圖3，圖3繪示本發明另一實施例的非揮發性記憶體的示意圖。非揮發性記憶體300包括記憶單元陣列310、感測放大器320以及緩衝器330。記憶單元陣列310與感測放大器320相耦接，且感測放大器320並耦接至緩衝器330。緩衝器330包括栓鎖器331以及332。當進行正常的資料寫入動作時，栓鎖器332可由外部接收寫入資料，並提供寫入資料至感測放大器320。透過感測放大器320進行感測放大動作，寫入資料可被寫入至記憶單元陣列310中。此外，當進行正常的資料讀出動作時，感測放大器310針對由記憶單元陣列310傳出的資訊進行感測放大動作，放大後的資料備儲存至栓鎖器332中，並透過栓鎖器332提供至外部以產生讀出資料。
關於栓鎖器331，其中，當要針對記憶單元陣列310中的 其中一第一記憶頁進行業保護動作時，可先針對對應一第零字元線的第一記憶頁的第一記憶子區塊執行讀取動作，並將讀出的保護圖案儲存於栓鎖器331。並且，在當受保護的第一記憶頁對應的字元線被開啟時，栓鎖器331可提供保護圖案至位元線BLo中以使保護圖案被寫入受保護的第一記憶頁對應的第二記憶頁中。
請參照圖4，圖4繪示本發明另一實施例的非揮發性記憶體的示意圖。非揮發性記憶體400包括記憶單元陣列410、列解碼器420、感測放大器430、緩衝器440、行解碼器450、輸入出緩衝器460以及控制器470。在本實施例中，記憶單元陣列410中部分的記憶區塊被切分出來以作為一次性編程記憶體區塊411。在本實施例中，在關於寫入保護動作中，控制器470用以在寫入操作時，讀取一次性編程記憶體區塊411中的各第二記憶子區塊，並判斷各第二記憶子區塊中的資訊是否為頁面保護資訊；以及，依據各第二記憶子區塊中的資訊是否為頁面保護資訊以決定是針對對應各第二記憶子區塊的各第一記憶子區塊進行寫入動作。
並且，控制器470針對各第一記憶子區塊進行寫入動作後，控制器470可使緩衝器440儲存保護圖案，並使保護圖案寫入對應一次性編程記憶體區塊411中的各第一記憶子區塊的各第二記憶子區塊。另外，控制器470在寫入操作中，可讀取第一記憶頁中對應一最後字元線的第一記憶子區塊，並依據對應最後字元線的第一記憶子區塊是否儲存區塊保護資訊以決定是否持續進行寫入操作。
當然，控制器470還可執行針對記憶體所進行的其他為本領域具通常知識者所熟知的資料存取動作，在此不多贅述。
以下請參照圖5至圖7，圖5至圖7繪示本發明一實施例的非揮發性記憶體的存取方法的流程圖。在圖5中，在當記憶區塊要執行寫入操作時，首先，步驟S510透過讀取記憶區塊中第一記憶頁中對應一最後字元線的第一記憶子區塊，並判斷該記憶區塊是否為區塊保護狀態。若判斷結果為是，則執行步驟S511停止寫入操作。若判斷結果為否，則執行步驟S520。在步驟S520中，透過讀取對應要寫入的第一記憶頁的第二記憶頁中有無儲存頁面保護資訊來判斷要寫入的第一記憶頁是否為頁面保護狀態，若判斷結果為是，則執行步驟S521停止寫入操作。若判斷結果為否，則執行步驟S530。步驟S530中包括子步驟S531以及S532。子步驟S531將寫入資料寫入至要寫入的第一記憶頁的第一子記憶區塊中(OTP區域)，並且，在子步驟S532中，使保護圖案寫入至對應寫入的第一記憶頁的第二記憶頁中，以執行頁面保護動作。
接著，步驟S540判斷是否記憶區塊中所有的第一記憶頁的寫入動作都已完成，若非所有的第一記憶頁的寫入動作都已完成，則持續值性下一個第一記憶頁的寫入動作並重複執行步驟S530，若所有的第一記憶頁的寫入動作都已完成，則結束寫入操作。
接著請參照圖6，圖6為圖5中的步驟S532的執行細節。其中，當要進行頁面保護動作時，可先讀取保護圖案至緩衝器中 的第一栓鎖器中(步驟S610)，並在步驟S620中，將保護圖案傳送至對應選中字元線的第二記憶頁。接著，在步驟S630中將保護圖案寫入至對應選中字元線的第二記憶頁。步驟S640則執行保護圖案的寫入驗證動作，並持續進行步驟S630的寫入動作，在當確認保護圖案成功寫入至對應選中字元線的第二記憶頁後，頁面保護動作完成(步驟S650)。
圖7則為進行區塊保護動作的流程圖。在步驟S710中，執行區塊保護指令被輸入，接著，在步驟S720中，緩衝器中的第二栓鎖器產生全部都為邏輯0的區塊保護圖案。在步驟S730中，區塊保護圖案被傳輸至最後字元線(例如字元線31)對應的第一記憶頁中，並在步驟S740執行區塊保護圖案的寫入動作。步驟S750執行對應步驟S740的寫入驗證動作，並持續執行步驟S740的寫入動作，直至寫入驗證動作通過後，執行步驟S760以結束區塊保護動作。
綜上所述，本發明透過在對應第零字元線的第一記憶子區塊中儲存保護圖案，並利用緩衝器儲存並提供保護圖案以寫入至對應受保護的第一記憶頁的第二記憶頁中。如此一來，在不增加硬體複雜度的條件下，可以使用非全為邏輯0的保護圖案。且執行保護圖案的寫入動作的過程中，可以降低高電壓脈衝的施加次數及時間，有效減低寫入干擾的現象。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的 精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (14)

  1. 一種非揮發性記憶體，包括：至少一記憶區塊，包括：多個第一記憶頁，分別對應多數條字元線，並分別包括多數個第一記憶子區塊，其中對應一第零字元線的第一記憶子區塊儲存一保護圖案；以及多個第二記憶頁，分別對應該些字元線，並分別包括多數個第二記憶子區塊；以及一緩衝器，耦接該些第一記憶頁以及該些第二記憶頁，儲存該保護圖案，當該些第一記憶子區塊的其中之一被設定為一受保護記憶子區塊時，該緩衝器提供該保護圖案以寫入該些第二記憶頁中對應該受保護記憶子區塊的第二記憶子區塊中以產生一頁面保護資訊。
  2. 如申請專利範圍第1項所述的非揮發性記憶體，其中該緩衝器儲存一區塊保護圖案，並提供該區塊保護圖案以寫入至該些第一記憶頁中對應一最後字元線的第一記憶子區塊，以產生一區塊保護資訊。
  3. 如申請專利範圍第1項所述的非揮發性記憶體，其中該區塊保護資訊產生後，該至少一記憶區塊的一寫入操作被結束。
  4. 如申請專利範圍第1項所述的非揮發性記憶體，其中更包括：一控制器，耦接該緩衝器， 其中，該控制器用以：在一寫入操作時，讀取各該第二記憶子區塊，並判斷各該第二記憶子區塊中的資訊是否為該頁面保護資訊；以及依據各該第二記憶子區塊中的資訊是否為該頁面保護資訊以決定是針對對應各該第二記憶子區塊的各該第一記憶子區塊進行寫入動作。
  5. 如申請專利範圍第4項所述的非揮發性記憶體，其中當該控制器針對各該第一記憶子區塊進行寫入動作後，該控制器使該緩衝器儲存該保護圖案，並使該保護圖案寫入對應各該第一記憶子區塊的各該第二記憶子區塊。
  6. 如申請專利範圍第4項所述的非揮發性記憶體，其中該控制器在該寫入操作中，更讀取該些第一記憶頁中對應一最後字元線的第一記憶子區塊，並依據對應該最後字元線的第一記憶子區塊是否儲存該區塊保護資訊以決定是否持續進行該寫入操作。
  7. 如申請專利範圍第1項所述的非揮發性記憶體，其中更包括：一感測放大器，耦接在該緩衝器與該些第一記憶頁及該些第二記憶頁間，接收並放大由該緩衝器、該些第一記憶頁或該些第二記憶頁接收的資訊。
  8. 如申請專利範圍第1項所述的非揮發性記憶體，其中該些第一記憶頁分別耦接至多數條耦數位元線，該些第二記憶頁分別耦接至多數條奇數位元線。
  9. 如申請專利範圍第1項所述的非揮發性記憶體，其中該保護圖案包括多數個不同準位的邏輯位元。
  10. 如申請專利範圍第1項所述的非揮發性記憶體，其中該緩衝器包括：一第一栓鎖器，用以儲存該保護圖案；以及一第二栓鎖器，用以接收並儲存一寫入資料。
  11. 一種非揮發性記憶體的存取方法，包括：在至少一記憶區塊中，提供分別對應多數條字元線的多個第一記憶頁，其中，該些第一記憶頁分別包括多數個第一記憶子區塊；使對應一第零字元線的第一記憶子區塊儲存一保護圖案；提供分別對應該些字元線的多個第二記憶頁，其中，該些第二記憶頁包括多數個第二記憶子區塊；以及提供一緩衝器以儲存該保護圖案，設定該些第一記憶子區塊的其中之一為一受保護記憶子區塊，並提供該保護圖案以寫入該些第二記憶頁中對應該受保護記憶子區塊的第二記憶子區塊中以產生一頁面保護資訊。
  12. 如申請專利範圍第11項所述的非揮發性記憶體的存取方法，其中更包括：提供該緩衝器儲存一區塊保護圖案，並提供該區塊保護圖案以寫入至該些第一記憶頁中對應一最後字元線的第一記憶子區塊，以產生一區塊保護資訊。
  13. 如申請專利範圍第11項所述的非揮發性記憶體的存取方法，其中該區塊保護資訊產生後，該至少一記憶區塊的一寫入操作被結束。
  14. 如申請專利範圍第11項所述的非揮發性記憶體的存取方法，其中更包括：提供一控制器以在一寫入操作時，讀取各該第二記憶子區塊，並判斷各該第二記憶子區塊中的資訊是否為該頁面保護資訊；以及依據各該第二記憶子區塊中的資訊是否為該頁面保護資訊以決定是針對對應各該第二記憶子區塊的各該第一記憶子區塊進行寫入動作。
TW106106340A 2017-02-24 2017-02-24 非揮發性記憶體及其存取方法 TWI622052B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106106340A TWI622052B (zh) 2017-02-24 2017-02-24 非揮發性記憶體及其存取方法
CN201710160005.4A CN108511019B (zh) 2017-02-24 2017-03-17 非易失性存储器及其存取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106106340A TWI622052B (zh) 2017-02-24 2017-02-24 非揮發性記憶體及其存取方法

Publications (2)

Publication Number Publication Date
TWI622052B true TWI622052B (zh) 2018-04-21
TW201832239A TW201832239A (zh) 2018-09-01

Family

ID=62640031

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106340A TWI622052B (zh) 2017-02-24 2017-02-24 非揮發性記憶體及其存取方法

Country Status (2)

Country Link
CN (1) CN108511019B (zh)
TW (1) TWI622052B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111429961A (zh) * 2019-01-09 2020-07-17 力晶科技股份有限公司 补偿非易失存储元件编程时电荷流失与源极线偏置的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112233716A (zh) * 2020-09-27 2021-01-15 加特兰微电子科技(上海)有限公司 存储器、存储装置、集成电路、无线电器件和设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060054953A1 (en) * 2004-09-15 2006-03-16 Suk-Joon Son Memory devices having a resistance pattern and methods of forming the same
US7153743B2 (en) * 2003-12-30 2006-12-26 Dongbu Electronics Co., Ltd. Methods of fabricating non-volatile memory devices
US20080203377A1 (en) * 2007-02-27 2008-08-28 Samsung Electronics Co., Ltd. Methods of manufacturing non-volatile memory devices by implanting metal ions into grain boundaries of variable resistance layers, and related devices
US9141308B2 (en) * 2011-12-30 2015-09-22 Sandisk Technologies Inc. Controller and method for using a transaction flag for page protection
US20160172045A1 (en) * 2014-12-10 2016-06-16 Sandisk Technologies Inc. Partial Block Erase For Open Block Reading In Non-Volatile Memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391988B1 (ko) * 2001-02-09 2003-07-22 삼성전자주식회사 디램 셀 및 그 제조방법
CN101494085B (zh) * 2008-01-22 2015-09-30 群联电子股份有限公司 防止非易失性存储器发生读取干扰的方法及其控制器
KR101085630B1 (ko) * 2010-12-15 2011-11-22 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
KR102192895B1 (ko) * 2014-08-21 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7153743B2 (en) * 2003-12-30 2006-12-26 Dongbu Electronics Co., Ltd. Methods of fabricating non-volatile memory devices
US20060054953A1 (en) * 2004-09-15 2006-03-16 Suk-Joon Son Memory devices having a resistance pattern and methods of forming the same
US20080203377A1 (en) * 2007-02-27 2008-08-28 Samsung Electronics Co., Ltd. Methods of manufacturing non-volatile memory devices by implanting metal ions into grain boundaries of variable resistance layers, and related devices
US9141308B2 (en) * 2011-12-30 2015-09-22 Sandisk Technologies Inc. Controller and method for using a transaction flag for page protection
US20160172045A1 (en) * 2014-12-10 2016-06-16 Sandisk Technologies Inc. Partial Block Erase For Open Block Reading In Non-Volatile Memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111429961A (zh) * 2019-01-09 2020-07-17 力晶科技股份有限公司 补偿非易失存储元件编程时电荷流失与源极线偏置的方法
CN111429961B (zh) * 2019-01-09 2022-03-22 力晶积成电子制造股份有限公司 补偿非易失存储元件编程时电荷流失与源极线偏置的方法

Also Published As

Publication number Publication date
CN108511019B (zh) 2021-01-15
TW201832239A (zh) 2018-09-01
CN108511019A (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
KR100463197B1 (ko) 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
KR101541812B1 (ko) 비휘발성 메모리 장치
JP4660520B2 (ja) 不揮発性半導体記憶装置およびその駆動方法
JP3833970B2 (ja) 不揮発性半導体メモリ
TWI388980B (zh) 非揮發性半導體記憶體系統及其資料寫入方法
US7907446B2 (en) Nonvolatile semiconductor memory device and method of driving the same
TW201640649A (zh) 包含虛擬記憶體單元的半導體記憶體裝置和操作其之方法
JP2009301616A (ja) 不揮発性半導体記憶装置
JP3080744B2 (ja) 電気的に書き込み一括消去可能な不揮発性半導体記憶装置
KR100891406B1 (ko) 불휘발성 메모리 소자의 소거 방법
TWI512735B (zh) 記憶體裝置及記憶體裝置之操作方法
US9953718B2 (en) Programming memory cells to be programmed to different levels to an intermediate level from a lowest level
JP2009146474A (ja) 不揮発性半導体記憶装置
JP2012133833A (ja) 不揮発性半導体記憶装置
US8659945B2 (en) Nonvolatile memory device and method of operating same
TWI622052B (zh) 非揮發性記憶體及其存取方法
US7551490B2 (en) Flash memory device and method of reading data from flash memory device
JP2006164408A (ja) 不揮発性半導体記憶装置及びそのデータ消去方法。
KR101083642B1 (ko) 비휘발성 메모리장치 및 이의 동작방법
JP2014235757A (ja) コントローラ
KR102504291B1 (ko) 버퍼 메모리 관리 방법 및 이를 이용한 라이트 동작 수행 방법
TWI776607B (zh) 半導體裝置及連續讀出方法
US11017844B2 (en) Semiconductor memory device
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
JP3541427B2 (ja) フラッシュ・メモリ