TWI621175B - Etching method - Google Patents

Etching method Download PDF

Info

Publication number
TWI621175B
TWI621175B TW103129451A TW103129451A TWI621175B TW I621175 B TWI621175 B TW I621175B TW 103129451 A TW103129451 A TW 103129451A TW 103129451 A TW103129451 A TW 103129451A TW I621175 B TWI621175 B TW I621175B
Authority
TW
Taiwan
Prior art keywords
polymer
etching
gas
etching method
frequency power
Prior art date
Application number
TW103129451A
Other languages
English (en)
Other versions
TW201513217A (zh
Inventor
Ryoichi Yoshida
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201513217A publication Critical patent/TW201513217A/zh
Application granted granted Critical
Publication of TWI621175B publication Critical patent/TWI621175B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Abstract

提供一種可抑制所得到圖案之LER及LWR的數值之蝕刻方法。
一種蝕刻方法，係使用具備有處理室之基板處理裝置來蝕刻被處理體之蝕刻方法，該處理室係具有第1電極；以及第2電極，係對向配置於該第1電極，並載置被處理體；其係包含有：使得含有第1聚合物及第2聚合物之嵌段．共聚物相分離，而藉由處理氣體電漿在10℃以下之溫度來蝕刻形成有該第1聚合物及該第2聚合物之圖案的被處理體，以去除該第1聚合物及該第2聚合物之至少一者聚合物的工序。

Description

蝕刻方法
本發明係關於一種蝕刻方法。
為了實現半導體裝置之更微細化，便需要下修以使用現今光微影技術的微細加工所得到極限尺寸。
作為次世代之微細加工技術，為一種自發性地組織化出規則圖案的自組化(self-assembled)材料之自組化嵌段．共聚物(BCP：blockcopolymer)便受到矚目(參照專利文獻1)。具體而言，首先，將包含有互相不混合之2個以上聚合物．嵌段成分A、B的嵌段．共聚物之嵌段．共聚物層塗布於下層膜。之後，藉由進行熱處理(退火)來使得聚合物．嵌段成分A、B自發性地相分離。藉此所得到的奈米尺寸之構造單位所構成的規則圖案中，會藉由蝕刻來選擇性地去除任一者之聚合物成分。然後，藉由將殘留之聚合物成分作為遮罩來轉印圖案至基板，便可得到所欲之微細圖案。
【先行技術文獻】 【專利文獻】
專利文獻1：日本特開2001-151834號公報
然而，在專利文獻1之使用嵌段．共聚物的方法中，有著所謂的在蝕刻聚合物成分後所得到的圖案之LER(Line edge roughness)及LWR(Line width roughness)的數值會變大之問題點。
針對上述課題，便提供一種可抑制所得到的圖案之LER及LWR的數值之蝕刻方法。
一樣態中則提供一種蝕刻方法，係使用具備有處理室之基板處理裝置來蝕刻被處理體的蝕刻方法，該處理室係具有：第1電極；以及第2電極，係對向配置於該第1電極，並載置被處理體；係包含有：使得含有第1聚合物及第2聚合物之嵌段．共聚物相分離，而藉由處理氣體電漿在10℃以下之溫度來蝕刻形成有該第1聚合物及該第2聚合物之圖案的被處理體，以去除該第1聚合物及該第2聚合物之至少一者聚合物之工序。
可提供一種可抑制所得到的圖案之LER及LWR的數值之蝕刻方法。
20‧‧‧被處理體
21‧‧‧膜
101‧‧‧電漿蝕刻裝置
102‧‧‧載置台
103‧‧‧絕緣構件
104‧‧‧支撐部
105‧‧‧聚焦環
106‧‧‧靜電夾具
111‧‧‧排氣口
112‧‧‧排氣裝置
113‧‧‧閘閥
114‧‧‧匹配器
115‧‧‧第1高頻電源
116‧‧‧直流電壓源
117‧‧‧冷媒室
118‧‧‧氣體供給機構
119‧‧‧氣體供給線路
120‧‧‧噴淋頭
121‧‧‧緩衝室
122‧‧‧氣體噴出口
123‧‧‧氣體供給源
124‧‧‧偶極環磁鐵
125‧‧‧匹配器
126‧‧‧第2高頻電源
130‧‧‧控制部
圖1係本實施形態相關之蝕刻方法的一範例之流程圖。
圖2係用以說明本實施形態相關之蝕刻方法的一範例之概略圖。
圖3係本實施形態相關之電容耦合型電漿蝕刻裝置的一範例之概略結構圖。
以下，便參照添附圖式就本發明之實施形態來加以說明。另外，本說明書及圖式中，有關實質上相同之構成便藉由賦予相同符號來省略重複之說明。
(自組化嵌段．共聚物(BCP))
已知一種在被處理體上，讓構成嵌段．共聚物之第1聚合物及第2聚合物自組化，而形成自組化週期圖案之定向自組化技術(DSA：directed self-assembled)。
就嵌段．共聚物之自組化來簡單地加以說明。含有互相不混合的第1聚合物及第2聚合物之嵌段．共聚物層會塗布於被處理體。在此狀態下，從常溫開始來在300℃以下之溫度進行熱處理。通常，當在200℃~250℃下進行熱處理時，嵌段．共聚物層便會相分離。然後，在相分離後，即便讓溫度回到常溫，嵌段．共聚物層仍會保持相分離狀態。
各聚合物之聚合物長度較短則相互作用(斥力)會變弱，且親水性會變強。聚合物長度較長則相互作用(斥力)會變強，且疏水性會變強。藉由利用此般聚合物性質來控制所塗布之聚合物與鄰接之層的親水性及/或疏水性，便可形成第1聚合物與第2聚合物會依序配列之微細圖案。然後，藉由蝕刻來選擇性地去除第1聚合物及第2聚合物之任一者聚合物，便可形成利用另者聚合物之圖案。
本實施形態中，係使用聚苯乙烯(PS)以及聚甲基丙烯酸甲酯(PMMA)來作為第1聚合物及第2聚合物。該情況，嵌段．共聚物會聚合(苯乙烯-b-甲基丙烯酸甲酯)。然而，本實施形態並不限於此雙嵌段．共聚物，亦可使用其他鏈狀嵌段．共聚物或具有其他構造之嵌段．共聚物，例如，星形共聚物、支鏈共聚物、超支鏈共聚物以及接枝共聚物。
本實施形態中所使用之嵌段．共聚物的具體範例，除了聚(苯乙烯-b-甲基丙烯酸甲酯)以外，亦可舉例有包含聚(苯乙烯-b-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-異戊二烯)、聚(苯乙烯-b-烯基芳香族)、聚(異戊二烯-b-環氧乙烷)、聚(苯乙烯-b-(乙烯-丙烯))、聚(環氧乙烷-b-已內酯)、聚(丁二烯-b-環氧乙烷)、聚(苯乙烯-b-t-甲基丙烯酸丁酯)、聚(甲基丙烯酸甲酯-b-t-甲基丙烯酸丁酯)、聚(環氧乙烷-b-環氧丙烷)、聚(苯乙烯-b-四氫呋喃)、聚(苯乙烯-b-異戊二烯-b-環氧乙烷)、聚(苯乙烯-b-二甲基矽氧烷)、聚(甲基丙烯酸甲酯-b-二甲基矽氧烷)或是前述嵌段．共聚物之至少一個的組合等雙嵌段或是三嵌段．共聚物。
(蝕刻方法)
圖1係顯示本實施形態相關之蝕刻方法的一範例之流程圖。
本發明者已發現在使用嵌段．共聚物之圖案形成中，於蝕刻去除第1聚合物及第2聚合物之任一者的聚合物時，藉由將程序溫度控制為10℃以下，較佳為0℃以下，更佳為-10℃以下，便可改善蝕刻後圖案之LER及/或LWR。又，已知藉由程序溫度之低溫化，便會提升第1聚合物/第2聚合物之選擇比。進一步地，已知由於藉由程序溫度之低溫化，便會降低蝕刻速率，故會提升蝕刻之控制性。
亦即，本實施形態之蝕刻方法如圖1所示，係包含有：使得含有第1聚合物及第2聚合物之嵌段．共聚物相分離，而藉由處理氣體電漿在10℃以下之溫度來蝕刻形成有該第1聚合物及該第2聚合物之圖案的被處理體，以去除該第1聚合物及該第2聚合物之至少一者聚合物之工序(S10)。
就本實施形態相關之蝕刻方法，係參照圖2來詳細地加以說明。於圖2顯示用以說明本實施例相關之蝕刻方法的一範例之概略圖。另外，圖2中，不僅本實施形態相關之蝕刻方法，連有關在為蝕刻對象之被處理體上的嵌段．共聚物之形成例，都簡單地加以說明。又，作為嵌段．共聚物，係取使用聚(苯乙烯-b-甲基丙烯酸甲酯)之情況為範例來加以說明。
首先，準備好將聚(苯乙烯-b-甲基丙烯酸甲酯)溶解於有機溶劑的塗布液。有機溶劑只要為對應於所使用之嵌段．共聚物，而與所構成之聚合物相容性高者，並不特別限定，例如使用甲苯、丙二醇、單甲醚、丙酮等。
接著，藉由例如旋轉塗布法，來塗布於被處理體20上。藉此，如圖2(a)所示般，會形成有聚(苯乙烯-b-甲基丙烯酸甲酯)膜21。該膜21中，係如圖2(a)之插圖所概略性地顯示般，PS聚合物與PMMA聚合物會互相地混合。
接著，如圖2(b)所示，將形成有聚(苯乙烯-b-甲基丙烯酸甲酯)膜21之被處理體載置於加熱台HP上，並加熱至既定溫度。藉此，在聚(苯乙烯-b-甲基丙烯酸甲酯)會產生相分離，而如圖2(b)之插圖所概略性地顯示般，PS區域DS與PMMA區域DM會交互地配列。在此，由於區域DS之寬度會依存於PS之聚合度，區域DM之寬度會依存於PMMA之聚合度，故藉由調整聚合度，便可形成以相等之間距來反覆配列區域DS及區域DM的所欲圖案。
接著，如圖2(c)所示，藉由以包含例如氧氣(O2)及氬氣(Ar)等處理氣體之電漿來蝕刻，以選擇性地蝕刻PMMA區域DM，來形成由PS區域DS所構成之圖案。處理體氣只要為會對應於所使用之嵌段．共聚物，而能選擇性地蝕刻構成嵌段．共聚物的2種聚合物中之至少一者聚合物，則並不特別被限定於上述處理氣體。處理氣體之具體範例除了上述O2、Ar以外，還可舉例有四氟甲烷(CF4)、六氟乙烷(C2F6)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、全氟乙烷(CF3CF3)、溴(Br)、氮(N2)、三氟化氮(NF3)、氯(Cl2)、四氯化碳(CCl4)、溴化氫(HBr)、六氟化硫(SF6)等。即便該等處理氣體中，較 佳地係使用非沉積系處理氣體，更佳地係使用O2氣體及Ar氣體之混合氣體。在使用沉積系處理氣體的情況，雖會提升蝕刻時之選擇比，但在蝕刻後會有因圖案之毀損而產生彎曲(wiggling)之情事。
又，在使用O2氣體及Ar氣體之混合氣體的情況，作為追加氣體較佳地係包含有一氧化碳(CO)或二氧化碳(CO2)。由於藉由追加該等氣體，便可使得所得到圖案的LER及/或LWR變小，故較佳。
蝕刻時處理氣體之流量雖不特別限制，但較佳地係處理氣體之總流量較少，在使用O2氣體及Ar氣體的情況，O2氣體及Ar氣體之總流量較佳地係1000sccm以下。藉由減少處理氣體之總流量，來讓所得到圖案的LER及/或LWR有變小的傾向。在使處理氣體之總流量較小的情況，雖如上述般所得到圖案之LER及/或LWR會變小，但卻有蝕刻速率會加速，而難以技術性地控制蝕刻處理的情況。該情況較佳地係藉由調整例如後述高頻電力之輸出等的其他調整方法，來使得蝕刻控制性提升。
又，在使用O2氣體及Ar氣體的情況，於可確保後述聚合層下層之中性膜的蝕刻速率的範圍內，亦可降低O2氣體分壓。一般而言，在降低O2氣體分壓的情況，LER及/或LWR雖會變大，但所殘留之PS膜的遮罩殘留量亦有變大之傾向。從而，在適用於追求較大之遮罩殘留量的用途之情況，較佳地係讓O2氣體分壓下降。進一步地，藉由讓O2氣體分壓下降，由於會降低蝕刻速率，故能提升蝕刻控制性。
又，蝕刻時之滯留時間較佳地係變長。雖亦會依存於其他蝕刻條件或裝置構成，但本實施形態中，滯留時間較佳地係2秒~13秒之範圍內。在此滯留時間之範圍內，滯留時間越長越好。由於藉此，便會提升聚合物層下層之中性膜的蝕刻速率，而提升選擇比，故較佳。另外，所謂的滯留時間係代表處理氣體在蝕刻裝置內有助於蝕刻部分之滯留時間，具體而言，在將晶圓面積乘上電極間之距離所求得的有效腔室體積作為V(L)，將處理室內壓力作為P(mTorr)，將該處理氣體流量作為S(sccm)的情況，則滯留時間τ係以下式來加以計算。
τ=P．V/S(秒)...(式1)
又，在蝕刻時，較佳地係施加偏壓用高頻電力(LF)至後述蝕刻裝置之下部電極。藉由施加偏壓用高頻電力，便可促進起因於處理氣體之蝕刻性離子的垂射，而得到低LER及/或LWR之圖案。
本實施形態相關之蝕刻方法較佳地係進一步地在S10之去除聚合物的工序之前或之後的任一者，具有將聚合物(層)膜質改善(cure)之工序。藉此，便可進一步地減低所得到圖案的LER及LWR。又，亦可進一步地改善圖案之機械性強度的劣化及膜質之惡化。
作為膜質改善之方法可舉例有使用紫外線(UV)照射裝置，來照射UV至聚合物層之方法；使用含氫(H2)處理氣體之電漿，來對聚合物層施予電漿處理之方法等。另外，包含電漿處理所使用之H2氣體的處理氣體一般而言會使用H2氣體、氮氣(N2)及甲烷(CH4)氣體之混合氣體或是H2氣體及Ar氣體之混合氣體等。
(被處理體)
作為形成有可實施本實施形態之蝕刻方法的嵌段．共聚物之被處理體並不特別限制，可使用例如電子零件用之基板或對該基板形成既定之配線圖案者等。更加具體而言，該基板可使用矽晶圓基板、銅、鉻、鐵、鋁等金屬製基板、玻璃基板等。又，配線圖案材料之具體範例可舉例有例如銅、鋁、鎳、金等。
又，被處理體亦可使用在上述基板上形成有例如中性膜者。作為中性膜並不特別限制，可使用以往習知者。中性膜之製造例可舉例有將溶解於既定溶劑的聚苯乙烯(PS)與聚甲基丙烯酸甲酯(PMMA)之隨機共聚體塗布於被處理體上，而進行數分鐘乃至數小時熱處理等。進一步地，亦可為在被處理體，上述基板與中性膜之間設置有無機系膜(無機膜)及/或有機系膜(有機膜)者。無機膜可舉例有無機反射防止膜(無機ARC)。有機膜可舉例有有機反射防止膜(有機BARC)、多層阻劑法中之下層膜等。
另外，本實施形態相關之蝕刻方法中，亦可僅蝕刻第1聚合物或第2聚合物之任一者，亦可構成為將與已被蝕刻之聚合物相反而殘留之聚合物作為遮罩，來蝕刻可存在於已被蝕刻之聚合物下層的例如中性膜等下層膜。
(蝕刻裝置)
接著，便參照圖3，就可實施本實施形態相關之蝕刻方法的蝕刻裝置之一範例來加以說明。於圖3顯示實施形態相關之電容耦合型電漿蝕刻裝置的一範例之概略構成圖。
一實施形態相關之電漿蝕刻裝置101係構成為磁控管型反應性離子蝕刻(Reactive Ion Etching，RIE)裝置。
電漿蝕刻裝置101係具有例如由鋁或不鏽鋼等金屬所構成並接地之腔室C。
腔室C之內部係設置有用以載置例如晶圓W之載置台102。載置台102係例如由鋁等所構成，並透過絕緣構件103來被由導體所形成之支撐部104所支撐。
載置台102上面之周圍係配置有例如由矽或石英等所形成之聚焦環105。載置台102上面係設置有用以藉由靜電吸附力來保持晶圓W之靜電夾具106。
載置台102及支撐部104係構成為可藉由包含滾珠螺桿107之升降機構來進行升降。又，包含該升降機構之支撐部104的下方區域係被由不鏽鋼等所形成之波紋管108所覆蓋。波紋管108外側係設置有波紋管罩體109。
聚焦環105下面係連接於反射板110，聚焦環105會透過反射板110、支撐部104及波紋管108來與腔室C導通。
腔室C係具有上部腔室101a及直徑較該上部腔室101a要大之下部腔室101b。下部腔室101b側壁係形成有排氣口111。排氣口111係透過排氣管來連接有排氣裝置112。排氣裝置112係使用例如真空泵等，而藉由讓其作動，便可將腔室C內之處理空間減壓至既定真空度。
下部腔室101b側壁係安裝有開閉晶圓W之搬出入口的閘閥113。
載置台102或作為後述上部電極所構成之噴淋頭120之至少一者係透過匹配器114來電性連接有電漿生成及反應性離子蝕刻(RIE)用之第1高頻電源115。第1高頻電源115係將具有例如100W~300W輸出之高頻電力作為電漿生成用高頻電力(HF)來供給至載置台102或噴淋頭120。另外，圖3之範例中，係顯示於載置台102，亦即下部電極電性連接有第1高頻電源115之範例。
電漿生成用高頻電力(HF)之輸出雖不被限定，但在100W~300W之輸出範圍中，越高輸出越好。藉由提高電漿生成用高頻電力(HF)之輸出，便可減低蝕刻後之圖案的LER及/或LWR。又，亦可增加蝕刻後之遮罩殘留量。
又，載置台102較佳地係透過匹配器125來電性連接有第2高頻電源126。第2高頻電源126係將具有例如0W~100W之輸出的高頻電力作為偏壓用高頻電力(LF)來重疊地供給至載置台102。例如，對於在中性膜上形成有嵌段．共聚物的被處理體，在蝕刻所蝕刻之聚合物膜及該聚合物膜下層之中性膜的情況，由於中性膜為比較硬之膜，故有無法充分地取得選擇比之情事。該情況，藉由施加偏壓用高頻電力，來一口氣地蝕刻所蝕刻之聚合物膜及該聚合物膜下層之中性膜，便可取得較大的選擇比。
另外，偏壓用高頻電力(LF)較佳地係間歇地，亦即脈衝狀地施加。藉此，便可提高PS膜及該PS膜下層之中性膜的膜殘留量(遮罩殘留量)。
另外，將施加高頻電力之時間為Ton，將未施加之時間為Toff的情況，會施加1/(Ton+Toff)之頻率的脈衝狀高頻電力至電極。一般而言，1/(Ton+Toff)之頻率為1kHz~100kHz左右。又，該情況，佔空比會以施加之時間Ton相對施加之時間Ton及未施加之時間Toff的總時間之比率，亦即，Ton/(Ton+Toff)來加以表示。佔空比一般而言，為10%~90%。
偏壓用高頻電力(LF)之輸出雖不被限定，但在0W~100W之輸出範圍中，越高輸出越好。藉由提高偏壓用高頻電力(LF)，便可減低蝕刻後之圖案的LER及/或LWR。然而，由於高頻電力會對電漿之生成造成影響，而使得蝕刻之控制變得困難，故偏壓用高頻電力(LF)之輸出較佳地係100W左右。
腔室C之頂部係設置有噴淋頭120。噴淋頭120係被保持在接地電位，且亦具有上部電極之機能。
靜電夾具106係可使用將由導電膜所構成之電極106a夾置於一對絕緣片106b之間者等。電極106a係電性連接有直流電壓源116。晶圓W會因利用來自直流電壓源116之直流電壓的靜電吸附力，而被靜電吸附於靜電夾具106。
載置台102內部係設置有延伸於例如圓周方向之冷媒室117。冷媒室117係從未圖示之冷卻單元透過配管117a、117b來循環供給有既定溫度之冷媒。載置台102上之晶圓W會因所循環之冷媒溫度，而被控制為既定之處理溫度。
又，靜電夾具106上面與晶圓W內面之間係透過氣體供給線路119來供給有來自氣體供給機構118之導熱氣體，例如氦氣(He)。氣體供給機構118係為了提高蝕刻加工之晶圓面內均勻性，而在晶圓中心部與晶圓周緣部中，以可獨立地控制氣壓的方式來加以設置。
噴淋頭120係其下面會與載置台102上面平行地對向配置，該噴淋頭120下面係設置有多數氣體噴出口122。又，噴淋頭120內部於氣體噴出面上部係設置有與氣體噴出口122連通之緩衝室121。緩衝室121之氣體導入口120a係透過氣體供給配管123a來連接有氣體供給源123。從該氣體供給源123來供給處理氣體至緩衝室121。
上部腔室101a周圍係配置有環狀或同心狀地延伸之偶極環磁鐵124。偶極環磁鐵124係構成為藉由在周圍方向以固定間隔來配列複數個，例如16個異向性片段柱狀磁鐵等，而可整體性地形成朝向一方向之相同水平磁場。藉由配置偶極環磁鐵124，以在載置台102與噴淋頭120之間的空間藉由來自第1高頻電源115之高頻電力來形成有鉛直方向的RF電場，並於水平方向形成有磁場。藉由使用該等之正交電磁場的磁控管放電，來在載置台102表面附近生成有高密度電漿。
上述構成之電漿蝕刻裝置會以控制部130來總括地控制。控制部130係具有CPU131(Central Processing Unit)、ROM132(Read Only Memory)、RAM133(RandomAccess Memory)。CPU131會依照儲存於RAM133等之記憶區域的各種配方來實行電漿處理。配方係記載有為相對於程序條件之裝置控制資訊的程序時間、處理室內溫度(上部電極溫度、處理室之側壁溫度、ESC溫度等)、壓力(氣體之排氣)、高頻電力及電壓、處理氣體之流量、傳熱氣體之流量等。
接著，便舉個具體的實施形態，來更加詳細地說明本發明。另外，本說明書中，在全部的實施形態中，雖使用聚(苯乙烯-b-甲基丙烯酸甲酯)來作 為嵌段．共聚物，而藉由包含Ar氣體及O2氣體之處理氣體來選擇性地蝕刻聚甲基丙烯酸甲酯，但本發明並不限定於此點。
(第1實施形態)
就確認了在蝕刻去除第1聚合物及第2聚合物之任一者聚合物時，藉由將程序溫度控制為低溫，便可改善蝕刻後之圖案的LER及/或LWR之實施形態來加以說明。
在至少形成有中性膜之被處理體上，藉由上述方法來形成聚(苯乙烯-b-甲基丙烯酸甲酯)。藉由將該被處理體加熱至既定溫度，便會得到以既定間距來交互地配列PS與PMMA的被處理體。
將所得到之被處理體係使用如圖3所示之一範例的蝕刻裝置來選擇性地蝕刻PMMA及PMMA下層之中性膜。蝕刻條件如下：氣體種類/氣體流量：O2/Ar=20~30/340~510sccm，被處理體之下部溫度：10℃或-10℃，蝕刻時間：15秒
其他蝕刻條件為相同。
另外，被處理體之下部溫度會藉由將冷媒導入至圖3之冷媒室117而以被處理體之下部會成為10度或-10度的方式來加以控制。
於表1顯示利用各蝕刻條件之蝕刻後的微細圖案相關結果之一範例。
如表1所示，已知藉由將被處理體之溫度，亦即蝕刻溫度從10℃朝-10℃降為更低溫，便可減低所得到圖案的LER及LWR。另外，雖未顯示於表1，但被處理體之溫度為10℃的實施形態與被處理體之溫度為常溫的實施形態相比，會具有相當低之LER及LWR。
又，如表1所示，藉由使蝕刻溫度為低溫，則PS膜及PS膜下層之中性膜的膜殘留量(遮罩殘留量)便會變多。此應該是因為使蝕刻溫度為低溫，而使得PMMA膜及該PM膜下層之中性膜的蝕刻速率會相對於PS膜之蝕刻速率而相對性地提高之故。
由上述結果，已知藉由使蝕刻溫度為低溫，便可改善所得到圖案的LER及/或LWR，並且可改善蝕刻時之遮罩選擇比。
(第1實施形態之變形例)
又，作為第1實施形態之變形例係對PS與PMMA會以既定間距來交互地配列之被處理體，以下述蝕刻條件來選擇性地蝕刻PMMA及PMMA下層之中性膜。蝕刻條件係如下：氣體種類/氣體流量：O2/Ar=40~60/680~1020sccm，被處理體之下部溫度：10℃或20℃，蝕刻時間：32秒(10℃之實施形態)或15秒(20℃之實施形態)，其他蝕刻條件為相同。
就各實施形態，來求得PMMA之蝕刻速率ERPMMA與ERPS，而求得其比值ERPMMA/ERPS。其結果，被處理體之下部溫度為10℃之實施形態的蝕刻速率比ERPMMA/ERPS為5.0，被處理體之下部溫度為20℃之實施形態的蝕刻速率比ERPMMA/ERPS為1.6。其結果，已知藉由使蝕刻溫度為低溫，便可改善蝕刻時之遮罩選擇比。
(第1實施形態之又一變形例)
又，作為第1實施形態之又一變形例係對PS與PMMA會以既定間距來交互地配列之被處理體，以下述蝕刻條件來選擇性地蝕刻PMMA及PMMA下層之中性膜。蝕刻條件係如下：氣體種類/氣體流量：O2/Ar=40~60/680~1020sccm，被處理體之下部溫度：10℃或30℃，蝕刻時間：10秒，其他蝕刻條件為相同。
於表2顯示利用各蝕刻條件之蝕刻後的微細圖案相關結果之一範例。
如表2所示，已知藉由將被處理體之溫度，亦即蝕刻溫度從30℃朝10℃而為更低溫，便可增加PS膜及中性膜之膜殘留量(遮罩殘留量)。亦即，已知即便在本實施形態中，亦可藉由使蝕刻溫度為低溫，來改善蝕刻時之遮罩選擇比。
以上，已知藉由第1實施形態，來將程序溫度控制為低溫，便可改善蝕刻後圖案之LER及/或LWR以及遮罩選擇比。
(第2實施形態)
就確認了藉由調整電漿生成用高頻電力(HF)及偏壓用高頻電力(LF)，便可減低LER及/或LWR之實施形態來加以說明。
首先，就確認了藉由調整電漿生成用電力(HF)，便可減低LER及/或LWR之實施形態來加以說明。
對PS與PMMA會以既定間距來交互地配列之被處理體，以下述蝕刻條件來選擇性地蝕刻PMMA。蝕刻條件係如下：高頻電力：HF/LF=100、200或300W/100W，氣體種類及氣體流量：O2/Ar=40~60/680~1020sccm，蝕刻時間：15秒(HF=100W之實施形態)、10秒(HF=200W之實施形態)或8秒(HF=300W之實施形態)。
於表3顯示利用各蝕刻條件之蝕刻的微細圖案相關之結果的一範例。
如表3所示，已知藉由提高電漿生成用高頻電力(HF)之輸出，便可減低LER及LWR。又，已知藉由提高電漿生成用高頻電力(HF)之輸出，便可改善PS膜之膜殘留量(遮罩殘留量)。
(第2實施形態之變形例)
接著，就確認了藉由施加偏壓用高頻電力(LF)至蝕刻裝置之下部電極，便可減低LER及/或LWR之實施形態來加以說明。
對PS與PMMA會以既定間距來交互地配列之被處理體，以下述蝕刻條件來選擇性地蝕刻PMMA。蝕刻條件係如下：高頻電力：HF/LF=200W/0、50或100W，氣體種類及氣體流量：O2/Ar=40~60/680~1020sccm，被處理體之下部溫度：10℃，蝕刻時間：80秒(LF=0W之實施形態)、15秒(LF=50W之實施形態)或10秒(LF=100W之實施形態)，其他蝕刻條件為相同。
於表4顯示利用各蝕刻條件之蝕刻後微細圖案相關之結果的一範例。
如表4所示，已知藉由施加偏壓用高頻電力(LF)，便可減低蝕刻後圖案的LER及LWR。又，已知藉由施加偏壓用高頻電力(LF)，便可改善PS膜之膜殘留量(遮罩殘留量)。
以上，藉由第2實施形態，已知藉由調整電漿生成用高頻電力(HF)及偏壓用高頻電力(LF)，便可減低LER及/或LWR。
(第3實施形態)
接著，就確認了在蝕刻工序之前或之後，藉由進行聚合物之膜質改善，便可減低所得到圖案的LER及/或LWR之實施形態來加以說明。
對PS與PMMA會以既定間距來交互地配列之被處理體，以下述蝕刻條件來選擇性地蝕刻PMMA。蝕刻條件係如下：氣體種類及氣體流量：O2/Ar=40~60/680~1020sccm，被處理體之下部溫度：10℃。
之後，以包含H2氣體及Ar氣體之處理氣體的電漿處理，來進行殘留之PS聚合物層的膜質改善。
所得到圖案的LER為2.5nm，LWR為2.5nm。又，PS膜之膜殘留量為13.9nm，圖案底部之線寬為11.0nm。由此，已知藉由在本實施行形態相關之蝕刻工序前後進行膜質改善工序，便可改善LWR及/或LER。又，已知可改善蝕刻時之遮罩選擇比。
另外，本實施形態中，雖已就在蝕刻工序後實施膜質改善工序之實施形態來加以說明，但本發明並不被限定於此點，亦可在蝕刻工序前實施。又，膜質改善方法雖已就使用含H2氣體之處理氣體電漿的方法來加以說明，但本發明並不被限定於此點，亦可採用UV照射方法等。
以上，已知藉由第3實施形態，在蝕刻工序之前或之後，實施聚合物膜之膜質改善處理，便可改善所得到圖案的LER及/或LWR。
(第4實施形態)
接著，就確認了藉由減少蝕刻工序時之處理氣體流量，便可減低所得到圖案的LER及/或LWR之實施形態來加以說明。
對PS與PMMA會以既定間距來交互地配列之被處理體，以下述蝕刻條件來選擇性地蝕刻PMMA及PMMA下層之中性膜。在例如壓力為30mTorr之情況的蝕刻條件係如下：氣體種類及氣體流量(氧氣分壓)：O2/Ar=40~60/680~1020sccm(1.7mTor)、12.8~19.2/340~510sccm(1.1mTorr)或25.6~38.4/680~1020sccm(1.1mTorr)，其他蝕刻條件為相同。
於表5顯示利用各蝕刻條件之蝕刻後的微細圖案相關結果的一範例。
由表5之例7與例8的比較便可明白，已知藉由降低蝕刻時之處理氣體的總流量，便可減低所得到圖案的LER及/或LWR。
又，由表5之例7與例9的比較便可明白，已知藉由降低蝕刻時處理氣體中之O2氣體分壓，便可改善蝕刻時之遮罩殘留量。
以上，已知藉由第4實施形態來控制蝕刻時之處理氣體的總流量及O2氣體之分壓，便可改善所得到圖案的LER及/或LWR。
(第5實施形態)
接著，就確認了藉由作為處理氣體而在O2氣體及Ar氣體之混合氣體添加CO或CO2，便可減低所得到圖案的LER及/或LWR之實施形態來加以說明。
對PS與PMMA會以既定間距來交互地配列之被處理體，以下述蝕刻條件來選擇性地蝕刻PMMA及PMMA下層之中性膜。蝕刻條件係如下：氣體種類及氣體流量：O2/Ar/CO=40~60/680~1020/0或40~60sccm，被處理體之下部溫度：10℃，其他蝕刻條件為相同。
於表6顯示利用各蝕刻條件之蝕刻後的微細圖案相關結果的一範例。
如表6所示，已知藉由作為蝕刻處理氣體而添加CO，便可改善所得到圖案的表面之LER及/或LWR。另外，本實施形態中，雖選擇了CO來作為添加氣體，但在添加了CO2之情況，亦可同樣地改善LER及/或LWR。
以上，已知藉由第5實施形態，在蝕刻時之處理氣體添加CO或CO2，便可改善所得到圖案的LER及/或LWR。
(第6實施形態)
接著，就確認了藉由控制蝕刻時之滯留時間，便可減低所得到圖案的LER及/或LWR之實施形態來加以說明。
對PS與PMMA會以既定間距來交互地配列之被處理體，以下述蝕刻條件來選擇性地蝕刻PMMA及PMMA下層之中性膜。蝕刻條件係如下：滯留時間：1.22秒、1.83秒、4.27秒、13.42秒，被處理體之下部溫度：10℃，其他蝕刻條件為相同。
作為一範例，在滯留時間為4.27秒之實施形態中，所得到圖案的LER為1.6nm，LWR為1.8nm。又，PS膜及PS膜下層之中性膜的膜殘留量為20.5nm。另外，其他蝕刻條件(滯留時間)中，亦可得到具有良好的凹凸特性之圖案。
由此，已知在第5實施形態相關之蝕刻方法中，由於藉由控制滯留時間，便會提升PMMA膜下層之中性膜的蝕刻速率，而提升選擇比，故可增加PS膜及該PS膜下層之中性膜的膜殘留量(遮罩殘留量)。又，由於本實施形態相關之蝕刻方法會讓被處理體之溫度在10℃以下之溫度來加以蝕刻，故所得到圖案的LER及/或LWR會為良好的。
以上，雖具體地說明了本發明之實施形態，但本發明並不被限定於該等實施形態，而可在不超脫本發明之主旨及範圍內，將該等實施形態變更、變形、及/或組合。
雖已詳細地說明本發明並參照特定之實施態樣，然不超脫本發明之精神及範圍而添加各種變更及修正對於所屬技術領域中具有通常知識者而言乃屬自明事項。

Claims (13)

  1. 一種蝕刻方法，係使用具備有處理室之基板處理裝置來蝕刻被處理體的蝕刻方法，該處理室係具有：第1電極；以及第2電極，係對向配置於該第1電極，並載置被處理體；其係包含有：使得含有第1聚合物及第2聚合物之嵌段．共聚物相分離，而藉由處理氣體電漿在10℃以下之溫度來蝕刻形成有該第1聚合物及該第2聚合物之圖案的被處理體，以去除該第1聚合物及該第2聚合物之至少一者聚合物之工序。
  2. 如申請專利範圍第1項之蝕刻方法，其中該第1聚合物係聚苯乙烯；該第2聚合物係聚甲基丙烯酸甲酯；該處理氣體係包含氧氣及氬氣。
  3. 如申請專利範圍第2項之蝕刻方法，其中該被處理體係在基板上至少依序沉積有中性膜及該嵌段．共聚物；該去除工序係去除該聚甲基丙烯酸甲酯以及該聚甲基丙烯酸甲酯下層之中性膜的工序。
  4. 如申請專利範圍第2項之蝕刻方法，其中該處理氣體係包含一氧化碳氣體或二氧化碳氣體。
  5. 如申請專利範圍第1至4項之任一項的蝕刻方法，其中該去除工序係包含有藉由該處理氣體電漿在-10℃以下之溫度來蝕刻該被處理體的工序。
  6. 如申請專利範圍第1至4項之任一項的蝕刻方法，其中該基板處理裝置係具有：第1高頻電源，係施加該電漿生成用之第1高頻電力至該第1電極或該第2電極之任一者；以及第2高頻電源，係施加偏壓用第2高頻電力至該第2電極；該去除工序中，該第1高頻電力的輸出係在100W~300W之範圍內；該第2高頻電力之輸出係在0W~100W之範圍內。
  7. 如申請專利範圍第6項之蝕刻方法，其中該去除工序中，該第2高頻電力係間歇性地施加。
  8. 如申請專利範圍第1至4項之任一項的蝕刻方法，其包含有在該去除工序之前或之後進行該聚合物膜質改善的工序。
  9. 如申請專利範圍第8項之蝕刻方法，其中進行該膜質改善工序係包含有藉由含氫氣體之電漿來對該聚合物施予電漿處理之工序或對該聚合物照射紫外線之工序。
  10. 如申請專利範圍第9項之蝕刻方法，其中該含氫氣體係氫及氬之混合氣體，或氫、氮以及甲烷之混合氣體。
  11. 如申請專利範圍第1至4項之任一項的蝕刻方法，其中該去除工序中，該處理氣體之總流量係1000sccm以下。
  12. 如申請專利範圍第2項之蝕刻方法，其中該去除工序中，該氧氣之分壓係1.1mTorr以下。
  13. 如申請專利範圍第1至4及12項之任一項的蝕刻方法，其在將該被處理體之面積乘上該第1電極與該第2電極之間的距離而求得之有效腔室體積作為V(L)，將該處理室內壓力作為P(mTorr)，將該處理氣體流量作為S(sccm)的情況，以P．V/S來表示的滯留時間之數值會在2秒~13秒的範圍內。
TW103129451A 2013-08-29 2014-08-27 Etching method TWI621175B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013178583A JP6170378B2 (ja) 2013-08-29 2013-08-29 エッチング方法

Publications (2)

Publication Number Publication Date
TW201513217A TW201513217A (zh) 2015-04-01
TWI621175B true TWI621175B (zh) 2018-04-11

Family

ID=52586382

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129451A TWI621175B (zh) 2013-08-29 2014-08-27 Etching method

Country Status (8)

Country Link
US (1) US10468268B2 (zh)
EP (1) EP3041033B1 (zh)
JP (1) JP6170378B2 (zh)
KR (1) KR102174452B1 (zh)
CN (1) CN105453236B (zh)
SG (1) SG11201600696PA (zh)
TW (1) TWI621175B (zh)
WO (1) WO2015029817A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6449674B2 (ja) * 2015-02-23 2019-01-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6643876B2 (ja) * 2015-11-26 2020-02-12 東京エレクトロン株式会社 エッチング方法
US9978563B2 (en) * 2016-01-27 2018-05-22 Tokyo Electron Limited Plasma treatment method to meet line edge roughness and other integration objectives
US10658174B2 (en) * 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
WO2020149903A1 (en) 2019-01-18 2020-07-23 Applied Materials, Inc. A film structure for electric field guided photoresist patterning process
WO2021087178A1 (en) * 2019-10-29 2021-05-06 Hzo, Inc. Plasma ashing for coated devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070281220A1 (en) * 2006-06-02 2007-12-06 Sandhu Gurtej S Topography based patterning
US20090107953A1 (en) * 2007-10-29 2009-04-30 International Business Machines Corporation Methods for forming surface features using self-assembling masks
US20110201211A1 (en) * 2009-05-28 2011-08-18 Nishant Sinha Method and Apparatus Providing Air-Gap Insulation Between Adjacent Conductors Using Nanoparticles
US20130078576A1 (en) * 2011-09-23 2013-03-28 Az Electronic Materials Usa Corp. Compositions of neutral layer for directed self assembly block copolymers and processes thereof
US20130196511A1 (en) * 2012-01-23 2013-08-01 Tokyo Electron Limited Etching method and etching apparatus

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752807B2 (ja) * 1991-07-17 1998-05-18 株式会社日立製作所 プラズマ処理装置
KR100209698B1 (ko) * 1996-10-11 1999-07-15 구본준 유기 반사방지막 식각방법
JP3940546B2 (ja) 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
KR100425467B1 (ko) * 2001-09-29 2004-03-30 삼성전자주식회사 반도체소자를 위한 건식 식각방법
JP4775834B2 (ja) * 2002-08-05 2011-09-21 東京エレクトロン株式会社 エッチング方法
US6805809B2 (en) * 2002-08-28 2004-10-19 Board Of Trustees Of University Of Illinois Decal transfer microfabrication
US7144521B2 (en) * 2003-08-22 2006-12-05 Lam Research Corporation High aspect ratio etch using modulation of RF powers of various frequencies
US7030495B2 (en) * 2004-03-19 2006-04-18 International Business Machines Corporation Method for fabricating a self-aligned nanocolumnar airbridge and structure produced thereby
US7476910B2 (en) * 2004-09-10 2009-01-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US7790047B2 (en) * 2006-04-25 2010-09-07 Applied Materials, Inc. Method for removing masking materials with reduced low-k dielectric material damage
CN101515625B (zh) * 2009-03-31 2011-09-14 上海蓝光科技有限公司 发光二极管芯片衬底结构的制备方法
CN101930179B (zh) * 2009-06-19 2012-08-22 中芯国际集成电路制造(上海)有限公司 钝化光刻胶表面的方法以及光刻方法
US8877641B2 (en) * 2009-12-28 2014-11-04 Spansion Llc Line-edge roughness improvement for small pitches
JP5916056B2 (ja) * 2010-08-23 2016-05-11 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2012051060A (ja) * 2010-08-31 2012-03-15 Institute Of Physical & Chemical Research 金属ナノ構造体を表面に備える基板及びその製造方法
US20120135159A1 (en) * 2010-11-30 2012-05-31 Seagate Technology Llc System and method for imprint-guided block copolymer nano-patterning
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
US8828744B2 (en) * 2012-09-24 2014-09-09 Lam Research Corporation Method for etching with controlled wiggling
EP2733533B1 (en) * 2012-11-14 2018-02-28 IMEC vzw Etching method using block-copolymers
US8945408B2 (en) * 2013-06-14 2015-02-03 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity
US9153457B2 (en) 2013-06-14 2015-10-06 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity using direct current positioning

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070281220A1 (en) * 2006-06-02 2007-12-06 Sandhu Gurtej S Topography based patterning
US20090107953A1 (en) * 2007-10-29 2009-04-30 International Business Machines Corporation Methods for forming surface features using self-assembling masks
US20110201211A1 (en) * 2009-05-28 2011-08-18 Nishant Sinha Method and Apparatus Providing Air-Gap Insulation Between Adjacent Conductors Using Nanoparticles
US20130078576A1 (en) * 2011-09-23 2013-03-28 Az Electronic Materials Usa Corp. Compositions of neutral layer for directed self assembly block copolymers and processes thereof
US20130196511A1 (en) * 2012-01-23 2013-08-01 Tokyo Electron Limited Etching method and etching apparatus

Also Published As

Publication number Publication date
SG11201600696PA (en) 2016-03-30
KR20160047457A (ko) 2016-05-02
TW201513217A (zh) 2015-04-01
US20160163563A1 (en) 2016-06-09
US10468268B2 (en) 2019-11-05
KR102174452B1 (ko) 2020-11-04
CN105453236B (zh) 2020-05-12
WO2015029817A1 (ja) 2015-03-05
CN105453236A (zh) 2016-03-30
JP6170378B2 (ja) 2017-07-26
EP3041033A4 (en) 2017-05-17
EP3041033B1 (en) 2018-07-18
JP2015050201A (ja) 2015-03-16
EP3041033A1 (en) 2016-07-06

Similar Documents

Publication Publication Date Title
TWI621175B (zh) Etching method
US9881807B2 (en) Method for atomic layer etching
TWI557794B (zh) 蝕刻方法及蝕刻裝置
KR102038653B1 (ko) 자기 조직화 가능한 블록 코폴리머를 이용하여 주기 패턴을 형성하는 방법 및 장치
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20180071394A (ko) 제1 물질과 제2 물질을 가진 구조 패턴 층의 에칭 방법
TWI594320B (zh) 形成圖案之方法
JP2015084396A (ja) エッチング方法
JP6997923B2 (ja) ラインエッジ粗さ及び他の集積化目標を満たすラズマ処理方法
TWI689007B (zh) 蝕刻方法
KR102130229B1 (ko) 에칭 방법
JP4316322B2 (ja) 層間絶縁膜のドライエッチング方法
JP2006069857A (ja) プラズマエッチング方法及び装置、並びに得られる物品