KR102130229B1 - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR102130229B1
KR102130229B1 KR1020187011884A KR20187011884A KR102130229B1 KR 102130229 B1 KR102130229 B1 KR 102130229B1 KR 1020187011884 A KR1020187011884 A KR 1020187011884A KR 20187011884 A KR20187011884 A KR 20187011884A KR 102130229 B1 KR102130229 B1 KR 102130229B1
Authority
KR
South Korea
Prior art keywords
etching
layer
mask
polymer
silicon
Prior art date
Application number
KR1020187011884A
Other languages
English (en)
Other versions
KR20180096576A (ko
Inventor
유키 다카나시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180096576A publication Critical patent/KR20180096576A/ko
Application granted granted Critical
Publication of KR102130229B1 publication Critical patent/KR102130229B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

피처리체의 실리콘 함유층 위에 중간층을 통해 적층된 제1 폴리머와 제2 폴리머를 포함하는 자기 조성 가능한 블록·코폴리머층으로부터 상기 제2 폴리머를 포함하는 제2 영역 및 상기 제2 영역 바로 아래의 상기 중간층을 에칭하여 형성한 마스크의 패턴으로 상기 실리콘 함유층을 에칭하는 방법으로서, 상부 전극과 하부 전극이 대향하여 배치되며, 상기 피처리체를 수용한 플라즈마 처리 장치의 처리 용기의 내부에 있어서, 상기 상부 전극에 부의 직류 전압을 인가하고, 상기 상부 전극 또는 하부 전극에 고주파 전력을 인가하며, 상기 처리 용기의 내부에 수소 가스 및 불활성 가스를 포함하는 처리 가스를 공급하여 플라즈마를 생성하고, 상기 마스크 위에 보호막을 형성하는 공정과, 상기 보호막을 형성하는 공정 후에 상기 실리콘 함유층을 에칭하는 공정을 포함하는 에칭 방법이 제공된다.

Description

에칭 방법
본 발명은, 에칭 방법에 관한 것이다.
반도체 소자와 같은 디바이스의 미세화를 한층 더 실현하기 위해서는, 지금까지의 포토리소그래피 기술을 이용한 미세 가공에 의해 얻어지는 한계 치수보다 작은 치수를 갖는 패턴을 형성할 필요가 있다. 이러한 치수의 패턴을 형성하기 위한 하나의 방법으로서, 차세대 노광 기술인 EUV(extreme ultra violet)의 개발이 진행되고 있다. EUV에서는, 종래의 UV 광원 파장에 비해 단파장의 광을 이용하고 있고, 예컨대 13.5 ㎚로 매우 짧은 파장의 광을 이용하고 있다. 이 때문에, 예컨대, EUV는 노광 시간이 긴 등의 양산화를 위한 과제를 갖고 있다. 따라서, 보다 미세화된 디바이스를 제공할 수 있는 다른 제조 방법의 개발이 요구되고 있다.
종래의 리소그래피 기술을 대신하는 기술로서, 질서 패턴을 자발적으로 조직화하는 자기 조직화(self-assembled) 재료의 하나인 자기 조직화 블록·코폴리머(BCP: blockcopolymer)를 이용하여, 패턴을 형성하는 기술이 제안되어 있다(예컨대, 특허문헌 1 및 특허문헌 2 참조).
특허문헌 1에 기재된 기술에서는, 서로 혼화되지 않는 2개 이상의 폴리머·블록 성분 A, B를 함유한 블록·코폴리머를 포함하는, 블록·코폴리머층이 하지층 위에 도포된다. 그리고, 폴리머·블록 성분 A, B를 자발적으로 상분리시키기 위해서, 열처리(어닐링)가 행해진다. 이것에 의해 폴리머·블록 성분 A를 포함하는 제1 영역 및 폴리머·블록 성분 B를 포함하는 제2 영역을 갖는 질서 패턴을 얻을 수 있다.
또한, 특허문헌 2에서는, 비아의 형성 방법으로서, 블록·코폴리머의 패턴화 가공이 제안되어 있다. 특허문헌 2에 기재된 패턴화 가공에서는, 상분리된 블록·코폴리머층의 제1 영역 및 제2 영역 중, 제2 영역을 제거함으로써, 패턴을 얻을 수 있다.
특허문헌 1 : 일본 특허 공개 제2007-208255호 공보 특허문헌 2 : 일본 특허 공개 제2010-269304호 공보
그러나, 특허문헌 1 및 특허문헌 2에 기재된 기술에 있어서, 블록·코폴리머의 패턴화에 의해 얻어지는 마스크는, 플라즈마 내성이 낮다. 이 때문에, 마스크의 하지층인 Si-ARC(실리콘 함유 반사 방지막)나 SiON(실리콘 산질화막) 등을 에칭할 때에 마스크의 패턴이 꼬여서(위글링이라고도 함), 하지층의 에칭 패턴의 러프니스(패턴의 벽면에 생기는 요철)가 악화되는 경우가 있다. 하지층의 에칭 패턴의 러프니스는, 예컨대, 에칭에 의해 형성된 패턴의 LER(Line Edge roughness)이나 LWR(Line Width roughness)의 수치에 의해 나타내어진다. 특히, 하지층의 에칭 패턴의 러프니스가 악화되면, LER의 수치가 높아진다.
이것에 대하여, 마스크에 전자빔이나 UV 조사를 행하여, 공급된 H2나 Ar 가스에 의한 마스크의 트리트먼트에 의해 하지층의 에칭 패턴의 러프니스를 개선하는 방법을 생각할 수 있다. 그러나, 종래의 ArF 마스크와 조성이 상이한 블록·코폴리머의 패턴을 마스크로 하는 에칭에서는, ArF 마스크와 동일한 조건 설정에 의해 마스크의 트리트먼트를 행하여도, 하지층의 에칭 패턴의 러프니스를 적정하게 개선하는 것은 곤란하다.
상기 과제에 대하여, 일 측면에서는, 본 발명은, 에칭 패턴의 러프니스를 개선하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 하나의 양태에 따르면, 피처리체의 실리콘 함유층 위에 중간층을 통해 적층된 제1 폴리머와 제2 폴리머를 포함하는 자기 조성 가능한 블록·코폴리머층으로부터 상기 제2 폴리머를 포함하는 제2 영역 및 상기 제2 영역 바로 아래의 상기 중간층을 에칭하여 형성한 마스크의 패턴으로 상기 실리콘 함유층을 에칭하는 방법으로서, 상부 전극과 하부 전극이 대향하여 배치되며, 상기 피처리체를 수용한 플라즈마 처리 장치의 처리 용기의 내부에 있어서, 상기 상부 전극에 부(負)의 직류 전압을 인가하고, 상기 상부 전극 또는 하부 전극에 고주파 전력을 인가하며, 상기 처리 용기의 내부에 수소 가스 및 불활성 가스를 포함하는 처리 가스를 공급하여 플라즈마를 생성하고, 상기 마스크 위에 보호막을 형성하는 공정과, 상기 보호막을 형성하는 공정 후에 상기 실리콘 함유층을 에칭하는 공정을 포함하는 에칭 방법이 제공된다.
하나의 측면에 따르면, 에칭 패턴의 러프니스를 개선할 수 있다.
도 1은 일 실시형태에 따른 플라즈마 처리 장치의 일례를 개략적으로 나타낸 도면.
도 2는 일 실시형태에 따른 에칭 방법의 일례를 나타낸 흐름도.
도 3은 도 2에 도시된 각 공정에 있어서 작성되는 생산물의 단면의 일례를 나타낸 도면.
도 4는 도 2에 도시된 각 공정에 있어서 작성되는 생산물의 단면의 일례를 나타낸 도면.
도 5는 블록·코폴리머의 자기 조직화를 설명하기 위한 도면.
도 6은 일 실시형태에 따른 보호막 및 에칭에의 작용을 설명한 도면.
도 7은 일 실시형태에 따른 에칭 방법을 실행한 결과의 일례를 나타낸 도면.
도 8은 일 실시형태와 비교예에 따른 에칭 방법을 실행한 결과의 일례를 나타낸 도면.
이하, 본 발명을 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는 동일한 부호를 붙임으로써 중복된 설명을 생략한다.
[플라즈마 처리 장치]
우선, 플라즈마 처리 장치(1)의 일례에 대해서, 도 1을 참조하면서 설명한다. 본 실시형태에 따른 플라즈마 처리 장치(1)는, 용량 결합형의 평행 평판 플라즈마 처리 장치로서, 대략 원통형의 처리 용기(10)를 갖고 있다. 처리 용기(10)의 내면에는, 알루마이트 처리(양극 산화 처리)가 행해지고 있다.
배치대(20)는, 처리 용기(10)의 바닥부에 설치되고, 웨이퍼(W)를 배치한다. 웨이퍼(W)는, 피처리체의 일례이다. 배치대(20)는, 예컨대 알루미늄(Al)이나 티탄(Ti), 탄화규소(SiC) 등으로 형성되어 있다. 배치대(20)의 상면에는, 웨이퍼(W)를 정전 흡착하기 위한 정전척(106)이 설치되어 있다. 정전척(106)은, 절연체(106b) 사이에 척전극(106a)를 끼운 구조로 되어 있다. 척전극(106a)에는 직류 전압원(112)이 접속되고, 직류 전압원(112)으로부터 척전극(106a)에 직류 전압(HV)이 인가됨으로써, 쿨롱력에 의해 웨이퍼(W)가 정전척(106)에 흡착된다.
배치대(20)는, 지지체(104)에 의해 지지되어 있다. 지지체(104)의 내부에는, 냉매 유로(104a)가 형성되어 있다. 냉매 유로(104a)에는, 냉매 입구 배관(104b) 및 냉매 출구 배관(104c)이 접속되어 있다. 칠러(107)로부터 출력된 예컨대 냉각수나 브라인 등의 냉각 매체(이하, 「냉매」라고도 함)는, 냉매 입구 배관(104b), 냉매 유로(104a) 및 냉매 출구 배관(104c)을 순환한다. 냉매에 의해, 배치대(20) 및 정전척(106)은 발열(拔熱)되어, 냉각된다.
전열 가스 공급원(85)은, 헬륨 가스(He)나 아르곤 가스(Ar) 등의 전열 가스를 가스 공급 라인(130)을 통해 정전척(106) 상의 웨이퍼(W)의 이면에 공급한다. 이러한 구성에 의해, 정전척(106)은, 냉매 유로(104a)에 순환시키는 냉매와, 웨이퍼(W)의 이면에 공급하는 전열 가스에 의해 온도 제어된다. 이 결과, 웨이퍼를 소정의 온도로 제어할 수 있다.
배치대(20)에는, 2주파 중첩 전력을 공급하는 전력 공급 장치(30)가 접속되어 있다. 전력 공급 장치(30)는, 제1 주파수의 플라즈마 생성용 고주파 전력(HF)을 공급하는 제1 고주파 전원(32)과, 제1 주파수보다 낮은 제2 주파수의, 바이어스 전압 발생용 고주파 전력(LF)을 공급하는 제2 고주파 전원(34)을 갖는다. 제1 고주파 전원(32)은, 제1 정합기(33)를 통해 배치대(20)에 전기적으로 접속된다. 제2 고주파 전원(34)은, 제2 정합기(35)를 통해 배치대(20)에 전기적으로 접속된다. 제1 고주파 전원(32)은, 예컨대, 60 MHz의 고주파 전력(HF)을 배치대(20)에 인가한다. 제2 고주파 전원(34)은, 예컨대, 13.56 MHz의 고주파 전력(LF)을 배치대(20)에 인가한다. 또한, 본 실시형태에서는, 제1 고주파 전력은 배치대(20)에 인가되지만, 가스 샤워 헤드(25)에 인가되어도 좋다.
제1 정합기(33)는, 제1 고주파 전원(32)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제2 정합기(35)는, 제2 고주파 전원(34)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제1 정합기(33)는, 처리 용기(10) 내에 플라즈마가 생성되고 있을 때에 제1 고주파 전원(32)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다. 제2 정합기(35)는, 처리 용기(10) 내에 플라즈마가 생성되고 있을 때에 제2 고주파 전원(34)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다.
가스 샤워 헤드(25)는, 그 주연부를 피복하는 실드 링(40)을 통해 처리 용기(10)의 천장부의 개구를 폐색하도록 부착되어 있다. 가스 샤워 헤드(25)에는, 가변 직류 전원(70)이 접속되고, 가변 직류 전원(70)으로부터 부(負)의 DC(직류 전압)가 출력된다. 가스 샤워 헤드(25)는, 실리콘으로 형성되어 있다.
가스 샤워 헤드(25)에는, 가스를 도입하는 가스 도입구(45)가 형성되어 있다. 가스 샤워 헤드(25)의 내부에는 가스 도입구(45)로부터 분기된 센터부의 확산실(50a) 및 에지부의 확산실(50b)이 설치되어 있다. 가스 공급원(15)으로부터 출력된 가스는, 가스 도입구(45)를 통해 확산실(50a, 50b)에 공급되고, 확산실(50a, 50b)에서 확산되어 다수의 가스 공급 구멍(55)으로부터 배치대(20)를 향해 도입된다.
처리 용기(10)의 바닥면에는 배기구(60)가 형성되어 있고, 배기구(60)에 접속된 배기 장치(65)에 의해 처리 용기(10) 내부가 배기된다. 이에 따라, 처리 용기(10) 내를 소정의 진공도로 유지할 수 있다. 처리 용기(10)의 측벽에는 게이트 밸브(G)가 설치되어 있다. 게이트 밸브(G)는, 처리 용기(10)로부터 웨이퍼(W)의 반입 및 반출을 행할 때에 반출입구를 개폐한다.
플라즈마 처리 장치(1)에는, 장치 전체의 동작을 제어하는 제어부(100)가 설치되어 있다. 제어부(100)는, CPU(Central Processing Unit)(105), ROM(Read Only Memory)(110) 및 RAM(Random Access Memory)(115)을 갖고 있다. CPU(105)는, 이들 기억 영역에 저장된 각종 레시피에 따라, 에칭 등의 원하는 처리를 실행한다. 레시피에는 에칭 조건 등의 처리 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력이나 전압, 각종 가스 유량, 처리 용기 내부 온도(상부 전극 온도, 처리 용기의 측벽 온도, 웨이퍼(W) 온도, 정전척 온도 등), 칠러(107)로부터 출력되는 냉매의 온도 등이 설정되어 있다. 또한, 이들 프로그램이나 처리 조건을 나타내는 레시피는, 하드디스크나 반도체 메모리에 기억되어도 좋다. 또한, 레시피는, CD-ROM, DVD 등의 가반성(可搬性) 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로 소정 위치에 세트되고, 독출되도록 하여도 좋다.
전처리 및 에칭 처리에 있어서, 게이트 밸브(G)의 개폐가 제어되고, 웨이퍼(W)가 처리 용기(10)에 반입되어, 배치대(20)에 배치된다. 직류 전압원(112)으로부터 척전극(106a)에 직류 전압(HV)이 인가됨으로써, 쿨롱력에 의해 웨이퍼(W)가 정전척(106)에 흡착되어, 유지된다.
계속해서, 전처리용 처리 가스 및 고주파 전력이 처리 용기(10) 내에 공급되고, 플라즈마가 생성된다. 생성된 플라즈마에 의해 마스크(MK)가 하드닝된다. 다음에, 에칭용 처리 가스 및 고주파 전력이 처리 용기(10) 내에 공급되고, 플라즈마가 생성된다. 생성된 플라즈마에 의해 웨이퍼(W)에 플라즈마 에칭이 행해진다. 에칭 후, 직류 전압원(112)으로부터 척전극(106a)에 웨이퍼(W)의 흡착시와는 정부(正負)가 반대인 직류 전압(HV)을 인가하여 웨이퍼(W)의 전하를 제전하고, 이에 따라, 웨이퍼(W)를 정전척(106)으로부터 박리하여, 게이트 밸브(G)의 개폐에 의해 웨이퍼(W)가 처리 용기(10)로부터 반출된다.
[에칭 방법]
도 2는 일 실시형태에 따른 에칭 방법을 나타낸 흐름도이다. 도 3, 도 4 및 도 5는 도 2에 도시된 각 공정에서 작성되는 생산물의 단면 등을 나타낸다. 도 2에 도시된 바와 같이, 본 실시형태에 따른 에칭 방법에서는, 우선, 공정 S10에 있어서, 피처리체의 일례인 웨이퍼(W)의 표면에 중간층(NL)이 형성된다.
도 3의 step A에 도시된 바와 같이, 웨이퍼(W)는, 기판(Sb), 스핀 온 카본층(SOC)(Spin On Carbon) 및 피에칭층(EL)을 포함하고 있다. 기판(Sb)은, 예컨대, 실리콘으로 구성되어 있다. 스핀 온 카본층(SOC)은, 카본을 포함하는 재료를 도포하고, 스핀 코트법에 의해 형성된다. 기판(Sb) 상에 차례로 스핀 온 카본층(SOC), 피에칭층(EL)이 형성되어 있다. 피에칭층(EL)은, 실리콘을 함유하는 층이다. 예컨대, 피에칭층(EL)은, 실리콘 함유 반사 방지층(Si-ARC), 실리콘 질화(SiN)층, 실리콘 산화(SiOx)층, 실리콘 산질화(SiON)층 등의 실리콘 함유층일 수 있다. 피에칭층(EL)은, 예컨대, 15∼20 ㎚의 막 두께여도 좋다.
도 3의 step A에 도시된 바와 같이, 공정 S10에서는, 피에칭층(EL) 상에, 유기막(OL)이 도포된다. 유기막(OL)은, 예컨대, 폴리스티렌과 폴리메틸메타크릴레이트의 블록 공중합체이다. 계속해서, 유기막(OL)의 도포 후에 웨이퍼(W)가 열처리된다. 이 열처리 온도의 적정치는 유기막(OL)의 종류에 의존하지만, 통상 200℃∼300℃ 정도이다. 예컨대, 상기 열처리의 온도는, 예컨대, 250℃이다. 이 열처리에 의해, 도 3의 step B에 도시된 바와 같이, 유기막(OL)은 전체적으로 줄어들고, 유기막(OL)으로부터 중간층(NL)과 변질층(RL)이 형성된다. 또한, 변질층(RL)은, 유기막(OL) 중의 카본이 변질된 층이다.
계속해서, 도 3의 step C에 도시된 바와 같이, 변질층(RL)이, 현상 처리에 의해 화학적으로 제거된다. 이에 따라, 피에칭층(EL) 상에 형성된 층은, 중간층(NL)뿐이게 된다. 이 중간층(NL)의 표면은, 소수도 친수도 아닌 중성의 상태를 갖는다. 블록·코폴리머층 중의 폴리머는, 폴리머 길이가 짧으면 강한 친수성을 가지며, 폴리머 길이가 길면 강한 소수성을 갖는다. 이와 같이 폴리머에는 친수성이 강한 종류와 소수성이 강한 종류가 있기 때문에, 중성의 표면을 갖는 중간층(NL)을 형성함으로써, 폴리머를 원하는 형상으로 상분리시킬 수 있게 된다.
도 2로 되돌아가, 본 실시형태에 따른 에칭 방법에서는, 다음에, 공정 S12에 있어서, 블록·코폴리머가 웨이퍼(W)의 표면, 즉, 중간층(NL)의 표면에 도포된다. 블록·코폴리머는, 예컨대, 스핀 코트법과 같은 여러 가지 방법에 의해 도포될 수 있다. 이에 따라, 도 4의 step D에 도시된 바와 같이, 중간층(NL)의 표면 상에, 블록·코폴리머층(BCL)이 형성된다.
블록·코폴리머는, 자기 조직화(Self-Assembled) 블록·코폴리머로서, 제1 폴리머 및 제2 폴리머를 포함하고 있다. 일 실시형태에 있어서는, 블록·코폴리머는, 폴리스티렌-블록-폴리메틸메타크릴레이트(PS-b-PMMA)이다. PS-b-PMMA는, 제1 폴리머로서 폴리스티렌(PS)을 포함하고, 제2 폴리머로서 폴리메틸메타크릴레이트(PMMA)를 포함한다.
여기서, 블록·코폴리머 및 그 자기 조직화에 대해서, PS-b-PMMA를 예로 들어, 도 5를 참조하면서 설명한다. PS 및 PMMA는 모두 하나의 분자의 직경이 0.7 ㎚인 고분자이다. 서로 혼화되지 않는 PS 및 PMMA를 함유한 블록·코폴리머를 중간층(NL) 상에 도포하여 블록·코폴리머층(BCL)을 형성한 후, 웨이퍼(W)를 상온(25℃) 내지 300℃ 이하의 온도에서 열처리(어닐링)하면, 블록·코폴리머층(BCL)에서 상분리가 발생한다. 일반적으로는, 어닐링은, 200℃∼250℃의 온도 범위 내에서 행해진다. 한편, 300℃보다 고온에서 열처리가 행해지면, 블록·코폴리머층(BCL)의 상분리는 발생하지 않고, PS 및 PMMA가 랜덤으로 배치된다. 또한, 상분리 후에 온도를 상온으로 되돌려도 블록·코폴리머층(BCL)은 상분리 상태를 유지한다.
각 폴리머의 폴리머 길이가 짧으면 상호작용(척력)은 약해지고, 또한 친수성이 강해진다. 한편, 폴리머 길이가 길면 상호작용(척력)은 강해지고, 또한 소수성이 강해진다. 이러한 폴리머의 성질을 이용하여, 예컨대, 도 5의 [a] 및 도 5의 [b]에 도시된 바와 같이, PS 및 PMMA의 상분리 구조를 작성할 수 있다. 도 5의 [a]는, 폴리머 A와 폴리머 B가 대략 동일한 폴리머 길이를 가질 때의 상분리 구조의 일례를 나타내고 있다. 일례에 있어서는, 폴리머 A는, PS이며, 폴리머 B는, PMMA이다. 도 5의 [a]에 도시하는 경우에는, 각 폴리머의 상호작용은 동일하기 때문에, 블록·코폴리머층(BCL)을 250℃ 정도에서 열처리하면, 폴리머 A와 폴리머 B는 자기 조직화하여 라인형으로 상분리된다. 즉, 폴리머 A가 라인형의 제1 영역을 형성하고, 제1 영역 사이에서 폴리머 B가 라인형의 제2 영역을 형성한다. 이 상분리 구조를 이용하여, 예컨대, 폴리머 B를 포함하는 제2 영역을 제거하면, 라인 앤드 스페이스(L/S)의 주기 패턴을 형성할 수 있다. 이 주기 패턴은, 반도체 소자와 같은 디바이스 제조용 패턴으로서 적용될 수 있다.
또한, 도 5의 [b]는, 폴리머 A와 폴리머 B의 폴리머 길이가 크게 상이할 때, 즉, 폴리머 A의 폴리머 길이가 폴리머 B의 폴리머 길이보다 긴 경우의 상분리 구조의 일례를 나타내고 있다. 도 5의 [b]에 도시하는 경우에는, 폴리머 A의 상호작용(척력)이 강하고, 폴리머 B의 상호작용(척력)이 약하다. 이러한 블록·코폴리머층(BCL)을 250℃ 정도에서 열처리하면, 폴리머 사이의 상호작용의 강약에 기인하여, 폴리머 A가 외측, 폴리머 B가 내측에 자기 조직화한다. 즉, 폴리머 B가 원주형으로 자기 조직화하여 제2 영역을 형성하고, 상기 원주형의 영역을 둘러싸도록 폴리머 A가 자기 조직화하여 제1 영역을 형성한다. 이러한 제1 영역 및 제2 영역을 포함하는 상분리 구조를 이용하여, 예컨대, 제2 영역을 제거하면, 홀의 주기 패턴을 형성할 수 있다. 이 주기 패턴도 반도체 소자와 같은 디바이스 제조용 패턴으로서 적용될 수 있다.
다시, 도 2를 참조한다. 다음에, 공정 S14에 있어서, 블록·코폴리머층(BCL)의 상분리를 위한 처리가 행해진다. 예컨대, 웨이퍼(W)를 200℃∼300℃의 온도에서 가열함으로써, 블록·코폴리머층(BCL)에 상분리를 발생시킨다. 이에 따라, 도 4의 step E에 도시된 바와 같이, 블록·코폴리머층(BCL)에 있어서, 제1 폴리머를 포함하는 제1 영역(R1) 및 제2 폴리머를 포함하는 제2 영역이 형성된다. 전술한 바와 같이, 제1 영역(R1) 및 제2 영역(R2)은, 교대로 형성된 라인·앤드·스페이스의 패턴이어도 좋다. 혹은, 제2 영역(R2)은 원주형의 영역이며, 제1 영역(R1)이 원주형의 제2 영역(R2)을 둘러싸고 있어도 좋다.
다음에, 공정 S14를 실행한 후, 공정 S16을 실행하기 전에, 웨이퍼(W)는 도 1에 도시된 플라즈마 처리 장치(1) 내에 반송된다.
공정 S16에 있어서, 마스크가 형성된다. 플라즈마 처리 장치(1)는, 블록·코폴리머층(BCL)의 제2 영역(R2) 및 상기 제2 영역(R2) 바로 아래의 중간층(NL)을 에칭한다.
공정 S16을 플라즈마 처리 장치(1)에서 실행할 때, 구체적으로는, 가스 공급원(15)으로부터 처리 가스가 처리 용기(10) 내에 공급되고, 배기 장치(65)에 의해 처리 용기(10) 내의 압력이 설정치로 감압된다. 또한, 제1 고주파 전원(32)으로부터 플라즈마 생성용 고주파 전력(HF)이 배치대(20)에 공급된다. 또한, 공정 S16에서는, 필요에 따라, 제2 고주파 전원(34)으로부터의 바이어스 전압용 고주파 전력(LF)이 배치대(20)에 공급되어도 좋다. 공정 S16에 있어서 이용되는 처리 가스는, 제2 폴리머를 포함하는 제2 영역(R2) 및 그 바로 아래의 중간층(NL)을 에칭하기 위한 처리 가스이기 때문에, O2(산소) 가스를 포함할 수 있다. 또한, 상기 처리 가스는, Ar 가스와 같은 희가스, 혹은, N2(질소) 가스와 같은 불활성 가스를 더 포함하여도 좋다.
공정 S16에서는, 산소의 활성종에 의해 유기 재료로 구성된 블록·코폴리머층(BCL)이 그 표면으로부터 에칭된다. 여기서, 제1 폴리머로 구성된 제1 영역(R1)보다 제2 폴리머로 구성된 제2 영역(R2)의 에칭 레이트가 높다. 따라서, 공정 S16에 의해, 제2 영역(R2)이 선택적으로 에칭된다. 또한, 제2 영역(R2)이 제거됨으로써 노출된 중간층(NL)의 일부가 에칭된다. 이러한 공정 S16에 의해, 웨이퍼(W)는, 도 4의 step F에 도시된 상태가 된다. 즉, 제1 영역(R1) 및 그 바로 아래의 중간층(NL)을 포함하는 마스크(MK)가 형성된다.
계속해서, 도 2에 도시된 바와 같이, 공정 S18에 있어서, 다음 공정 S20에서 실행되는 에칭의 전처리로서, 마스크(MK) 상에 보호막이 형성된다. 이 때, 공정 S18에서는, 플라즈마 처리 장치(1)에 있어서, 이하에 나타내는 프로세스 조건 하에서 플라즈마가 생성되고, 상기 플라즈마에 웨이퍼(W)가 노출된다.
<보호막 형성시의 프로세스 조건>
압력 50 mT(6.6661 Pa)
가스종 H2 및 Ar을 포함하는 가스
파워(고주파 전력 HF) 300 W
온도(배치대) 10℃
DC 출력함
플라즈마 처리 장치(1)에 있어서 공정 S18을 실행하는 경우, 가스 공급원(15)으로부터 수소 가스 및 아르곤 가스를 포함하는 처리 가스가 처리 용기(10)의 내부에 공급되고, 배기 장치(65)에 의해 처리 용기(10) 내의 압력이 설정치로 감압된다. 또한, 제1 고주파 전원(32)으로부터 고주파 전력(HF)이 배치대(20)에 공급된다. 또한, 공정 S18에서는, 필요에 따라, 제2 고주파 전원(34)으로부터 고주파 전력(LF)이 배치대(20)에 공급되어도 좋다.
도 6의 상측의 「보호막의 형성」에 도시된 바와 같이, 공정 S18에서는, 수소 가스 및 아르곤 가스를 포함하는 처리 가스로부터 생성된 플라즈마는, 플러스의 전하를 갖는 아르곤 이온 및 수소 이온을 포함한다. 또한, 상부 전극은 실리콘으로 형성되고, 그 상부 전극에 대하여 DC가 공급된다. 이에 따라, 플라즈마 중의 아르곤 이온 및 수소 이온이 상부 전극측에 인입되어, 상부 전극을 스퍼터한다. 이 결과, 상부 전극으로부터 실리콘이 타격되고, 타격된 실리콘이 마스크(MK) 상에 적층된다. 이에 따라, 마스크(MK) 상에 실리콘(Si)의 보호막(PT)이 형성된다. 마스크(MK)를 구성하는 폴리스티렌(PS)은, 수소 플라즈마 등에 의해 트리트먼트된 상태로 실리콘의 보호막(PT)에 의해 코팅된다.
도 2로 되돌아가, 다음에, 공정 S20에 있어서, 마스크(MK)의 개구에 노출된 피에칭층(EL)이 에칭된다. 이 때, 공정 S20에서는, 플라즈마 처리 장치(1)에 있어서, 이하에 나타내는 프로세스 조건 하에서 플라즈마가 생성되고, 상기 플라즈마에 웨이퍼(W)가 노출된다.
<에칭시의 프로세스 조건>
압력 15 mT(1.9998 Pa)
가스종 CF4 및 CHF3를 포함하는 가스
파워(고주파 전력 HF) 400 W
파워(고주파 전력 LF) 60 W
온도(배치대) 10℃
DC 출력하지 않음
이상의 프로세스 조건에 의해, 플라즈마 처리 장치(1)에 있어서 공정 S20을 실행하는 경우, 가스 공급원(15)으로부터 플루오로카본 가스를 포함하는 처리 가스가 처리 용기(10)의 내부에 공급되고, 배기 장치(65)에 의해 처리 용기(10) 내의 압력이 설정치로 감압된다. 또한, 제1 고주파 전원(32)으로부터 고주파 전력(HF)이 배치대(20)에 공급된다. 또한, 공정 S20에서는, 제2 고주파 전원(34)으로부터의 고주파 전력(LF)이 배치대(20)에 공급된다.
이와 같이 하여 공정 S20에서는, 플라즈마 처리 장치(1)에 있어서, 플루오로카본 가스를 포함하는 처리 가스의 플라즈마가 생성되고, 상기 플라즈마에 웨이퍼(W)가 노출된다. 이 플라즈마는, 불소의 활성종을 포함하기 때문에, 공정 S20에 의해, 마스크(MK)의 개구에 노출된 피에칭층(EL) 상의 보호막(PT) 및 그 바로 아래의 피에칭층(EL)이 에칭된다. 이러한 공정 S20에 의해, 웨이퍼(W)는, 도 6의 하측의 「피에칭층의 에칭」에 도시된 바와 같이, 피에칭층(EL)이 마스크(MK)의 패턴으로 에칭된다. 또한, 공정 S20에서 이용되는 처리 가스는, CF4 가스와 같은 플루오로카본 가스에 덧붙여, 또는, 이것 대신에, CHF3 가스와 같은 하이드로플루오로카본 가스를 포함하고 있어도 좋다. 또한, 이 처리 가스는, Ar 가스와 같은 희가스를 더 포함하고 있어도 좋다.
또한, 공정 20에 있어서 피에칭층(EL)으로서 실리콘 함유의 반사 방지층(Si-ARC)이 에칭된 후, 도 2에서는 본 실시형태에 따른 에칭 처리는 종료된다. 본 실시형태에 따른 에칭 처리 후, 스핀 온 카본층(SOC)이 에칭된다.
이상 설명한 본 실시형태에 따른 에칭 방법에 의하면, 피에칭층(EL)의 에칭 전처리로서, 마스크(MK) 상에 보호막(PT)을 형성하는 공정이 실행되고, 마스크(MK)의 하드닝이 행해진다. 이에 따라, 공정 S20에 있어서 실행되는 피에칭층(EL)의 에칭시에 마스크(MK)를 보호하는 것이 가능하다. 즉, 마스크(MK)의 경화 및 보호막(PT)의 형성에 의해, 공정 S20의 에칭시에 마스크(MK)에 꼬임이 쉽게 발생하지 않게 된다. 이 때문에, 피에칭층(EL) 등의 에칭 패턴의 러프니스가 악화되는 것을 억제할 수 있다. 이에 따라, 패턴 꼬임을 없애고, 패턴 선폭을 유지한 상태에서 피에칭층(EL)을 에칭할 수 있다. 또한, 마스크(MK)의 경화 및 보호막(PT)의 형성에 의해, 피에칭층(EL)에 대한 마스크(MK)의 선택비를 높일 수 있다.
또한, 본 실시형태에 따른 에칭 방법에서는, 자기 조성 가능한 블록·코폴리머층의 마스크(MK)는, ArF나 EUV의 마스크와 비교하여 조성이 상기하기 때문에, 블록·코폴리머층의 마스크(MK)를 위한 프로세스 조건의 적정화가 도모되고 있다. 이에 따라, 블록·코폴리머층의 마스크(MK)를 이용한 미세 가공을 가능하게 하면서, 마스크(MK)의 높이와 패턴의 선폭을 유지한 상태에서 피에칭층(EL) 등의 에칭 패턴의 러프니스의 저감을 도모할 수 있다.
[효과의 예]
본 실시형태에 따른 에칭 방법에 의해 피에칭층(EL)을 에칭한 결과의 일례에 대해서, 도 7 및 도 8을 참조하면서 설명한다. 도 7은 본 실시형태에 따른 에칭 방법을 실행한 결과의 일례를 나타낸다. 도 8은 본 실시형태와 비교예에 따른 에칭 방법을 실행한 결과의 일례를 나타낸다.
도 7의 가장 좌측의 라인·앤드·스페이스의 패턴은, 전처리를 행하지 않고 피에칭층(EL)을 에칭한 경우의 결과의 일례를 나타낸다. 이 결과에서는, LWR은 2.6이고, LER은 3.2이며, 마스크(MK)의 라인·앤드·스페이스의 패턴에 꼬임이 발생하고 있다.
이것에 대하여, 도 7의 중앙 및 가장 우측은, 전처리를 행한 후에 피에칭층(EL)을 에칭한 경우의 결과의 일례를 나타낸다. 즉, 도 7의 중앙 및 가장 우측에서는, 피에칭층(EL)을 에칭하는 전처리로서 수소 플라즈마 등에 의한 트리트먼트가 행해지고 있다. 단, 도 7의 중앙에서는, 전처리시에 DC를 상부 전극에 공급하지 않은 경우의 결과의 일례를 나타낸다. 이 경우의 LWR은 2.6이고, LER은 3.1이었다. 또한, 도 7의 가장 우측에서는, 전처리시에 DC를 상부 전극에 공급한 경우의 결과의 일례를 나타낸다. 이 경우의 LWR은 2.3이며, LER은 1.8이었다.
이들 결과에 따르면, DC를 공급한 경우, DC를 공급하지 않은 경우와 비교하여 마스크(MK)의 라인·앤드·스페이스의 패턴의 꼬임이 현저히 저감되고 있다. 즉, 전처리를 행하지 않고 피에칭층(EL)을 에칭한 경우, 도 7의 가장 좌측에 도시된 바와 같이, 피에칭층(EL) 등의 에칭 패턴의 러프니스가 가장 크다. DC를 공급하면서 수소 플라즈마 등에 의해 마스크를 트리트먼트하는 전처리를 행한 후, 피에칭층(EL)을 에칭한 경우, 피에칭층(EL) 등의 에칭 패턴의 러프니스가 작아진다.
특히, 하지층의 에칭 패턴의 러프니스가 악화되면, LER의 수치가 높아진다. 이것에 대하여, 도 7의 가장 우측에 도시된 바와 같이, DC를 공급하면서 수소 플라즈마 등에 의해 마스크를 트리트먼트하는 전처리를 행한 경우, 전처리를 행하지 않은 경우와 비교하여, LER이 1 이상 개선되었다.
또한, DC를 공급하지 않고 수소 플라즈마 등에 의해 마스크를 트리트먼트하는 전처리를 행한 경우, 마스크(MK)의 러프니스는 그다지 개선되고 있지 않다고 하는 결과를 얻을 수 있었다. 이상으로부터, DC를 공급하면서 수소 플라즈마 등에 의해 마스크를 트리트먼트하는 전처리를 행하면, 마스크(MK)가 실리콘의 퇴적물로부터 형성된 보호막(PT)에 의해 코팅되어, 마스크(MK)의 러프니스를 개선할 수 있는 것을 알 수 있었다.
도 8은 상단(2단)은, 전처리를 행하지 않은 경우의 공정 후의 마스크(MK) 및 피에칭층(EL)의 상태를 나타내며, 하단(2단)은, 전처리를 행하고, 또한, 전처리시에 DC를 공급한 경우의 각 공정 후의 마스크(MK) 및 피에칭층(EL)의 상태를 나타낸다. 또한, 도 8에서는, 중간층(NL)이 생략되어 있다. 상단 및 하단 모두 상측이 마스크(MK) 및 피에칭층(EL)의 적층막의 단면도이고, 하측이 이들 적층막의 사시도이다.
좌측에서부터 차례로, 「에칭 전의 초기 상태」, 「전처리」 공정 후(상단은 전처리 없음, 하단은 전처리 있음, 또한 DC 공급), 「피에칭층(EL)의 일부 에칭」 공정 후, 「피에칭층(EL)의 전부 에칭」 공정 후의 마스크(MK) 및 피에칭층(EL)의 상태를 나타낸다.
이것에 따르면, 상단의 전처리를 행하지 않고, 「피에칭층(EL)의 일부 에칭」 및 「피에칭층(EL)의 전부 에칭」을 행한 경우, 마스크(MK)의 패턴에 꼬임이 발생하고 있다. 이와 같이, 피에칭층(EL)의 일부 에칭 및 전부 에칭의 결과에 따르면, 에칭 중에 마스크(MK)의 패턴에 꼬임이 발생하고 있고, 피에칭층(EL) 등의 에칭 패턴의 러프니스가 악화된다.
이것에 대하여, 하단의 전처리를 행하고, 또한, 전처리시에 DC를 공급한 경우, 「피에칭층 EEL의 일부 에칭」 및 「피에칭층(EL)의 전부 에칭」의 결과에 따르면, 에칭 중에 마스크(MK)의 패턴에 꼬임이 발생하지 않아, 피에칭층(EL) 등의 에칭 패턴의 러프니스가 개선되고 있는 것을 알 수 있다.
이상으로부터, 수소 플라즈마 등에 의해 마스크(MK)를 트리트먼트하는 전처리시에 DC를 공급하고, 실리콘을 포함하는 피에칭층(EL)이 에칭되지 않게, 마스크(MK) 상에 보호막(PT)을 코팅함으로써, 불소계 가스의 플라즈마에 의해 피에칭층(EL)을 에칭할 때의 레지스트 내성을 높여, 마스크(MK)의 잔막량을 적정하게 확보할 수 있다. 이에 따라, 에칭 패턴의 러프니스를 개선하고, 마스크(MK)의 피에칭층(EL)에 대한 선택비를 향상시킬 수 있다. 특히, 마스크(MK)의 높이가 비교적 낮은 경우, 본 실시형태에 따른 에칭 방법을 이용하는 것이 보다 바람직하다.
또한, 전처리에 있어서 DC를 공급하는 공정(즉, 보호막(PT)을 형성하는 공정)에서는, 처리 용기(10) 내의 압력을 보다 저압으로 하는 편이 좋다. 예컨대, 전처리에 있어서 DC를 공급하는 공정에서, 처리 용기(10) 내의 압력은, 50 mT보다 30 mT 쪽이 좋다.
또한, 피에칭층(EL)을 에칭하는 공정에서는, 처리 용기(10) 내의 압력을 전처리시에 제어한 압력보다 저압으로 하는 편이 좋다.
이상, 에칭 방법을 상기 실시형태에 의해 설명하였지만, 본 발명에 따른 에칭 방법은 상기 실시형태에 한정되지 않고, 본 발명의 범위 내에서 여러 가지의 변형 및 개량이 가능하다. 상기 복수의 실시형태에 기재된 사항은, 모순되지 않는 범위에서 조합할 수 있다.
예컨대, 본 발명에 따른 에칭 방법은, 용량 결합형 플라즈마(CCP: Capacitively Coupled Plasma) 장치뿐만 아니라, 그 밖의 플라즈마 처리 장치에 적용 가능하다. 그 밖의 플라즈마 처리 장치로서는, 유도 결합형 플라즈마(ICP: Inductively Coupled Plasma), 레이디얼 라인 슬롯 안테나를 이용한 플라즈마 처리 장치, 헬리콘파 여기형 플라즈마(HWP: Helicon Wave Plasma) 장치, 전자 사이클로트론 공명 플라즈마(ECR: Electron Cyclotron Resonance Plasma) 장치 등이어도 좋다.
본 명세서에서는, 에칭 대상으로서 반도체 웨이퍼(W)에 대해서 설명하였으나, LCD(Liquid Crystal Display), FPD(Flat Panel Display) 등에 이용되는 각종 기판이나, 포토마스크, CD 기판, 프린트 기판 등이어도 좋다.
본 국제 출원은, 2015년 11월 26일에 출원된 일본국 특허 출원 제2015-230588호에 기초한 우선권을 주장하는 것으로서, 그 전체 내용을 본 국제 출원에 원용한다.
1 : 플라즈마 처리 장치 10 : 처리 용기
15 : 가스 공급원 20 : 배치대(하부 전극)
25 : 가스 샤워 헤드(상부 전극) 32 : 제1 고주파 전원
34 : 제2 고주파 전원 65 : 배기 장치
70 : 가변 직류 전원 100 : 제어부
106 : 정전척 MK : 마스크
NL : 중간층 EL : 피에칭층
SOC : 스핀 온 카본층 BCL : 블록·코폴리머층
PS : 폴리스티렌 PMMA : 폴리메틸메타크릴레이트

Claims (8)

  1. 제1 폴리머와 제2 폴리머를 포함하고, 피처리체(object to be processed)의 실리콘 함유층 상에 중간층을 통해 적층되며, 자기 조성(self-assembled) 가능한 블록 코폴리머층으로부터, 상기 제2 폴리머를 포함하는 영역 및 상기 영역 바로 아래의 상기 중간층을 에칭함으로써 형성된 마스크의 패턴으로, 상기 실리콘 함유층을 에칭하는 에칭 방법으로서,
    상부 전극과 하부 전극을 서로 대향하여 배열시키고, 상기 피처리체가 제공된 플라즈마 처리 장치의 처리 용기 내에서 상기 상부 전극에 네거티브(negative) DC 전압을 인가하고, 상기 상부 전극 또는 하부 전극에 고주파(radio frequency) 전력을 인가하며, 상기 처리 용기의 내부에 수소 가스 및 불활성 가스를 포함하는 처리 가스를 공급하여 플라즈마를 생성함으로써, 상기 마스크 상에 보호막을 형성하는 공정과,
    상기 보호막의 형성 후에 상기 실리콘 함유층을 에칭하는 공정
    을 포함하는 에칭 방법.
  2. 제1항에 있어서, 상기 실리콘 함유층의 에칭에서는, 상기 처리 용기 내부의 압력이, 상기 보호막의 형성에서의 상기 처리 용기의 내부의 압력보다 낮게 되는 것인 에칭 방법.
  3. 제1항에 있어서, 상기 마스크 상의 보호막의 형성에서는, 상기 실리콘 함유층이 에칭되지 않는 것인 에칭 방법.
  4. 제1항에 있어서, 상기 실리콘 함유층의 에칭에서는, 상기 처리 용기의 내부에서, 플루오로카본 가스와 하이드로플루오로카본 가스 중 적어도 하나를 포함하는 처리 가스의 플라즈마가 생성되는 것인 에칭 방법.
  5. 제1항에 있어서, 상기 제1 폴리머는 폴리스티렌이고, 상기 제2 폴리머는 폴리메틸메타크릴레이트인 것인 에칭 방법.
  6. 제1항에 있어서, 상기 마스크 상의 보호막의 형성에서는, 상기 상부 전극 내에 포함된 실리콘이 상기 마스크 상에 퇴적되어, 상기 보호막을 형성하는 것인 에칭 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 마스크를 수소 플라즈마로 처리하는 동안 상기 보호막이 형성되는 것인 에칭 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 보호막은 상기 실리콘 함유층 상에 형성되는 것인 에칭 방법.
KR1020187011884A 2015-11-26 2016-11-15 에칭 방법 KR102130229B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-230588 2015-11-26
JP2015230588A JP6643875B2 (ja) 2015-11-26 2015-11-26 エッチング方法
PCT/JP2016/083812 WO2017090484A1 (ja) 2015-11-26 2016-11-15 エッチング方法

Publications (2)

Publication Number Publication Date
KR20180096576A KR20180096576A (ko) 2018-08-29
KR102130229B1 true KR102130229B1 (ko) 2020-07-03

Family

ID=58763115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187011884A KR102130229B1 (ko) 2015-11-26 2016-11-15 에칭 방법

Country Status (5)

Country Link
US (1) US10607835B2 (ko)
JP (1) JP6643875B2 (ko)
KR (1) KR102130229B1 (ko)
TW (1) TWI697048B (ko)
WO (1) WO2017090484A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP2021034487A (ja) 2019-08-21 2021-03-01 東京エレクトロン株式会社 基板を処理する方法、デバイス製造方法、及びプラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120244709A1 (en) 2011-03-25 2012-09-27 Tokyo Electron Limited Plasma etching method and storage medium
JP2013207089A (ja) 2012-03-28 2013-10-07 Tokyo Electron Ltd 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440449C (zh) * 2002-06-27 2008-12-03 东京毅力科创株式会社 等离子体处理方法
US7347953B2 (en) 2006-02-02 2008-03-25 International Business Machines Corporation Methods for forming improved self-assembled patterns of block copolymers
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
WO2013158527A1 (en) * 2012-04-16 2013-10-24 Brewer Science Inc. Silicon hardmask layer for directed self-assembly
JP2015084396A (ja) * 2013-09-19 2015-04-30 東京エレクトロン株式会社 エッチング方法
JP6240489B2 (ja) * 2013-12-06 2017-11-29 富士フイルム株式会社 パターン形成方法、及び電子デバイスの製造方法
TW201539246A (zh) * 2014-04-03 2015-10-16 Mixartron Ltd 手機保護裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120244709A1 (en) 2011-03-25 2012-09-27 Tokyo Electron Limited Plasma etching method and storage medium
JP2012204668A (ja) 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体
JP2013207089A (ja) 2012-03-28 2013-10-07 Tokyo Electron Ltd 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置

Also Published As

Publication number Publication date
WO2017090484A1 (ja) 2017-06-01
TWI697048B (zh) 2020-06-21
TW201729285A (zh) 2017-08-16
KR20180096576A (ko) 2018-08-29
JP2017098455A (ja) 2017-06-01
US10607835B2 (en) 2020-03-31
JP6643875B2 (ja) 2020-02-12
US20190304774A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
KR102460164B1 (ko) 에칭 방법
JP6604911B2 (ja) エッチング処理方法
US20200381263A1 (en) Method of processing target object
US10763123B2 (en) Method for processing workpiece
US9330935B2 (en) Plasma etching method and plasma etching apparatus
KR20140140020A (ko) 자기 조직화 가능한 블록 코폴리머를 이용하여 주기 패턴을 형성하는 방법 및 장치
US20160203998A1 (en) Etching method
TWI703414B (zh) 蝕刻方法
US11823903B2 (en) Method for processing workpiece
CN105453236B (zh) 蚀刻方法
KR102113278B1 (ko) 패턴을 형성하는 방법
JP6243722B2 (ja) エッチング処理方法
KR102130229B1 (ko) 에칭 방법
KR102662180B1 (ko) 에칭 방법
KR20200052844A (ko) 처리 방법 및 기판 처리 장치
TW202018806A (zh) 蝕刻方法及基板處理裝置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant