TWI617001B

TWI617001B - 半導體裝置

Info

Publication number: TWI617001B
Application number: TW102149178A
Authority: TW
Inventors: 里夫史丹森
Original assignee: 維基克科技有限公司
Priority date: 2013-12-30
Filing date: 2013-12-30
Publication date: 2018-03-01
Also published as: TW201526192A

Abstract

本發明之一實施例係關於一種半導體裝置，該半導體裝置包括：第一及第二電極，其分別包括沿相反方向在剖面上減小之第一及第二匯流條；及複數個交錯第一及第二導電指狀物，其分別自該等第一及第二匯流條延伸。

Description

半導體裝置

本發明之實施例係關於半導體裝置(「SD」)之結構。

諸如二極體及場效應電晶體(「FET」)之各種SD可操作以選擇性地處於一接通或關斷狀態。SD可包括透過一介入半導體組件以導電方式可連接之一第一電極及一第二電極，該介入半導體組件在SD處於接通狀態時具有一相對低電阻且在SD處於關斷狀態時具有一相對高電阻。因此，SD能夠在處於接通狀態時而非處於關斷狀態時將一「接通電流」傳遞穿過第一及第二電極。舉例而言，在SD係經加正向偏壓之一個二極體之情況下，該二極體處於接通狀態且可操作以在第一電極(陽極)與第二電極(陰極)之間將接通電流傳遞穿過介入及經適當組態半導體組件。在另一實例中，在SD係一FET(其中一適當電壓施加至充當一閘極電極之一第三電極)之情況下，該FET可操作以在第一電極(源極)與第二電極(汲極)之間將接通電流傳遞穿過介入及經適當組態半導體組件。電極可形成於生長於基板上之一或多個磊晶層(「層」)上。應瞭解，形成或設置於基板「上」之一結構可形成於該等磊晶層中之一者上且並不與該基板本身直接接觸。此外，透過其傳遞接通電流之半導體組件可包含生長於該半導體基板上之該一或多個磊晶層之一部分，其中視需要適當組態該等層。為便於呈現，如本文中所使用，「半導體基板」或「基板」可包含該一或多個磊晶層。

隨著SD在大小上減小以達成具有較小晶粒面積之裝置及具有較小剖面之電路之較高濃度，穿過彼等電路之電流密度趨於增加。電流密度通常表達為(舉例而言)以單位安培/mm²之每剖面面積之電流。在SD中，電極形成為可具有實質上均勻厚度之經圖案化薄金屬層。此外，尤其在於高頻率下操作電流時，電流可優先發生於電極之表面處或附近。因此，在SD電路之上下文中可將電流密度表達為(舉例而言)以單位安培/mm²之每剖面寬度之電流。增加之電流密度趨於使SD由於歐姆過熱而易受損害影響。增加之電流密度亦可導致電遷移，其中電極之一部分由於自導電電子至電極之動量轉移而變位，最終引起電極之故障或失敗。另外，穿過SD之電流之不均勻分佈可減小一SD可安全傳遞之總體電流，此乃因不均勻性形成過高電流密度之溝袋。

本發明之一實施例之一態樣係提供一種具有用於傳遞一接通電流之電極之SD(舉例而言，一個二極體或一FET)，該等電極經組態以減輕電流密度沿著該接通電流之路徑之不均勻性。

根據本發明之一實施例，提供一種下文中稱作一「梳狀電極SD」之SD，該SD包含分別具有沿相反方向在剖面上減小之第一及第二匯流條之第一及第二「梳狀電極」。該等第一及第二梳狀電極進一步包括分別自該等第一及第二匯流條延伸之複數個第一及第二交錯導電指狀物。在該梳狀電極SD處於接通狀態時，該等第一及第二梳狀電極可透過其各別導電指狀物及介入半導體組件以導電方式連接，其中該等第一與第二導電指狀物之間的界面界定該等第一與第二導電指狀物之間的可用於電流之一周長。

該梳狀電極SD可操作以在該第一梳狀電極之一端子(「第一端子」)與該第二梳狀電極一端子(「第二端子」)之間傳遞一接通電流。取決於該梳狀電極SD之組態，該接通電流可自該第一端子流動至該第二端子，或以其他方向自該第二端子流動至該第一端子。此外，穿過該等匯流條之該接通電流之量值在該電流在該等第一與第二導電指狀物之間轉移時可沿著該等各別匯流條之長度改變。根據本發明之一實施例，每一匯流條之剖面在其遠離其各別端子延伸時減小。在自該第一梳狀電極之該端子流動至該第二梳狀電極之該端子之該接通電流之上下文中，第一匯流條剖面相對於該接通電流之方向減小而陰極匯流條剖面相對於該接通電流之該方向增加。

根據本發明之一實施例，該等第一及第二匯流條可經組態以減輕電流密度沿著該等匯流條之長度之改變，儘管總體電流發生改變。在本發明之特定實施例中，沿著匯流條之長度，匯流條剖面可與接通電流之該量值實質上成比例。在此一成比例組態中，可實質上消除電流密度沿著該等匯流條之長度之改變，儘管總體電流發生改變。在本發明之特定實施例中，該電流密度沿著該等匯流條之該長度可係實質上恆定的。

在本發明之特定實施例中，在沿著該兩個匯流條之縱向軸之每一點處，該陽極匯流條之剖面與該陰極匯流條之剖面之總和保持實質上恆定。在本發明之特定實施例中，該等匯流條之剖面可以彼此成反比之一比率線性地改變。

根據本發明之一實施例，面對彼此之該等第一及第二匯流條之側可彼此實質上平行。在本發明之特定實施例中，該等第一及第二匯流條可相對於彼此配置呈一凹槽中之舌組態，其中該等電極中之一者包括位於另一電極之一單個中心匯流條之兩側上且「環繞」該中心匯流條之兩個匯流條臂。視情況，該等第一及第二導電指狀物可彼此實質上平行。視情況，該等第一及第二導電指狀物可在該等第一與第二匯流條之間的介入空間中交錯。視情況，該等第一及第二導電指狀物可具有實質上相同長度。

根據本發明之一實施例，包含該等各別端子、匯流條及導電指狀物之該等第一及第二梳狀電極不重疊。在本發明之特定實施例中，該等第一及第二梳狀電極形成於半導體基板之一相同磊晶層上。

根據本發明之一實施例，該梳狀電極SD可進一步包含一第三梳狀電極，該第三梳狀電極包括通常連接至自一第三端子延伸之一第三匯流條之複數個第三導電指狀物。該等第三導電指狀物經配置以使得每一第三導電指狀物設置於一個第一導電指狀物與一個第二導電指狀物之間。

根據本發明之一實施例，具有該等第一及第二梳狀電極之該梳狀電極SD可係一橫向二極體(「梳狀二極體」)，其中該第一梳狀電極係一陽極且該第二梳狀電極係一陰極。另一選擇係，該梳狀電極SD可係進一步包含一閘極電極(可視情況為第三電極)之一橫向FET(「梳狀FET」)，其中該第一梳狀電極係一源極，該第二電極係一汲極。

在論述中，除非另有陳述，否則修改本發明之一實施例之一特徵或特徵之一條件或關係特性之諸如「實質上」、「相對」及「大約」之形容詞理解為意指該條件或特性界定於其意欲用於的一應用之實施例之操作可接受之容差內。除非另有指示，否則說明書及申請專利範圍中之詞「或」視為包含性「或」而非排他性「或」，且指示其結合之物項中之至少一者或任何組合。

提供本發明內容以按一簡化形式引入下文在實施方式中進一步闡述之概念之一選擇。本發明內容並不意欲識別所主張標的物之關鍵特徵或主要特徵，亦不意欲用以限制所主張標的物之範疇。

100‧‧‧例示性梳狀二極體/梳狀二極體

110‧‧‧半導體基板/基板

120‧‧‧陽極/梳狀陽極

121‧‧‧陽極端子

122‧‧‧中心陽極匯流條/陽極匯流條/各別匯流條/匯流條

124‧‧‧導電指狀物/陽極指狀物

130‧‧‧陰極/梳狀陰極

131‧‧‧陰極端子

132‧‧‧陰極匯流條/各別匯流條/匯流條

134‧‧‧導電指狀物/陰極指狀物

170‧‧‧替代梳狀二極體

200‧‧‧例示梳狀場效應電晶體/梳狀場效應電晶體

210‧‧‧半導體基板/基板

212‧‧‧絕緣層

214‧‧‧溝渠

220‧‧‧源極/梳狀源極

221‧‧‧源極端子

222‧‧‧中心源極匯流條/源極匯流條/匯流條

224‧‧‧源極指狀物/導電指狀物

230‧‧‧汲極/梳狀汲極

231‧‧‧汲極端子

232‧‧‧汲極匯流條/陰極匯流條/匯流條

234‧‧‧導電指狀物/汲極指狀物

240‧‧‧閘極

241‧‧‧汲極端子

242‧‧‧閘極匯流條

245‧‧‧突出脊柱/閘極接觸條

244‧‧‧導電指狀物/閘極指狀物

262‧‧‧空橋

270‧‧‧替代梳狀場效應電晶體

下文參考續接此段落列示之本文附帶之各圖來闡述本發明之實施例之非限制實例。出現於一個以上圖中之相同結構、元件或部件通常用一相同編號在其中出現該等相同結構、元件或部件之所有圖中標示。為方便及呈現之清晰度起見，挑選各圖中所展示之組件及特徵之尺寸且未必展示為按比例。

圖1在一俯視圖中示意性地展示根據本發明之一實施例之一梳狀二極體之陽極及陰極電極；圖2在一俯視圖中示意性地展示根據本發明之一實施例之一梳狀FET之源極、汲極及閘極電極；圖3在一俯視圖中示意性地展示根據本發明之一實施例之一替代梳狀二極體之電極；且圖4在一俯視圖中示意性地展示根據本發明之一實施例之一替代梳狀FET之電極。

在以下詳細說明中，在圖1中示意性地圖解說明且參考彼圖論述根據本發明之一實施例之一梳狀二極體之組件。在圖2中示意性地圖解說明且參考彼圖論述根據本發明之一實施例之一梳狀FET之組件。在圖3至圖4示意性地圖解說明且參考彼等圖論述一替代梳狀二極體及一替代梳狀FET。

現在參考圖1，圖1展示具有形成於一半導體基板110上之一陽極120(「梳狀陽極」)及陰極130(「梳狀陰極」)之一例示性梳狀二極體100之一示意圖。基板110可視情況包括Si、SiC、GaAs或GaN。該基板可視情況係一分層基板，諸如在一Si上GaN晶圓基板或一SiC上GaN基板。梳狀陽極120包含以一「魚骨」組態自一中心陽極匯流條122之兩側中之每一者延伸之多個導電指狀物124(「陽極指狀物」)。梳狀陰極130包含呈一凹槽中之舌的組態之陽極匯流條122之兩側中之每一者上之兩個陰極匯流條132。多個導電指狀物134(「陰極指狀物」)自每一陰極匯流條132延伸且與陽極指狀物124交錯。梳狀陽極120進一步包含連接至陽極匯流條122之一個端之一陽極端子121且梳狀陰極 130進一步包含連接至陰極匯流條132之一個端之一陰極端子131。在給該梳狀二極體加正向偏壓時，梳狀二極體100可操作以在陽極指狀物124與陰極指狀物134之間將一「接通電流」傳遞穿過介入半導體基板中之一電流路徑。梳狀陽極120與梳狀陰極130不重疊或彼此不接觸。在本發明之特定實施例中，陽極指狀物124及陰極指狀物134可處於半導體基板110上之一相同磊晶層上。在如圖1中所展示之梳狀二極體100中，陽極指狀物124示意性地呈現為具有圓形端而陰極指狀物134示意性地呈現為具有有角端。製成此區別係促進在視覺上區分陽極與陰極指狀物，且並不意欲限制性。

梳狀陽極120及梳狀陰極130可視情況包括諸如鋁、金、銅、鎳或鈦或其一組合之金屬中之一或多者。該組合可呈合金之形式。另一選擇係，該組合可係不同金屬之多個層，該等金屬可係元素金屬或合金。在半導體基板上施加經圖案化金屬層之各種方法為在此項技術中已知。

藉由慣例方式，在給梳狀二極體100加正向偏壓時，接通電流自陽極端子121流動至陰極端子131。該接通電流自陽極端子121進入該梳狀二極體，行進穿過陽極匯流條122，進入陽極指狀物124且穿過半導體基板110之介入部分轉移至毗鄰陰極指狀物134，且繼續穿過陰極匯流條132至陰極端子131。陽極指狀物與陰極指狀物之交錯配置形成陽極120與陰極130之間的可用於電流之一大總周長。

圖1中所展示之變化大小之白色方塊箭頭示意性地展示穿過梳狀二極體100之不同電極匯流條之接通電流之方向及量值，且小填充箭頭示意性地展示穿過電極指狀物之接通電流之方向及量值。白色方塊箭頭之不同大小反映接通電流在行進穿過該等匯流條時之量值之改變。如藉由白色方塊箭頭所指示，穿過陽極匯流條122之接通電流沿著其長度自陽極端子121開始減小，此乃因更多接通電流自陽極匯流條122轉向穿過交錯導電指狀物至陰極。藉由白色方塊箭頭之大小同時地並如示意性地指示，穿過陰極匯流條132之接通電流沿著其長度朝向陰極端子131增加，此乃因更多接通電流自陽極匯流條122穿過交錯導電指狀物進入陰極匯流條132。如藉由相同小填充箭頭所指示，穿過每一導電指狀物124、134之接通電流可具有實質上相同量值。

根據本發明之一實施例，第一及第二匯流條沿相反方向在剖面上減小。沿著電流路徑，距陽極端子之距離與距陰極端子之距離成反比。亦即，隨著接通電流遠離陽極端子流動，該接通電流朝向陰極端子流動。因此，根據本發明之一實施例，每一匯流條之剖面隨著其遠離其各別端子延伸而減小。在自陽極端子流動至陰極端子之接通電流之慣例中，陽極匯流條剖面相對於接通電流之方向而減小而陰極匯流條剖面相對於接通電流之方向而增加。

根據本發明之一實施例，每一匯流條可經塑形以沿著其長度改變其剖面以具有與接通電流之量值實質上成比例之剖面。此成比例組態用於減小電流密度沿著匯流條之長度之改變，儘管總體電流發生改變。沿著陽極匯流條之長度與接通電流量值之減少相協調地減少陽極匯流條剖面用於穩定沿著陽極匯流條之長度之電流密度。類似地，沿著陰極匯流條之長度與接通電流之增加相協調地增加陰極匯流條之剖面用於穩定沿著陰極匯流條之長度之電流密度。在本發明之特定實施例中，該電流密度沿著該等匯流條之該長度可係實質上恆定的。

電流在沿著匯流條之每一點處之改變可取決於穿過導電指狀物之電流之量值。因此，在本發明之特定實施例中，每一匯流條之形狀可取決於導電指狀物之電阻及該等導電指狀物沿著該等匯流條之分佈。

剖面之改變可為漸變的。另一選擇係，可(舉例而言)在每一導電指狀物之前、之處或之後以一逐步方式進行剖面之改變。在本發明之特定實施例中，剖面之改變實質上為線性的。

在本發明之特定實施例中，第一及第二匯流條沿著其各別長度之剖面之改變係藉由在匯流條之厚度保持實質上恆定的同時匯流條之寬度之一改變來完成。在電極在半導體基板110上形成為實質上均勻厚度之經圖案化薄金屬層之情況下，匯流條剖面之此一基於寬度之改變係有利的。此外，在接通電流具有一高頻率之情況下，匯流條剖面之基於寬度之改變係有利的。在高電流頻率下，電流趨於發生於電極之表面處或附近，且與增加電極寬度相比增加電極厚度在減小電流密度上不太有效。

如本發明之一實施例中所提供，使陽極及陰極匯流條在寬度上減小之梳狀二極體100可有利地覆蓋一較小表面積且與具有恆定寬度之匯流條之一習用橫向二極體相比允許每晶圓製作更多二極體。如上文所論述，沿著匯流條之總電流朝向各別端子為最高，且梳狀二極體100之匯流條之寬度在其最接近其各別端子之處為相應地最寬。一原本類似經組態之習用二極體之恆定寬度之匯流條需要與梳狀二極體100之減小寬度之匯流條之最寬部分相同之寬度以便具有一相當的電流容量及最大電流密度。因此，如本發明之一實施例中所提供，梳狀二極體100之減小寬度之匯流條佔據一相對較小表面積。因此，梳狀二極體100整體上可佔據一較小表面積。另一選擇係，佔據與梳狀二極體100相同之總表面積的具有恆定寬度之匯流條之一習用二極體可需要縮短陽極及陰極指狀物以便適應由恆定寬度之匯流條所佔據之較大表面積，因此導致該習用二極體由於陽極與陰極之間的可用於電流之一較小總周長而具有一較高接通電流電阻。

在本發明之特定實施例中，每一陽極指狀物124彼此實質上平行且每一陰極指狀物134彼此實質上平行。視情況，導電指狀物可以一實質上垂直角度連接至其各別匯流條。視情況，陽極指狀物124實質上平行於陰極指狀物134。視情況，面對彼此之陽極匯流條122及陰極匯流條132之側可彼此實質上平行。

根據本發明之一實施例，每一導電指狀物可在大小及形狀上實質上相同。每一導電指狀物可進一步在組合上實質上相同。在每一導電指狀物在大小、形狀及組合上實質上相同之情況下，每一指狀物之電阻亦通常實質上相同。

在圖1之例示性梳狀二極體中，導電指狀物124、134之尺寸實質上相等，穿過每一導電指狀物之接通電流實質上相等(如藉由相同小填充箭頭所指示)，且導電指狀物124、134以規則間隔自其各別匯流條122、132延伸。在導電指狀物之此一組態中，穿過陽極匯流條122之電流沿著其長度以一實質上線性方式與距陽極端子121之距離成比例地減小。類似地，穿過陰極匯流條132之電流沿著其長度以一實質上線性方式與距陰極端子131之距離成比例地減小。換言之，陽極匯流條剖面相對於接通電流之方向實質上線性地減小而陰極匯流條剖面相對於接通電流之方向實質上線性地增加。根據本發明之一實施例，沿著匯流條之長度以實質上相等於接通電流之量值之改變的一比率線性地改變匯流條122、132之寬度用於減輕或實質上消除電流密度沿著陽極及陰極匯流條之長度之改變。在本發明之特定實施例中，陽極及陰極匯流條中之電流密度沿著匯流條之長度實質上均勻地分佈且實質上恆定。

此外，在圖1之例示性梳狀二極體100中，陽極匯流條122平行於陰極匯流條132且導電指狀物124、134自其各別匯流條垂直地延伸。此外，所有導電指狀物124、134彼此實質上平行。根據本發明之一實施例，在此一組態中，陽極及陰極匯流條在沿著該等匯流條之各別長度之每一點處之經組合寬度保持實質上恆定。

在梳狀二極體之一替代組態中，接通電流可沿相反方向流動，其中梳狀陽極120充當陰極且梳狀陰極130充當陽極，且其中半導體基板110經適當地組態。

梳狀陽極120及梳狀陰極130亦可有利地併入於一橫向FET而非一橫向二極體中。相對於圖2進一步詳細地闡述併入有與梳狀陽極120實質上相同之一源極及與梳狀陰極130實質上相同之一汲極之一例示性橫向FET。

現在參考圖2，圖2展示具有形成於一半導體基板210上之一源極220(「梳狀源極」)及汲極230(「梳狀汲極」)之一例示性梳狀FET 200之一示意圖。梳狀源極220在結構上與梳狀陽極120實質上相同，具有以一「魚骨」組態自一中心源極匯流條222之兩側中之每一者延伸之多個導電指狀物224(「源極指狀物」)，及連接至源極匯流條222之一端之一源極端子221。梳狀汲極230在結構上與梳狀陰極130實質上相同，具有呈一凹槽中之舌的組態之源極匯流條222之兩側中之每一者上之兩個汲極匯流條232，其中導電指狀物234(「汲極指狀物」)自汲極匯流條232中之每一者延伸，及連接至汲極匯流條232之一端之一汲極端子231。匯流條222、232分別具有與上文相對於匯流條122、132所闡述之組態及性質相同之組態及性質。

梳狀FET 200可進一步包含一閘極240(「梳狀閘極」)，該閘極包含源極匯流條222之兩側中之每一者上之兩個閘極匯流條242，及連接至汲極匯流條242之一端之一汲極端子241。多個導電指狀物244(「閘極指狀物」)自閘極匯流條242中之每一者延伸。閘極指狀物244經配置以使得每一閘極指狀物244設置於一個源極指狀物224與一個汲極指狀物234之間。

在圖2之插圖中較詳細地展示閘極指狀物244與源極指狀物224及汲極指狀物234在基板210上之配置。根據本發明之一實施例，閘極指狀物244與源極指狀物224及汲極指狀物234分離且不接觸。閘極指狀物244視情況經設置為距源極指狀物224比距汲極指狀物234更近。在本發明之特定實施例中，閘極指狀物244設置於半導體基板210之一絕緣層212上。閘極指狀物244視情況經塑形為包含一突出脊柱(「閘極接觸條」)245之一「洋菇式閘極」(亦稱作一「T形閘極」)，該突出脊柱窄於該閘極指狀物之主體且沿著其縱向軸延續。閘極指狀物244透過閘極接觸條245視情況與絕緣層212接觸。基板210及絕緣層212視情況經組態以形成溝渠214，且閘極接觸條245視情況設置於溝渠214內。

在一適當電壓被施加至閘極指狀物時，梳狀FET 200能夠在源極指狀物224與汲極指狀物234之間將「接通電流」傳遞穿過介入半導體基板中之一電流路徑。

根據本發明之一實施例，接近於源極匯流條222之源極指狀物224之基底部分與閘極匯流條242重合。包含與該閘極匯流條重疊之至少該部分之源極指狀物224之基底部分可包括一空橋262，該空橋在該閘極匯流條與源極指狀物之基底部分之間提供一間隙以使得兩個電極在不接觸之情況下重疊。視情況，源極指狀物224之基底部分可關於閘極匯流條242(未展示)較高或較低。視情況，空橋262薄於源極指狀物224之剩餘部分以便在源極指狀物與閘極匯流條(未展示)之間提供間隙，且亦可寬於源極指狀物之剩餘部分以便減輕源極指狀物剖面之減小且因此穩定空橋處之電流密度。源極指狀物基底部分與閘極匯流條之重疊但不接觸部分可由一絕緣結構(未展示)分離。

梳狀二極體100具有反射對稱性，其中對稱軸等效於陽極匯流條122之縱向軸。本發明之一實施例之一態樣亦可提供一不對稱梳狀二極體。在圖3中展示一例示性不對稱梳狀二極體，圖3示意性地圖解說明包括梳狀二極體100在其對稱軸之一側上之實質上一半之一替代梳狀二極體170。

梳狀FET 200亦具有反射對稱性，其中對稱軸等效於源極匯流條222之縱向軸。本發明之一實施例之一態樣亦可提供一不對稱梳狀 FET。在圖4中展示一例示性不對稱梳狀FET，圖4示意性地圖解說明包括梳狀FET 200在其對稱軸之一側上之實質上一半之一替代梳狀FET 270。

在本申請案之說明及申請專利範圍中，動詞中之每一者「包括」、「包含」及「具有」以及其同源詞用以指示動詞之賓語或若干賓語未必係動詞之主語或若干主語之組件、元件或部件之一完整清單。

本申請案中之本發明之實施例之說明係藉由實例方式提供且並不意欲限制本發明之範疇。所闡述實施例包括不同特徵，在本發明之所有實施例中並非需要所有該等特徵。某些實施例僅利用該等特徵中之某些特徵或該等特徵之可能組合。所闡述之本發明之實施例及包括該等所闡述之實施例中所述之不同組合之特徵之本發明之實施例的變化形式將發生於熟習此項技術者。本發明之範疇僅限於申請專利範圍。

Claims

一種半導體裝置，其包括：第一及第二電極，其分別包括第一及第二匯流條，其中該等第一及第二匯流條相對於彼此沿相反方向在剖面上減小；及複數個交錯第一及第二導電指狀物，其分別自該等第一及第二匯流條延伸，該裝置可操作以選擇性地處於一接通狀態及一關斷狀態且進一步可操作以在處於該接通狀態時在該等第一與第二電極之間傳遞一接通電流，其中第一匯流條剖面相對於該接通電流之方向減小且第二匯流條剖面相對於該接通電流之該方向增加。。
如請求項1之半導體裝置，其中該等第一及第二匯流條剖面沿著該等各別匯流條之長度與該接通電流之量值成比例。
如請求項2之半導體裝置，其中該接通電流之電流密度沿著該等第一及第二匯流條之該長度保持實質上恆定。
如請求項1之半導體裝置，其中該第一匯流條與該第二匯流條之該等剖面之總和在沿著該等匯流條之該長度之每一點處保持實質上恆定。
如請求項1之半導體裝置，其中該等第一及第二匯流條之剖面沿著其各別長度之改變係實質上線性的。
如請求項1之半導體裝置，其中該等匯流條之剖面之該改變係藉由在匯流條厚度保持實質上恆定的同時匯流條寬度之一改變來達成。
如請求項1之半導體裝置，其中該等第一導電指狀物彼此實質上平行且該等第二導電指狀物彼此實質上平行。
如請求項7之半導體裝置，其中該等第一及第二導電指狀物彼此實質上平行。
如請求項1之半導體裝置，其中面對彼此之該等第一及第二匯流條之側彼此實質上平行。
如請求項1之半導體裝置，其中該等第一及第二導電指狀物具有實質上相同長度。
如請求項1之半導體裝置，其中該半導體裝置係一橫向二極體。
一種半導體裝置，其包括：第一及第二電極，其分別包括第一及第二匯流條，其中該等第一及第二匯流條相對於彼此沿相反方向在剖面上減小；及複數個交錯第一及第二導電指狀物，其分別自該等第一及第二匯流條延伸，其中該等第一及第二電極處於一半導體基板之一相同磊晶層上且並不彼此重疊。
如請求項12之半導體裝置，其中該半導體裝置係一橫向二極體。
一種半導體裝置，其包括：第一及第二電極，其分別包括第一及第二匯流條，其中該等第一及第二匯流條相對於彼此沿相反方向在剖面上減小；複數個交錯第一及第二導電指狀物，其分別自該等第一及第二匯流條延伸；及複數個第三導電指狀物，該複數個第三導電指狀物自一第三匯流條延伸且與該等第一及第二導電指狀物交錯以使得每一第三導電指狀物設置於一個第一導電指狀物與一個第二導電指狀物之間。
如請求項14之半導體裝置，其中該等第三導電指狀物實質上平行於該等第一及第二導電指狀物。
如請求項15之半導體裝置，其中該等第三導電指狀物經設置為距該等第一導電指狀物比距該等第二導電指狀物更近。
如請求項15之半導體裝置，其中該等第三導電指狀物在面對該半導體基板之側上包括沿著其縱向軸之一隆凸。
如請求項14之半導體裝置，其中該第三匯流條與該等第一導電指狀物之基底部分重疊但不接觸。
如請求項18之半導體裝置，其中該第三匯流條與該等第一導電指狀物之該基底藉由一絕緣層分離。
如請求項14之半導體裝置，其中該半導體裝置係一橫向FET。