JP5378045B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5378045B2 JP5378045B2 JP2009097025A JP2009097025A JP5378045B2 JP 5378045 B2 JP5378045 B2 JP 5378045B2 JP 2009097025 A JP2009097025 A JP 2009097025A JP 2009097025 A JP2009097025 A JP 2009097025A JP 5378045 B2 JP5378045 B2 JP 5378045B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- electrode
- semiconductor device
- metal layer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 239000002184 metal Substances 0.000 claims description 68
- 229910052751 metal Inorganic materials 0.000 claims description 68
- 230000004888 barrier function Effects 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 16
- 229910016006 MoSi Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021343 molybdenum disilicide Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
前記能動領域に接合する第1の電極と、前記複数のガードリングの個々に接合する複数の第2の電極と、前記チャネルストッパに接合する第3の電極とを有し、
前記能動領域と前記複数のガードリングの最内周のガードリングとに跨り前記主表面上に形成された絶縁膜と、前記複数のガードリング間に跨り前記主表面上に形成された絶縁膜と、前記複数のガードリングの最外周のガードリングと前記チャネルストッパとに跨り前記主表面上に形成された絶縁膜とを有する半導体装置であって、
前記能動領域と前記第1の電極との間に介在する第1のバリアメタル層と、前記複数のガードリングと前記複数の第2の電極との間に介在する第2のバリアメタル層と、前記チャネルストッパと前記第3の電極との間に介在する第3のバリアメタル層とを更に有し、
前記バリアメタル層は各々に間隔をあけて配設され、
前記複数のガードリングからなる領域を横断する方向において、前記各バリアメタル層(第1乃至第3のバリアメタル層)の幅は接合する前記各電極(第1乃至第3の電極)の幅よりも広く、かつ前記各バリアメタル層の一部が前記接合する各電極の前記横断する方向における両側からはみ出していることを特徴とする半導体装置を提供する。
(1)前記各バリアメタル層の一部がはみ出している量L1と前記第2の電極の厚さTとの関係が「T/4 ≦ L1 ≦ T」である。
(2)前記各バリアメタル層の前記間隔L2が「3μm ≦ L2 ≦ 20μm」である。
(3)前記第2の電極はAlもしくはAlにSiおよび/またはCuが添加された合金からなり、前記各バリアメタル層はMoSi2,TiW,TiNまたはTiのいずれかである。
(4)前記第2の電極の厚さTが3〜7μmであり、前記各バリアメタル層の厚さtが10〜700 nmである。
図1は、本発明の実施形態に係る半導体装置の1例を示す部分縦断面模式図である。図1に示すように、本発明の実施形態に係る半導体装置100は、n−型の半導体基板1の一方の主表面(上面)に形成されたp型の能動領域2と、該能動領域2を取り囲むように前記主表面に形成されたp型のガードリング3a,3b,3c,3d,3eと、該複数のガードリング(3a,3b,3c,3d,3e)からなる領域を取り囲むように前記主表面に形成されたn+型のチャネルストッパ4とを有している。能動領域2には上面主電極となる第1の電極5がオーミック接合され、各ガードリング3a,3b,3c,3d,3eにはフィールド電極となる第2の電極6a,6b,6c,6d,6eがオーミック接合され、チャネルストッパ4にはストッパ電極となる7がオーミック接合されている。また、能動領域2と最内周のガードリング3aとに跨るように前記主表面上に絶縁膜8aが形成され、各ガードリング3a,3b,3c,3d,3e間に跨るように前記主表面上に絶縁膜8b,8c,8d,8eが形成され、最外周のガードリング3eとチャネルストッパ4とに跨るように前記主表面上に絶縁膜8fが形成されている。
本発明に係る半導体装置の製造方法は、結果として所望の構造が形成できれば、その製造方法に特段の限定は無く従前の方法を用いることができる。以下、1例を挙げて本発明に係る半導体装置の製造方法を説明する。
バリアメタル層の間隔L2は、少なくともパワー半導体装置に求められる絶縁耐圧を満たすように設定される必要がある。ガードリングの設計思想にも依存するが、一般的にガードリング幅の増大を抑えるように設計する場合、隣接するバリアメタル層の間には50 V以上の電位差が生じるため、ある程度以上の間隔が必要となる。一方、バリアメタル層の間隔L2を拡大していくと、電界を延ばし分散させるフィールドプレート効果(絶縁耐圧を向上させる効果と半導体層の表面準位に起因する周波数特性の劣化を改善する効果)が低下してくることが知られている。また、隣接するバリアメタル層の間にある絶縁膜の表面が汚染されたりすると(例えば、半導体装置の製造プロセス過程や実装プロセス過程などにおける汚染)、該汚染に起因して絶縁膜表面に電荷(界面電荷)が蓄電される場合があり、フィールドプレート効果が劣化する不具合が生じる。
2…能動領域、3a,3b,3c,3d,3e…ガードリング、4…チャネルストッパ、
5…第1の電極(上面主電極)、51…第1のバリアメタル層、
6a,6b,6c,6d,6e…第2の電極(フィールド電極)、
61a,61b,61c,61d,61e…第2のバリアメタル層、
7…第3の電極、71…第3のバリアメタル層、
8a,8b,8c,8d,8e,8f…絶縁膜、9…半導体層、10…下面主電極、
20…ホトレジスト、20’… 開口部、
60…第1乃至第3の電極となる金属層、61…バリアメタル層となる薄膜。
Claims (5)
- 半導体基板の一方の主表面に形成された第2導電型の能動領域と、前記能動領域を取り囲むように前記主表面に形成された第2導電型の複数のガードリングと、前記複数のガードリングからなる領域を取り囲むように前記主表面に形成された第1導電型のチャネルストッパとを有し、
前記能動領域に接合する第1の電極と、前記複数のガードリングの個々に接合する複数の第2の電極と、前記チャネルストッパに接合する第3の電極とを有し、
前記能動領域と前記複数のガードリングの最内周のガードリングとに跨り前記主表面上に形成された絶縁膜と、前記複数のガードリング間に跨り前記主表面上に形成された絶縁膜と、前記複数のガードリングの最外周のガードリングと前記チャネルストッパとに跨り前記主表面上に形成された絶縁膜とを有する半導体装置であって、
前記能動領域と前記第1の電極との間に介在する第1のバリアメタル層と、前記複数のガードリングと前記複数の第2の電極との間に介在する第2のバリアメタル層と、前記チャネルストッパと前記第3の電極との間に介在する第3のバリアメタル層とを更に有し、
前記バリアメタル層は各々に間隔をあけて配設され、
前記複数のガードリングからなる領域を横断する方向において、前記各バリアメタル層(第1乃至第3のバリアメタル層)の幅は接合する前記各電極(第1乃至第3の電極)の幅よりも広く、かつ前記各バリアメタル層の一部は前記各バリアメタル層がそれぞれ接合する前記各電極の前記横断する方向における両側からはみ出していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記各バリアメタル層の一部がはみ出している量L1と前記第2の電極の厚さTとの関係が「T/4 ≦ L1 ≦ T」であることを特徴とする半導体装置。 - 請求項1または請求項2に記載の半導体装置において、
前記各バリアメタル層の前記間隔L2が「3μm ≦ L2 ≦ 20μm」であることを特徴とする半導体装置。 - 請求項1乃至請求項3のいずれか1項に記載の半導体装置において、
前記第2の電極はAlもしくはAlにSiおよび/またはCuが添加された合金からなり、前記各バリアメタル層はMoSi2,TiW,TiNまたはTiのいずれかであることを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記第2の電極の厚さTが3〜7μmであり、前記各バリアメタル層の厚さtが10〜700 nmであることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009097025A JP5378045B2 (ja) | 2009-04-13 | 2009-04-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009097025A JP5378045B2 (ja) | 2009-04-13 | 2009-04-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010251404A JP2010251404A (ja) | 2010-11-04 |
JP5378045B2 true JP5378045B2 (ja) | 2013-12-25 |
Family
ID=43313449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009097025A Active JP5378045B2 (ja) | 2009-04-13 | 2009-04-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5378045B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
WO2014084124A1 (ja) * | 2012-11-29 | 2014-06-05 | 富士電機株式会社 | 半導体装置 |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
DE112017000081B4 (de) | 2016-03-14 | 2022-12-29 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Herstellungsverfahren |
JP2017168602A (ja) * | 2016-03-15 | 2017-09-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2021185593A (ja) * | 2020-05-25 | 2021-12-09 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001044414A (ja) * | 1999-08-04 | 2001-02-16 | Hitachi Ltd | 半導体装置 |
JP2004158844A (ja) * | 2002-10-15 | 2004-06-03 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
JP4193993B2 (ja) * | 2005-01-14 | 2008-12-10 | 日本インター株式会社 | Jbsおよびその製造方法 |
-
2009
- 2009-04-13 JP JP2009097025A patent/JP5378045B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010251404A (ja) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5378045B2 (ja) | 半導体装置 | |
JP5587535B2 (ja) | 半導体装置 | |
JP5210564B2 (ja) | 半導体装置 | |
JP2005005443A (ja) | 高耐圧半導体装置 | |
JP2007273931A (ja) | 電力用半導体素子、その製造方法及びその駆動方法 | |
JP6304445B2 (ja) | 半導体装置の製造方法 | |
JP2011091086A (ja) | 半導体装置 | |
JP2000022175A (ja) | 高耐圧半導体装置 | |
JP2010109221A (ja) | 半導体装置 | |
JP5601863B2 (ja) | 電力半導体装置 | |
JP2009267032A (ja) | 半導体装置とその製造方法 | |
JP2016058466A (ja) | 炭化珪素半導体装置 | |
WO2011121830A1 (ja) | 電界効果トランジスタ | |
US10340147B2 (en) | Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same | |
JP5601072B2 (ja) | 半導体装置 | |
JP2016171150A (ja) | 半導体装置 | |
JP6669628B2 (ja) | スイッチング素子 | |
JP7188230B2 (ja) | 半導体装置 | |
JP2019029537A (ja) | キャパシタ | |
JP2012004466A (ja) | 半導体装置 | |
US9391150B2 (en) | Semiconductor Device | |
JP7370781B2 (ja) | 半導体装置 | |
JP7338242B2 (ja) | 半導体装置 | |
JP5565309B2 (ja) | 半導体装置 | |
JP2003347548A (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5378045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |