TWI615934B - 半導體裝置、顯示面板總成、半導體結構 - Google Patents

半導體裝置、顯示面板總成、半導體結構 Download PDF

Info

Publication number
TWI615934B
TWI615934B TW105133781A TW105133781A TWI615934B TW I615934 B TWI615934 B TW I615934B TW 105133781 A TW105133781 A TW 105133781A TW 105133781 A TW105133781 A TW 105133781A TW I615934 B TWI615934 B TW I615934B
Authority
TW
Taiwan
Prior art keywords
bumps
fan
area
width
display panel
Prior art date
Application number
TW105133781A
Other languages
English (en)
Other versions
TW201806109A (zh
Inventor
張傑翔
黃文靜
呂國源
唐煌欽
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Publication of TW201806109A publication Critical patent/TW201806109A/zh
Application granted granted Critical
Publication of TWI615934B publication Critical patent/TWI615934B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16165—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

一種半導體裝置，包括一晶片、多個第一凸塊以及多個第二凸塊。晶片包括一主動表面。第一凸塊沿著一第一方向被配置在主動表面上。第二凸塊沿著平行於第一方向的一第二方向配置在主動表面上，其中第二凸塊的其中之一配置在第一凸塊中相鄰的兩個之間。從第二凸塊至扇出區域的最短距離小於從第一凸塊至扇出區域的最短距離，且第一凸塊的其中之一的一第一寬度大於第二凸塊的其中之一的一第二寬度。

Description

半導體裝置、顯示面板總成、半導體結構
本發明是有關於一種半導體裝置、一種顯示面板總成及一種半導體結構，且特別是有關於一種半導體裝置、使用其之一種顯示面板總成及一種半導體結構。
不斷進步的晶圓製造科技已經引領積體電路（Integrated circuit, IC）產業的快速發展。積體電路被製造得重量更輕、尺寸更小以及在功能上更複雜及多元，並具有更高針腳數和更高的頻率。薄膜覆晶（Chip-on-film, COF）封裝滿足配合發展趨勢製造的積體電路的封裝要求。薄膜覆晶具有細間距（fine pitch）和良好的可撓性，因而在尺寸穩定度、線路的高密度、耐燃性以及環境保護上皆有良好的表現。
一般來說，薄膜覆晶封裝是將焊接/封裝積體電路於可撓電路薄膜上。多個金屬凸塊焊接在積體電路的焊墊上。然而，當在晶片上的金屬凸塊的配置也遵循細間距的趨勢時，金屬凸塊之間的距離縮短可能導致在迴焊製程時發生金屬凸塊的溢流，因而可能造成短路。再者，在細間距封裝的應用上，特別是高解析度（極細間距）封裝，對位不準或對位偏移經常發生，其嚴重地降低金屬凸塊的接合能力。此外，晶片的厚度很難進一步減少。因此，業界致力於找尋是否可以提供更多解決方案來增加細間距封裝的良率以及減少晶片的厚度。
本發明提供一種半導體裝置，其可增進半導體裝置的良率。
本發明提供一種顯示面板總成，其可增進使用上述半導體裝置的顯示面板總成的良率。
本發明提供一種半導體結構，其可減少晶片的厚度。
本發明提供一種半導體裝置，包括一晶片、多個第一凸塊以及多個第二凸塊。晶片包括一主動表面。這些第一凸塊沿著一第一方向配置在主動表面上。第二凸塊沿著平行於第一方向的一第二方向配置在主動表面上，這些第二凸塊的其中之一位於這些第一凸塊的相鄰兩個之間，且第一凸塊的其中之一的一第一寬度大於第二凸塊的其中之一的一第二寬度。
本發明提供一種顯示面板總成，包括一顯示面板、一可撓電路薄膜（flexible circuit film）、一晶片、多個第一凸塊及多個第二凸塊。顯示面板包括位在顯示面板的一顯示區域內的一畫素陣列、配置在顯示面板的一接合區域上的多個焊墊以及電性連接畫素陣列及焊墊的多條連接線。可撓電路薄膜包括連接於接合區域的一扇出區域、一晶片區域和多個線路，其中這些線路從晶片區域往扇出區域延伸且電性連接於這些連接線。晶片配置在晶片區域上並電性連接這些線路，且晶片包括一主動表面。這些第一凸塊沿著一第一方向配置在主動表面上。這些第二凸塊沿著平行於第一方向的一第二方向配置在主動表面上，其中自這些第二凸塊至扇出區域的最小距離小於自這些第一凸塊至扇出區域的最小距離。連接於這些第一凸塊的各條線路通過這些第二凸塊中相鄰的兩個之間，以往扇出區域延伸，且這些第二凸塊的其中之一的寬度小於這些第一凸塊的其中之一的寬度。
本發明更提供一種半導體結構，包括一玻璃基板、一承載器（carrier）及一晶片。玻璃基板包括一接合區域。晶片包括彼此相反的一主動表面及一背面（back surface），其中晶片以主動表面配置在接合區域上。承載器配置在晶片的背面上。
在本發明的一實施例中，上述的晶片配置在可撓電路薄膜上。
在本發明的一實施例中，上述可撓電路薄膜包括一扇出區域、一晶片區域以及多個線路，所述線路自晶片區域至扇出區域延伸，晶片配置在晶片區域，且這些第一凸塊及這些第二凸塊電性連接於這些線路。
在本發明的一實施例中，上述線路的一第一部分分別連接這些第一凸塊，這些線路的第一部分的其中之一通過這些第二凸塊中相鄰的兩個之間，以延伸至扇出區域。
在本發明的一實施例中，上述承載器配置在晶片的一背面上，並且背面相對於主動表面。
在本發明的一實施例中，上述晶片的厚度等於或小於100μm。
在本發明的一實施例中，上述半導體裝置更包括多個第三凸塊，這些第三凸塊沿著平行於第一方向的一第三方向配置在主動表面上，其中這些第三凸塊的其中之一位於這些第二凸塊中相鄰的兩個之間。自這些第三凸塊至扇出區域的最小距離小於自這些第二凸塊至扇出區域的最小距離，並且這些第一凸塊的其中之一的一第一寬度大於這些第三凸塊的其中之一的第三寬度。
在本發明的一實施例中，上述這些第二凸塊的其中之一的第二寬度等於或大於這些第三凸塊的其中之一的第三寬度。
在本發明的一實施例中，上述半導體裝置更包括一可撓層，配置在晶片相對於主動表面的背面上。
在本發明的一實施例中，上述可撓電路薄膜更包括至少一切除開口（cut-out opening），且扇出區域及切除開口分別位於晶片區域的相對兩側。
在本發明的一實施例中，上述可撓電路薄膜更包括一電磁干擾屏蔽層（EMI shielding layer）及/或一散熱層（heat-dissipation layer）。
在本發明的一實施例中，上述這些連接線被分割成多個群組，顯示面板更包括多個多工器（multiplexers, MUX），並且各個多工器選擇性地將這些群組的其中之一的連接線的其中之一連接至這些焊墊的其中之一。
在本發明的一實施例中，上述的群組的連接線的數量為2、3、4、6、8或9。
在本發明的一實施例中，任兩相鄰的這些連接線分別屬於這些多工器的這些群組中的兩個不同的群組。
在本發明的一實施例中，上述承載器包括多個導通孔，以電性連接晶片和接合區域。
在本發明的一實施例中，上述半導體結構的厚度等於或小於0.2mm。
基於上述，在本發明中，第一凸塊和第二凸塊配置在晶片的主動表面上，其中自第二凸塊至可撓電路薄膜的扇出區域的最小距離小於自第一凸塊至扇出區域的最小距離。如此，連接這些第一凸塊的各條線路通過這些第二凸塊中相鄰的兩個之間，並延伸至扇出區域。因此，這些第一凸塊的其中之一的寬度大於這些第二凸塊的其中之一的寬度，所以通過任兩相鄰的第二凸塊的線路能夠與此相鄰兩第二凸塊保持適當的距離，避免對位不準或焊料溢流。因此，本發明能夠增進半導體裝置和使用其之顯示面板總成的良率。
此外，本發明的一實施例將一承載器配置在晶片的背面上。如此，有了承載器的支撐，晶片能夠研磨得更薄，且不易因外在撞擊而碎裂或破裂。因此，本發明能夠更加降低晶片的厚度和使用其之顯示面板總成或半導體結構的整體厚度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是根據本發明一實施例的一種顯示面板總成示意圖。圖2繪示了圖1的顯示面板總成中第一凸塊、第二凸塊及線路的配置的局部放大示意圖。圖4繪示了圖1的顯示面板總成的局部剖面示意圖。應該注意到的是，為了更好地描述凸塊120、130、線路210及焊墊320之間的連接關係，晶片110、可撓電路薄膜200及顯示面板300是以透視的形式繪示於圖1中。請先參照圖1、圖2及圖4，本發明的一實施例的一種半導體裝置100可以是如圖1所示之用於顯示面板總成100的一驅動積體電路（driver IC），但本發明不以此為限。半導體裝置100包括一晶片110、多個第一凸塊120和多個第二凸塊130。晶片110如圖4所示之包括一主動表面112。第一凸塊120沿著第一方向D1配置在主動表面112上。第二凸塊130沿著平行於第一方向D1的第二方向D2配置在主動表面112上，並且第二凸塊130的其中之一位於相鄰的兩個第一凸塊130之間。第一凸塊120的其中之一的第一寬度W1大於第二凸塊130的其中之一的第二寬度W2。
在本實施例中，半導體裝置100可應用於如圖1所示的顯示面板總成10，並且，顯示面板總成10包括半導體裝置100、可撓電路薄膜200及顯示面板300。可撓電路薄膜200包括一扇出區域A1、一晶片區域A2及多個線路210。線路210自晶片區域A2往扇出區域A1延伸。晶片110配置在可撓電路薄膜200的晶片區域A2上，並透過第一凸塊120和第二凸塊130電性連接於線路210。也就是說，半導體裝置100能夠被應用於薄膜覆晶（chip-on-film）封裝上。在本實施例中，底膠（underfill）116可填充於晶片110和可撓電路薄膜200之間的間隙，以更加強化晶片110的接合力，但本發明不以此為限。
此外，顯示面板300包括畫素陣列310、多個焊墊320和多條連接線330。畫素陣列310位於在顯示面板300的顯示區域內。焊墊320配置在顯示面板300的接合區域A3上，並且連接線320電性連接畫素陣列310及焊墊320。如此，可撓電路薄膜200的扇出區域A1可連接至顯示面板300的接合區域A3。在本實施例中，可撓電路薄膜200的扇出區域A1可與顯示面板300的接合區域A3至少部分重疊（overlapped），因此線路210電性連接至連接線330。線路210由晶片區域A2往扇出區域A1延伸，且與連接線330電性連接，因此半導體裝置可電性連接至顯示面板300。
詳細而言，從第二凸塊130至扇出區域A1的最小距離小於從第一凸塊120至扇出區域A1的最小距離。也就是說，第二凸塊130比第一凸塊120更接近扇出區域A1，並且連接第一凸塊120的各條線路210通過第二凸塊130中相鄰的兩個之間，以使線路210延伸至扇出區域A1。換而言之，線路210的一第一部分可分別連接第一凸塊120，且線路210的第一部分的其中之一通過第二凸塊130中相鄰的兩個之間，以使線路210延伸至扇出區域A1。如此，第二凸塊130的其中之一的第二寬度W2小於第一凸塊120的其中之一的第一寬度W1，因此，通過任兩相鄰的第二凸塊130之間的線路210能夠與此相鄰兩第二凸塊130之間保持適當的距離，避免對位不準或焊料溢流的問題，以增進半導體裝置100和使用此半導體裝置100的顯示面板總成10的良率。
更進一步而言，半導體裝置100更可包括如圖4所示的可撓層160。可撓層160可配置在與主動表面112相對側的晶片110的背面上。在本實施例中，可撓層160可例如為散熱膏或可撓膠，以防止晶片110被刮傷或受損。此外，可撓電路薄膜220更可包括如圖1所示之至少一切除開口OP。扇出區域A1和切除開口OP分別位於晶片區域A2的相對兩側。可撓電路薄膜200更可包括電磁干擾屏蔽層及/或散熱層190，所述電磁干擾屏蔽層及/或散熱層190配置於晶片110所在的一頂面或相對於晶片110所在的頂面的一底面。
在本實施例中，連接線330可被分成多個群組，並且顯示面板300更包括多個多工器340。多工器340用以選擇幾個類比或數位輸入訊號的其中一個，並傳送所選的輸入訊號至單一線路。因此，各個多工器340選擇性地將其中一個群組中的其中一條連接線330連接至其中一個對應的焊墊320。如此配置，單一個焊墊320能對應多條連接線330，因而能減少焊墊320的數量，更可減少線路210及凸塊120、130的數量。在本實施例中，各個多工器340可為2對1多功器（2-MUX）、3對1多功器（3-MUX）、4對1多功器（4-MUX）、6對1多功器（6-MUX）、8對1多功器（8-MUX）或9對1多功器（9-MUX）等等。也就是說，各個群組的連接線330的數量是2、3、4、6、8或9等等，這代表每一個群組可包括2、3、4、6、8或9條的連接線，但連接線330的數量並不以此為限。任兩相鄰的連接線330分別屬於上述群組中的兩個不同的群組，這代表任兩相鄰的連接線330分別連接至上述的多工器中的兩個不同的多工器。
在本實施例中，一承載器150配置於晶片110的背面上，其中背面相對於主動表面112。在承載器150的支撐下，晶片110能夠被研磨得更薄，且不致因外在撞擊而開裂或破碎。在本實施例中，晶片110的厚度可等於或小於100微米（μm），但本發明不以此為限。
圖3是根據本發明一實施例所繪示的顯示面板總成中第一凸塊、第二凸塊及線路的配置的局部放大示意圖。在此必須說明的是，圖3的實施例包含很多特徵相同或相似於先前在圖1及圖2中所揭露的顯示面板總成10。因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且，為了清楚及簡潔，省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。以下將針對圖3的實施例與圖2的實施例的差異做說明。
本實施例繪示了三列的凸塊120、130、140，但本發明並不限制凸塊的列數。詳細而言，本實施例的半導體裝置更包括多個第三凸塊140，其沿著平行於第一方向D1的第三方向D3配置在晶片的主動表面上（如圖4所示的晶片110的主動表面112），並且第三凸塊140的其中之一位於第二凸塊中相鄰的兩個之間。從第三凸塊140至扇出區域A1（如圖1所示的扇出區域A1）的最小距離小於從第二凸塊130至扇出區域A1的最小距離。也就是說，第三凸塊140比第二凸塊120更接近可撓電路薄膜的扇出區域。如此，連接第一凸塊120和第二凸塊130的線路210通過第三凸塊130中相鄰的兩個之間，以使線路210可延伸至扇出區域A1。據此，第一凸塊120的其中之一的第一寬度W1大於第三凸塊140的其中之一的第三寬度W3，並且第二凸塊130的其中之一的第二寬度W2大於或等於第三凸塊140的其中之一的第三寬度W3。也就是說，第三寬度W3至少小於第一寬度W1，以使通過任兩相鄰的第三凸塊140的線路210可與此兩相鄰的第三凸塊140保持適當的距離，避免對位不準或焊料溢流的問題，以增進半導體裝置和使用其之顯示面板總成。
圖5是根據本發明一實施例所繪示的一種半導體結構的局部剖面示意圖。應該注意到的是，在此必須說明的是，圖5的實施例包含很多特徵相同或相似於先前揭露的圖4的實施例。因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且，為了清楚及簡潔，省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。以下將針對圖5的實施例與圖4的實施例的差異做說明。
在本實施例中，半導體結構10a包括一玻璃基板120a、一承載器150以及一晶片110。半導體結構10a可為玻璃覆晶（Chip-on-glass, COG）封裝。玻璃基板120a包括一接合區域。晶片110包括如圖5所示的彼此相對的主動表面112和背面114，其中，晶片110是以其主動表面112配置於玻璃基板120a的接合區域上並電性連接於接合區域。在本實施例中，晶片110是經由異方性導電薄膜（Anisotropic conductive film, ACF）118而接合於玻璃基板120a的接合區域上，但本發明不以此為限。承載器150配置在晶片110的背面114上。據此，藉由承載器150的支撐，晶片110能夠被研磨得更薄，且不易因外在衝擊而龜裂或破碎，更可降低晶片110的厚度以及半導體結構10a的整體厚度。在本實施例中，晶片110的厚度可等於或小於100μm，並且半導體結構10a的整體厚度可等於或小於0.2mm。半導體結構10a可應用於顯示面板總成，因此玻璃基板120a可為顯示面板的基板，且玻璃蓋板（cover glass）170可覆蓋玻璃基板120a並暴露晶片110。再者，一可撓印刷電路板（flexible printed circuit board）180可連接至玻璃基板120a，以電性連接顯示面板和主機板。
綜上所述，在本發明的半導體裝置及使用其之顯示面板總成中，第一凸塊和第二凸塊配置於晶片的主動表面上。從第二凸塊至可撓電路薄膜的扇出區域的最小距離小於從第一凸塊至扇出區域的最小距離。如此，連接第一凸塊的各條線路通過第二凸塊中相鄰的兩個之間，以延伸至扇出區域。因此，第一凸塊的其中之一的寬度大於第二凸塊的其中之一的寬度，故通過任兩相鄰的第二凸塊的線路可與此兩相鄰的第二凸塊保持適當距離，避免對位不準或焊料溢流。因此，本發明能夠增進半導體裝置及使用其之顯示面板總成的良率。
更進一步而言，本發明將承載器配置在薄膜覆晶或玻璃覆晶中的晶片的背面。如此，藉由承載器的支撐，晶片能夠被研磨的更薄，且不易因外在衝擊而龜裂或破碎。因此，本發明更可降低晶片的厚度以及顯示面板總成或半導體結構的整體厚度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10：顯示面板總成 10a：半導體結構 100：半導體裝置 110：晶片 112：主動表面 114：背面 116：底膠 120：第一凸塊 120a：玻璃基板 130：第二凸塊 140：第三凸塊 150：承載器 160：可撓層 170：玻璃蓋板 180：可撓印刷電路板 190：電磁干擾屏蔽層/散熱層 200：可撓電路薄膜 210：線路 300：顯示面板 310：畫素陣列 320：焊墊 330：連接線 340：多工器 A1：扇出區域 A2：晶片區域 A3：接合區域 D1：第一方向 D2：第二方向 D3：第三方向 OP：切除開口 W1：第一寬度 W2：第二寬度 W3：第三寬度
圖1是根據本發明一實施例的一種顯示面板總成示意圖。 圖2繪示了圖1的顯示面板總成中第一凸塊、第二凸塊及線路的配置的局部放大示意圖。 圖3是根據本發明一實施例的一種顯示面板總成中第一凸塊、第二凸塊及線路的配置的局部放大示意圖。 圖4繪示了圖1的顯示面板總成的局部剖面示意圖。 圖5是根據本發明一實施例的一種半導體結構的局部剖面示意圖。
10：顯示面板總成 100：半導體裝置 110：晶片 120：第一凸塊 130：第二凸塊 150：承載器 200：可撓電路薄膜 210：線路 300：顯示面板 310：畫素陣列 320：焊墊 330：連接線 340：多工器 A1：扇出區域 A2：晶片區域 A3：接合區域 D1：第一方向 D2：第二方向 OP：切除開口 W1：第一寬度 W2：第二寬度

Claims (14)

  1. 一種半導體裝置，包括：一晶片，包括一主動表面；多個第一凸塊，沿著一第一方向配置在該主動表面上；多個第二凸塊，沿著平行於該第一方向的一第二方向配置在該主動表面上，其中該些第二凸塊的其中之一位於該些第一凸塊中的相鄰兩個之間，並且該些第一凸塊的其中之一的一第一寬度大於該些第二凸塊的其中之一的一第二寬度；以及多個第三凸塊，沿著平行於該第一方向的一第三方向配置於該主動表面上，其中該些第三凸塊的其中之一位於該些第二凸塊中的相鄰兩個之間，該些第一凸塊的其中之一的該第一寬度大於該些第三凸塊的其中之一的一第三寬度，並且該些第二凸塊的其中之一的該第二寬度大於或等於該些第三凸塊的其中之一個的一第三寬度。
  2. 如申請專利範圍第1項所述的半導體裝置，其中該晶片配置在一可撓電路薄膜上。
  3. 如申請專利範圍第2項所述的半導體裝置，其中該可撓電路薄膜包括一扇出區域、一晶片區域及多條線路，其中該些線路從該晶片區域往該扇出區域延伸，該晶片配置在該晶片區域上，並且該些第一凸塊及該些第二凸塊電性連接至該些線路。
  4. 如申請專利範圍第3項所述的半導體裝置，其中從該些第二凸塊至該扇出區域的最短距離小於從該些第一凸塊至該扇出區域的最短距離。
  5. 如申請專利範圍第3項所述的半導體裝置，其中該些線路的一第一部分分別連接該些第一凸塊，該些線路的該第一部分的其中之一通過該些第二凸塊中的相鄰兩個之間，以延伸至該扇出區域。
  6. 如申請專利範圍第2項所述的半導體裝置，其中一承載器配置在該晶片的一背面上，並且該背面相對於該主動表面。
  7. 如申請專利範圍第6項所述的半導體裝置，其中該晶片的一厚度等於或小於100微米(μm)。
  8. 如申請專利範圍第1項所述的半導體裝置，更包括一可撓層，配置在該晶片相對於該主動表面的一背面。
  9. 如申請專利範圍第2項所述的半導體裝置，其中該可撓電路薄膜更包括至少一切除開口，且該扇出區域及該切除開口分別位於該晶片區域的相對兩側。
  10. 如申請專利範圍第2項所述的半導體裝置，其中該可撓電路薄膜更包括一電磁干擾屏蔽層及/或一散熱層。
  11. 一種顯示面板總成，包括：一顯示面板，包括位在該顯示面板的一顯示區域內的一畫素陣列、配置在該顯示面板的一接合區域上的多個焊墊以及電性連接該畫素陣列及該些焊墊的多條連接線； 一可撓電路薄膜，包括連接於該接合區域的一扇出區域、一晶片區域及多個線路，其中該些線路從該晶片區域往該扇出區域延伸且電性連接該些連接線；一晶片，配置在該晶片區域上以電性連接於該些線路，並且該晶片包括一主動表面；多個第一凸塊，沿著一第一方向配置在該主動表面上；多個第二凸塊，沿著平行於該第一方向的一第二方向配置在該主動表面上，其中從該些第二凸塊至該扇出區域的最短距離小於從該些第一凸塊至該扇出區域的最短距離，連接該些第一凸塊的各該線路通過該些第二凸塊中相鄰的兩個之間，以延伸至該扇出區域，且該些第二凸塊的其中之一的一第二寬度小於該些第一凸塊的其中之一的一第一寬度；以及多個第三凸塊，沿著平行於該第一方向的一第三方向配置於該主動表面上，其中該些第三凸塊的其中之一位於該些第二凸塊中的相鄰兩個之間，該些第一凸塊的其中之一的該第一寬度大於該些第三凸塊的其中之一的一第三寬度，並且該些第二凸塊的其中之一的該第二寬度大於或等於該些第三凸塊的其中之一個的一第三寬度。
  12. 如申請專利範圍第11項所述的顯示面板總成，其中該些連接線被區分成多個群組，該顯示面板更包括多個多工器，且各該多工器經配置以選擇性地將該些群組的其中之一中的連接線的其中之一連接至該些焊墊的其中之一。
  13. 如申請專利範圍第12項所述的顯示面板總成，其中各該群組的連接線的數量為2、3、4、6、8或9。
  14. 如申請專利範圍第12項所述的顯示面板總成，其中任兩相鄰的連接線分別屬於該些群組中的兩個不同的群組。
TW105133781A 2016-08-02 2016-10-19 半導體裝置、顯示面板總成、半導體結構 TWI615934B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/226,905 2016-08-02
US15/226,905 US9960151B2 (en) 2016-08-02 2016-08-02 Semiconductor device, display panel assembly, semiconductor structure

Publications (2)

Publication Number Publication Date
TW201806109A TW201806109A (zh) 2018-02-16
TWI615934B true TWI615934B (zh) 2018-02-21

Family

ID=61069631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133781A TWI615934B (zh) 2016-08-02 2016-10-19 半導體裝置、顯示面板總成、半導體結構

Country Status (3)

Country Link
US (1) US9960151B2 (zh)
CN (1) CN107680948B (zh)
TW (1) TWI615934B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180267378A1 (en) * 2017-03-17 2018-09-20 Wuhan China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and liquid crystal device
CN109976050B (zh) * 2019-04-15 2024-01-26 武汉华星光电技术有限公司 显示面板及适用于该显示面板的芯片
TW202042359A (zh) * 2019-05-02 2020-11-16 南茂科技股份有限公司 薄膜覆晶封裝結構
KR20210041143A (ko) * 2019-10-04 2021-04-15 삼성전자주식회사 필름 패키지 및 패키지 모듈의 제조 방법
US11706958B2 (en) * 2019-12-17 2023-07-18 Boe Technology Group Co., Ltd. Display panel, display apparatus, method of preventing electro-magnetic interference in display panel, and method of fabricating display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200523610A (en) * 2004-01-15 2005-07-16 Samsung Electronics Co Ltd Driver chip and display apparatus including the same
TW200914916A (en) * 2007-09-26 2009-04-01 Chi Mei Optoelectronics Corp Circuit substrate and application thereof
TW200945520A (en) * 2008-04-24 2009-11-01 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
TW201015178A (en) * 2008-10-01 2010-04-16 Chunghwa Picture Tubes Ltd Active device array substrate and liquid crystal display panel
TW201508883A (zh) * 2013-08-27 2015-03-01 Forcelead Technology Corp 晶片凸塊結構

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6023094A (en) * 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
JP3730037B2 (ja) * 1998-11-20 2005-12-21 株式会社 日立ディスプレイズ 液晶表示装置
JP3781967B2 (ja) * 2000-12-25 2006-06-07 株式会社日立製作所 表示装置
JP3756418B2 (ja) * 2001-02-28 2006-03-15 株式会社日立製作所 液晶表示装置及びその製造方法
JP3573150B2 (ja) * 2002-01-25 2004-10-06 セイコーエプソン株式会社 半導体装置及びこれを含む電気光学装置
JP3757899B2 (ja) * 2002-05-07 2006-03-22 株式会社豊田自動織機 駆動用半導体装置及び表示装置ならびに輝度バランス調整方法
JP4271435B2 (ja) * 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
JP5057321B2 (ja) * 2006-03-14 2012-10-24 株式会社ジャパンディスプレイウェスト 表示装置の製造方法
KR20080020858A (ko) * 2006-09-01 2008-03-06 삼성전자주식회사 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리
WO2010024015A1 (ja) * 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
JP5106341B2 (ja) * 2008-10-02 2012-12-26 株式会社ジャパンディスプレイイースト 表示装置
US8450838B2 (en) * 2009-08-11 2013-05-28 Seiko Epson Corporation Electro-optic apparatus, electronic device, and method for manufacturing electro-optic apparatus
KR101666711B1 (ko) * 2014-05-09 2016-10-14 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
TWM500955U (zh) * 2014-10-17 2015-05-11 Your Team Information Co Ltd 智能災害監測應變聯防系統
KR102325189B1 (ko) * 2015-02-17 2021-11-10 삼성디스플레이 주식회사 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200523610A (en) * 2004-01-15 2005-07-16 Samsung Electronics Co Ltd Driver chip and display apparatus including the same
TW200914916A (en) * 2007-09-26 2009-04-01 Chi Mei Optoelectronics Corp Circuit substrate and application thereof
TW200945520A (en) * 2008-04-24 2009-11-01 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
TW201015178A (en) * 2008-10-01 2010-04-16 Chunghwa Picture Tubes Ltd Active device array substrate and liquid crystal display panel
TW201508883A (zh) * 2013-08-27 2015-03-01 Forcelead Technology Corp 晶片凸塊結構

Also Published As

Publication number Publication date
CN107680948B (zh) 2020-05-22
TW201806109A (zh) 2018-02-16
CN107680948A (zh) 2018-02-09
US20180040596A1 (en) 2018-02-08
US9960151B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
KR102489612B1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
KR100765478B1 (ko) 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
US20200303270A1 (en) Film for a package substrate
TWI551198B (zh) 具散熱功能之印刷電路板結構
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
KR100788415B1 (ko) 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
US20230077996A1 (en) Chip-on-film packages and display apparatuses including the same
US10211142B1 (en) Chip-on-film package structure
US20090001567A1 (en) IC chip with finger-like bumps
KR100658442B1 (ko) 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
TWI509756B (zh) 薄膜覆晶封裝結構
US20060081968A1 (en) Semiconductor package
TWI515865B (zh) 多晶片堆疊封裝結構及其製造方法
TWI601255B (zh) 薄膜覆晶封裝結構
US11581261B2 (en) Chip on film package
TWI726427B (zh) 元件基板
JP7182397B2 (ja) パッケージ基板用フィルム、半導体パッケージ、ディスプレイ装置及びそれらの製造方法
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
US20240096909A1 (en) Chip on film package and display apparatus including the same
US11189597B2 (en) Chip on film package
US11812554B2 (en) Layout structure of a flexible circuit board
KR20080061602A (ko) 탭 패키지용 반도체 칩
JPH11111882A (ja) Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置
TW202046466A (zh) 散熱薄膜覆晶封裝