TWI612648B - 正面受光型影像感測器 - Google Patents

正面受光型影像感測器 Download PDF

Info

Publication number
TWI612648B
TWI612648B TW098143867A TW98143867A TWI612648B TW I612648 B TWI612648 B TW I612648B TW 098143867 A TW098143867 A TW 098143867A TW 98143867 A TW98143867 A TW 98143867A TW I612648 B TWI612648 B TW I612648B
Authority
TW
Taiwan
Prior art keywords
bonding pad
wire
receiving image
bonding
layer
Prior art date
Application number
TW098143867A
Other languages
English (en)
Other versions
TW201104851A (en
Inventor
曾銪寪
吳林峻
林裕庭
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/511,789 external-priority patent/US8344471B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201104851A publication Critical patent/TW201104851A/zh
Application granted granted Critical
Publication of TWI612648B publication Critical patent/TWI612648B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本發明揭示一種積體電路，包括一基底，其具有一接合墊區及一非接合墊區。一相對大的介層窗(via)形成於接合墊區的基底上，稱之為”巨型介層窗”。巨型介層窗在朝向基底的上視外觀中具有一第一尺寸(dimension)。而積體電路亦包括複數介層窗，形成於非接合墊區的基底上。每一介層窗的上視外觀具有一第二尺寸，且第二尺寸大體小於第一尺寸。

Description

正面受光型影像感測器
本發明係有關於一種半導體裝置，特別是有關於一種積體電路、背面受光型(backside illuminated,BSI)影像感測器及正面受光型(front side illuminated,FSI)影像感測器。
半導體積體電路(integrated circuit,IC)工業已經歷快速的成長。在IC材料與設計的技術進展已造就各的IC世代，每一世代的電路都比前世代來得更小更複雜。然而，這些進展卻增加IC製造及加工的複雜度，而因應這些進展，IC製造及加工需要類似的演進。在IC進展課題中，功能密度(即，單位晶片面積的內連裝置數量)普遍增加，而幾何尺寸(即，製程所能形成的最小部件)則下降。
對於墊片的不同應用，諸如針測及/或打線接合(以下稱之為接合墊)，通常其需求不同於IC的其他特徵(feature)。舉例來說，接合墊必須具有適當的大小及強度來承受上述針測或打線接合動作的物理性接觸。同時特徵也需要相對縮小(包含尺寸與厚度)。舉例來說，在互補式金氧半(CMOS)影像感測器中，通常常需要一或多層相對薄的金屬層，例如由鋁銅(AlCu)所構成的金屬層。這些薄金屬層問題在於形成於這些膜層內的接合墊呈現剝離或其他缺陷。因此，有必要解決這些特徵不同的需求。
本發明提供許多不同的實施例。本發明一實施例提供一種積體電路，包括一基底，其具有一接合墊區及一非接合墊區。一相對大的介層窗(via)形成於接合墊區的基底上，稱之為”巨型介層窗”。巨型介層窗在朝向基底的上視外觀中具有一第一尺寸。在一實施例中，第一尺寸在30至200微米的範圍。積體電路亦包括複數介層窗，形成於非接合墊區的基底上。每一介層窗的上視外觀具有一第二尺寸，且第二尺寸大體小於第一尺寸。在一實施例中，第二尺寸在0.1至0.5微米的範圍。
本發明另一實施例提供一種背面受光型影像感測器，包括：一基底，具有一接合墊區及一非接合墊區，且具有一正面及一背面。一第一導線位於接合墊區的基底正面上，且一第二導線位於非接合墊區的基底正面上。背面受光型影像感測器包括位於該第一導線上且具有一第一直徑的一第一介層窗以及位於第二導線上且具有一第二直徑的一第二介層窗。第一直徑大體大於第二直徑。另一基底可接合至上述基底的正面。
本發明又另一實施例提供一種正面受光型影像感測器，包括：一基底，具有一接合墊區及一非接合墊區，且具有一正面及一背面。一第一導線位於接合墊區的基底正面上，且一第二導線位於非接合墊區的基底正面上。正面受光型影像感測器包括位於第一導線上且具有一第一直徑的一第一介層窗以及位於第二導線上且具有一第二直徑的一第二介層窗。第一直徑大體大於第二直徑。正面受光型影像感測器包括一第三導線，形成於第一介層窗上且用以接受一接合結構。
本發明又另一實施例提供半導體裝置的製造方法。提供一基底，且在基底上形成第一及第二導線。第一及第二導線分別形成於半導體裝置的一接合墊區及非接合墊區。在第一導線上形成具有一第一寬度的一第一介層窗，且在第二導線上形成具有一第二寬度的一第二介層窗。第一寬度大體大於第二寬度每側約2微米。上述方法更包括在第一介層窗上形成一第三導線。
可瞭解的是以下的揭露內容提供許多不同的實施例或範例，用以實施各個實施例的不同特徵。而以下所揭露的內容是敘述各個構件及其排列方式的特定範例，以求簡化本發明的說明。當然，這些特定的範例並非用以限定本發明。舉例來說，若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第二特徵之上或上方，即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將額外的特徵形成於第一特徵與第二特徵之間而使第一特徵與第二特徵並未直接接觸的實施例。另外，本發明的說明中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
可自本發明一或一個以上實施例中獲益的裝置範例為具有影像感測器的半導體裝置。上述裝置進一步而言是指背面受光型影像感測裝置及正面受光型影像感測裝置。以下的揭露內容將延續這些範例作為本發明各個實施例的說明。然而，可瞭解的是除了特地請求外，本發明並未限定於特定裝置類型。
請參照第1圖，其敘述一種在半導體裝置中，如背面受光型影像感測裝置及正面受光型影像感測裝置，形成接合墊的方法11。方法11的起始步驟13為提供一基底32。進行至方法11的步驟15，形成金屬層。金屬層包括形成於一接合墊區的基底上的一第一金屬線以及形成於一非接合墊區的基底上的一第二金屬線。接合墊區不同於非接合墊區。進行至方法11的步驟17，形成一巨型介層窗。巨型介層窗具有一第一寬度且形成第一金屬線上方。同樣地，一小型介層窗具有一第二寬度且形成於第二金屬線上方。第一寬度大體大於第二寬度。進行至方法11的步驟19，進行後段製程。後段製程包括將打線球接合至一接合墊，其中接合墊位於巨型介層窗上。方法11可用於背面受光型影像感測裝置製作，如以下第2至9圖所述。方法11可用於正面受光型影像感測裝置製作，如以下第10至13圖所述。
請參照第2圖，背面受光型影像感測裝置30包括一裝置基底32，裝置基底32為具有p型摻雜(例如，硼)的矽基底(例如，p型基底)。另外，裝置基底32可為其他適當的半導體材料。舉例來說，裝置基底32為具有n型摻雜(例如，磷或砷)的矽基底(n型基底)。裝置基底32可為其他元素半導體，例如鍺或鑽石。裝置基底32可包括化合物半導體及/或合金半導體。再者，裝置基底32可包括一磊晶層(epi layer)，其可受應變以提升效能，且可包括絕緣層覆矽(silicon on insulator,SOI)結構。請參照第2圖，裝置基底32一前側34及一背側36。裝置基底32也具有一初始厚度38，其範圍約在100微米(μm)至3000微米。在本實施例中，初始厚度38約為750微米。
射線感測區，例如畫素40及42，形成於裝置基底32內。畫素40及42能感測射線，例如入射光線43(以下稱之為光線43)，其投射至裝置基底32的背側36。畫素40及42各自包括一針扎層(pinned layer)光電二極體、光閘極(photogate)、重置電晶體、源極隨耦(source follower)電晶體及轉移電晶體。再者，畫素40及42可改變而具有不同的接面深度、厚度等等。為了簡化圖式，第2圖僅繪示二個畫素40及42，然而可以瞭解的是裝置基底32內可具有任何數量的射線感測區。請參照第2圖，可透過對裝置基底32進行植入(implantation)製程46而形成畫素40及42。植入製程46包括以p型摻雜物，例如硼，對裝置基底32進行摻雜。在另一實施例中，植入製程46可包括以n型摻雜物，例如磷或砷，對裝置基底32進行摻雜。
請參照第2圖，裝置基底32包括隔離結構，例如，隔離結構47及49，其提供畫素40及42之間的電性及光隔離。隔離結構47及49包括淺溝槽隔離(shallow trench isolation,STI)結構，其由絕緣材料所構成，例如氧化矽或氮化矽。在其他實施例中，隔離結構47及49包括摻雜隔離特徵，例如重摻雜n型區。為了簡化圖式，第2圖僅繪示二個隔離結構47及49，然而可以瞭解的是裝置基底32內可具有任何數量的隔離結構47及49，以適當隔離射線感測區，例如畫素40及42。
請參照第2圖，畫素40及42及隔離結構47及49係形成於背面受光型影像感測裝置30的一畫素區52。背面受光型影像感測裝置30亦包括一週邊區54及一接合墊區56。第2圖中的虛線標示出上述區域52、54及56的邊界。畫素區52及週邊區54亦可歸類於一非接合墊區。週邊區54包括微電子裝置60及61。舉例而言，本實施例的微電子裝置60及61可為數位裝置，諸如專用積體電路(application-specific integrated circuit,ASIC)裝置或系統單晶片(system-on-chip,SOC)裝置。另一範例中，微電子裝置60及61可為參考畫素，其使用於建立背面受光型影像感測裝置30中光強度的基線。接合墊區56為後續製程階段中將於背面受光型影像感測裝置30中形成一或一個以上的接合墊(未繪示於第2圖)的區域，以建立背面受光型影像感測裝置30與外部裝置之間的電性連接。可以瞭解的是上述區域52、54及56垂直延伸於裝置基底32的上方及下方。
請參照第3圖，一導電層65形成於背面受光型影像感測裝置30的前側34。在本實施例中，導電層65包括一鋁材料層夾設於二氮化鈦層之間。導電層65可藉由習知高密度電漿化學氣相沉積(high density plasma chemical vapor deposition,HDPCVD)而形成。在一實施例中，導電層65也可包括其他導電材料，諸如鋁、鋁/矽/銅合金、鈦、氮化鈦、鎢、多晶矽、金屬矽化物、或其組合。在另一實施例中，導電層65包括銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽、金屬矽化物、或其組合。在另一實施例中的導電層65可藉由沉積製程而形成，諸如物理氣相沉積(physical vapor deposition,PVD)、化學氣相沉積(CVD)、原子層沉積(atomic layer deposition,ALD)、濺鍍(sputtering)、電鍍(plating)、或其組合。
請參照第3圖，可以瞭解的是在形成導線層65之前，可形成主動及/或被動裝置，例如不同的摻雜特徵、電路及背面受光型影像感測裝置30的輸入/輸出。另外，也可形成接觸窗(contact)，以提供主動及/或被動裝置與導線層65之間的電性內連接。為了簡化圖式，並未繪示出這些
圖案化導電層65，以形成各個不同的導線。舉例而言主動及/或被動裝置及接觸窗。在本實施例中，導線層65為一第一導電層，其形成於背面受光型影像感測裝置30的前側34。
圖案化導電層65，以形成各個不同的導線。舉例而言，導線65A及65B形成於畫素區52內，而導線65C則形成於週邊區54。導線65D形成於接合墊區56內。導線65D具有一寬度68。寬度68的範圍在30微米至200微米且可依照設計及製造需求而變更。在形成導線65A至65D之後，在背面受光型影像感測裝置30的前側34及導線65A至65D上形成一介電層70。介電層70包括一絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其組合。介電層70可藉由CVD、PVD、ALD或其組合而形成。
請參照第4圖，使用一圖案化製程75來圖案化介電層70，以形成複數開口。例如，開口80、82、84及86形成於畫素區52內，開口88及90形成於週邊區54。開口92則形成於接合墊區56內。圖案化製程75包括微影製程及反應離子蝕刻(reactive ion etching,RIE)製程，以定義及形成開口80至92，開口80至90寬度近似或等於一寬度95，而開口92具有一寬度100，其大體大於開口80至90的寬度95。在一實施例中，寬度95在0.1微米至0.5微米的範圍，例如0.3微米，而寬度100在30微米至200微米的範圍，例如150微米。在另一實施例中，開口92的寬度100近似或等於導線65D的寬度68。可以瞭解的是上述數值範圍僅為範例，用以說明寬度100大體大於寬度95。在其他實施例中，當製造技術世代改變時，寬度95及100可為其他數值。
請參照第5圖，藉由將導電材料分別填入開口80、82、84及86，而在畫素區52內形成介層窗102、104、106及108。藉由將導電材料分別填入開口88及90，而在週邊區54內形成介層窗110及112。介層窗102至108及介層窗110至112可分別歸類為介層窗陣列。藉由將導電材料填入開口92而形成介層窗115。在本實施例中，導電材料為鎢，但在其他實施例中也可為其他適當的導電材料。導電材料可藉由習知沉積製程而形成，例如CVD或PVD。接著對介層窗102至115進行一化學機械研磨(chemical-mechanical-polishing,CMP)製程，以確保介層窗102至115的表面平順，且與介電層70的表面近似共平面。接合墊區56內的介層窗115具有寬度100，而非接合墊區52及54內的介層窗102至112的寬度近似或等於寬度95。因此，介層窗115的大小(尺寸)大體大於介層窗102至112。
請參照第6圖，一導電層120形成於介電層70及介層窗102至115上方。導電層120的製作其材料組成相似於之前所述的導電層65。接著圖案化導電層120，以形成複數導線，例如，導線120A至120D。藉由介層窗102至115來電性連接導電層65及導電層120。再者，介層窗102至112之間電性內連接也可透過導電層65及導電層120中的各個導線來完成。之後，在導線120A至120D上形成一介電層125。介電層125。的製作其材料組成相似於之前所述的介電層70。可以瞭解的是可在背面受光型影像感測裝置30的前側34形成其他的導電層及介層窗，但為了簡化圖式而未將其繪示出。也可以瞭解的是各個不同的導線及介層窗僅作為範例說明，可依據設計需求而變更導線及介層窗的數量、實際位置及外觀。
請參照第7圖，在背面受光型影像感測裝置30的前側34的介電層125上及形成一緩衝層128。在本實施例中，緩衝層128包括一介電材料，例如氧化矽。另外，緩衝層128可包括氮化矽。緩衝層128可藉由CVD、PVD或其他習知識當的技術而形成。緩衝層128可藉由CMP製程進行平坦化而形成一平順表面。之後，經由緩衝層128而將一承載基底130接合至裝置基底32，使其可進行裝置基底32的背側36的製程。在本實施例中，承載基底130相似於基底32且包括矽材料。另外承載基底130可包括一玻璃基底或其他適當材料。承載基底130可藉由分子力(一種習知技術，如直接接合或光學熔融接合)或其他習知接合技術而接合至裝置基底32。在接合之後，裝置基底32及承載基底130可進行退火以強化接合強度。緩衝層128提供裝置基底32及承載基底130之間的電性隔離。承載基底130提供形成於裝置基底32的前側34的各個特徵的保護，例如畫素40及42。承載基底130也提供對於裝置基底32的背側36的製程所需的機械強度及支撐，如以下所述。
請參照第7圖，對裝置基底32的背側36進行一薄化製程135，以減少裝置基底32的厚度。薄化製程135包括機械研磨(grinding)製程及化學薄化製程。在機械研磨期間，首先從裝置基底32去除大量的矽材料。之後，化學薄化製程提供一化學蝕刻劑於裝置基底32的背側36以進一步薄化裝置基底32至一厚度140。在本實施例中，厚度140小於5微米。可以瞭解的是本文所述的特定厚度僅作為範例說明，可依據產品種類及背面受光型影像感測裝置30設計需求而改變為其他厚度。
請參照第8圖，在背面受光型影像感測裝置30的背側36上方形成一保護層142。保護層142包括氮化物或氧化物材料或其組合。形成保護層142的方法可包括CVD、PVD、ALD、或其組合。之後，在裝置基底32的接合墊區56內形成一開口145(穿過保護層142)，使接合墊區56內一部分的導線65D自背側36露出。可藉由習知蝕刻製程形成開口145，例如乾蝕刻或濕蝕刻。開口145具有一寬度150。在本實施例中，寬度150小於導線65D的寬度68。在其他實施例中，寬度150近似或等於導線65D的寬度68。在另一實施例中，介層窗115的寬度100大於開口145的寬度150的1/2。
請參照第9圖，接著在保護層142上形成一彩色濾光層154。彩色濾光層154形成於背面受光型影像感測裝置30的畫素區52內。彩色濾光層154可具有不同彩色濾光片(如，紅色、綠色及藍色)並將其定位，使入射光(例如入熱射光43)經由其上方穿過其中。舉例而言，彩色濾光層154包括用以濾除第一波長的光線的一彩色濾光片154A以及濾除第二波長的光線的一彩色濾光片154B，使對應至第一及第二波長的不同顏色光線分別透過彩色濾光片154A及154B而濾除。彩色濾光片154A及154B可包括染料型(dye-based)或顏料型(pigment-based)高分子或樹脂，以濾除特定的波長。接著在彩色濾光層154上形成具有複數微透鏡的一微透鏡層160，其用以引導及聚焦光線於裝置基底32的畫素中。微透鏡層160中的微透鏡可具有不同的排列位置及不同的形狀，取決於微透鏡材料的反射率以極感測器表面的距離。背面受光型影像感測裝置30亦可在形成彩色濾光片之前進行另一雷射退火製程。
請參照第9圖，藉由習知打線接合製程將導線65D的露出部分經由開口145接合至接線165。因此，導線65D亦可稱之為接合墊。在本實施例中，接合打線製程包括球形接合製程，其中一部分的接線165熔融以在接線165與接合墊165之間界面形成接球170。接線165及接球170包括一導電材料。在一實施例中，接線165及接球170包括金(gold)。在其他實施例中，接線165及接球170包括銅或另外其他適合的金屬。接球170的大小小於導線65D的寬度150，使接球170邊緣與開口145邊界之間的每一側存在空隙距離175。在本實施例中，空隙距離175在2至3微米的範圍。
藉由使用於製造背面受光型影像感測裝置30的現有方法，在接合墊區56內形成小型介層窗(如，介層窗陣列)。舉例而言，以現有方法在接合墊區56內及接合墊65D下方形成介層窗，其具有近似於介層窗102至112的大小及尺寸(如，寬度95)。這些相對較小的介層窗引起一些製造上的問題。舉例而言，具有”打線未疊置於接合墊(wire bond non-stack on pad)”的問題。本質上而言，將打線165穩當地貼附於接合墊65D上是相當困難的。這可能是因為接合墊65D相對較薄，使接合墊65D未能提供適當的物理性支撐以因應球形接合(ball bonding)製程期間所產生的應力，接著可能造成打線165與接合墊65D之間不良的接合。另一問題點在於接合墊的剝離，意指接合墊65D可能自下方小型介層窗陣列剝離。接合墊的剝離原因在於接合墊65D與下方小型介層窗陣列之間不適當的接觸表面面積(由於每一介層窗具有相對較小的表面面積)。接合墊區56使用小型介層窗另一伴隨的問題為內層介電層的龜裂。內層介電層指的是部分的介電層70且存在於小型介層窗之間。通常介電層70由氧化矽材料所構成，其類似於玻璃。當施加應力時，如接合期間，接合墊區56內小型介層窗之間部分的介電層70被應力擊侉而開始龜裂。上述所有問題嚴重影響背面受光型影像感測裝置30的效能及良率。
然而，在本實施例中，這些問題可藉由在接合墊區56內形成單一巨型介層窗115而克服。關於打線未疊置於接合墊的問題，由於巨型介層窗115的尺寸(或寬度)夠接近(在一些實施例中，幾乎等於)接合墊65D，因此巨型介層窗115實質上是延伸接合墊65D的厚度，使接合墊65D變厚而更能夠提供適當的物理支撐以承受接合的應力。關於接合墊剝離的問題，巨型介層窗115提供接合墊65D更多表面接觸面積，因而接合墊65D較少從巨型介層窗115剝離。再者，由於介層窗115為單一巨型介層窗，巨型介層窗115內沒有類玻璃材料。因此，本實施例中並無內層介電層龜裂的問題。
請參照第1圖及第10至13圖，在另一實施例中， 一正面受光型影像感測裝置180包括畫素182及184構成的一陣列，其被隔離結構185及186所分開。畫素182及184可相似於上述背面受光型影像感測裝置30的畫素40及42，並為了用於正面受光而有所修正。
根據方法11(第1圖)的步驟15，第10圖繪示出一導電層190形成於正面受光型影像感測裝置180的前側。導電層190的組成及製作相似於上述用於背面受光型影像感測裝置30的導電層65。圖案化導電層190，以形成導線190A、190B、190C及190D。由於入射光投射於正面受光型影像感測裝置180的前側，畫素區52內的導線190A及190B的放置方式是使其不會刻意阻擋入射光的路徑。可以瞭解的是形成導線190A至190D之前，其他導電層、介層窗、接觸窗可形成於正面受光型影像感測裝置180的正面。因此，導電層190可形成於另一(或複數)導電層的上方。為了簡化及清晰的目的，並未繪示出形成於導電層190之前的其他導電層、介層窗、接觸窗。一介電層(IMD)192亦形成於導線190A至190D的周圍及上方。
藉由使用一圖案化製程來圖案化介電層192，以在週邊區54內形成開口200及205，且在接合墊區56內形成一開口210。圖案化製程包括相似於上述用於背面受光型影像感測裝置的圖案化製程75。在本實施例中，週邊區54內的開口各具有一寬度，其近似或等於寬度212，且接合墊區56內開口具有一寬度215，其大體大於寬度212。在一實施例中，寬度212在0.1至0.5微米的範圍，例如0.3微米，而寬度215在30至200微米的範圍，例如150微米。可以瞭解的是上述範圍僅為寬度215大體大於寬度212的範例說明。在其他實施例中或當製造技術世代更替時，寬度212及215可為其他數值。
根據方法11(第1圖)的步驟17，第10圖繪示出介層窗220、225及230，其藉由將導電材料分別填入週邊區54及接合墊區56內的開口而形成。介層窗230具有一寬度215，而介層窗220及225各具有一寬度，其幾乎等於寬度212。因此，介層窗230的大小(或尺寸)大體大於介層窗220及225，且稱之為”巨型介層窗”。
請參照第11圖，一導電層235形成於介電層192上方。導電層235為最上層金屬層。導電層235的組成及製作相似於上述用於背面受光型影像感測裝置的導電層120。圖案化導電層235，以在週邊區54內形成導線235A，且在接合墊區56內形成導線235B。導線235B具有一寬度，其大於介層窗230的寬度215。在另一實施例中，導線235B的寬度可幾乎等於寬度215。可以瞭解的是圖式的各個導線及介層窗僅為範例說明，導線及介層窗的數量以及其真實位置與外觀則取決於設計需求而有所不同。一介電層240形成於介電層192與導線235A及235B周圍及上方。
根據方法11(第1圖)的步驟19，第12圖繪示出一保護層242，其形成於介電層240與導線235A及235B上方。之後，於接合墊區56內的保護層242形成貫穿的一開口245，而從正面的接合墊區56內露出一部分的導線235B。開口245可藉由習知蝕刻製程而形成，例如乾蝕刻或濕蝕刻。開口245具有一寬度250。在本實施例中，寬度250小於導線235B的寬度。在另一實施例中，寬度250幾乎等於寬度238。又另一實施例中，介層窗230的寬度215大於開口245的寬度250每一側約2微米。
接著在保護層242上形成一彩色濾光層254。彩色濾光層254形成於正面受光型影像感測裝置180的畫素區52內。微透鏡層160具有複數微透鏡，接著形成於彩色濾光層254上，用以引導及聚焦光線於基底的畫素中。
請參照第13圖，藉由習知打線接合製程將導線235B的露出部分經由開口245接合至接線265。因此，導線235B亦可稱之為接合墊。接合打線製程包括球形接合製程，其中一部分的接線265熔融以形成接球270。在一實施例中，接線265及接球270包括金(gold)。在其他實施例中，接線265及接球270包括銅或另外其他適合的金屬。接球270的大小小於開口245的寬度250，使接球270邊緣與開口245邊界之間的每一側存在空隙距離275。在本實施例中，空隙距離275在2至3微米的範圍。
相似於解釋上述第2至9圖中背面受光型影像感測裝置30的理由，第10至13圖中正面受光型影像感測裝置180也不會遭受打線未疊置於接合墊、接合墊剝離、及內層介墊層龜裂等現有裝置存在的問題。
可以瞭解的是上述的方法及裝置使用於習知有關於”覆晶(flip-chip)”技術，其中焊料凸塊係形成於接合墊235B上。為了將正面受光型影像感測裝置180組裝於外部電路(例如，一電路板或另一晶片或晶圓)，正面受光型影像感測裝置180可翻轉，使具有焊料凸塊的一側朝下。接著接合墊235B對準於外部電路的接合墊。之後，加熱焊料凸塊(例如，放入烘烤箱)，使焊料凸塊熔融流動，因而在影像感測器的接合墊與外部電路的接合墊之間形成適當的接合接觸，而完成覆晶接合製程。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
11．．．方法
13、15、17、19．．．步驟
30．．．背面受光型影像感測裝置
32．．．裝置基底
34．．．前側
36．．．背側
38．．．初始厚度
43．．．光線
40、42、182、184．．．畫素
47、49、185、186．．．隔離結構
52．．．畫素區
54．．．週邊區
56．．．接合墊區
60、61．．．微電子裝置
65、120、190、235．．．導電層
65A、65B、65C、65D、120A、120B、120C、120D、190A、190B、190C、190D、235A、235B‧‧‧導線
68、95、100、124、150、212、215、238、250‧‧‧寬度
70、125、192、240‧‧‧介電層
75‧‧‧圖案化製程
80、82、84、86、88、90、92、145、200、205、210、245‧‧‧開口
102、104、106、108、110、112、115、220、225、230‧‧‧介層窗
128‧‧‧緩衝層
130‧‧‧承載基底
135‧‧‧薄化製程
140‧‧‧厚度
142、242‧‧‧保護層
154、254‧‧‧彩色濾光層
154A、154B、254A、254B‧‧‧彩色濾光片
160、260‧‧‧微透鏡層
180‧‧‧正面受光型影像感測裝置
165、265‧‧‧接線
170、270‧‧‧接球
175、275‧‧‧空隙距離
第1圖係繪示出根據本發明不同型態之在半導體裝置中形成介層窗的方法流程圖。
第2至9圖係繪示出根據本發明實施例之半導體裝置各個製造階段的剖面示意圖。
第10至13圖係繪示出根據第1圖的方法之另一實施例之半導體裝置各個製造階段的剖面示意圖。
30‧‧‧背面受光型影像感測裝置
32‧‧‧裝置基底
34‧‧‧前側
36‧‧‧背側
40、42‧‧‧畫素
47、49‧‧‧隔離結構
52‧‧‧畫素區
54‧‧‧週邊區
56‧‧‧接合墊區
60、61‧‧‧微電子裝置
65A、65B、65C、65D、120A、120B、120C、120D‧‧‧導線
70、125‧‧‧介電層
115‧‧‧介層窗
128‧‧‧緩衝層
130‧‧‧承載基底
140‧‧‧厚度
142‧‧‧保護層
154‧‧‧彩色濾光層
154A、154B‧‧‧彩色濾光片
160‧‧‧微透鏡層
165‧‧‧接線
170‧‧‧接球
175‧‧‧空隙距離

Claims (7)

  1. 一種正面受光型影像感測器，包括：一裝置基底，具有一接合墊區及一非接合墊區，且具有一正面及一背面，其中該非接合墊區包括一畫素區及一週邊區；一第一導線，位於該接合墊區的該裝置基底的該正面上；一第二導線，位於該畫素區的該裝置基底的該正面上，其中該第二導線與該第一導線共平面；一第三導線，位於該週邊區的該裝置基底的該正面上，其中該第三導線與該第一導線及該第二導線位於不同層位；一接合墊，位於該接合墊區的該裝置基底的該正面上，其中該接合墊與該第三導線共平面，且該接合墊具有平坦的一接合表面；一介電層，分隔該第二導線與該第三導線；一第一介層窗，穿過該介電層而位於該第一導線與該接合墊之間，且具有一第一直徑，其中該接合墊的寬度幾乎等於該第一直徑；一第二介層窗，穿過該介電層而連接該第三導線，且具有一第二直徑，且該第一直徑大體大於該第二直徑；一第二介電層，位於該介電層上，其中該第二介電層背向該第一介層窗的表面與該接合表面大體共平面；一保護層，位於該接合墊區及該非接合墊區的該裝置基底的該正面上，其中該保護層與該介電層透過該第 二介電層彼此分離；一開口，穿過該保護層，且露出該接合墊平坦的該接合表面，其中該開口的寬度幾乎等於該第一介層窗的該第一直徑；以及一導電材料，連接該接合墊的該接合表面，其中該導電材料的一第一部分局部位於該開口內，且與該開口的邊界之間存在一空隙距離，且其中該導電材料的一第二部分連接該第一部分且位於該開口外。
  2. 如申請專利範圍第1項所述之正面受光型影像感測器，更包括一第四導線，其中該第二介層窗位於該第四導線與該第三導線之間。
  3. 如申請專利範圍第1項所述之正面受光型影像感測器，其中該第三導線及該接合墊形成於一頂層金屬層內。
  4. 如申請專利範圍第3項所述之正面受光型影像感測器，其中該第一及第二導線形成於該頂層金屬層下方的一相同金屬層內。
  5. 如申請專利範圍第1項所述之正面受光型影像感測器，其中該畫素區具有至少一影像感測器。
  6. 如申請專利範圍第1項所述之正面受光型影像感測器，其中該第一直徑在30至200微米的範圍，且該第二直徑在0.1至0.5微米的範圍，且其中該空隙距離在2至3微米的範圍。
  7. 如申請專利範圍第1項所述之正面受光型影像感測器，其中該接合墊及該第三導線包括鋁。
TW098143867A 2009-07-29 2009-12-21 正面受光型影像感測器 TWI612648B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/511,789 US8344471B2 (en) 2009-07-29 2009-07-29 CMOS image sensor big via bonding pad application for AICu process
US12/511,789 2009-07-29
US12/616,652 US8502335B2 (en) 2009-07-29 2009-11-11 CMOS image sensor big via bonding pad application for AlCu Process
US12/616,652 2009-11-11

Publications (2)

Publication Number Publication Date
TW201104851A TW201104851A (en) 2011-02-01
TWI612648B true TWI612648B (zh) 2018-01-21

Family

ID=43526195

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098143867A TWI612648B (zh) 2009-07-29 2009-12-21 正面受光型影像感測器

Country Status (5)

Country Link
US (1) US8502335B2 (zh)
JP (1) JP5930574B2 (zh)
KR (1) KR101141817B1 (zh)
CN (1) CN101989610B (zh)
TW (1) TWI612648B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AR073435A1 (es) 2006-10-18 2010-11-10 Senosiain S A De C V Lab Composicion farmaceutica de liberacion modificada de un musculo relajante y un aine
US8614495B2 (en) 2010-04-23 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back side defect reduction for back side illuminated image sensor
JP2012023137A (ja) * 2010-07-13 2012-02-02 Panasonic Corp 固体撮像装置およびその製造方法
JP5558336B2 (ja) * 2010-12-27 2014-07-23 株式会社東芝 半導体装置
JP2012175078A (ja) * 2011-02-24 2012-09-10 Sony Corp 固体撮像装置、および、その製造方法、電子機器、半導体装置
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
US9312292B2 (en) * 2011-10-26 2016-04-12 United Microelectronics Corp. Back side illumination image sensor and manufacturing method thereof
US8569856B2 (en) 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
US8766387B2 (en) * 2012-05-18 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically integrated image sensor chips and methods for forming the same
TWI566361B (zh) * 2012-06-06 2017-01-11 聯華電子股份有限公司 積體電路結構、背面照射影像感測器及積體電路製程
US20130328151A1 (en) * 2012-06-07 2013-12-12 Ching-Hung Kao Integrated circuit structure, back side illumination image sensor and integrated circuit process thereof
CN103531597B (zh) * 2012-07-03 2016-06-08 台湾积体电路制造股份有限公司 降低了侧壁引发的泄漏的背面照明图像传感器
US8890274B2 (en) * 2012-07-11 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for CIS flip-chip bonding and methods for forming the same
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US9768221B2 (en) * 2013-06-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure layout for semiconductor device
US9054106B2 (en) 2013-11-13 2015-06-09 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
CN104752448A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 背照式cmos图像传感器及其形成方法
US9324755B2 (en) * 2014-05-05 2016-04-26 Semiconductor Components Industries, Llc Image sensors with reduced stack height
WO2016049629A1 (en) * 2014-09-26 2016-03-31 The Board Of Trustees Of The Leland Stanford Junior University Planar immersion lens with metasurfaces
JP6295983B2 (ja) * 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
KR102437163B1 (ko) 2015-08-07 2022-08-29 삼성전자주식회사 반도체 소자
US10038025B2 (en) * 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10867834B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102597436B1 (ko) * 2016-09-07 2023-11-03 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US10535698B2 (en) * 2017-11-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure
KR20190124963A (ko) * 2018-04-27 2019-11-06 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US11851325B2 (en) * 2018-11-30 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for wafer bonding
US20230178579A1 (en) * 2020-03-31 2023-06-08 Sony Semiconductor Solutions Corporation Light receiving element and electronic device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452930B (en) * 1998-12-21 2001-09-01 Lin Mou Shiung Top layers of metal for high performance IC's
US20030038293A1 (en) * 2001-08-23 2003-02-27 Duane Fasen Bottom antireflection coating color filter process for fabricating solid state image sensors
US20030045088A1 (en) * 2001-08-30 2003-03-06 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device
TW574740B (en) * 2001-11-19 2004-02-01 Samsung Electronics Co Ltd Bonding pad structure of a semiconductor device and method for manufacturing the same
TW200520191A (en) * 2003-12-10 2005-06-16 Taiwan Semiconductor Mfg Co Ltd Structure and method for reinforcing a bond pad on a chip
US7101726B2 (en) * 2003-11-17 2006-09-05 Sony Corporation Solid-state imaging device and method of manufacturing solid-state imaging device background of the invention
TW200642036A (en) * 2005-05-16 2006-12-01 Taiwan Semiconductor Mfg Co Ltd Method of reducing process steps in metal line protective structure formation
TW200822248A (en) * 2006-11-09 2008-05-16 United Microelectronics Corp Intergrated circuit device, chip, and method of fabricating the same
US20080169117A1 (en) * 2007-01-11 2008-07-17 Visera Technologies Company Limited Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
US20090039452A1 (en) * 2007-08-08 2009-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for image sensors
US20090124073A1 (en) * 2007-04-04 2009-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3121311B2 (ja) 1998-05-26 2000-12-25 日本電気株式会社 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
JP3324581B2 (ja) * 1999-09-21 2002-09-17 日本電気株式会社 固体撮像装置及びその製造方法
JP2004235586A (ja) * 2003-01-31 2004-08-19 Sony Corp 半導体装置
JP4534484B2 (ja) 2003-12-26 2010-09-01 ソニー株式会社 固体撮像素子及びその製造方法
JP2005347707A (ja) 2004-06-07 2005-12-15 Sony Corp 固体撮像素子及びその製造方法
JP4904702B2 (ja) 2005-03-10 2012-03-28 ソニー株式会社 固体撮像装置
US20070131988A1 (en) * 2005-12-12 2007-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor devices and fabrication method thereof
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
DE102006040888B3 (de) 2006-08-31 2007-11-08 Lts Lohmann Therapie-Systeme Ag Verschlusssystem für Behältnisse
US9231012B2 (en) 2007-08-01 2016-01-05 Visera Technologies Company Limited Image sensor package
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452930B (en) * 1998-12-21 2001-09-01 Lin Mou Shiung Top layers of metal for high performance IC's
US20030038293A1 (en) * 2001-08-23 2003-02-27 Duane Fasen Bottom antireflection coating color filter process for fabricating solid state image sensors
US20030045088A1 (en) * 2001-08-30 2003-03-06 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device
TW574740B (en) * 2001-11-19 2004-02-01 Samsung Electronics Co Ltd Bonding pad structure of a semiconductor device and method for manufacturing the same
US7101726B2 (en) * 2003-11-17 2006-09-05 Sony Corporation Solid-state imaging device and method of manufacturing solid-state imaging device background of the invention
TW200520191A (en) * 2003-12-10 2005-06-16 Taiwan Semiconductor Mfg Co Ltd Structure and method for reinforcing a bond pad on a chip
TW200642036A (en) * 2005-05-16 2006-12-01 Taiwan Semiconductor Mfg Co Ltd Method of reducing process steps in metal line protective structure formation
TW200822248A (en) * 2006-11-09 2008-05-16 United Microelectronics Corp Intergrated circuit device, chip, and method of fabricating the same
US20080169117A1 (en) * 2007-01-11 2008-07-17 Visera Technologies Company Limited Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
US20090124073A1 (en) * 2007-04-04 2009-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
US20090039452A1 (en) * 2007-08-08 2009-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for image sensors

Also Published As

Publication number Publication date
JP2011035399A (ja) 2011-02-17
JP5930574B2 (ja) 2016-06-08
KR20110013222A (ko) 2011-02-09
TW201104851A (en) 2011-02-01
CN101989610A (zh) 2011-03-23
CN101989610B (zh) 2012-07-18
US8502335B2 (en) 2013-08-06
KR101141817B1 (ko) 2012-05-11
US20110024867A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
TWI612648B (zh) 正面受光型影像感測器
US11901396B2 (en) Back side illuminated image sensor with reduced sidewall-induced leakage
US11355545B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
JP5960232B2 (ja) ボンディングパッドを有する半導体デバイス及びその製造方法
US9142690B2 (en) Semiconductor device having a bonding pad and shield structure and method of manufacturing the same
US8680635B2 (en) CMOS image sensor big via bonding pad application for AICu process
US8435824B2 (en) Backside illumination sensor having a bonding pad structure and method of making the same