JP5930574B2 - ＡｌＣｕプロセスのＣＭＯＳイメージセンサーの大ビアボンディングパッドのアプリケーション - Google Patents

ＡｌＣｕプロセスのＣＭＯＳイメージセンサーの大ビアボンディングパッドのアプリケーション Download PDF

Info

Publication number
JP5930574B2
JP5930574B2 JP2010170162A JP2010170162A JP5930574B2 JP 5930574 B2 JP5930574 B2 JP 5930574B2 JP 2010170162 A JP2010170162 A JP 2010170162A JP 2010170162 A JP2010170162 A JP 2010170162A JP 5930574 B2 JP5930574 B2 JP 5930574B2
Authority
JP
Japan
Prior art keywords
image sensor
bonding pad
bonding
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010170162A
Other languages
English (en)
Other versions
JP2011035399A (ja
Inventor
▲うえい▼ 曾
▲うえい▼ 曾
林峻 呉
林峻 呉
裕庭 林
裕庭 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/511,789 external-priority patent/US8344471B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2011035399A publication Critical patent/JP2011035399A/ja
Application granted granted Critical
Publication of JP5930574B2 publication Critical patent/JP5930574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置に関するものであって、特に、集積回路、裏面照射型（ＢＳＩ）イメージセンサーと表面照射型（ＦＳＩ）イメージセンサーに関するものである。
半導体集積回路（IC）産業は、急速な成長を経験してきた。IC材料と設計の技術的進歩は、それぞれのIC世代を生み、各世代の回路は、前の世代よりも小さく複雑である。しかしながら、これらの進歩は、IC製造と加工の複雑度を増加させ、これらの進歩が実現するために、IC製造と加工に同様の進歩が必要とされる。IC進化の過程において、機能密度（functional density）（チップ面積当たりの内部接続装置の数量）が増加し、幾何サイズ（寸法）（すなわち、製造プロセスを用いて作成することができる最小の素子）が減少する。
例えば、探針（プローブ）、及び／又は、ワイヤボンディング（以下、ボンディングパッドと称される）などの様々な応用に対して用いられるパッドは、ICの他の特徴とは異なる要求事項がしばしば有する。例えば、ボンディングパッドは、探針、或いは、ワイヤボンディングのような動作による物理的コンタクトに耐えるよう十分なサイズと強度を有しなければならない。（サイズと厚さの双方にて）特徴を比較的小さくするとの同時要求がよくある。例えば、相補型金属酸化膜半導体（CMOS）イメージセンサーなどの応用では、一層以上の比較的薄い金属層、例えば、アルミニウム銅（AlCu）の金属層を有することがよく望まれる。薄い金属層に対する問題は、これらの層に形成されるボンディングパッドが剥離、又は、その他の欠陥を表すおそれのあることである。よって、これらの特徴の様々な要求事項に適応する必要がある。
本発明は、上述の問題を解決するためになされたもので、ボンディングストレスに耐える十分な機械的支持を有するボンディングパッドを備えた集積回路、裏面照射型（ＢＳＩ）イメージセンサーと表面照射型（ＦＳＩ）イメージセンサーを提供することを目的とする。
本開示は、本発明の多くの異なる実施例を提供する。一実施例において、本開示は、ボンディングパッド領域と非ボンディングパッド領域とを有する基板を備えた集積回路を記載する。“大ビア（big via）”と称される比較的大きいビアが、ボンディング領域の基板上に形成される。大ビアは、基板向きの上面図にて、第一寸法（dimension）を有する。一実施例において、第一寸法は、約３０ｕｍ〜約２００ｕｍの範囲にある。集積回路はまた、非ボンディング領域の基板上に形成された複数のビアを有する。複数のビアは、それぞれ、上面図にて、第二寸法を有し、第二寸法は、第一寸法より相当（substantially）小さい。一実施例において、第二寸法は、約０．１ｕｍ〜約０．５ｕｍの範囲である。
別の実施例において、本開示は、裏面照射型イメージ（ＢＳＩ）センサーを記載し、ボンディング領域と非ボンディング領域を有し、且つ、表面と裏面を有する基板からなる。第一導電線が、ボンディング領域の基板の表面にあり、第二導電線が、非ボンディング領域の基板の表面にある。裏面照射型イメージ（ＢＳＩ）センサーは、第一導電線上に、第一直径を有する第一ビアと、第二導電線上に、第二直径を有する第二ビアとを有する。第一直径は、第二直径より相当大きい。従って、基板はその表面に接合されてもよい。
より詳しくは、裏面照射型（ＢＳＩ）イメージセンサーは、ボンディングパッド領域と、周辺領域と画素領域を有する非ボンディングパッド領域を有し、且つ、表面と裏面を有する第一基板と、ボンディングパッド領域の第一基板の表面の第一導電線であって、この第一導電線は、ボンディングパッドであることと、非ボンディングパッド領域の第一基板の前記表面の第二導電線と、第一導電線上に、第一直径を有する第一ビアであって、第一導電線のサイズは、前記第一ビアに十分に近いことと、第二導電線上に、それぞれが第二直径を有する複数の第二ビアと、を備え、第一直径は、第二直径より大きく、且つ、複数の第二ビアは、非ボンディングパッド領域の周辺領域と画素領域における基板上に形成され、且つ、第一ビアと第二ビアは、当該BSIイメージセンサーの表面上に形成された誘電層に形成された開口に充填された導電材料から構成される。
別の実施例において、本開示は、ボンディング領域と非ボンディング領域を記載し、且つ、表面と裏面を有する基板からなる表面照射型（ＦＳＩ）イメージセンサーを記載する。第一導電線が、ボンディング領域の基板の表面にあり、第二導電線が、非ボンディング領域の基板の表面にある。表面照射型イメージ（ＦＳＩ）センサーは、第一導電線上に、第一直径を有する第一ビアと、第二導電線上に、第二直径を有する第二ビアとを有する。第一直径は、第二直径より相当大きい。ＦＳＩセンサーは、第一ビア上に形成され、ボンディングワイヤを収容するよう適応した第三導電線を有する。
別の実施例において、半導体装置の製造方法が開示される。この方法は、基板を提供するステップと、基板上に、第一、及び、第二導電線を形成するステップと、からなる。第一、第二導電線は、それぞれ、半導体装置のボンディング領域と非ボンディング領域に形成される。第一幅を有する第一ビアは、第一導電線上に形成され、第二幅を有する第二ビアは、第二導電線上に形成される。第一幅は、第二幅の各側につき約２ｕｍよりも相当大きい。本方法は、更に、第一ビア上に第三導電線を形成するステップを含む。
本発明によれば、ボンディングストレスに耐える十分な機械的支持を有するボンディングパッドを提供し得るので、ワイヤがパッドにスタックされない問題、ワイヤボンディング剥離、層間誘電体亀裂等の現有の装置に存在する問題が解決される。
本発明の様々な態様による半導体装置にビアを形成する方法のフローチャート図である。 図１の方法による製造の各種段階での半導体装置の一実施例の概略断面図を示す。 図１の方法による製造の各種段階での半導体装置の一実施例の概略断面図を示す。 図１の方法による製造の各種段階での半導体装置の一実施例の概略断面図を示す。 図１の方法による製造の各種段階での半導体装置の一実施例の概略断面図を示す。 図１の方法による製造の各種段階での半導体装置の一実施例の概略断面図を示す。 図１の方法による製造の各種段階での半導体装置の一実施例の概略断面図を示す。 図１の方法による製造の各種段階での半導体装置の一実施例の概略断面図を示す。 図１の方法による製造の各種段階での半導体装置の一実施例の概略断面図を示す。 図１の方法による製造の各種段階での半導体装置の別の実施例の概略断面図を示す。 図１の方法による製造の各種段階での半導体装置の別の実施例の概略断面図を示す。 図１の方法による製造の各種段階での半導体装置の別の実施例の概略断面図を示す。 図１の方法による製造の各種段階での半導体装置の別の実施例の概略断面図を示す。
以下の開示は、多くの異なる実施例や範例（example）を提供し、各実施例の異なる特徴を実施するのに用いられることが理解できる。以下で開示される内容は、各素子とその配置方式の特定範例を描写し、本発明の説明を簡潔にする。もちろん、これらの特定の範例は、本発明を限定するものではない。例えば、本明細書の以下の開示内容が、第一特徴が第二特徴の上、或いは上方に形成されると描写される場合、即ち、形成される第一特徴と第二特徴は、直接コンタクトの実施例を含むことを示し、別の特徴が、第一特徴と第二特徴の間に形成されて、第一特徴と第二特徴が直接コンタクトしない実施例も含む。この他、本発明の説明中、異なる範例は、重複した符号、及び／又は、用語を使用する。これらの重複した符号、或いは、用語は、目的を簡潔、且つ、はっきりとさせるためのもので、各実施例、及び／又は、外観構造の間の関係を限定するものではない。
本発明の一つ以上の実施例から利益を得ることができる装置の範例は、イメージセンサーを有する半導体装置である。このような装置のさらなる範例は、裏面照射型（ＢＳＩ）イメージセンサー装置、及び、表面照射型（ＦＳＩ）イメージセンサー装置である。以下の開示は、これらの範例に対して本発明の各種実施例を示し続ける。しかしながら、特別に請求されない限り、本発明は、特定の装置のタイプに限定されないことが理解されよう。
図１を参照すると、ＢＳＩイメージセンサー装置、或いは、ＦＳＩイメージセンサー装置等の半導体装置に、ボンディングパッドを形成する方法１１が説明される。方法１１は、ステップＳ１３から開始され、基板３２が提供される。方法１１はステップＳ１５に続いて、金属層が形成される。金属層は、ボンディングパッド領域の基板上に形成される第一金属線、及び、非ボンディングパッド領域の基板上に形成される第二金属線、からなる。ボンディングパッド領域は、非ボンディングパッド領域とは異なる。方法１１はステップＳ１７に続いて、大ビアが形成される。大ビアは、第一幅を有し、第一金属線上に形成される。また、第二幅を有する小型ビアが、第二金属線上に形成される。第一幅は、第二幅より相当大きい。方法１１はステップＳ１９に続いて、バックエンドプロセスが実行される。バックエンドプロセスは、ボンディングパッドに、ボールをワイヤボンディングするステップを含み、ボンディングパッドは、大ビア上に位置する。方法１１は、図２〜図９に関連して下記に論じられるように、ＢＳＩイメージセンサー装置に対して実行される。方法１１はまた、図１０〜図１３に関連してさらに下記に論じられるように、ＦＳＩイメージセンサー装置に対しても実行される。
図２を参照すると、ＢＳＩイメージセンサー装置３０は、装置基板３２を有する。装置基板３２は、例えば、ボロン等のｐ型ドーパントがドープされたシリコン基板（例えば、ｐ型基板）である。あるいはまた、装置基板３２は、別の適当な半導体材料とすることができる。例えば、装置基板３２は、リン（phosphorous）か砒素（arsenic）等のｎ型ドーパントがドープされるシリコン基板（ｎ型基板）であってもよい。装置基板３２は、ゲルマニウムとダイアモンド等の他の元素半導体（elementary semiconductor）を含むことができる。装置基板３２は、随意で、化合物半導体（compound semiconductor）、及び／又は、合金半導体（alloy semiconductor）を含むことができる。更に、装置基板３２は、エピタキシャル層（epitaxial layer）（エピ層)を有することができ、性能向上のため歪みを与えてもよく、且つ、シリコン・オン・インシュレータ（silicon-on-insulator、SOI）構造を含んでもよい。図２を参照すると、装置基板３２は、表面３４と裏面３６を有する。装置基板３２は、約１００ミクロン（ｕｍ）〜約３０００ｕｍの範囲にある初期厚さ（initial thickness）３８を有する。本実施例において、初期厚さ３８は、約７５０ｕｍである。
放射線感知領域、例えば、画素４０と４２が、装置基板３２に形成される。画素４０と４２は、装置基板３２の裏面３６の方に投影される入射光４３（以下、光４３と称される）等の放射線を感知するよう動作可能である。画素４０と４２はそれぞれ、本実施例にて、フォトダイオードを含む。別の実施例では、画素４０と４２は、ピン層（pinned layer）フォトダイオード、フォトゲート、リセットトランジスタ、ソースフォロワートランジスタ、トランスファートランジスタを含んでもよい。更に、画素４０と４２は互いに変化して、異なる接合深さ、厚さ等を有してもよい。図を簡潔にするため、図２で、二画素４０と４２だけが示されているが、装置基板３２にて、いかなる数の放射線感知領域も実現しうることは理解される。図２を参照すると、画素４０と４２は、装置基板３２に注入プロセス４６を実行することにより、装置基板３２上に形成される。注入プロセス４６は、ボロン等のｐ型ドーパントを装置基板３２にドープするステップを含む。別の実施例において、注入プロセス４６は、リン（phosphorous）か砒素（arsenic）等のｎ型ドーパントを装置基板３２にドープするステップを含んでもよい。
図２を参照すると、装置基板３２は、分離構造、例えば、分離構造４７、４９を有し、画素４０と４２間に、電気的および光学的分離を提供する。分離構造４７と４９は、酸化ケイ素や窒化ケイ素等の誘電材料からなるシャロートレンチアイソレーション（浅溝分離）（shallow trench isolation、STI）構造を有する。他の実施例において、分離構造４７と４９は、重ドープｎ型領域等のドープ分離特徴を有してもよい。図を簡潔にするため、図２で、二個の分離構造４７と４９だけが示されているが、装置基板３２に、いかなる数の分離構造も実現しうることは理解され、画素４０と４２等の放射線感知領域は、適当に分離することができる。
図２を参照すると、画素４０と４２、及び分離構造４７と４９が、ＢＳＩイメージセンサー装置３０の画素領域５２と称するＢＳＩイメージセンサー装置３０の領域に形成される。イメージセンサー３０は、周辺領域５４とボンディングパッド領域５６も有する。図２の点線は、領域５２、５４、及び、５６の境界を示す。画素領域５２と周辺領域５４は、また、非ボンディングパッド領域と称してもよい。周辺領域５４は、微小電子装置６０と６１を含む。例えば、実施例の装置６０と６１は、例えば、エーシック（application-specific integrated circuit、ASIC）装置、或いは、システムオンチップ（system-on-chip、SOC）装置等のデジタル装置である。他の範例として、装置６０と６１は、ＢＳＩイメージセンサー装置３０に、光強度の基準値を設定するのに用いられる参考画素であってもよい。ボンディングパッド領域５６は、後続の処理段階で、ＢＳＩイメージセンサー装置３０の一つ以上のボンディングパッド（図２で図示されない）が形成される領域で、ＢＳＩイメージセンサー装置３０と外部装置間の電気的接続が確立される。さらに、これらの領域５２、５４、及び５６は、装置基板３２の上下に垂直に延伸することは理解されよう。
図３を参照すると、導電層６５が、ＢＳＩイメージセンサー装置３０の表面３４上に形成される。本実施例において、導電層６５は、窒化チタン材料の二層間に挟まれたアルミニウム材料層を有する。導電層６５は、当分野にて既知の高密度プラズマ化学蒸着（high density plasma chemical vapor deposition、HDPCVD）プロセスにより形成される。別の実施例において、導電層６５は、アルミニウム、アルミニウム／シリコン／銅合金、チタン、窒化チタン、タングステン、ポリシリコン、金属シリサイド、或いは、それらの組み合わせ等の導電材料を含むことができる。他の実施例で、導電層６５は、銅、銅合金、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、ポリシリコン、金属シリサイド、或いは、それらの混合物からなる。別の実施例で、導電層６５は、物理的気相成長法（physical vapor deposition、PVD）、化学気相成長法（蒸着）（chemical vapor deposition、CVD）、原子層蒸着（atomic layer deposition、ALD）、スパッタリング、めっき、或いは、それらの組み合わせ等のプロセスにより形成することができる。
図３を参照すると、導電層６５の形成前に、ＢＳＩイメージセンサー装置３０の例えば、様々なドープ特徴、回路、及び、入力／出力等のアクティブ、及び／又は、パッシブ装置が形成されることが理解される。この他、アクティブ、及び／又は、パッシブ装置と導電層６５間の電気的相互接続を提供するコンタクトが形成される。図を簡潔にするため、これらのアクティブ、及び／又は、パッシブ装置とコンタクトは、図示されない。本実施例において、導電層６５は、ＢＳＩイメージセンサー装置３０の表面３４上に形成される第一導電層である。
導電層６５がパターン化されて、様々な導電線を形成する。例えば、導電線６５Ａと６５Ｂは、画素領域５２に形成され、導電線６５Ｃが周辺領域５４に形成され、導電線６５Ｄがボンディングパッド領域５６に形成される。導電線６５Ｄは幅６８を有する。幅６８は、約３０ｕｍ〜約２００ｕｍの範囲にあり、設計と製造要求次第で変化しうる。導電線６５Ａ〜６５Ｄの形成後、誘電層７０が、ＢＳＩイメージセンサー装置３０の表面３４上に形成される。誘電層７０は、酸化ケイ素、窒化ケイ素、シリコンオキシ窒化物、或いは、それらの組み合わせ等の絶縁材料からなる。誘電層７０は、ＣＶＤ、ＰＶＤ、ＡＬＤ、或いは、それらの組み合わせ等のプロセスにより形成される。
図４を参照すると、誘電層７０は、パターン化プロセス７５を用いてパターン化されて、複数の開口を形成する。例えば、開口８０、８２、８４、及び、８６は、画素領域５２に形成され、開口８８と９０は、周辺領域５４に形成され、開口９２は、ボンディングパッド領域５６に形成される。パターン化プロセス７５は、フォトリソグラフィプロセスと反応性イオンエッチング（RIE）プロセスを含み、開口８０〜９２を定めて、形成する。本実施例において、開口８０〜９０は、それぞれ、幅９５にほぼ等しい幅を有し、開口９２は、開口８０〜９０の幅９５より相当大きい幅１００を有する。一実施例において、幅９５は、約０．１〜約０．５ｕｍ、例えば、０．３ｕｍで、幅１００は、約３０〜約２００ｕｍで、例えば、約１５０ｕｍである。別の実施例では、開口９２の幅１００は、導電線６５Ｄの幅６８にほぼ等しい。これらの範囲は、幅１００が幅９５より相当大きいことを示すため模範的にすぎない。他の実施例において、又は、製造技術世代が変化する時、幅９５と１００は他の値を有するかもしれない。
図５を参照すると、導電材料を用いて、開口８０、８２、８２、及び８６を充填することにより、それぞれ、ビア１０２、１０４、１０６、及び１０８が、画素領域５２に形成される。ビア１１０と１１２は、開口８８と９０に、導電材料を用いて充填することにより、それぞれ、周辺領域５４に形成される。ビア１０２〜１０８、及びビア１１０〜１１２は、それぞれ、ビアアレイと称することができる。ビア１１５は、導電材料を用いて開口９２に充填することにより形成される。本実施例において、導電材料はタングステンであるが、別の実施例で、他の適当な導電材料でもよい。導電材料は、CVDやPVD等、当分野にて既知のプロセスにより形成される。その後、化学機械研磨（CMP）プロセスが、ビア１０２〜１１５に実行されて、ビア１０２〜１１５の表面が円滑で、誘電材料７０の表面とほぼ同一平面上にあることを確保する。ボンディングパッド領域５６のビア１１５は幅１００を有し、非ボンディングパッド領域５２と５４のビア１０２〜１１２はそれぞれ、幅９５とほぼ等しい幅を有する。上述のように、幅１００は、幅９５よりも相当大きい。よって、ビア１１５は、サイズ（又は、寸法）がビア１０２〜１１２より相当大きい。
図６を参照すると、導電層１２０が、誘電層７０とビア１０２〜１１５上に形成される。導電層１２０の形成と材料組成は、上述の導電層６５と同じである。導電層１２０は、その後、パターン化されて、複数の導電線、例えば、導電線１２０Ａ〜１２０Ｄを形成する。導電層６５と導電層１２０間の電気的接続は、ビア１０２〜１１５により確立される。更に、様々なビア１０２〜１１５間の電気的相互接続が、各導電層６５と１２０の各々にて様々な導電線により提供される。その後、誘電層１２５が、導電線１２０Ａ〜１２０Ｄ上に形成される。誘電層１２５の形成と材料組成は、上述の誘電層７０と同様である。その他の導電層とビアが、ＢＳＩイメージセンサー装置３０の表面３４上に形成されるが、図を簡潔にするため、これらの導電層とビアが図示されていないことが理解されよう。様々な導電線とビアの例示は模範的にすぎず、導電線とビアの数、ならびに、導電線とビアの実際の位置と構造は、設計の必要によって変化する場合がある。
図７を参照すると、バッファ層１２８が、ＢＳＩイメージセンサー装置３０の表面３４中の誘電層１２５上に形成される。本実施例において、バッファ層１２８は、酸化ケイ素等の誘電材料からなる。あるいはまた、バッファ層１２８は、任意で、窒化ケイ素を含んでもよい。バッファ層１２８は、CVD、PVD、或いは、当技術分野で周知の他の適当な技術により形成される。バッファ層１２８は、CMPプロセスにより平坦化されて、滑らかな表面を形成する。その後、キャリア基板１３０が、バッファ層１２８を介して、装置基板３２に接合されて、装置基板３２の裏面３６の処理が実行される。本実施例において、キャリア基板１３０は、基板３２と同様で、シリコン材料を含む。また、キャリア基板１３０は、ガラス基板か他の適当な材料を含む。キャリア基板１３０は、分子力（直接接合又は光学溶融接合として既知の技術）、或いは、当技術分野で既知の他の接合技術、例えば、金属拡散、又は陽極接合により、装置基板３２に接合される。接合後、装置基板３２とキャリア基板１３０は、接合強度を増加するため、任意でアニールしてもよい。バッファ層１２８は、装置基板３２とキャリア基板１３０間の電気的遮蔽を提供する。キャリア基板１３０は、画素４０と４２等の装置基板３２の表面３４上に形成された様々な特徴に対する保護を提供する。キャリア基板１３０は、以下に示されるように、装置基板３２の裏面３６処理のための機械的強度とサポートを提供する。
図７を参照すると、薄膜化プロセス（thinning process）１３５は裏面３６から装置基板３２に実行されて、装置基板３２の厚さを減少させる。薄膜化プロセス１３５は、機械研磨プロセスと機械薄膜化プロセスを含んでもよい。まず、機械研磨プロセス中に、相当量の基板材料が装置基板３２から除去される。その後、化学薄膜化プロセスはエッチング剤（chemical）を装置基板３２の裏面３６に適用して、装置基板３２が厚さ１４０まで薄くしてもよい。本実施例において、厚さ１４０は約５ｕｍ未満である。本開示にて明らかにされた特定の厚さは、例にすぎず、ＢＳＩイメージセンサー装置３０の応用タイプと設計要求次第で、他の厚さを実行することができる。
図８を参照すると、パッシベーション１４２が、ＢＳＩイメージセンサー装置３０の裏面３６上に形成される。パッシベーション層１４２は、窒化物、或いは、酸化物材料、或いは、それらの組み合わせからなる。パッシベーション層１４２は、CVD、PVD、ALD、或いは、それらの組み合わせを含むプロセスにより形成される。その後、開口１４５が、装置基板３２のボンディングパッド領域５６に形成され（パッシベーション層１４２を通過する）、ボンディングパッド領域５６の導電線６５Ｄの一部が、裏面３６から露出する。当分野にて既知の、例えば、ドライエッチング、又はウェットエッチングプロセス等のエッチングプロセスにより、開口１４５が形成される。開口１４５は、幅１５０を有する。本実施例において、幅１５０は、導電線６５Ｄの幅６８より小さい。別の実施例では、幅１５０は、導電線６５Ｄの幅６８とほぼ等しい。別の実施例において、ビア１１５の幅１００は、開口１４５の幅１５０の約二分の一よりも大きい。
図９を参照すると、その後、カラーフィルター層１５４が、パッシベーション層１４２上に形成される。カラーフィルター層１５４は、ＢＳＩイメージセンサー装置３０の画素領域５２内に形成される。カラーフィルター層１５４は、異なるカラーフィルタ（例えば、赤、緑、及び青）を支持することができ、入射光の放射（例えば、入射光４３）が、その上に向けられ、およびそれを貫通するように位置決めしてもよい。例えば、カラーフィルター層１５４は、第一波長の光放射をろ過するカラーフィルター１５４Ａと、第二波長の光放射をろ過するカラーフィルター１５４Ｂを有し、第一、第二波長に対応する異なる色の光は、それぞれ、カラーフィルター１５４Ａと１５４Ｂによりろ過される。カラーフィルター１５４Ａ、１５４Ｂは、特定の波長をろ過する染料ベース（或いは、顔料ベース）ポリマー、或いは、樹脂を含んでもよい。複数のマイクロレンズを有するマイクロレンズ層１６０が、装置基板３２中の画素の方に光放射を引導、及び集光するカラーフィルター層１５４上に形成される。マイクロレンズ層１６０のレンズは、マイクロレンズに用いられる材料の屈折率とセンサー表面からの距離に従い、様々な配置に位置決めし、様々な形状を有することができる。ＢＳＩイメージセンサー装置３０はまた、カラーフィルターの形成より前に、別のレーザーアニール（焼きなまし）プロセスを受けてもよい。
図９を参照すると、導電線６５Ｄの露出部分が、当分野にて既知のワイヤボンディングプロセスを用いて、開口１４５を介してボンディングワイヤ１６５に接合される。よって、導電線６５Ｄは、また、ボンディングパッドと称してもよい。ワイヤボンディングプロセスは、本実施例のボールボンディングプロセスを含み、ボンディングワイヤ１６５の先端部分が融解して、ボンディングワイヤ１６５とボンディングパッド６５Ｄ間の界面で、ボンディングボール１７０を形成する。ボンディングワイヤ１６５とボンディングボール１７０は、導電材料を含む。一実施例において、ボンディングワイヤ１６５とボンディングボール１７０は、金を含む。他の実施例において、ボンディングワイヤ１６５とボンディングボール１７０は、銅、或いは、他の適当な金属を含んでもよい。ボンディングボール１７０は、間隔距離１７５が、ボンディングボール１７０の辺縁と開口１４５の境界のどちらかに存在するように、ボンディングパッド６５Ｄの幅１５０よりも小さいサイズを有する。本実施例において、間隔距離１７５は、約２ｕｍ〜約３ｕｍの範囲である。
ＢＳＩイメージセンサー３０を製造する現有の方法により、ボンディングパッド領域５６に、小ビア（例えば、ビアアレイ等）を形成する。例えば、既存の方法を用いてビア１０２〜１１２とほぼ同じサイズと寸法を有するビアが、ボンディングパッド領域５６とボンディングパッド６５Ｄ真下に形成される。これらの比較的小ビアは、製造上の問題をいくつか引き起こす。例えば、“パッド上のワイヤボンドの非スタック”の問題がありうる。本質的に、ボンディングワイヤ１６５をしっかりとボンディングパッド６５Ｄに取り付けるのは、困難である。
これは、ボンディングパッド６５Ｄは比較的薄く、ボンディングパッド６５Ｄは、ボールボンディングプロセス中に生じうるストレスに対する十分な機械的支持を提供しない程度のもので、その後、ボンディングワイヤ１６５とボンディングパッド６５Ｄ間の接着力が弱くなるおそれがあるという事実による。別の問題は、ボンディングパッドの剥離で、ボンディングパッド６５Ｄが小ビアアレイから剥がれ落ちるおそれがあることを意味する。ボンディングパッド６５Ｄと小ビア間の不十分なコンタクト表面積のために（各ビアが比較的小さい表面積を有するので）、ボンディングパッド剥離が生じるおそれがある。ボンディングパッド領域５６が小ビアを用いることに関連した別の問題は、層間絶縁膜の亀裂である。層間絶縁膜は、小ビアの間に存在する誘電層７０の部分に関連する。誘電層７０は、通常、酸化ケイ素材料からなり、ガラスと類似する。ボンディングの最中等で、ストレスがかかる時、ボンディングパッド領域５６の小ビア間の誘電層７０の部分は、ストレスに屈して、亀裂し始める。上記これらの問題の全てが、ＢＳＩイメージセンサー装置３０の性能と歩留まりに悪影響を及ぼすものである。
しかしながら、本実施例において、これらの問題は、ボンディングパッド領域５６に大ビアを形成することにより克服される。パッド上のワイヤボンドの非スタック問題に関して、大ビア１１５のサイズ（又は幅）は、ボンディングパッド６５Ｄに十分に近い（ある実施例で、ほぼ等しい）ので、大ビア１１５は本質的に、ボンディングパッド６５Ｄの厚さを拡大し、ボンディングパッド６５Ｄをより厚くし、これにより、ボンディングストレスに耐える十分な機械的支持の提供をより可能にする。ボンディングパッド剥離問題に関し、大ビア１１５は、ボンディングパッド６５Ｄに、より大きな表面コンタクト面積を提供し、ボンディングパッド６５Ｄは、ビア１１５から剥離しにくい。更に、ビア１１５が単一の大ビアなので、大ビア１１５内にガラスのような誘電材料はない。よって、層間誘電層亀裂の問題は、本実施例には存在しない。
図１と図１０〜図１３を参照すると、別の実施例において、ＦＳＩイメージセンサー装置１８０は、分離構造１８５、１８６により分離される画素１８２、１８４のアレイかグリッドを含む。画素１８２、１８４は、上述のＢＳＩイメージセンサー装置３０の画素４０、４２と同様で、表面照明に必要なように修正することができる。
方法１１（図１）のステップ１５によると、図１０は、ＦＳＩイメージセンサー装置１８０の表面に形成される導電層１９０を示す。導電層１９０の組成と形成は、ＢＳＩイメージセンサー装置３０に対して上記に述べた導電層６５と同様である。導電層１９０はパターン化されて、導電線１９０Ａ、１９０Ｂ、１９０Ｃ、及び１９０Ｄを形成する。入射光は、ＦＳＩイメージセンサー装置１８０の表面に投影されるので、画素領域５２の導電線１９０Ａと１９０Ｂは、入射光の経路を著しく妨害することがないように位置決めされる。銅電線１９０Ａ〜１９０Ｄの形成前に、他の導電線、ビア、及び、コンタクトがＦＳＩイメージセンサー装置１８０の表面に形成してもよいことは理解される。これにより、導電層１９０は別の（或いは、複数の）導電層上に形成することができる。図を簡潔に、はっきりとさせるために、導電層１９０より前に形成される別の導電層、ビア、及びコンタクトは図示されない。誘電層（IMD）１９２は、導電線１９０Ａ〜１９０Ｄの周辺、及び、その上にも形成される。
誘電層１９２は、パターン化プロセスを用いてパターン化されて、周辺領域５４中に複数の開口、ボンディングパッド領域５６中に一開口を形成する。パターン化プロセスは、ＢＳＩイメージセンサー装置に関連して上記に述べたパターン化プロセス７５に類似するプロセスを含む。本実施例において、周辺領域５４の開口は、それぞれ、幅２１２にほぼ等しい幅を有し、ボンディングパッド５６の開口は、幅２１２より相当大きい幅２１５を有する。一実施例において、幅２１２は、約０．１ｕｍ〜約０．５ｕｍの範囲にあり、例えば、０．３ｕｍの幅で、幅２１５は、約３０ｕｍ〜約２００ｕｍの範囲にあり、例えば、１５０ｕｍである。これらの範囲は、幅２１５が幅２１２より相当大きいことを示すため模範的にすぎないことは理解される。その他の実施例において、或いは、製造技術世代が変わる場合、幅２１２と２１５は他の値となりうる。
方法１１（図１）のステップ１７によると、図１０は、ボンディング周辺領域５４とボンディングパッド領域５６の開口に充填することにより形成されるビア２２０、２２５、及び、２３０を示す。ビア２３０は、幅２１５を有し、ビア２２０と２２５は、それぞれ、幅２１２とほぼ等しい幅を有する。よって、ビア２３０は、サイズ（又は、寸法）が、ビア２２０と２２５より大きく、“大ビア”と称される。
図１１を参照すると、導電線２３５が誘電層１９２上に形成される。導電層２３５は、最上層金属層である。導電層２３５の材料組成と形成は、ＢＳＩイメージセンサーと関連して上記に述べた導電層１２０と同様である。導電層２３５はパターン化されて、周辺領域５４に導電線２３５Ａ、ボンディングパッド領域５６に導電線２３５Ｂを形成する。導電線２３５Ｂは、ビア２３０の幅２１５より大きい幅を有する。別の実施例において、導電線２３５Ｂの幅は、幅２１５にほぼ等しい。図に示される様々な導電線とビアは、模範的にすぎず、導電線とビアの数、ならびに、導電線とビアの実際の配置と構成は、設計必要性に応じて変化しうることは理解される。誘電層２４０は、誘電層１９２と導電線２３５Ａと２３５Ｂの周辺と上方に形成される。
方法１１（図１）のステップ１９によると、図１２は、誘電層２４０と導電線２３５Ａと２３５Ｂ上に形成されるパッシベーション層２４２を示す。その後、開口２４５がボンディングパッド領域５６のパッシベーション層２４２を貫通して形成され、ボンディングパッド領域５６の導電線２３５Ｂの一部が表面から露出する。開口２４５は、例えば、ドライエッチングやウェットエッチングプロセス等の当分野にて既知のエッチングプロセスにより形成される。開口２４５は、幅２５０を有する。本実施例において、幅２５０は、導電線２３５Ｂの幅より小さい。別の実施例において、幅２５０は幅２３８にほぼ等しい。更に別の実施例において、ビア２３０の幅２１５は、開口２４５の幅２５０の辺ごとに約２ｕｍよりも大きい。
カラーフィルター層２５４が、その後、パッシベーション層２４２上に形成される。カラーフィルター層２５４は、ＦＳＩイメージセンサー装置１８０の画素領域５２内に形成される。複数のマイクロレンズを有するマイクロレンズ層２６０が、その後、カラーフィルター層２５４上に形成されて、基板の画素に向かって光放射を導き、集光する。
図１３を参照すると、導電線２３５Ｂの露出部分は、当分野にて既知のワイヤボンディングプロセスを用いて、開口２４５により、ボンディングワイヤ２６５に接合される。よって、導電線２３５Ｂも、ボンディングパッドと称される。ワイヤボンディングプロセスは、ボールボンディングプロセスを含み、ボンディングワイヤ２６５の一部は融解して、ボンディングボール２７０を形成する。一実施例において、ボンディングワイヤ２６５とボンディングボール２７０は、金を含む。別の実施例において、ボンディングワイヤ２６５とボンディングボール２７０は、銅、或いは、その他の適当な金属を含んでもよい。ボンディングボール２７０は、開口２４５の幅２５０より小さいサイズであり、間隔距離２７５が、ボンディングボール２７０の辺縁と開口２４５の境界のどちらかに存在する。本実施例において、間隔距離２７５は、約２ｕｍ〜約３ｕｍまでの範囲にある。
図２〜図９のＢＳＩイメージセンサー装置３０に対して上記に説明したものと同様な理由により、図１０〜図１３に記載のＦＳＩイメージセンサー装置１８０も、現有の装置と関連したパッド上のワイヤ非スタックの問題、ワイヤボンディング剥離、および層間誘電体亀裂の問題はない。
上述の方法と装置は、当分野にて既知の“フリップチップ”技術に関連して使用され、ソルダーバンプがボンディングパッド２３５Ｂに蒸着されることが理解できる。ＦＳＩイメージセンサー装置１８０を外部回路（例えば、回路基板、或いは、他のチップやウェハ）に搭載するため、イメージセンサー装置１８０は、ひっくり返され、ソルダーバンプを有する側が下に向く。ボンディングパッド２３５Ｂは、その後、外部回路のボンディングパッドと位置合わせする。
その後、ソルダーバンプが加熱され（例えば、オーブンで）、ソルダーバンプが融解、流動し、イメージセンサーのボンディングパッドと外部回路のボンディングパッド間に十分な接合コンタクトを形成し、フリップチップ接合プロセスを完成する。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
１１ 方法
１３、１５、１７、１９ ステップ
３０ ＢＳＩイメージセンサー装置
３２ 装置基板
３４ 表面
３６ 裏面
３８ 初期厚さ
４０、４２、１８２、１８４ 画素
４３ 光
４７、４９、１８５、１８６ 分離構造
５２ 画素領域
５４ 周辺領域
５６ ボンディングパッド領域
６０、６１ 微小電子装置
６５、１２０、１９０、２３５ 導電層
６５Ａ〜６５Ｄ、１２０Ａ〜１２０Ｄ、１９０Ａ〜１９０Ｄ、２３５Ａ、２３５Ｂ 導電線
６８、９５、１００、１２４、１５０、２１２、２１５、２３８、２５０ 幅
７０、１２５、１９２、２４０ 誘電層
７５ パターン化プロセス
８０、８２、８４、８６、８８、９０、９２、１４５、２００、２０５、２１０、２４５ 開口
１０２、１０４、１０６、１０８、１１０、１１２、１１５、２２０、２２５、２３０ ビア
１２８ パッシベーション層
１３０ キャリア基板
１３５ 薄膜化プロセス
１４０ 厚さ
１４２、２４２ 保護層
１５４、２５４ カラーフィルター層
１５４Ａ、１５４Ｂ、２５４Ａ、２５４Ｂ カラーフィルター
１６０、２６０ マイクロレンズ層
１６５、２６５ ボンディングワイヤ
１７０、２７０ ボンディングボール
１７５、２７５ 間隔距離
１８０ ＦＳＩイメージセンサー装置

Claims (5)

  1. ボンディングパッド領域と、周辺領域と画素領域を有する非ボンディングパッド領域を有し、且つ、表面と裏面を有する第一基板と、
    前記ボンディングパッド領域の前記第一基板の前記表面の第一導電線であって、この第一導電線は、ボンディングパッドであることと、
    前記非ボンディングパッド領域の前記第一基板の前記表面の第二導電線と、
    前記第一導電線上に、第一直径を有する第一ビアであって、前記第一導電線のサイズは、前記第一ビアに十分に近いことと、
    前記第二導電線上に、それぞれが第二直径を有する複数の第二ビアと、を備えた裏面照射型（ＢＳＩ）イメージセンサーにおいて、
    前記第一直径は、前記第二直径より大きく、且つ、前記複数の第二ビアは、前記非ボンディングパッド領域の前記周辺領域と前記画素領域における前記基板上に形成され、且つ、前記第一ビアと前記第二ビアは、当該BSIイメージセンサーの表面上に形成された誘電層に形成された開口に充填された導電材料から構成されることを特徴とする裏面照射型（ＢＳＩ）イメージセンサー。
  2. 前記第一及び第二導電線は、第一金属層に形成されることを特徴とする請求項１に記載のＢＳＩイメージセンサー。
  3. 前記非ボンディングパッド領域は、少なくとも一つのイメージセンサーを有する画素領域を備えることを特徴とする請求項１に記載のＢＳＩイメージセンサー。
  4. 更に、前記第一基板の前記裏面から、前記第一導電線に接合されるソルダーバンプを有することを特徴とする請求項１に記載のＢＳＩイメージセンサー。
  5. 前記第一直径は３０〜２００ｕｍに及び、前記第二直径は０．１〜０．５ｕｍに及ぶことを特徴とする請求項１に記載のＢＳＩイメージセンサー。
JP2010170162A 2009-07-29 2010-07-29 ＡｌＣｕプロセスのＣＭＯＳイメージセンサーの大ビアボンディングパッドのアプリケーション Active JP5930574B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/511,789 2009-07-29
US12/511,789 US8344471B2 (en) 2009-07-29 2009-07-29 CMOS image sensor big via bonding pad application for AICu process
US12/616,652 2009-11-11
US12/616,652 US8502335B2 (en) 2009-07-29 2009-11-11 CMOS image sensor big via bonding pad application for AlCu Process

Publications (2)

Publication Number Publication Date
JP2011035399A JP2011035399A (ja) 2011-02-17
JP5930574B2 true JP5930574B2 (ja) 2016-06-08

Family

ID=43526195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010170162A Active JP5930574B2 (ja) 2009-07-29 2010-07-29 ＡｌＣｕプロセスのＣＭＯＳイメージセンサーの大ビアボンディングパッドのアプリケーション

Country Status (5)

Country Link
US (1) US8502335B2 (ja)
JP (1) JP5930574B2 (ja)
KR (1) KR101141817B1 (ja)
CN (1) CN101989610B (ja)
TW (1) TWI612648B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AR073435A1 (es) 2006-10-18 2010-11-10 Senosiain S A De C V Lab Composicion farmaceutica de liberacion modificada de un musculo relajante y un aine
US8614495B2 (en) 2010-04-23 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back side defect reduction for back side illuminated image sensor
JP2012023137A (ja) * 2010-07-13 2012-02-02 Panasonic Corp 固体撮像装置およびその製造方法
JP5558336B2 (ja) * 2010-12-27 2014-07-23 株式会社東芝 半導体装置
JP2012175078A (ja) * 2011-02-24 2012-09-10 Sony Corp 固体撮像装置、および、その製造方法、電子機器、半導体装置
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
US9312292B2 (en) * 2011-10-26 2016-04-12 United Microelectronics Corp. Back side illumination image sensor and manufacturing method thereof
US8569856B2 (en) * 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
US8766387B2 (en) 2012-05-18 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically integrated image sensor chips and methods for forming the same
TWI566361B (zh) * 2012-06-06 2017-01-11 聯華電子股份有限公司 積體電路結構、背面照射影像感測器及積體電路製程
US20130328151A1 (en) * 2012-06-07 2013-12-12 Ching-Hung Kao Integrated circuit structure, back side illumination image sensor and integrated circuit process thereof
CN103531597B (zh) * 2012-07-03 2016-06-08 台湾积体电路制造股份有限公司 降低了侧壁引发的泄漏的背面照明图像传感器
US8890274B2 (en) 2012-07-11 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for CIS flip-chip bonding and methods for forming the same
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US9768221B2 (en) * 2013-06-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure layout for semiconductor device
US9054106B2 (en) 2013-11-13 2015-06-09 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
CN104752448A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 背照式cmos图像传感器及其形成方法
US9324755B2 (en) * 2014-05-05 2016-04-26 Semiconductor Components Industries, Llc Image sensors with reduced stack height
WO2016049629A1 (en) * 2014-09-26 2016-03-31 The Board Of Trustees Of The Leland Stanford Junior University Planar immersion lens with metasurfaces
JP6295983B2 (ja) 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
KR102437163B1 (ko) 2015-08-07 2022-08-29 삼성전자주식회사 반도체 소자
US10038025B2 (en) * 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10867834B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102597436B1 (ko) * 2016-09-07 2023-11-03 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US10535698B2 (en) * 2017-11-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure
KR20190124963A (ko) * 2018-04-27 2019-11-06 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US11851325B2 (en) * 2018-11-30 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for wafer bonding
WO2021199680A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3121311B2 (ja) 1998-05-26 2000-12-25 日本電気株式会社 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
US6383916B1 (en) 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
JP3324581B2 (ja) * 1999-09-21 2002-09-17 日本電気株式会社 固体撮像装置及びその製造方法
US6765276B2 (en) * 2001-08-23 2004-07-20 Agilent Technologies, Inc. Bottom antireflection coating color filter process for fabricating solid state image sensors
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100400047B1 (ko) * 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
JP2004235586A (ja) * 2003-01-31 2004-08-19 Sony Corp 半導体装置
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
US7081679B2 (en) * 2003-12-10 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for reinforcing a bond pad on a chip
JP4534484B2 (ja) 2003-12-26 2010-09-01 ソニー株式会社 固体撮像素子及びその製造方法
JP2005347707A (ja) 2004-06-07 2005-12-15 Sony Corp 固体撮像素子及びその製造方法
JP4904702B2 (ja) 2005-03-10 2012-03-28 ソニー株式会社 固体撮像装置
US7495335B2 (en) 2005-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of reducing process steps in metal line protective structure formation
US20070131988A1 (en) * 2005-12-12 2007-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor devices and fabrication method thereof
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
DE102006040888B3 (de) 2006-08-31 2007-11-08 Lts Lohmann Therapie-Systeme Ag Verschlusssystem für Behältnisse
TWI340418B (en) * 2006-11-09 2011-04-11 United Microelectronics Corp Intergrated circuit device, chip, and method of fabricating the same
US7679187B2 (en) * 2007-01-11 2010-03-16 Visera Technologies Company Limited Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
US20080246152A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
US9231012B2 (en) * 2007-08-01 2016-01-05 Visera Technologies Company Limited Image sensor package
US8710560B2 (en) * 2007-08-08 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for image sensors
US7859033B2 (en) * 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors

Also Published As

Publication number Publication date
US8502335B2 (en) 2013-08-06
JP2011035399A (ja) 2011-02-17
TWI612648B (zh) 2018-01-21
CN101989610B (zh) 2012-07-18
CN101989610A (zh) 2011-03-23
KR101141817B1 (ko) 2012-05-11
TW201104851A (en) 2011-02-01
US20110024867A1 (en) 2011-02-03
KR20110013222A (ko) 2011-02-09

Similar Documents

Publication Publication Date Title
JP5930574B2 (ja) ＡｌＣｕプロセスのＣＭＯＳイメージセンサーの大ビアボンディングパッドのアプリケーション
US11735619B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US11901396B2 (en) Back side illuminated image sensor with reduced sidewall-induced leakage
US9543355B2 (en) Dark current reduction for back side illuminated image sensor
US8664736B2 (en) Bonding pad structure for a backside illuminated image sensor device and method of manufacturing the same
US8435824B2 (en) Backside illumination sensor having a bonding pad structure and method of making the same
US9142690B2 (en) Semiconductor device having a bonding pad and shield structure and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130319

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140520

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140606

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160426

R150 Certificate of patent or registration of utility model

Ref document number: 5930574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250