TWI598467B - 製備薄膜電晶體通道蝕刻組合物及製備薄膜電晶體通道方法 - Google Patents

製備薄膜電晶體通道蝕刻組合物及製備薄膜電晶體通道方法 Download PDF

Info

Publication number
TWI598467B
TWI598467B TW102139762A TW102139762A TWI598467B TW I598467 B TWI598467 B TW I598467B TW 102139762 A TW102139762 A TW 102139762A TW 102139762 A TW102139762 A TW 102139762A TW I598467 B TWI598467 B TW I598467B
Authority
TW
Taiwan
Prior art keywords
layer
compound
acid
thin film
film transistor
Prior art date
Application number
TW102139762A
Other languages
English (en)
Other versions
TW201425646A (zh
Inventor
金鎮成
李石
李鉉奎
Original Assignee
東友精細化工有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東友精細化工有限公司 filed Critical 東友精細化工有限公司
Publication of TW201425646A publication Critical patent/TW201425646A/zh
Application granted granted Critical
Publication of TWI598467B publication Critical patent/TWI598467B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Description

製備薄膜電晶體通道蝕刻組合物及製備薄膜電晶體通道方法
相關申請案的交互參考 此申請案主張於2012年12月26日申請的大韓民國專利申請案編號10-2012-0153024的優先權以及利益，其全部揭露內容併入於本文中以作為參考。 本發明有關一種用於製備薄膜電晶體的通道的蝕刻劑組合物，以及一種用於製備薄膜電晶體的通道的方法。更特別的是，本發明有關一種用於製備薄膜電晶體的通道的蝕刻劑組合物，其能夠簡單並輕易地形成薄膜電晶體的通道，以及一種用於使用該蝕刻劑組合物而製備薄膜電晶體的通道的方法。
隨著各種資訊以及通訊技術的發展，顯示裝置已確定變成現代人的必需品。顯示裝置藉由發出內部光至外側來提供影像給使用者。該內部光可為由任何外部照明設備或本身發光的光源所提供的光。 顯示裝置的特定範例可包括液晶顯示裝置、有機發光二極體顯示裝置或諸如此類。這種顯示裝置可包括用於表現影像的多個像素。在此方面，每個像素可包括具有薄膜電晶體配置於其中的驅動元件。在此例子中，該薄膜電晶體可為用於控制每個像素的驅動薄膜電晶體。此外，該薄膜電晶體可為用於切換該驅動薄膜電晶體的切換式薄膜電晶體。 第1圖是示意性示例典型薄膜電晶體的結構的截面圖。 如第1圖中所示例，典型的薄膜電晶體包括具有預定形狀的基板10、形成在該基板10上的閘電極21、形成在該閘電極21上的閘極絕緣層15a、具有半導體且形成在該閘極絕緣層15a上的主動層24、藉由以高濃度的n型雜質摻雜該半導體而形成在該主動層24上部上的n+摻雜層25、電連接至該n+摻雜層25的預定區域的源極/汲極22以及23、形成在該源極/汲極22以及23上部上的保護膜15b、以及電連接至該汲極23的像素電極18。 在此方面，傳統的源極22以及汲極23在通道30周圍面對彼此。因此，為了形成該通道30，必須在形成n+摻雜層25然後在該n+摻雜層25上形成源極/汲極層之後，進行先蝕刻該源極/汲極層以形成源極22以及汲極23，然後部分蝕刻該n+摻雜層的兩個步驟的蝕刻製程，因此必須承擔不便。 此外，對於蝕刻源極/汲極層，一般使用乾蝕刻，例如電漿蝕刻。由於半導體的回濺射以及氧氣的缺乏，乾蝕刻具有例如主動層（以及n+摻雜層）修飾的問題，以及具有關於設備建立以及其操作的經濟效率降低的問題，或諸如此類。
本發明的一個目的是提供一種能夠輕易並簡單地蝕刻薄膜電晶體的通道（此後也稱為「TFT通道」的蝕刻劑組合物）。 本發明的另一個目的是提供一種能夠連續式（in-line）蝕刻源極/汲極層以及n+摻雜層二者的蝕刻劑組合物。 此外，本發明的另一個目的是提供一種用於製備薄膜電晶體的通道的方法，其包括使用前述蝕刻劑組合物而藉由僅一次的蝕刻製程來蝕刻該源極/汲極層以及n+摻雜層二者，以輕易地形成TFT通道。 為了完成上述目的，本發明提供了下述。 （1）一種用於製備薄膜電晶體的通道的蝕刻劑組合物，包含：15至25重量百分比（重量％）的過氧化氫；0.01至5重量％的含氟化合物；0.1至5重量％的唑化合物；0.5至5重量％的在分子中具有氮原子以及羧基的水溶性化合物；0.1至5重量％的磷酸鹽化合物；0.1至5重量％的有機酸；0.001至5重量％的多元醇型界面活性劑；以及剩餘為水。 （2）根據上述第（1）項所述的蝕刻劑組合物，其中該蝕刻劑組合物蝕刻所有的源極/汲極層以及n+摻雜層。 （3）根據上述第（2）項所述的蝕刻劑組合物，其中該源極/汲極層是由含銅金屬層所形成。 （4）根據上述第（3）項所述的蝕刻劑組合物，其中該含銅金屬層是單層的銅或銅合金、包括鉬層以及形成在該鉬層上的銅層的銅-鉬層、或包括鉬合金層以及形成在該鉬合金層上的銅層的銅-鉬合金層。 （5）根據上述第（1）項所述的蝕刻劑組合物，其中該含氟化合物是選自HF、NaF、NH4F、NH4BF4、NH4FHF、NaFHF、KF、KHF2、CaF2、AlF3、H2SiF6以及HBF4所組成的群組的至少其中之一。 （6）根據上述第（1）項所述的蝕刻劑組合物，其中該唑化合物是選自苯并***化合物、胺基四唑化合物、咪唑化合物、吲哚化合物、嘌呤化合物、吡唑化合物、吡啶化合物、嘧啶化合物、吡咯化合物、吡咯啶化合物以及吡咯啉化合物所組成的群組的至少其中之一。 （7）根據上述第（1）項所述的蝕刻劑組合物，其中在分子中具有氮原子以及羧基的該水溶性化合物是選自丙胺酸、胺基丁酸、麩胺酸、甘胺酸、亞胺基二乙酸、氮基三乙酸以及肌胺酸所組成的群組的至少其中之一。 （8）根據上述第（1）項所述的蝕刻劑組合物，其中該磷酸鹽化合物是選自磷酸鈉、磷酸鉀以及磷酸銨所組成的群組的至少其中之一。 （9）根據上述第（1）項所述的蝕刻劑組合物，其中該有機酸是選自醋酸、丁酸、檸檬酸、甲酸、葡萄糖酸、乙醇酸、丙二酸、甲磺酸、戊酸以及草酸所組成的群組的至少其中之一。 （10）根據上述第（1）項所述的蝕刻劑組合物，其中該多元醇型界面活性劑是選自甘油、三乙二醇以及聚乙二醇所組成的群組的至少其中之一。 （11）一種用於製備薄膜電晶體的通道的方法，包含使用根據上述第（1）至（10）項中任一項所述的蝕刻劑組合物來連續式（in-line）蝕刻源極/汲極層以及n+摻雜層。 本發明的蝕刻劑組合物可蝕刻源極/汲極層以及n+摻雜層兩者，藉此其可能只藉由一次的蝕刻製程而形成TFT通道。 當使用本發明的蝕刻劑組合物以形成TFT通道時，通道的形成（其傳統上已藉由蝕刻兩次來進行）可藉由只濕蝕刻一次來完成，藉此具有經濟的優勢並改進薄膜電晶體的生產力。 本發明的通道製備方法採用濕蝕刻模式且不需要昂貴的設備，因此具有經濟的優勢。
本發明揭露了一種用於製備TFT通道的蝕刻劑組合物，其包括15至25重量百分比（「重量％」）的過氧化氫、0.01至5重量％的含氟化合物、0.1至5重量％的唑化合物、0.5至5重量％的在分子中具有氮原子以及羧基的水溶性化合物、0.1至5重量％的磷酸鹽化合物、0.1至5重量％的有機酸、0.001至5重量％的多元醇型界面活性劑，以及剩餘為水，以只藉由一次的蝕刻製程來蝕刻源極/汲極層以及n+摻雜層兩者，以及一種用於使用蝕刻劑組合物來製備TFT通道的方法。 此後，將更詳細地描述本發明。 關於本發明的蝕刻劑組合物，相對於該組合物的總重量，過氧化氫（H2O2）被包括於15至25重量％的量，且較佳為18至23重量％。如果過氧化氫的含量少於15重量％，源極/汲極層以及n+摻雜層的蝕刻功效可能無法滿足，因此無法有足夠的蝕刻。當過氧化氫的含量超過25重量％時，蝕刻率一般增加到使其難以控制製程。 關於本發明的蝕刻劑組合物，含氟化合物意指在水中被解離以產生氟（F）離子的化合物。該含氟化合物是輔助的氧化劑，以影響源極/汲極層以及n+摻雜層的蝕刻率，且當移除在蝕刻期間產生的殘餘物時可控制該蝕刻率。 相對於組合物的總重量，含氟化合物被包括於0.01至5重量％的量，且較佳為0.1至3重量％。如果該含氟化合物的含量少於0.01重量％，源極/汲極層以及n+摻雜層的蝕刻率可能減少。當該含氟化合物的含量超過5重量％時，雖然改進了蝕刻功效，蝕刻率一般增加到使其難以控制製程。 如果其為本技術領域中傳統上使用的，本文中所使用的含氟化合物不特別受限，然而，可包括，例如，HF、NaF、NH4F、NH4BF4、NH4FHF、NaFHF、KF、KHF2、CaF2、AlF3、H2SiF6、HBF4或諸如此類，其被單獨或以其二或更多個組合而使用。在這些之中，可較佳使用KHF2。 關於本發明的蝕刻劑組合物，唑化合物可控制蝕刻率並降低圖案的CD損失，因此增加製程利潤。相對於該組合物的總重量，該唑化合物可被包括於0.1至5重量％的量，且較佳為0.5至2重量％。如果該唑化合物的含量少於0.1重量％，CD損失可能會增加太多。當該唑化合物的含量超過5重量％時，源極/汲極層的蝕刻率可能會減少太多，因此製程時間延長太久。 如果其為本技術領域中傳統上使用的，本文中所使用的唑化合物不特別受限。例如，該唑化合物可為具有1至30個碳原子的任何唑化合物。更佳的是，可單獨或以其二或更多個組合來使用苯并***化合物、胺基四唑化合物、咪唑化合物、吲哚化合物、嘌呤化合物、吡唑化合物、吡啶化合物、嘧啶化合物、吡咯化合物、吡咯啶化合物、吡咯啉化合物或諸如此類。 咪唑化合物可包括，例如，咪唑、2-甲基咪唑、2-乙基咪唑、2-丙基咪唑、2-胺基咪唑、4-甲基咪唑、4-乙基咪唑、4-丙基咪唑或諸如此類，其被單獨或以其二或更多個組合而使用。 胺基四唑化合物可包括，例如，胺基四唑、5-胺基-1-苯基四唑、5-胺基-1（1-萘基）四唑、1-甲基-5-胺基四唑、1,5-二胺基四唑或諸如此類。在這些之中，可較佳使用胺基四唑。 關於本發明的蝕刻劑組合物，在分子中具有氮原子以及羧基的水溶性化合物可預防過氧化氫溶液可能在該蝕刻劑組合物的儲存期間發生的自身降解以及當蝕刻一些基板時的蝕刻特性改變。一般而言，對於使用過氧化氫（溶液）的蝕刻劑組合物，過氧化氫溶液在儲存期間自己會降解，因此導致短的儲存期限，且更牽涉了容器***的風險因子。然而，如果包括了在分子中具有氮原子以及羧基的該水溶性化合物，該過氧化氫溶液的降解速度可減少大約10倍，因此有利於確保儲存期限以及穩定性。特別是，當使用銅層於源極/汲極層時，如果大量的銅離子存在於該蝕刻劑組合物中，可形成鈍化層並氧化成黑色，因此不被進一步蝕刻。在此方面，將前述水溶性化合物加至該蝕刻劑組合物中可預防如上所述的這種情況。 相對於組合物的總重量，在分子中具有氮原子以及羧基的水溶性化合物的含量範圍可為0.5至5重量％，且較佳為1至3重量％。如果該水溶性化合物的含量少於0.5重量％，在蝕刻一些基板之後（大約500片）可能會形成鈍化層，因此難以達到充分的製程利潤。當該水溶性化合物的含量超過5重量％時，鉬或鉬合金的蝕刻率可能會減少，因此如果使用銅-鉬層或銅-鉬合金層於該源極/汲極層，會降低錐角。 在分子中具有氮原子以及羧基的水溶性化合物可包括，例如，丙胺酸、胺基丁酸、麩胺酸、甘胺酸、亞胺基二乙酸、氮基三乙酸、肌胺酸或諸如此類，其被單獨或以其二或更多個組合而使用。在這些之中，可較佳使用亞胺基二乙酸。 關於本發明的蝕刻劑組合物，磷酸鹽化合物是能夠產生適合的蝕刻圖案的錐狀概況的成分。相對於該組合物的總重量，該磷酸鹽化合物的含量範圍可為0.1至5重量％，且較佳為0.5至3重量％。如果該磷酸鹽化合物的含量少於0.1重量％，可導致不佳的蝕刻概況。當該磷酸鹽化合物的含量超過5重量％時，可能用於源極/汲極層的鉬層或鉬合金層的蝕刻率可能會減少。 如果磷酸鹽化合物是選自被一或兩個鹼金屬或鹼土金屬取代的鹽類，有用於本文的磷酸鹽化合物不特別受限。例如，可單獨或以其二或更多個組合而使用磷酸鈉、單鹼磷酸鈉、磷酸鉀以及磷酸銨。在這些之中，較佳使用磷酸鈉。 關於本發明的蝕刻劑組合物，有機酸可適當地控制pH，以形成其中可輕易地蝕刻源極/汲極層的蝕刻劑的環境。相對於該組合物的總重量，該有機酸化合物的含量範圍可為0.1至5重量％，且較佳為0.5至2重量％。如果該有機酸化合物的含量少於0.1重量％，將pH控制至適合用於製程的程度的效果可能不足，因此，就難以將pH維持在0.5至4.5的範圍。當該有機酸化合物的含量超過5重量％時，可分別增加銅以及鉬或鉬合金的蝕刻率，因此增加太多的CD損失。 本文可使用的有機酸化合物可包括，例如，醋酸、丁酸、檸檬酸、甲酸、葡萄糖酸、乙醇酸、丙二酸、甲磺酸、戊酸以及草酸或諸如此類，其被單獨或以其二或更多個組合而使用。在這些之中，較佳使用乙醇酸。 關於本發明的蝕刻劑組合物，多元醇型界面活性劑可扮演降低表面張力的角色，以增加蝕刻均勻性。此外，在蝕刻可用以作為源極/汲極層的銅層之後，前述的界面活性劑可圍繞著洗提至蝕刻劑中的銅離子，以抑制該銅離子的移動力，因此抑制過氧化氫的降解。當銅離子的移動力降低時，當使用該蝕刻劑時，相關的製程可穩定地進展。相對於該組合物的總重量，該多元醇型界面活性劑的含量範圍可為0.001至5重量％，且較佳為0.1至3重量％。如果該界面活性劑的含量少於0.001重量％，蝕刻均勻性降低，同時加速了過氧化氫的降解。當該界面活性劑的含量超過5重量％時，氣泡的發生可能會增加。 本文中可使用的多元醇型界面活性劑可包括，例如，甘油、三乙二醇、聚乙二醇或諸如此類，其被單獨或以其二或更多個組合而使用。在這些之中，可較佳使用三乙二醇。 關於本發明的蝕刻劑組合物，除了前述成分的含量之外，水被加入作為總計100重量％的該組合物的剩餘部分。本文中所加入的水的類型不特別受限，但可為去離子蒸餾水。更佳的是，使用具有18 MΩ‧cm或更高電阻的去離子蒸餾水，其中該電阻指示了水中離子的移除程度。 隨選的是，用於製備TFT通道的本發明蝕刻劑組合物可進一步包括任何傳統的添加物，例如，螫合劑、抗腐蝕劑或諸如此類。 由根據本發明的用於製備TFT通道的蝕刻劑組合物蝕刻的源極/汲極層以及n+摻雜層不特別受限，但可包括本技術領域中一般使用的任何源極/汲極層以及n+摻雜層。 本文中所使用的源極/汲極層可為，例如，含銅金屬層。本發明中所使用的含銅金屬層意指在其構成成分之中含有銅的金屬薄膜，且可為包含單層以及多層薄膜的概念，例如雙層，或諸如此類。更特別的是，該含銅金屬層可為單層的銅或銅合金、具有鉬層以及形成在該鉬層上的銅層的銅-鉬層、或具有鉬合金層以及形成在該鉬合金層上的銅層的銅-鉬合金層。該銅合金或鉬合金每個可獨立地為包括選自下述所組成的群組的至少其中之一的合金：與銅或鉬一起的鈦（Ti）、鉭（Ta）、鉻（Cr）、鎳（Ni）、釹（Nd）、銦（In），或諸如此類。 n+摻雜層是藉由以高濃度的n型雜質摻雜半導體所製成的主動層24上部來形成。本文中所使用的半導體不特別受限，但一般而言可為非晶矽。 此後，將詳細地描述根據本發明用於製備TFT通道的方法的一個具體實施例。 第2圖是示意性示例相關技術中用於製備TFT通道的方法的範例的截面圖。傳統上，在先蝕刻源極/汲極層22’（第2圖中的製程（b））之後，部分地蝕刻n+摻雜層25（第2圖中的製程（c））。因此，由於應執行該蝕刻製程兩次，該製程較複雜。此外，必須進行乾蝕刻製程（例如電漿蝕刻）以蝕刻該源極/汲極層22’，因此使該蝕刻製程更加複雜，且需要昂貴的設備。 然而，如第3圖中所示例的，本發明用於製備通道的方法包括只藉由一次的蝕刻製程來連續式蝕刻源極/汲極層22’以及n+摻雜層24，因此降低了該蝕刻製程的次數。此外，由於採用了使用上述本發明蝕刻劑組合物的濕蝕刻製程，該蝕刻製程本身非常簡單。 第3圖是示意性示例根據本發明用於製備TFT通道的方法的截面圖。參照第3圖，將詳細描述根據本發明用於製備薄膜電晶體陣列（此後稱為「TFT陣列」）的方法的一個具體實施例。 首先，在基板上形成閘電極21。該閘電極21作用以根據經由閘極線（未示例出）傳輸的電訊號來控制源極以及汲極之間的電流。如下述來形成該閘電極21。一般而言，在基板上均勻地形成鉬（Mo）層。然後，蝕刻並以想要的形狀來圖案化該鉬層。以想要的形狀來圖案化可藉由光蝕刻方法或諸如此類來進行。該閘電極21不一定使用鉬來形成，而是可使用具有高熔點的任何金屬來形成，以避免由非晶矽製成的主動層24在隨後的製程中受到其結晶作用期間產生的熱修飾。 接下來，在閘電極21上形成閘極絕緣層。該閘極絕緣層作用以將該主動層24與該閘電極21分開，以致於流至該主動層24的電流不流進該閘電極21中。 如下所述來形成閘極絕緣層。特別是，藉由電漿化學氣相沉積（CVD）方法或諸如此類而在包括閘電極21置於其上的基板上均勻地形成該閘極絕緣層。該閘極絕緣層可由絕緣材料製成，該絕緣材料包括由選自二氧化矽（SiO2）、氮化矽（SiNx）、氮氧化矽（SiONx）或諸如此類的至少其中之一。 接下來，在閘極絕緣層上形成做為半導體層的主動層24。該主動層24變成電流基於閘電極21的電訊號而穿過的路徑。一般而言，藉由電漿CVD方法或諸如此類來使用非晶矽可在該閘極絕緣層上均勻地形成該主動層。 然後，在主動層24上形成n+摻雜層25。該n+摻雜層25使電流在主動層24以及源極/汲極22與23之間流動。一般而言，該n+摻雜層是由n型雜質摻雜的非晶矽層所形成。 接下來，在n+摻雜層25上形成源極/汲極層22’。由於該源極/汲極層22’具有之後形成於其上的通道30，因此被分開成源極22以及汲極23。該源極22以及該汲極23都扮演了傳輸將要被送至像素中的電訊號的角色。 源極/汲極層22’可使用含銅金屬層來形成。根據本發明，該含銅金屬層意指在其構成成分中含有銅的金屬薄膜，其是包括單層以及多層薄膜的概念，例如雙層或諸如此類。更特別的是，該含銅金屬層可包括，例如，單層的銅或銅合金、具有鉬層以及形成在該鉬層上的銅層的銅-鉬層、或具有鉬合金層以及形成在該鉬合金層上的銅層的銅-鉬合金層。銅合金或鉬合金每個可獨立地為包括選自Ti、Ta、Cr、Ni、Nd以及In所組成的群組的至少其中一個金屬與銅或鉬一起的合金。 接下來，根據TFT陣列圖案形成光阻。以曝露將要被蝕刻的源極/汲極層22’、n+摻雜層25以及主動層24中的一些部分的這種圖案來形成該光阻。 在形成光阻之後，藉由連續式蝕刻以及使用本發明的蝕刻劑組合物來部分地蝕刻源極/汲極層22’以及n+摻雜層25，以形成TFT陣列（第3圖中的製程（b））。 之後，將描述較佳的具體實施例以更具體地了解本發明。然而，對於本領域的技術人員將為顯而易見的是，這種具體實施例被提供用於示例的目的，對於所附帶的申請專利範圍沒有特定的限制，各種修飾以及改變是可能的，而不悖離本發明的範圍以及精神，且這種修飾以及改變如同附帶的申請專利範圍所定義的被充分地包括在本發明中。 範例 以其相對應的含量，藉由使用表1中所列出的成分來製備根據範例1至6以及比較性範例1至7的蝕刻劑組合物。
[表1]
實驗範例 使用每個根據範例1至6以及比較性範例1至7的蝕刻劑組合物來執行蝕刻。源極/汲極層為具有銅層以及鉬-鈦合金層的雙層，而n+摻雜層為以磷摻雜的非晶矽製成的層。 使用在注射蝕刻模式中的實驗裝置（型號名稱：ETCHER（TFT）SEMES Co.），蝕刻劑組合物的溫度在蝕刻期間為大約30℃，且執行蝕刻100秒。在蝕刻製程期間，藉由截面SEM（由Hitachi Co.製造，型號名稱S-4700）來監控源極/汲極層被蝕刻的概況，且所獲得的結果示於下面表2中。 ○：在蝕刻期間形成直的圖案，具有35°以及更多到少於60°的錐角。 △：在蝕刻期間有彎曲圖案的外觀，雖然錐角為從35°以及更多到少於60°。 ×：在蝕刻期間有彎曲圖案的外觀，具有少於35°或60°或更多的錐角。 未蝕刻：未蝕刻的
[表2]
參照上述表2，確認的是，根據範例1至6的蝕刻劑組合物具有適合的蝕刻特性。特別是，當使用範例1中的蝕刻劑組合物來蝕刻含銅金屬層時，產生了極佳的蝕刻概況以及筆直度，而沒有留下Mo及/或Ti殘餘物。此外，n+摻雜層的蝕刻功效是極佳的。 另一方面，對於不包括過氧化氫的比較性範例1或不包括含氟化合物的比較性範例2，由於Cu未被蝕刻以及Mo-Ti未被蝕刻的條件，所製備的蝕刻劑組合物不適合用於連續式蝕刻含銅金屬層以及n+摻雜層。 此外，比起本發明中所定義的範圍，具有添加較小量過氧化氫的比較性範例3至5展現了不佳的蝕刻概況以及筆直度。此外，比起本發明中所定義的範圍，分別具有添加較大量過氧化氫以及氟的比較性範例6以及7展現了不佳的蝕刻概況。
10．．．基板
15a．．．閘極絕緣層
15b．．．保護膜
18．．．像素電極
21．．．閘電極
22．．．源極
22’．．．源極/汲極
23．．．汲極
24．．．主動層
25．．．n+摻雜層
30．．．通道
從下面詳細的描述結合所附圖式，將更清楚地了解本發明的上述以及其他目的、特徵以及其他優勢，其中：     第1圖是示例傳統薄膜電晶體的截面圖；     第2圖是示意性示例相關技術中用於製備TFT通道的方法的截面圖；以及     第3圖是示意性示例根據本發明的用於製備TFT通道的方法的截面圖。
21．．．閘電極
22．．．源極
22’．．．源極/汲極
23．．．汲極
24．．．主動層
25．．．n+摻雜層
30．．．通道

Claims (9)

  1. 一種用於形成一薄膜電晶體的方法，包含：形成一閘電極在一基板上；形成一閘絕緣層在該閘電極上；形成一主動層在該閘絕緣層上；形成一n+摻雜層在該主動層上；形成一源極/汲極層在該n+摻雜層上；以及使用一蝕刻劑組合物連續蝕刻該源極/汲極層以及該n+摻雜層，其中該蝕刻劑組合物包含：15至25重量百分比的過氧化氫；0.01至5重量百分比的一含氟化合物；0.1至5重量百分比的一唑化合物；0.5至5重量百分比的一水溶性化合物，該水溶性化合物在一分子中具有一氮原子以及羧基；0.1至5重量百分比的一磷酸鹽化合物；0.1至5重量百分比的有機酸；0.001至5重量百分比的一多元醇型界面活性劑；以及剩餘為水。
  2. 如申請專利範圍第1項所述的用於形成一薄膜電晶體的方法，其中該源極/汲極層是由一含銅金屬層形成。
  3. 如申請專利範圍第2項所述的用於形成一薄膜電晶體的方法，其中該含銅金屬層是一單層的銅或銅合金、包括一鉬層以及形成在該鉬層上的一銅層的一銅-鉬層、或包括一鉬合金層以及形成在該鉬合金層上的一銅層的一銅-鉬合金層。
  4. 如申請專利範圍第1項所述的用於形成一薄膜電晶體的方法，其中該含氟化合物是選自HF、NaF、NH4F、NH4BF4、NH4FHF、NaFHF、KF、KHF2、CaF2、AlF3、H2SiF6以及HBF4所組成的群組的至少其中之一。
  5. 如申請專利範圍第1項所述的用於形成一薄膜電晶體的方法，其中該唑化合物是選自苯并***化合物、胺基四唑化合物、咪唑化合物、吲哚化合物、嘌呤化合物、吡唑化合物、吡啶化合物、嘧啶化合物、吡咯化合物、吡咯啶化合物以及吡咯啉化合物所組成的群組的至少其中之一。
  6. 如申請專利範圍第1項所述的用於形成一薄膜電晶體的方法，其中在一分子中具有一氮原子以及羧基的該水溶性化合物是選自丙胺酸、胺基丁酸、麩胺酸、甘胺酸、亞胺基二乙酸、氮基三乙酸以及肌胺酸所組成的群組的至少其中之一。
  7. 如申請專利範圍第1項所述的用於形成一薄膜電晶體的方法，其中該磷酸鹽化合物是選自磷酸鈉、磷酸鉀以及磷酸銨所組成的群組的至少其中之一。
  8. 如申請專利範圍第1項所述的用於形成一薄膜電晶體的方法，其中該有機酸是選自醋酸、丁酸、檸檬酸、甲酸、葡萄糖酸、乙醇酸、丙二酸、甲磺酸、戊酸以及草酸所組成的群組的至少其中之一。
  9. 如申請專利範圍第1項所述的用於形成一薄膜電晶體的方法，其中該多元醇型界面活性劑是選自甘油、三乙二醇以及聚乙二醇所組成的群組的至少其中之一。
TW102139762A 2012-12-26 2013-11-01 製備薄膜電晶體通道蝕刻組合物及製備薄膜電晶體通道方法 TWI598467B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120153024A KR20140084417A (ko) 2012-12-26 2012-12-26 박막 트랜지스터의 채널 형성용 식각액 조성물 및 채널 형성 방법

Publications (2)

Publication Number Publication Date
TW201425646A TW201425646A (zh) 2014-07-01
TWI598467B true TWI598467B (zh) 2017-09-11

Family

ID=50995243

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139762A TWI598467B (zh) 2012-12-26 2013-11-01 製備薄膜電晶體通道蝕刻組合物及製備薄膜電晶體通道方法

Country Status (3)

Country Link
KR (1) KR20140084417A (zh)
CN (1) CN103903976B (zh)
TW (1) TWI598467B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102245662B1 (ko) * 2014-12-19 2021-04-28 동우 화인켐 주식회사 몰리브덴 합금막 및 인듐 산화막 식각액 조성물 및 그 조성물을 사용하는 액정표시장치용 어레이 기판의 제조방법
KR102265890B1 (ko) * 2015-03-12 2021-06-16 동우 화인켐 주식회사 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102368356B1 (ko) * 2015-03-19 2022-03-02 동우 화인켐 주식회사 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102293674B1 (ko) * 2015-03-24 2021-08-25 동우 화인켐 주식회사 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102433337B1 (ko) * 2015-07-23 2022-08-17 동우 화인켐 주식회사 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102505196B1 (ko) * 2015-07-23 2023-03-02 동우 화인켐 주식회사 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102423633B1 (ko) * 2015-09-22 2022-07-21 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20170096367A (ko) * 2016-02-16 2017-08-24 동우 화인켐 주식회사 구리계 금속막 및 금속 산화물막 식각액 조성물 및 이를 이용한 식각 방법
KR102362554B1 (ko) * 2016-03-24 2022-02-14 동우 화인켐 주식회사 구리계 금속막용 식각 조성물
CN107236956B (zh) * 2016-03-28 2020-04-17 东友精细化工有限公司 用于铜基金属层的蚀刻剂组合物及用其制造显示设备的阵列基板的方法
KR101978019B1 (ko) * 2016-03-28 2019-05-13 동우 화인켐 주식회사 구리계 금속막용 식각 조성물
KR102603630B1 (ko) * 2016-04-25 2023-11-17 동우 화인켐 주식회사 표시장치용 어레이 기판의 제조방법
KR102400343B1 (ko) * 2016-07-19 2022-05-23 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 사용한 표시장치용 어레이 기판의 제조방법
CN106328544A (zh) * 2016-08-24 2017-01-11 浙江德汇电子陶瓷有限公司 氮化物陶瓷覆铜板的图形化方法及氮化物陶瓷覆铜板
KR20180077610A (ko) * 2016-12-29 2018-07-09 동우 화인켐 주식회사 금속막 식각액 조성물 및 표시장치용 어레이 기판의 제조방법
CN106601614A (zh) * 2016-12-30 2017-04-26 常州亿晶光电科技有限公司 一种刻蚀非晶硅太阳能电池铝膜的方法
CN107601912A (zh) * 2017-09-19 2018-01-19 合肥惠科金扬科技有限公司 一种tft‑lcd显示屏基板玻璃高效蚀刻液
KR102371074B1 (ko) * 2017-12-05 2022-03-07 동우 화인켐 주식회사 구리계 금속막용 식각 조성물
KR102371073B1 (ko) * 2017-12-05 2022-03-07 동우 화인켐 주식회사 구리계 금속막용 식각 조성물
CN109638034B (zh) * 2018-11-06 2021-04-27 深圳市华星光电半导体显示技术有限公司 显示面板的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505328B1 (ko) * 2002-12-12 2005-07-29 엘지.필립스 엘시디 주식회사 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
KR101529733B1 (ko) * 2009-02-06 2015-06-19 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
CN102576170B (zh) * 2009-08-20 2014-12-17 东友精细化工有限公司 制造用于液晶显示器的阵列基板的方法
KR20110115814A (ko) * 2010-04-16 2011-10-24 주식회사 동진쎄미켐 식각액 및 전자소자 제조방법
WO2012015089A1 (ko) * 2010-07-30 2012-02-02 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101728553B1 (ko) * 2010-12-21 2017-04-20 동우 화인켐 주식회사 오믹 컨택층용 식각액 조성물

Also Published As

Publication number Publication date
CN103903976B (zh) 2017-12-08
CN103903976A (zh) 2014-07-02
KR20140084417A (ko) 2014-07-07
TW201425646A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
TWI598467B (zh) 製備薄膜電晶體通道蝕刻組合物及製備薄膜電晶體通道方法
KR101960342B1 (ko) 식각액 조성물, 이를 이용한 배선 형성 방법 및 어레이 기판의 제조 방법
TWI615508B (zh) 用於銅基金屬膜的蝕刻劑組合物、液晶顯示器用陣列基板的製造方法及液晶顯示器用陣列基板
TWI524428B (zh) 液晶顯示器用之陣列基板及其製造方法以及蝕刻銅系金屬層之方法及其蝕刻劑組成物
US8377325B2 (en) Etchant for metal wiring and method for manufacturing metal wiring using the same
CN104419930A (zh) 蚀刻液组合物及液晶显示装置用阵列基板的制造方法
KR102137013B1 (ko) 표시장치용 어레이 기판의 제조방법
TWI632670B (zh) 用於銅基金屬膜的蝕刻劑組合物及製造液晶顯示器用陣列基板的方法
KR101939385B1 (ko) 박막 트랜지스터의 어레이 형성 방법
KR102269327B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102091847B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102505196B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102282958B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102028578B1 (ko) 박막 트랜지스터의 어레이 형성 방법
KR102254563B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102281191B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR101934863B1 (ko) 금속막 및 인듐산화막의 이중막 식각액 조성물 및 이를 이용한 식각 방법
KR102282957B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102058168B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102639571B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102368356B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102384594B1 (ko) 표시장치용 어레이 기판의 제조방법
KR102368974B1 (ko) 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
KR20230043588A (ko) 구리계 금속막용 식각 조성물
KR102343672B1 (ko) 액정표시장치용 어레이 기판의 제조방법