TWI590596B - 用於低功耗狀態之雙靜噪偵測器及方法 - Google Patents

用於低功耗狀態之雙靜噪偵測器及方法 Download PDF

Info

Publication number
TWI590596B
TWI590596B TW102110671A TW102110671A TWI590596B TW I590596 B TWI590596 B TW I590596B TW 102110671 A TW102110671 A TW 102110671A TW 102110671 A TW102110671 A TW 102110671A TW I590596 B TWI590596 B TW I590596B
Authority
TW
Taiwan
Prior art keywords
signal
noise suppression
suppression circuit
squelch
detector
Prior art date
Application number
TW102110671A
Other languages
English (en)
Other versions
TW201347421A (zh
Inventor
克里斯多福 雅普
黃靖宇
Original Assignee
馬維爾國際貿易有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 馬維爾國際貿易有限公司 filed Critical 馬維爾國際貿易有限公司
Publication of TW201347421A publication Critical patent/TW201347421A/zh
Application granted granted Critical
Publication of TWI590596B publication Critical patent/TWI590596B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/342—Muting when some special characteristic of the signal is sensed which distinguishes it from noise, e.g. using speech detector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Noise Elimination (AREA)
  • Dc Digital Transmission (AREA)
  • Power Sources (AREA)

Description

用於低功耗狀態之雙靜噪偵測器及方法
本發明係與數位通信領域有關。更具體地，本發明關於在採用靜噪偵測器的通信設備中減少功耗。
序列先進技術附件(Serial Advanced Technology Attachment,SATA)介面定義了SATA設備或主機(host)(在這裏二者有時被稱為“SATA設備”)能夠進入以便減少功耗的各種功率狀態。靜噪偵測器接收到的帶外(Out-Of-Band,OOB)信號被用來在這些低功率狀態期間進行通信。
在最低功率狀態下，功耗受到靜噪偵測器所使用功率的限制。SATA規範定義了摒棄以及檢測OOB信號的最小振幅和最大振幅，以及用來確定OOB信號序列中的OOB信號之元素的最小持續時間及最大持續時間。靜噪偵測器必須消耗功率以正確地測量這些振幅和持續時間，這明顯地增加了SATA設備在低功率狀態下的功耗。
根據本發明之一實施例係為一種雙靜噪偵測器，包含：第一雜訊抑制電路，配置用以檢測通信信號中之可能的雜訊抑制信號；以及第二雜訊抑制電路，被配置用以響應於第一雜訊抑制電路未在通信 信號中檢測到任何可能的雜訊抑制信號而以低功率狀態操作；以及響應於第一雜訊抑制電路在通信信號中檢測到可能的雜訊抑制信號而以高功率狀態操作。
該雙靜噪偵測器的實施例可以包含如下特徵中的一個或多個。
在一些實施例中，第二雜訊抑制電路被進一步配置用以回應於在該高功率狀態下操作而基於該通信信號中的該可能的雜訊抑制信號來確定一帶外信令序列。
在一些實施例中，第一雜訊抑制電路包含第一靜噪偵測器，該第一靜噪偵測器被配置用以響應於可能的雜訊抑制信號的振幅大於一閾值振幅而在通信信號中檢測到可能的雜訊抑制信號。
在一些實施例中，第二雜訊抑制電路包含第二靜噪偵測器，被配置用以響應於第一靜噪偵測器於通信信號中檢測到可能的雜訊抑制信號、可能的雜訊抑制信號之振幅大於第一閾值振幅以及可能的雜訊抑制信號的振幅小於第二閾值振幅，其中第二閾值振幅大於第一閾值振幅，而在通信信號中檢測到可能的雜訊抑制信號。
在一些實施例中，通信信號係選自由串列ATA(SATA)信號、PCI Express(PCIe)信號及通用串列匯流排(USB)信號所構成之群組。
根據本發明之另一實施例係為一種雙靜噪偵測方法，包含下列步驟：透過一第一雜訊抑制電路檢測一通信信號中之一可能的雜訊抑制信號；若第一雜訊抑制電路未在通信信號中檢測到任何可能的雜 訊抑制信號，於一低功率狀態下操作第二雜訊抑制電路；以及若第一雜訊抑制電路在通信信號中檢測到可能的雜訊抑制信號，於一高功率狀態下操作第二雜訊抑制電路。
該方法的實施例可以包含如下特徵中的一個或多個特徵。
在一些實施例中，該方法進一步包含下列步驟：響應於在高功率狀態下操作而基於可能的雜訊抑制信號來確定帶外信令序列。
在一些實施例中，該方法進一步包含下列步驟：響應於可能的雜訊抑制信號的振幅大於閾值振幅而在通信信號中檢測到可能的雜訊抑制信號。
在一些實施例中，該方法進一步包含下列步驟：回應於在通信信號中檢測到可能的雜訊抑制信號、雜訊抑制信號的振幅大於第一閾值振幅以及雜訊抑制信號的振幅小於第二閾值振幅。第二閾值振幅大於第一閾值振幅，而在通信信號中檢測到可能的雜訊抑制信號。
在一些實施例中，通信信號係選自由串列ATA(SATA)信號、PCI Express(PCIe)信號及通用串列匯流排(USB)信號所構成之群組。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
100‧‧‧計算系統
102‧‧‧SATA主機
104‧‧‧SATA設備
106‧‧‧纜線
108A、108B‧‧‧SATA模擬前端
202‧‧‧SATA模擬前端
204‧‧‧SATA接收機
206‧‧‧SATA發射機
208‧‧‧SATA雙重靜噪偵測器
212、214‧‧‧差分通信信號
216‧‧‧OOB信令序列
Tx+、Tx-‧‧‧導體
302‧‧‧SATA雙重靜噪偵測器
304‧‧‧高性能雜訊抑制電路
306‧‧‧低功率雜訊抑制電路
308‧‧‧高性能靜噪偵測器
310‧‧‧帶外信號檢測器
312‧‧‧低功率靜噪偵測器
314‧‧‧信號檢測器
316‧‧‧控制信號
214‧‧‧帶內差分通信信號
Rx+、Rx-‧‧‧導體
400、500‧‧‧流程
402~410、502-516‧‧‧步驟
602‧‧‧SATA雙重靜噪偵測器
604‧‧‧邏輯
606‧‧‧控制信號
608‧‧‧致能信號
圖1係繪示根據一實施例之計算系統的元件。
圖2係繪示根據一實施例之SATA模擬前端的細節。
圖3係繪示根據一實施例之SATA雙重靜噪偵測器的細節。
圖4係繪示根據一實施例之用於圖3中的低功率雜訊抑制電路的流程。
圖5係繪示根據一實施例之用於圖3中的高性能雜訊抑制電路的流程。
圖6係繪示根據一實施例之SATA雙重靜噪偵測器的細節。只有當致能信號被確立時，高性能雜訊抑制電路才進入高功率狀態。
本發明的實施例的特點在於，明顯地降低在低功率狀態下的雜訊抑制檢測所需功率的雙重靜噪偵測器以及對應的雙重靜噪偵測方法。儘管所公開的實施例是依據串列ATA(SATA)設備而進行描述的，但是，這裏公開的技術同樣適用於其他種類的信號，包含PCI Express(PCIe)信號、通用串列匯流排(USB)信號等等。
圖1係繪示根據一實施例之計算系統100的元件。儘管在所描述的實施例中，計算系統100的元件以一種佈置方式呈現，但是，其他的實施例可採用其他的佈置方式為特徵。例如，計算系統100的元件能夠通過硬體、軟體或者兩者的組合來實現。
請參照圖1，計算系統100包含通過纜線106與SATA設備104連接的SATA主機102。例如，該SATA主機102可以被實現為個人電腦或類似的設備。SATA設備104例如可以被實現為硬碟驅動器或類似的器件。例如，纜線106可以被實現為柔性的印製纜線或類似物。SATA主機102與SATA設備104均包含與纜線106連接的、相應的SATA模擬前端108A 及108B。SATA模擬前端108A及108B與纜線106一起提供了SATA鏈路。
圖2係繪示根據一實施例之SATA模擬前端202的細節。儘管在所描述的實施例中，SATA模擬前端202的元件以一種佈置方式呈現，但是，其他的實施例亦可以採用其他的佈置方式。例如，SATA模擬前端202的元件能夠通過硬體、軟體或者兩者的組合來實現。SATA模擬前端202可以被用作圖1中的SATA模擬前端108A,B之中的一個或兩個。
請參照圖2，SATA模擬前端202包含SATA接收機204、SATA發射機206，以及SATA雙重靜噪偵測器208。SATA接收機204以及SATA發射機206可以根據常規技術來實現。SATA雙重靜噪偵測器208可以按照以下所描述的方式實現。
SATA發射機206接收資料(Tx資料)，並在導體Tx+和Tx-上發送代表SATA鏈路上的資料(Tx資料)的差分通信信號212。SATA接收機204在導體Rx+和Rx-上接收代表SATA鏈路上的資料(Rx資料)的差分通信信號214，並從差分通信信號214中恢復資料(Rx資料)。SATA雙重靜噪偵測器208在導體Rx+和Rx-上檢測雜訊抑制信號，並基於這些雜訊抑制信號來確定帶外(OOB)信令序列216。SATA主機102或SATA設備104能夠使用該OOB信令序列216而從低功率狀態恢復。
圖3係繪示根據一實施例之SATA雙重靜噪偵測器302的細節。儘管在所描述的實施例中，SATA雙重靜噪偵測器302的元件以一種佈置方式呈現，但是，其他的實施例可以採用其他的佈置方式。例如，SATA雙重靜噪偵測器302的元件能夠通過硬體、軟體或者兩者的組合來實現。SATA雙重靜噪偵測器302可以被用作圖2中的SATA雙重靜噪偵測 器208。
請參照圖3，SATA雙重靜噪偵測器302包含兩個雜訊抑制電路：高性能雜訊抑制電路304和低功率雜訊抑制電路306。高性能雜訊抑制電路304能夠響應於由低功率雜訊抑制電路306提供的控制信號316，在高功率狀態或低功率狀態下操作。具體地，高性能雜訊抑制電路304響應於控制信號316的取消(negation)而在高功率狀態下操作，而回應於控制信號316的確立(assertion)而在低功率狀態下操作。高性能雜訊抑制電路304檢測雜訊抑制信號，並且只在操作于高功率狀態時基於雜訊抑制信號來確定帶外(OOB)信令序列216。
高性能雜訊抑制電路304包含高性能靜噪偵測器308和帶外(OOB)信號檢測器310。響應於由低功率雜訊抑制電路306提供的控制信號316，高性能靜噪偵測器308和帶外信號檢測器310均能夠在高功率狀態或者低功率狀態下操作。
具體地，高性能靜噪偵測器308和OOB信號檢測器310回應於控制信號316的取消而在高功率狀態下操作，而回應於控制信號316的確立而在低功率狀態下操作。
只有在操作于高功率狀態時，高性能靜噪偵測器308檢測雜訊抑制信號。高性能靜噪偵測器308基於雜訊抑制信號的振幅以及兩個預先確定的振幅閾值來檢測雜訊抑制信號。具體地，高性能靜噪偵測器308只在雜訊抑制信號的振幅落在預先確定的振幅閾值之間時才檢測出雜訊抑制信號。在一實施例中，預先確定的閾值振幅可以是75mV和200mV。在一些實施例中，高性能靜噪偵測器308檢測遵從串列ATA國際 組織的串列ATA修訂版3.0規範的全部或一部分的雜訊抑制信號，該規範的內容通過引用整體合併於此。
OOB信號檢測器310只在操作于高功率狀態時才基於雜訊抑制信號來確定OOB信令序列216。具體地，OOB信號檢測器310基於用於雜訊抑制信號的元素的最小持續時間和最大持續時間來確定OOB信令序列216。在一些實施例中，OOB信號檢測器310確定遵從串列ATA國際組織的串列ATA修訂版3.0規範的全部或一部分的OOB信令序列216。
低功率雜訊抑制電路306通過確立和取消控制信號316來控制高性能雜訊抑制電路304的功率狀態。具體地，低功率雜訊抑制電路306響應於檢測到可能的雜訊抑制信號而取消控制信號316，否則就確立控制信號316。通過這種方式，高性能雜訊抑制電路304只在可能的雜訊抑制信號被檢測到時被置於高功率狀態。
低功率雜訊抑制電路306包含低功率靜噪偵測器312和信號檢測器314。低功率靜噪偵測器312基於可能的雜訊抑制信號的振幅和預先確定的閾值振幅來檢測可能的雜訊抑制信號。具體地，低功率靜噪偵測器312只在可能的雜訊抑制信號的振幅大於預先確定的閾值振幅時才檢測出可能的雜訊抑制信號。超過預先確定的閾值振幅的信號可能是或者可能不是雜訊抑制信號，因此在此被稱為“可能的雜訊抑制信號”。在一個實施例中，該預先確定的閾值振幅可以是100mV。當低功率靜噪偵測器312在帶內差分通信信號214中檢測到可能的雜訊抑制信號時，信號檢測器314取消控制信號316。
圖4係繪示根據一實施例之用於圖3中的低功率雜訊抑制 電路的流程400。儘管在所描述的實施例中，流程400的步驟以一種佈置方式呈現，但其他的實施例可以採用其他的佈置方式。例如，在各實施例中，流程400的步驟中的一些或全部可以按照不同的順序執行、同時地執行或者以其他類似方式執行。同樣地，流程400的某些步驟可以不被執行，以及可以不緊接著彼此地被執行。此外，流程400的步驟中的一些或所有步驟能夠被自動地執行，也就是說，無需人為干預。
請參照圖4，在402處，流程400開始。在404處，低功率靜噪偵測器312針對可能的雜訊抑制信號來監視帶內差分通信信號214。具體地，低功率靜噪偵測器312在可能的雜訊抑制信號的振幅大於預先確定的閾值振幅時檢測出可能的雜訊抑制信號。
響應於在406處低功率靜噪偵測器312未檢測到可能的雜訊抑制信號，在408處，信號檢測器314確立或繼續以確立控制信號316。但是，響應於在406處低功率靜噪偵測器312檢測到可能的雜訊抑制信號，在410處，信號檢測器314取消控制信號316。
圖5係繪示根據一實施例之用於圖3中的高性能雜訊抑制電路304的流程500。儘管在所描述的實施例中，流程500的步驟以一種佈置方式呈現，但其他的實施例可以採用其他的佈置方式。例如，在各實施例中，流程500的步驟中的一些或全部步驟可以按照不同的順序執行、同時地執行或者以其他類似方式執行。同樣地，流程500的某些步驟可以不被執行，以及可以不緊接著彼此地被執行。此外，流程500的步驟中的一些或所有步驟能夠被自動地執行，也就是說，無需人為干預。
請參照圖5，在502處，流程500開始。在504處，高性能靜 噪偵測器308和OOB信號檢測器310監視控制信號316。回應於在506處檢測到控制信號被確立，在508處，高性能靜噪偵測器308和OOB信號檢測器310在低功率狀態下操作。在低功率狀態下，除了監視控制信號316所需的那些電路以及回應於檢測到控制信號316被取消而為其餘電路上電所需要的那些電路，高性能靜噪偵測器308以及OOB信號檢測器310中的電路可以被斷電。然後，在504處，高性能靜噪偵測器308和OOB信號檢測器310繼續以監視控制信號316。
回應於在506處檢測到控制信號被取消，在510處，高性能靜噪偵測器308和OOB信號檢測器310在高功率狀態下操作。在高功率狀態下，高性能靜噪偵測器308和OOB信號檢測器310中的電路被上電並且完全起作用。然後，在512處，高性能靜噪偵測器308針對雜訊抑制信號來監視帶內差分通信信號214。具體地，高性能靜噪偵測器308在雜訊抑制信號的振幅大於預先確定的最小閾值振幅且小於預先確定的最大閾值振幅時檢測出雜訊抑制信號。
響應於在514處高性能靜噪偵測器308未在預先確定的間隔內檢測到雜訊抑制信號，在508處，高性能靜噪偵測器308和OOB信號檢測器310在低功率狀態下操作。然後，在504處，高性能靜噪偵測器308和OOB信號檢測器310繼續以監視控制信號316。
響應於在514處，高性能靜噪偵測器308在預先確定的間隔內檢測到雜訊抑制信號，在516處，OOB信號檢測器310基於雜訊抑制信號來確定OOB信令序列216。例如，OOB信號檢測器310確定SATA OOB信令序列216，諸如COMINIT、COMRESET以及COMWAKE。然後，在508 處，高性能靜噪偵測器308和OOB信號檢測器310在低功率狀態下操作。然後，在504處，高性能靜噪偵測器308和OOB信號檢測器310繼續以監視控制信號316。
在一些實施例中，高性能雜訊抑制電路304只在致能信號被確立時進入高功率狀態。圖6係繪示根據一實施例之SATA雙重靜噪偵測器602的細節。儘管在所描述的實施例中，SATA雙重靜噪偵測器602所包含的元素以一種佈置方式呈現，但其他的實施例可以採用其他的佈置方式。例如，SATA雙重靜噪偵測器602的元素可通過硬體、軟體或者兩者的組合來實現。SATA雙重靜噪偵測器602可被用作圖2中的SATA雙重靜噪偵測器208。
請參照圖6，SATA雙重靜噪偵測器602類似於圖3中的SATA雙重靜噪偵測器302，但是具有附加的邏輯604。邏輯604只在控制信號316被取消並且致能信號608被確立時取消控制信號606。高性能雜訊抑制電路304只在控制信號606被取消時進入高功率狀態。具體地，高性能靜噪偵測器308和OOB信號檢測器310只在控制信號606被取消時進入高功率狀態。致能信號608例如可以例如代表提供差分通信信號214信號的SATA鏈路的鏈路狀態。
本公開的各種實施例可以通過數位電子電路、或通過電腦硬體、固件、軟體或者其組合來實現。本公開的實施例可以以電腦程式產品的形式實現，該電腦程式產品有形地體現在電腦可讀的貯存設備中，以用於由可編程的處理器執行。所描述的流程可以由可編程的處理器執行，該可編程的處理器執行指令程式，以通過操作輸入資料並生成 輸出來執行功能。本公開的實施例可以通過一個或多個電腦程式來實現，該電腦程式能夠在包含至少一個可編程處理器的可編程系統上執行，該可編程處理器被耦合以接收來自資料貯存系統、至少一個輸入設備以及至少一個輸出設備的資料和指令，並且向資料貯存系統、至少一個輸入設備以及至少一個輸出設備發送資料和指令。每個電腦程式可以通過高級進程性編程語言或者面向物件的編程語言、(如果需要的話)通過組合語言或機器語言來實現；而且，在任何情況下，該語言可以是經過編譯的或經過解釋的語言。舉例來說，合適的處理器包含通用微處理器和專用微處理器。一般而言，處理器從唯讀記憶體和/或隨機訪問記憶體接收指令和資料。一般而言，電腦包含一個或多個用於存儲資料檔案的大容量存儲設備。這樣的設備包含磁片，諸如內部硬碟和可移動盤，磁光碟片，光碟以及固態碟片。適於有形地體現電腦程式指令和資料的貯存設備包含各種形式的非易失性記憶體，例如包含半導體存儲設備，諸如EPROM、EEPROM以及快閃記憶體設備；磁片，諸如內部硬碟以及可移動盤；磁光碟；以及CD-ROM盤。前述的任何一項均可以通過ASIC(專用積體電路)進行補充，或者集成在ASIC中。正如這裏所使用的，術語“模組”可以指代上述的任意實現方式。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
302‧‧‧SATA雙重靜噪偵測器
304‧‧‧高性能雜訊抑制電路
306‧‧‧低功率雜訊抑制電路
308‧‧‧高性能靜噪偵測器
310‧‧‧帶外信號檢測器
312‧‧‧低功率靜噪偵測器
314‧‧‧信號檢測器
316‧‧‧控制信號
214‧‧‧帶內差分通信信號
Rx+、Rx-‧‧‧導體

Claims (20)

  1. 一種雙靜噪偵測器，包含：一第一雜訊抑制電路，被配置用以檢測一通信信號中之複數個可能的雜訊抑制信號，其中該第一雜訊抑制電路包含：一第一靜噪偵測器，被配置用以偵測該通信信號中之該複數個可能的雜訊抑制信號中之一可能的雜訊抑制信號，以響應於該可能的雜訊抑制信號之一振幅大於一第一閾值振幅；以及一第二雜訊抑制電路，被配置用以選擇性地檢測該通信信號中之一雜訊抑制信號、響應於該第一雜訊抑制電路未在該通信信號中檢測到任何可能的雜訊抑制信號而在一低功率狀態下操作，並且響應於該第一雜訊抑制電路在該通信信號中檢測到該可能的雜訊抑制信號而在一高功率狀態下操作，其中該第二雜訊抑制電路包含：一第二靜噪偵測器，被配置用以當該第二雜訊抑制電路操作於該高功率狀態下時根據該通信信號之一振幅選擇性地偵測該通信信號中之該雜訊抑制信號；以及一帶外(OOB)信號檢測器，被配置用以當該第二雜訊抑制電路操作於該高功率狀態下時根據偵測到的該雜訊抑制信號選擇性地確定一帶外(OOB)信令序列。
  2. 根據申請專利範圍第1項所述的雙靜噪偵測器，其中該第一雜訊抑制電路進一步包含：一信號檢測器，被配置用以響應於該第一靜噪偵測器在該通信信號中檢測到該可能的雜訊抑制信號而取消一控制信號； 其中，該第二雜訊抑制電路被進一步配置用以響應於該控制信號被取消而在該高功率狀態下操作。
  3. 根據申請專利範圍第1項所述的雙靜噪偵測器，其中該第一雜訊抑制電路進一步包含：一信號檢測器，被配置用以響應於該第一靜噪偵測器在該通信信號中檢測到該可能的雜訊抑制信號而取消一第一控制信號；以及一邏輯，被配置用以響應於該第一控制信號被取消以及一致能信號被確立而取消一第二控制信號；其中該第二雜訊抑制電路被進一步配置用以響應於該第二控制信號被取消而在該高功率狀態下操作。
  4. 根據申請專利範圍第3項所述的雙靜噪偵測器，其中該致能信號係代表一鏈路之一鏈路狀態，且該鏈路係用以向該雙靜噪偵測器提供該通信信號。
  5. 根據申請專利範圍第1項所述的雙靜噪偵測器，其中該通信信號係選自由一串列ATA(SATA)信號、一PCI Express(PCIe)信號及一通用串列匯流排(USB)信號所構成之群組。
  6. 根據申請專利範圍第1項所述的雙靜噪偵測器，其中該OOB信號檢測器被配置用以當該第二雜訊抑制電路操作於該高功率狀態下時根據偵測到的該雜訊抑制信號之元素的最小持續時間及最大持續時間確定該OOB信令序列。
  7. 根據申請專利範圍第1項所述的雙靜噪偵測器，其中該第二靜噪偵測器被配置用以當該第二雜訊抑制電路操作於該高功率狀態下時，若 該通信信號之該振幅大於一低閾值振幅且小於一高閾值振幅，偵測該通信信號中之該雜訊抑制信號，其中該高閾值振幅大於該低閾值振幅。
  8. 根據申請專利範圍第7項所述的雙靜噪偵測器，其中該第一閾值振幅大於該低閾值振幅且小於該高閾值振幅。
  9. 根據申請專利範圍第1項所述的雙靜噪偵測器，除上述之外係遵從一串列ATA國際組織的一串列ATA修訂版3.0規範。
  10. 一種積體電路，包含申請專利範圍第1項所述的雙靜噪偵測器。
  11. 一種模擬前端裝置，包含申請專利範圍第1項所述的雙靜噪偵測器。
  12. 一種通信設備，包含申請專利範圍第11項所述的模擬前端。
  13. 一種雙靜噪偵測方法，包含下列步驟：透過一第一雜訊抑制電路檢測一通信信號中之複數個可能的雜訊抑制信號，以響應於該複數個可能的雜訊抑制信號中之一可能的雜訊抑制信號之一振幅大於一第一閾值振幅；透過一第二雜訊抑制電路選擇性地檢測該通信信號中之一雜訊抑制信號；若該第一雜訊抑制電路未在該通信信號中檢測到任何可能的雜訊抑制信號，於一低功率狀態下操作該第二雜訊抑制電路；以及若該第一雜訊抑制電路在該通信信號中檢測到該可能的雜訊抑制信號，於一高功率狀態下操作該第二雜訊抑制電路，其中檢測該雜訊抑制信號包含：當該第二雜訊抑制電路操作於該高功率狀態下時，根據該通信信號之一振幅偵測該通信信號中之該雜訊抑制信號；以及 若該第二雜訊抑制電路在該通信信號中檢測到該雜訊抑制信號，則根據偵測到的該雜訊抑制信號選擇性地確定一OOB信令序列。
  14. 根據申請專利範圍第13項所述的雙靜噪偵測方法，進一步包含下列步驟：響應於在該通信信號中檢測到該可能的雜訊抑制信號而取消一控制信號；以及回應於該控制信號被取消而在該高功率狀態下操作該第二雜訊抑制電路。
  15. 根據申請專利範圍第13項所述的雙靜噪偵測方法，進一步包含下列步驟：響應於在該通信信號中檢測到該可能的雜訊抑制信號而取消一第一控制信號；回應於該第一控制信號被取消以及一致能信號被確立，而取消一第二控制信號；以及回應於該第二控制信號被取消而在該高功率狀態下操作該第二雜訊抑制電路。
  16. 根據申請專利範圍第15項所述的雙靜噪偵測方法，其中該致能信號係代表一鏈路之一鏈路狀態，並且該鏈路係用以提供該通信信號。
  17. 根據申請專利範圍第13項所述的雙靜噪偵測方法，其中該通信信號係選自由一串列ATA(SATA)信號、一PCI Express(PCIe)信號及一通用串列匯流排(USB)信號所構成之群組。
  18. 根據申請專利範圍第13項所述的雙靜噪偵測方法，其中確定該 OOB信令序列包含：當該第二雜訊抑制電路操作於該高功率狀態下時，根據偵測到的該雜訊抑制信號之元素的最小持續時間及最大持續時間確定該OOB信令序列。
  19. 根據申請專利範圍第13項所述的雙靜噪偵測方法，其中檢測該雜訊抑制信號包含：當該第二雜訊抑制電路操作於該高功率狀態下時，若該通信信號之該振幅大於一低閾值振幅且小於一高閾值振幅，偵測該通信信號中之該雜訊抑制信號，其中該高閾值振幅大於該低閾值振幅。
  20. 根據申請專利範圍第19項所述的雙靜噪偵測方法，其中該第一閾值振幅大於該低閾值振幅且小於該高閾值振幅。
TW102110671A 2012-03-26 2013-03-26 用於低功耗狀態之雙靜噪偵測器及方法 TWI590596B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261615784P 2012-03-26 2012-03-26
US13/848,817 US9331654B2 (en) 2012-03-26 2013-03-22 Dual squelch detectors and methods for low power states

Publications (2)

Publication Number Publication Date
TW201347421A TW201347421A (zh) 2013-11-16
TWI590596B true TWI590596B (zh) 2017-07-01

Family

ID=49211792

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102110671A TWI590596B (zh) 2012-03-26 2013-03-26 用於低功耗狀態之雙靜噪偵測器及方法

Country Status (5)

Country Link
US (1) US9331654B2 (zh)
JP (1) JP6128616B2 (zh)
CN (1) CN104364729B (zh)
TW (1) TWI590596B (zh)
WO (1) WO2013148577A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI521354B (zh) * 2012-10-08 2016-02-11 群聯電子股份有限公司 連接器的控制方法、連接器與記憶體儲存裝置
US8843093B2 (en) * 2012-12-20 2014-09-23 Intel Corporation Low power squelch detector circuit
US9507372B2 (en) * 2013-06-21 2016-11-29 Sandisk Technologies Llc Out-of-band signal detection by host interfaces of storage modules
US10120436B2 (en) * 2016-03-23 2018-11-06 Intel Corporation Apparatuses, systems, and methods for USB high-speed chirp detection
US11029750B2 (en) * 2017-06-29 2021-06-08 Intel Corporation Apparatus for universal serial bus 2.0 (USB2) combined high speed squelch and disconnect detection
US10826810B1 (en) * 2019-09-30 2020-11-03 International Business Machines Corporation Versatile signal detector circuit using common mode shift with all-pass characteristics
US20230111357A1 (en) * 2021-10-12 2023-04-13 Texas Instruments Incorporated Partial bit filter for usb interface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19706985B4 (de) * 1997-02-21 2004-03-18 Telefonaktiebolaget L M Ericsson (Publ) Eingangspufferschaltkreis
JP2005086646A (ja) 2003-09-10 2005-03-31 Renesas Technology Corp スケルチ検出回路
KR100897770B1 (ko) * 2007-01-30 2009-05-15 삼성전자주식회사 전송 엔벌로프 검출기의 문턱 전압들 조절 방법들과 상기방법들을 이용한 장치들
US8138803B2 (en) * 2007-09-26 2012-03-20 Intel Corporation Apparatus and method for selectively enabling and disabling a squelch circuit across AHCI and SATA power states
JP5207720B2 (ja) * 2007-12-07 2013-06-12 ルネサスエレクトロニクス株式会社 Ｏｏｂ検出回路およびシリアルａｔａシステム
US8352764B2 (en) * 2008-09-29 2013-01-08 Intel Corporation Dynamic squelch detection power control
JP2011010053A (ja) * 2009-06-26 2011-01-13 Hitachi-Lg Data Storage Inc 情報検出装置及び方法
JP2011010244A (ja) * 2009-06-29 2011-01-13 Hitachi-Lg Data Storage Inc 情報検出装置及び方法
US8812878B2 (en) * 2009-06-30 2014-08-19 Intel Corporation Limiting false wakeups of computing device components coupled via links
KR101747797B1 (ko) 2011-01-26 2017-06-15 삼성전자주식회사 사타 인터페이스 및 그것의 전원 관리 방법

Also Published As

Publication number Publication date
WO2013148577A1 (en) 2013-10-03
JP2015512542A (ja) 2015-04-27
CN104364729B (zh) 2017-09-01
TW201347421A (zh) 2013-11-16
US20130251016A1 (en) 2013-09-26
JP6128616B2 (ja) 2017-05-17
US9331654B2 (en) 2016-05-03
CN104364729A (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
TWI590596B (zh) 用於低功耗狀態之雙靜噪偵測器及方法
KR102415677B1 (ko) 센서 기반 신호 송신 방법들 및 장치들
US9552051B2 (en) Block partition to minimize power leakage
KR101921675B1 (ko) 터치스크린 간섭 억제 방법 및 장치, 그리고 단말 기기
US10209911B2 (en) Techniques enabling low power states for a communications port
TW200700966A (en) Method and apparatus for external processor thermal control
TW200745810A (en) Method for increasing data processing capability of a computer system
DE602008002223D1 (de) Erkennung der verbindung zu einem usb-host oder hub ohne verwendung einer extrastatuseingabe
US20080005621A1 (en) Method and apparatus for serial link down detection
WO2018102117A1 (en) Method, apparatus and system for dynamic clock frequency control on a bus
US20100115144A1 (en) Wireless Switch State Using Controller Powered with System in Various Low-Powered States
EP3264226B1 (en) Pin control method and device
JP6508912B2 (ja) ストレージシステム、ストレージ装置、及びストレージシステムの非信号分析方法
US10452599B2 (en) State detection mechanism
TWI515550B (zh) 晶片裝置及其電子系統
WO2015065745A1 (en) Method and apparatus for mitigating radio frequency interference (rfi) in an electrical device
US10123114B2 (en) Brownout response
JP6394296B2 (ja) コンピュータ装置、および、その管理方法
US10579197B2 (en) Touch sensitive processing method
US10394623B2 (en) Techniques for processing custom events
US20180284875A1 (en) Power consumption reduction device, power consumption reduction method, and power consumption reduction program
TWI743138B (zh) 電子裝置、電力監測模組及電腦程式產品
US9635160B2 (en) Coupling mobile devices for tetherless charging or communication
JP4960478B2 (ja) 電子機器、信号検出回路および信号検出方法
WO2016085455A1 (en) Wait state transition

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees