CN104364729A - 用于低功率状态的双静噪检测器和方法 - Google Patents

Abstract

具有对应的方法的装置包括：第一静噪电路，被配置成检测通信信号中的可能的静噪信号；以及第二静噪电路，配置成i)响应于第一静噪电路没有检测到通信信号中的可能的静噪信号而在低功率状态中操作，以及ii)响应于第一静噪电路检测到通信信号中的可能的静噪信号中的一个可能的静噪信号而在高功率状态中操作。

Description

用于低功率状态的双静噪检测器和方法

相关申请的交叉引用

本公开内容要求2012年3月22日提交的美国专利申请第13/848，817号的优先权，以及2012年3月26日提交的、序列号为61/615784、名为“DUAL SQUELCH DETECTOR ARCHITECTUREFOR SATA ATA LOW POWER STATES”的美国临时专利申请的权益，这里通过引用将其公开内容整体并入。

技术领域

本公开内容总体涉及数字通信领域。更具体而言，本公开内容涉及减少利用静音检测器的通信设备中的功耗。

背景技术

提供本背景技术部分以用于总体描述本公开内容的上下文的目的。到在本背景技术部分中描述的工作的程度的当前指定的(多个)发明人的工作、以及在申请时可能不成为现有技术的其他情况的描述的各个方面，既不明确地也不暗含地承认为相对于公开内容的现有技术。

串行ATA(SATA)接口定义了SATA设备或主机(本文偶尔将两者称作“SATA设备”)能够进入以减少功耗的功率状态。由静噪检测器接收的带外(OOB)信号用于在这些低功率状态期间通信。在最低功率状态中，功耗受静噪检测器使用的功率限制。SATA规范定义了拒绝和检测OOB信号的最小和最大幅度，以及用于确定诸如为COMINIT、COMRESET、和COMWAKE的OOB信令序列的OOB信号的要素的最小和最大持续时间。静噪检测器必须消耗功率以正确地测量这些幅度和持续时间，显著地增加低功率状态中的SATA设备的功耗。

发明内容

一般而言，在一个方面中，实施例以装置为特征，该装置包括：第一静噪电路，被配置成检测通信信号中的可能的静噪信号；以及第二静噪电路，被配置为i)响应于第一静噪电路没有检测到通信信号中的可能的静噪信号中而在低功率状态中操作，以及ii)响应于第一静噪电路检测到通信信号中的可能的静噪信号中的一个可能的静噪信号而在高功率状态中操作。

装置的实施例能够包括以下特征中的一个或多个。在某些实施例中，第二静噪电路被进一步配置为：iii)响应于在高功率状态中操作而基于通信信号中的静噪信号来确定带外(OOB)信令序列。在某些实施例中，第一静噪电路包括：第一静噪检测器，被配置为响应于可能的静噪信号中的一个可能的静噪信号的幅度大于阈值幅度而检测通信信号中的可能的静噪信号中的该一个可能的静噪信号。在某些实施例中，第二静噪电路，包括：第二静噪检测器，被配置为响应于以下而检测到通信信号中的静噪信号：i)第一静噪检测器检测到通信信号中的可能的静噪信号中的一个可能的静噪信号、ii)静噪信号的幅度大于第一阈值幅度、以及iii)静噪信号的幅度小于第二阈值幅度，其中第二阈值幅度大于第一阈值幅度。在某些实施例中，通信信号从由以下组成的组中来选择：串行ATA(SATA)信号；PCI Express(PCIe)信号；以及通用串行总线(USB)信号。

一般而言，在一个方面中，实施例以方法为特征，该方法包括：在第一静噪电路中检测通信信号中的可能的静噪信号；响应于在第一静噪电路中没有检测到通信信号中的可能的静噪信号而在低功率状态中操作第二静噪电路；以及响应于在第一静噪电路中检测到通信信号中的可能的静噪信号中的一个可能的静噪信号而在高功率状态中操作第二静噪电路。

方法的实施例能够包括以下特征中的一个或多个。某些实施例包括响应于在高功率状态中操作而基于可能的静噪信号中的一个可能的静噪信号来确定带外(OOB)信令序列。某些实施例包括响应于可能的静噪信号中的一个可能的静噪信号的幅度大于阈值幅度而检测到通信信号中的可能的静噪信号中的该一个可能的静噪信号。某些实施例包括响应于以下而检测到通信信号中的静噪信号：i)检测到通信信号中的可能的静噪信号中的一个可能的静噪信号、ii)静噪信号的幅度大于第一阈值幅度、以及iii)静噪信号的幅度小于第二阈值幅度，其中第二阈值幅度大于第一阈值幅度。在某些实施例中，通信信号从由以下组成的组中选择：串行ATA(SATA)信号；PCI Express(PCIe)信号；以及通用串行总线(USB)信号。

一个或多个实现的细节在下面的所附附图和描述中给出。其他特征将从描述和附图中、以及从权利要求中显而易见。

附图说明

图1示出了根据一个实施例的计算***的元件。

图2示出了根据一个实施例的SATA模拟前端的细节。

图3示出了根据一个实施例的SATA双静噪检测器的细节。

图4示出了根据一个实施例的用于图3的低功率静噪电路的过程。

图5示出了根据一个实施例的用于图3的高性能静噪电路的过程。

图6示出了根据实施例的SATA双静噪检测器的细节，其中高性能静电电路仅仅在肯定使能信号时进入高功率状态。

本说明书中使用的每个附图标记的(多个)前导数字指示其中附图标记首次出现的附图的编号。

具体实施方式

本公开内容的实施例以显著地降低在低功率状态中的静噪检测所需的功率的双静噪检测器、以及对应的方法为特征。尽管关于串行ATA(SATA)设备讨论所公开的实施例，这里公开的技术也适用于其他类型的信号，包括PCI Express(PCIe)信号、通用串行总线(USB)信号、等等。

图1示出了根据一个实施例的计算***100的元件。尽管在所描述的实施例中，计算***100的元件在一种布置中呈现，但是，其他实施例可以以其他布置为特征。例如，计算***100的元件能够在硬件、软件、或其组合中实现。

参见图1，计算***100包括通过缆线106连接到SATA设备104的SATA主机102。SATA主机102能够例如实现为个人计算机等等。SATA设备104能够例如实现为硬盘驱动器等等。缆线106能够例如实现为柔性印刷缆线等等。SATA主机102和SATA设备104两者包括连接到缆线106的相应的SATA模拟前端108A、B。SATA模拟前端108A、B和缆线106一起提供SATA链路。

图2示出了根据一个实施例的SATA模拟前端202的细节。尽管在所描述的实施例中，SATA模拟前端202的元件在一个布置中呈现，但是，其他实施例可以以其他布置为特征。例如，SATA模拟前端202的元件能够在硬件、软件、或其组合中实现。SATA模拟前端202能够用作图1的SATA模拟前端108A、B中的一者或两者。

参见图2，SATA模拟前端202包括SATA接收器204、SATA发送器206、以及SATA双静噪检测器208。SATA接收器204和SATA发送器206能够根据传统技术来实现。SATA双静噪检测器208能够如下所述地实现。

SATA发送器206接收数据(Tx数据)，并且在导体Tx+和Tx-上发送代表SATA链路上的数据Tx数据的差分通信信号212。SATA接收器204在导体Rx+和Rx-上接收代表SATA链路上的数据(Rx数据)的差分通信信号214，并且从差分通信信号214中恢复数据Rx数据。SATA双静噪检测器208检测导体Rx+和Rx-上的静噪信号，并且基于静噪信号来确定带外(OOB)信令序列216。OOB信令序列216能够由SATA主机102或SATA设备104使用以从低功率状态中恢复。

图3示出了根据一个实施例的SATA双静噪检测器302的细节。尽管在所描述的实施例中，SATA双静噪检测器302的元件在一个布置中呈现，但是，其他实施例可以以其他布置为特征。例如，SATA双静噪检测器302的元件能够在硬件、软件、或其组合中实现。SATA双静噪检测器302能够用作图2的SATA双静噪检测器208。

参见图3，SATA双静噪检测器302包括两个静噪电路：高性能静噪电路304、以及低功率静噪电路306。高性能静噪电路304能够响应于由低功率静噪电路306提供的控制信号316而在高功率状态或者低功率状态中操作。具体地，高性能静噪电路304响应于控制信号316的否定(negation)而在高功率状态中操作，并且响应于控制信号316的肯定(assertion)而在低功率状态中操作。高性能静噪电路304仅仅在在高功率状态中操作时检测静噪信号，并且基于静噪信号来确定带外(OOB)信令序列216。

高性能静噪电路304包括高性能静噪检测器308和带外(OOB)信号检测器310。高性能静噪检测器308和带外(OOB)信号检测器310中的每一个能够响应于由低功率静噪电路306提供的控制信号316而在高功率状态或者低功率状态中操作。

具体地，高性能静噪检测器308和OOB信号检测器310响应于控制信号316的否定而在高功率状态中操作，并且响应于控制信号316的肯定而在低功率状态中操作。

高性能静噪检测器308仅仅在在高功率状态中操作时检测静噪信号。高性能静噪检测器308基于静噪信号的幅度和两个预定的幅度阈值来检测静噪信号。具体地，高性能静噪检测器308仅仅在静噪信号的幅度落入预定的幅度阈值之间时检测到静噪信号。在一个实施例中，预定的阈值幅度可以为75mV和200mV。在某些实施例中，高性能静噪检测器308检测符合串行ATA国际组织：串行ATA修订3.0规范中的所有或一部分的静噪信号，这里通过引用将其公开内容整体并入。

OOB信号检测器310仅仅在在高功率状态中操作时基于静噪信号来确定OOB信令序列216。具体地，OOB信号检测器310基于静噪信号的元素的最小和最大持续时间来确定OOB信令序列216。在某些实施例中，OOB信号检测器310确定符合串行ATA国际组织：串行ATA修订3.0规范中的所有或一部分的OOB信令序列216。

低功率静噪电路306通过肯定(assert)和否定(negate)控制信号316来控制高性能静噪电路304的功率状态。具体地，低功率静噪电路306响应于检测到可能的静噪信号而否定控制信号316，否则肯定控制信号316。以这一方式，仅仅在检测到可能的静噪信号时将高性能静噪电路304置于高功率状态中。

低功率静噪电路306包括低功率静噪检测器312和信号检测器314。低功率静噪检测器312基于可能的静噪信号的幅度和预定阈值幅度来检测可能的静噪信号。具体地，低功率静噪检测器312仅仅在可能的静噪信号的幅度大于预定阈值幅度时检测到可能的静噪信号。超过预定阈值幅度的信号可能为或可能不为静噪信号，并且由此本文称作“可能的静噪信号”。在一个实施例中，预定阈值幅度可以为100mV。信号检测器314当低功率静噪检测器312检测到入站的差分通信信号214中的可能的静噪信号时否定控制信号316。

图4示出了根据一个实施例的用于图3的低功率静噪电路306的过程400。尽管在所描述的实施例中，过程400的要素在一个布置中呈现，但是，其他实施例可以以其他布置为特征。例如，在各种实施例中，过程400的要素的某些或所有要素能够以不同顺序、同时、等等来执行。此外，过程400的某些要素可以不执行，并且可以不在彼此之后立即执行。另外，过程400的要素的某些或全部能够自动地执行，即，没有人工介入。

参见图4，在402处，过程400开始。在404处，低功率静噪检测器312针对可能的静噪信号而监测入站的差分通信信号214。具体地，低功率静噪检测器312在可能的静噪信号的幅度大于预定阈值幅度时检测到可能的静噪信号。

在406处，响应于低功率静噪检测器312没有检测到可能的静噪信号，在408处，信号检测器314肯定或继续肯定控制信号316。但是在406处，响应于低功率静噪检测器312检测到可能的静噪信号，在410处，信号检测器314否定控制信号316。

图5示出了根据一个实施例的用于图3的高性能静噪电路304的过程500。尽管在所描述的实施例中，过程500的要素在一个布置中呈现，但是，其他实施例可以以其他布置为特征。例如，在各种实施例中，过程500的要素中的某些或所有要素能够以不同的顺序、同时、等等执行。此外，过程500的某些要素可以不被执行，并且可以不在彼此之后立即执行。另外，过程500的要素中的某些或全部能够自动地执行，即，没有人工介入。

参见图5，在502处，过程500开始。在504处，高性能静噪检测器308和OOB信号检测器310监测控制信号316。在506处，响应于检测到控制信号被肯定，在508处，高性能静噪检测器308和OOB信号检测器310在低功率状态中操作。在低功率状态中，除了监测控制信号316所需要的那些电路，高性能静噪检测器308和OOB信号检测器310中的电路能够被断电，并且响应于检测到控制信号316被否定而对剩余电路上电。然后，在504处，高性能静噪检测器308和OOB信号检测器310继续监测控制信号316。

在506处，响应于检测到控制信号被否定，在510处，高性能静噪检测器308和OOB信号检测器310在高功率状态中操作。在高功率状态中，高性能静噪检测器308和OOB信号检测器310中的电路被上电并且是全功能的。然后，在512处，高性能静噪检测器308针对静噪信号而监测入站的差分通信信号214。具体地，高性能静噪检测器308在静噪信号的幅度大于预定最小阈值幅度并且小于预定最大阈值幅度时检测到静噪信号。

在514处，响应于高性能静噪检测器308在预定间隔期间没有检测到静噪信号，在508处，高性能静噪检测器308和OOB信号检测器310在低功率状态中操作。然后，在504处，高性能静噪检测器308和OOB信号检测器310继续监测控制信号316。

在514处，响应于高性能静噪检测器308在预定间隔期间检测到静噪信号，在516处，OOB信号检测器310基于静噪信号来确定OOB信令序列216。例如，OOB信号检测器310确定诸如为COMINIT、COMRESET、以及COMWAKE的SATA OOB信令序列216。然后，在508处，高性能静噪检测器308和OOB信号检测器310在低功率状态中操作。接着，在504处，高性能静噪检测器308和OOB信号检测器310继续监测控制信号316。

在某些实施例中，高性能静噪电路304仅仅在使能信号被肯定时进入高功率状态。图6示出了根据一个这样的实施例的SATA双静噪检测器602的细节。尽管在所描述的实施例中，SATA双静噪检测器602在一个布置中被呈现，但是，其他实施例可以以其他布置为特征。例如，SATA双静噪检测器602的要素能够实现在硬件、软件、或其组合中。SATA双静噪检测器602能够用作图2的SATA双静噪检测器208。

参见图6，SATA双静噪检测器602类似于图3的SATA双静噪检测器302，但是添加有的逻辑604。逻辑604仅仅在控制信号316被否定并且使能信号608被肯定时否定控制信号606。高性能静噪电路304仅仅在控制信号606被否定时进入高功率状态。具体地，高性能静噪检测器308和OOB信号检测器310仅仅在控制信号606被否定时进入高功率状态。使能信号608能够例如代表提供差分通信信号214信号的SATA链路的链路状态。

本公开内容的各种实施例能够在数字电子电路中、或在计算机硬件、固件、软件中、或其组合中实现。本公开内容的实施例能够在有形地体现在计算机可读存储设备中以用于由可编程处理器执行的计算机程序产品中实现。所描述的过程能够由执行指令的程序以通过操作输入数据和生成输出来执行功能的可编程处理器执行。本公开内容的实施例能够实现在在可编程***上可执行的一个或多个计算机程序中，该可编程***包括耦合以从数据存储***接收数据和指令以及发送数据和指令到数据存储***的至少一个可编程处理器、至少一个输入设备、以及至少一个输出设备。每个计算机程序能够实现在高级程序或面向对象的编程语言中，或者如果期望，在汇编或机器语言中；并且在任意情况中，语言能够是编译的或解释性语言。合适的处理器包括通过示例方式的通用和专用微处理器两者。一般而言，处理器从只读存储器和/或随机访问存储器接收指令和数据。总体上，计算机包括一个或多个大容量存储设备以用于存储数据文件。这样的设备包括诸如为内部硬盘和可移除盘、磁光盘的磁盘；光盘；以及固态盘。适于有形地体现计算机程序指令和数据的存储设备包括非易失存储器的所有形式，包括通过示例方式的半导体存储设备，诸如EPROM、EEPROM、以及闪存设备；磁盘，诸如内部硬盘和可移除盘；磁光盘；以及CD-ROM盘。前述中的任意者能够由ASIC(专用集成电路)来补充，或并入到ASIC(专用集成电路)中。如这里所使用的，术语“模块”可以指代以上实现方式中的任意者。

已经描述了多个实现方式。无论如何，各种修改可以做出，而不脱离本公开内容的范围。对应地，其他实现方式在以下权利要求的范围内。

权利要求书(按照条约第19条的修改)

1.一种装置，包括：

第一静噪电路，被配置为检测通信信号中的可能的静噪信号；以及

第二静噪电路，被配置为

i)选择性地检测相同的通信信号中的所述可能的静噪信号，

ii)响应于所述第一静噪电路没有检测到所述通信信号中的所述可能的静噪信号而在低功率状态中操作，以及

iii)响应于所述第一静噪电路检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而在高功率状态中操作。

2.根据权利要求1所述的装置，其中所述第二静噪电路被进一步配置为：

iv)响应于在所述高功率状态中操作而基于所述通信信号中的静噪信号来确定带外(OOB)信令序列。

3.根据权利要求2所述的装置，其中所述第一静噪电路包括：

第一静噪检测器，被配置为响应于所述可能的静噪信号中的一个可能的静噪信号的幅度大于阈值幅度而检测到所述通信信号中的所述可能的静噪信号中的所述一个可能的静噪信号。

4.根据权利要求3所述的装置，其中所述第一静噪电路进一步包括：

信号检测器，被配置为响应于所述第一静噪检测器检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而否定控制信号，

其中所述第二静噪电路被进一步配置为响应于所述控制信号被否定而在所述高功率状态中操作。

5.根据权利要求3所述的装置，其中所述第一静噪电路进一步和括：

信号检测器，被配置为响应于所述第一静噪检测器检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而否定第一控制信号；以及

逻辑，被配置为响应于以下而否定第二控制信号

i)所述第一控制信号被否定，以及

ii)使能信号被肯定，

其中，所述第二静噪电路被进一步配置为响应于所述第二控制信号被否定而在所述高功率状态中操作。

6.根据权利要求5所述的装置，其中：

所述使能信号代表链路的链路状态，并且

所述链路向所述装置提供所述通信信号。

7.根据权利要求2所述的装置，其中所述第二静噪电路包括：

第二静噪检测器，被配置为响应于以下而检测到所述通信信号中的所述静噪信号

i)所述第一静噪电路检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号，

ii)所述静噪信号的幅度大于第一阈值幅度，以及

iii)所述静噪信号的所述幅度小于第二阈值幅度，其中所述第二阈值幅度大于所述第一阈值幅度。

8.根据权利要求7所述的装置，其中所述第二静噪电路进一步包括：

OOB信号检测器，被配置为响应于所述第二静噪检测器检测到所述通信信号中的所述静噪信号而基于所述静噪信号来确定所述OOB信令序列。

9.根据权利要求1所述的装置，其中所述通信信号从由以下组成的组中来选择：

串行ATA(SATA)信号；

PCI Express(PCIe)信号；以及

通用串行总线(USB)信号。

10.包括根据权利要求1所述的装置的一个或多个集成电路。

11.包括根据权利要求1所述的装置的模拟前端。

12.包括根据权利要求11所述的模拟前端的通信设备。

13.根据权利要求1所述的装置，其中所述装置另外符合串行ATA国际组织：串行ATA修订3.0规范。

14.一种方法，包括：

使用第一静噪电路来检测通信信号中的可能的静噪信号；

在第二静噪电路中使用相同的通信信号来选择性地检测所述可能的静噪信号；

响应于在所述第一静噪电路中没有检测到所述通信信号中的所述可能的静噪信号而在低功率状态中操作所述第二静噪电路；以及

响应于在所述第一静噪电路中检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而在高功率状态中操作所述第二静噪电路。

15.根据权利要求14所述的方法，进一步包括：

响应于在所述高功率状态中操作而基于所述可能的静噪信号中的一个可能的静噪信号来确定带外(OOB)信令序列。

16.根据权利要求15所述的方法，进一步包括：

响应于所述可能的静噪信号中的一个可能的静噪信号的幅度大于阈值幅度而检测到所述通信信号中的所述可能的静噪信号中的所述一个可能的静噪信号。

17.根据权利要求16所述的方法，进一步包括：

响应于检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而否定控制信号；以及

响应于所述控制信号被否定而在所述高功率状态中操作所述第二静噪电路。

18.根据权利要求16所述的方法，进一步包括：

响应于检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而否定第一控制信号；

响应于以下而否定第二控制信号

i)所述第一控制信号被否定，以及

ii)使能信号被肯定；以及

响应于所述第二控制信号被否定而在所述高功率状态中操作所述第二静噪电路。

19.根据权利要求18所述的方法，其中：

所述使能信号代表链路的链路状态，其中所述链路提供所述通信信号。

20.根据权利要求15所述的方法，进一步包括：

响应于以下而检测到所述通信信号中的静噪信号

i)检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号；

ii)所述静噪信号的幅度大于第一阈值幅度，以及

iii)所述静噪信号的所述幅度小于第二阈值幅度，其中所述第二阈值幅度大于所述第一阈值幅度。

21.根据权利要求20所述的方法，进一步包括：

响应于检测到所述通信信号中的所述静噪信号而基于所述静噪信号来确定所述OOB信令序列。

22.根据权利要求14所述的方法，其中所述通信信号从由以下组成的组中来选择：

串行ATA(SATA)信号；

PCI Express(PCIe)信号；以及

通用串行总线(USB)信号。

Claims (22)

1.一种装置，包括：

第一静噪电路，被配置为检测通信信号中的可能的静噪信号；以及

第二静噪电路，被配置为

i)响应于所述第一静噪电路没有检测到所述通信信号中的所述可能的静噪信号而在低功率状态中操作，以及

ii)响应于所述第一静噪电路检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而在高功率状态中操作。

2.根据权利要求1所述的装置，其中所述第二静噪电路被进一步配置为：

iii)响应于在所述高功率状态中操作而基于所述通信信号中的静噪信号来确定带外(OOB)信令序列。

3.根据权利要求2所述的装置，其中所述第一静噪电路包括：

第一静噪检测器，被配置为响应于所述可能的静噪信号中的一个可能的静噪信号的幅度大于阈值幅度而检测到所述通信信号中的所述可能的静噪信号中的所述一个可能的静噪信号。

4.根据权利要求3所述的装置，其中所述第一静噪电路进一步包括：

信号检测器，被配置为响应于所述第一静噪检测器检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而否定控制信号；

其中所述第二静噪电路被进一步配置为响应于所述控制信号被否定而在所述高功率状态中操作。

5.根据权利要求3所述的装置，其中所述第一静噪电路进一步包括：

信号检测器，被配置为响应于所述第一静噪检测器检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而否定第一控制信号；以及

逻辑，被配置为响应于以下而否定第二控制信号

i)所述第一控制信号被否定，以及

ii)使能信号被肯定；

其中，所述第二静噪电路被进一步配置为响应于所述第二控制信号被否定而在所述高功率状态中操作。

6.根据权利要求5所述的装置，其中：

所述使能信号代表链路的链路状态，其中所述链路向所述装置提供所述通信信号。

7.根据权利要求2所述的装置，其中所述第二静噪电路包括：

第二静噪检测器，被配置为响应于以下而检测到所述通信信号中的所述静噪信号

i)所述第一静噪检测器检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号，

ii)所述静噪信号的幅度大于第一阈值幅度，以及

iii)所述静噪信号的所述幅度小于第二阈值幅度，其中所述第二阈值幅度大于所述第一阈值幅度。

8.根据权利要求7所述的装置，其中所述第二静噪电路进一步包括：

OOB信号检测器，被配置为响应于所述第二静噪检测器检测到所述通信信号中的所述静噪信号而基于所述静噪信号来确定所述OOB信令序列。

9.根据权利要求1所述的装置，其中所述通信信号从由以下组成的组中来选择：

串行ATA(SATA)信号；

PCI Express(PCIe)信号；以及

通用串行总线(USB)信号。

10.包括根据权利要求1所述的装置的一个或多个集成电路。

11.包括根据权利要求1所述的装置的模拟前端。

12.包括根据权利要求11所述的模拟前端的通信设备。

13.根据权利要求1所述的装置，其中所述装置符合串行ATA国际组织：串行ATA修订3.0规范中的全部或一部分。

14.一种方法，包括：

在第一静噪电路中检测通信信号中的可能的静噪信号；

响应于在所述第一静噪电路中没有检测到所述通信信号中的所述可能的静噪信号而在低功率状态中操作第二静噪电路；以及

响应于在所述第一静噪电路中检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而在高功率状态中操作所述第二静噪电路。

15.根据权利要求14所述的方法，进一步包括：

响应于在所述高功率状态中操作而基于所述可能的静噪信号中的一个可能的静噪信号来确定带外(OOB)信令序列。

16.根据权利要求15所述的方法，进一步包括：

响应于所述可能的静噪信号中的一个可能的静噪信号的幅度大于阈值幅度而检测到所述通信信号中的所述可能的静噪信号中的所述一个可能的静噪信号。

17.根据权利要求16所述的方法，进一步包括：

响应于检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而否定控制信号；以及

响应于所述控制信号被否定而在所述高功率状态中操作所述第二静噪电路。

18.根据权利要求16所述的方法，进一步包括：

响应于所述第一静噪检测器检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号而否定第一控制信号；

响应于以下而否定第二控制信号

i)所述第一控制信号被否定，以及

ii)使能信号被肯定；以及

响应于所述第二控制信号被否定而在所述高功率状态中操作所述第二静噪电路。

19.根据权利要求18所述的方法，其中：

所述使能信号代表链路的链路状态，其中所述链路提供所述通信信号。

20.根据权利要求15所述的方法，进一步包括：

响应于以下而检测到所述通信信号中的静噪信号

i)检测到所述通信信号中的所述可能的静噪信号中的一个可能的静噪信号；

ii)所述静噪信号的幅度大于第一阈值幅度，以及

iii)所述静噪信号的所述幅度小于第二阈值幅度，其中所述第二阈值幅度大于所述第一阈值幅度。

21.根据权利要求20所述的方法，进一步包括：

响应于检测到所述通信信号中的所述静噪信号而基于所述静噪信号来确定所述OOB信令序列。

22.根据权利要求14所述的方法，其中所述通信信号从由以下组成的组中来选择：

串行ATA(SATA)信号；

PCI Express(PCIe)信号；以及

通用串行总线(USB)信号。