JP2015512542A

JP2015512542A - 低電力状態のためのデュアルスケルチ検出器及び方法

Info

Publication number: JP2015512542A
Application number: JP2015503432A
Authority: JP
Inventors: ヤップ、クリストファー; ファン、ジンギュ
Original assignee: マーベルワールドトレードリミテッド
Priority date: 2012-03-26
Filing date: 2013-03-25
Publication date: 2015-04-27
Anticipated expiration: 2033-03-25
Also published as: WO2013148577A1; CN104364729B; TW201347421A; TWI590596B; US20130251016A1; JP6128616B2; US9331654B2; CN104364729A

Abstract

対応する方法を有する装置は、通信信号の中の複数の見込みのスケルチ信号を検出するように構成された第１スケルチ回路と、（ｉ）前記第１スケルチ回路が前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つも検出しないことに応答して低電力状態で動作し、（ｉｉ）前記第１スケルチ回路が前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つを検出することに応答して高電力状態で動作するように構成された第２スケルチ回路とを備える。

Description

この開示は、２０１２年３月２２日出願された米国特許出願１３／８４８，８１７の優先権、及び２０１２年３月２６日に出願された米国仮出願６１／６１５，７８４「ＳＡＴＡＡＴＡ低電力状態のためのデュアルスケルチ検出器」の利益を主張し、それらの開示は、それらの全体において引用によってここに組み込まれる。

本開示は、概して、デジタル通信の分野に関する。より具体的には、本開示は、スケルチ検出器を用いる通信デバイスにおける電力消費量を減少することに関する。

この背景技術の欄は、本開示の事情を一般的に説明することを目的として提供される。本願の発明者の研究は、その研究の限度において、この背景技術の欄だけでなく説明の態様に説明される。出願時において先行技術としての適格がないかもしれず、明示的にも暗示的にも、本開示に対する先行技術として自認していない。

シリアルＡＴＡ（ＳＡＴＡ）インターフェースは、ＳＡＴＡデバイス又はホスト（ここでは両方とも場合によって「ＳＡＴＡデバイス」と称される）が電力消費量を減少するために入ることができる電力状態を定義する。スケルチ検出器によって受信された帯域外（ＯＯＢ）信号は、これらの低電力状態の間の通信に使用される。最低電力状態において、電力消費量は、スケルチ検出器によって使用される電力によって制限される。ＳＡＴＡ仕様書は、ＯＯＢ信号を拒否及び検出するための最小及び最大の振幅だけでなく、ＣＯＭＩＮＩＴ、ＣＯＭＲＥＳＥＴ、及びＣＯＭＷＡＫＥのようなＯＯＢシグナリングシーケンスを決定するために使用されたＯＯＢ信号の要素についての最小及び最大の継続時間を定義する。スケルチ検出器は、これらの振幅及び継続時間を正確に測定するために、電力を消費せざるを得ず、低電力状態においてＳＡＴＡデバイスの電力消費量が著しく増える。

概して、一態様において、実施形態は、通信信号の中の複数の見込みのスケルチ信号を検出するように構成された第１スケルチ回路と、（ｉ）第１スケルチ回路が通信信号の中の複数の見込みのスケルチ信号のうちの１つも検出しないことに応答して低電力状態で動作し、（ｉｉ）第１スケルチ回路が通信信号の中の複数の見込みのスケルチ信号のうちの１つを検出することに応答して高電力状態で動作するように構成された第２スケルチ回路とを備える装置を特徴付ける。

装置の実施形態は、次の特徴の１つ又は複数を含んでよい。いくつかの実施形態において、第２スケルチ回路は、（ｉｉｉ）高電力状態で動作することに応答して、通信信号の中のスケルチ信号に基づいて帯域外（ＯＯＢ）シグナリングシーケンスを決定するようにさらに構成される。いくつかの実施形態において、第１スケルチ回路は、複数の見込みのスケルチ信号のうちの１つの振幅が閾値振幅より大きいことに応答して、通信信号の中の複数の見込みのスケルチ信号のうちの１つを検出するように構成された第１スケルチ検出器を備える。いくつかの実施形態において、第２スケルチ回路は、（ｉ）第１スケルチ検出器が通信信号の中の複数の見込みのスケルチ信号のうちの１つを検出すること、（ｉｉ）スケルチ信号の振幅が第１閾値振幅より大きいこと、及び（ｉｉｉ）スケルチ信号の振幅が第２閾値振幅より小さいことに応答して、通信信号の中のスケルチ信号を検出するように構成された第２スケルチ検出器を備え、第２閾値振幅は、第１閾値振幅より大きい。いくつかの実施形態において、通信信号は、シリアルＡＴＡ（ＳＡＴＡ）信号、ＰＣＩＥｘｐｒｅｓｓ（ＰＣＩｅ）信号、及びユニバーサルシリアルバス（ＵＳＢ）信号からなるグループから選択される。

概して、一態様において、実施形態は、第１スケルチ回路において通信信号の中の複数の見込みのスケルチ信号を検出する段階と、第１スケルチ回路において通信信号の中の複数の見込みのスケルチ信号のうちの１つも検出しないことに応答して、低電力状態で第２スケルチ回路を動作させる段階と、第１スケルチ回路において通信信号の中の複数の見込みのスケルチ信号のうちの１つを検出することに応答して、高電力状態で第２スケルチ回路を動作させる段階とを備える方法を特徴付ける。

方法の実施形態は、次の特徴の１つ又は複数を含んでよい。いくつかの実施形態は、高電力状態で動作することに応答して、複数の見込みのスケルチ信号のうちの１つに基づいて、帯域外（ＯＯＢ）シグナリングシーケンスを決定する段階を備える。いくつかの実施形態は、複数の見込みのスケルチ信号のうちの１つの振幅が閾値振幅より大きいことに応答して、通信信号の中の複数の見込みのスケルチ信号の１つを検出する段階を備える。いくつかの実施形態は、（ｉ）通信信号の中の複数の見込みのスケルチ信号のうちの１つを検出すること、（ｉｉ）スケルチ信号の振幅が第１閾値振幅より大きいこと、及び（ｉｉｉ）スケルチ信号の振幅が第２閾値振幅より小さいことに応答して、通信信号の中のスケルチ信号を検出する段階を備え、第２閾値振幅は、第１閾値振幅より大きい。いくつかの実施形態において、通信信号は、シリアルＡＴＡ（ＳＡＴＡ）信号、ＰＣＩＥｘｐｒｅｓｓ（ＰＣＩｅ）信号、及びユニバーサルシリアルバス（ＵＳＢ）信号からなるグループから選択される。

１つ又は複数の実施の詳細は、添付の図面及び後述の説明に記述されている。他の特徴は、その説明及び図面から、及び請求項から明かである。

一実施形態に係るコンピューティングシステムの構成要素を示す。

一実施形態に係るＳＡＴＡアナログフロントエンドの詳細を示す。

一実施形態に係るＳＡＴＡデュアルスケルチ検出器の詳細を示す。

一実施形態に係る図３の低電力スケルチ回路のための処理を示す。

一実施形態に係る図３の高性能スケルチ回路のための処理を示す。

イネーブル信号が有効にされているときだけ高電力状態に入る高性能スケルチ回路に関する実施形態に係るＳＡＴＡデュアルスケルチ検出器の詳細を示す。

本明細書で仕様される各参照番号の一番目の桁は、その参照番号が最初に出現した図面の番号を示す。

本開示の実施形態は、低電力状態におけるスケルチ検出のために要求される電力を十分に低くするデュアルスケルチ検出器及び対応する方法を特徴付ける。開示された実施形態は、シリアルＡＴＡ（ＳＡＴＡ）デバイスに関して説明されるが、ここに開示される技術は、ＰＣＩＥｘｐｒｅｓｓ（ＰＣＩｅ）信号、ユニバーサルシリアルバス（ＵＳＢ）信号、及びその類のものを含む他の種類の信号にも適用する。

図１は、一実施形態に係るコンピューティングシステム１００の構成要素を示す。説明される実施形態においては、コンピューティングシステム１００の構成要素が、一つの配置において提示されるが、他の実施形態は、他の配置を特徴付けてよい。例えば、コンピューティングシステム１００の構成要素は、ハードウェア、ソフトウェア、又はそれらの組み合わせで実装されることができる。

図１を参照すると、コンピューティングシステム１００は、ケーブル１０６によってＳＡＴＡデバイス１０４に接続されたＳＡＴＡホスト１０２を含む。ＳＡＴＡホスト１０２は、例えば、パーソナルコンピュータ又はその類のものとして実装されることができる。ＳＡＴＡデバイス１０４は、例えば、ハードディスクドライブ又はその類のものとして実装されることができるケーブル１０６は、例えば、フレキシブルプリントケーブルとして実装されることができる。ＳＡＴＡホスト１０２及びＳＡＴＡデバイス１０４の両方は、ケーブル１０６に接続されたそれぞれのＳＡＴＡアナログフロントエンド１０８Ａ、Ｂを含む。複数のＳＡＴＡアナログフロントエンド１０８Ａ、Ｂ及びケーブル１０６がともに、ＳＡＴＡリンクを提供する。

図２は、一実施形態に係るＳＡＴＡアナログフロントエンド２０２の詳細を示す。説明される実施形態においては、ＳＡＴＡアナログフロントエンド２０２の構成要素が、一つの配置において提示されるが、他の実施形態は、他の配置を特徴付けてよい。例えば、ＳＡＴＡアナログフロントエンド２０２の構成要素は、ハードウェア、ソフトウェア、又はそれらの組み合わせで実装されることができる。ＳＡＴＡアナログフロントエンド２０２は、図１の複数のＳＡＴＡアナログフロントエンド１０８Ａ、Ｂの一方又は両方として使用されることができる。

図２を参照すると、ＳＡＴＡアナログフロントエンド２０２は、ＳＡＴＡ受信器２０４、ＳＡＴＡ送信器２０６、及びＳＡＴＡデュアルスケルチ検出器２０８を含む。ＳＡＴＡ受信器２０４及びＳＡＴＡ送信器２０６は、従来技術に従って実装されることができる。ＳＡＴＡデュアルスケルチ検出器２０８は、以下に説明するように実装されることができる。

ＳＡＴＡ送信器２０６は、データ（Ｔｘデータ）を受信し、複数の導体Ｔｘ＋及びＴｘ−上で、ＳＡＴＡリンク上のデータであるＴｘデータを表す差動通信信号２１２を送信する。ＳＡＴＡ受信器２０４は、複数の導体Ｒｘ＋及びＲｘ−上で、ＳＡＴＡリンク上のデータ（Ｒｘデータ）を表す差動通信信号２１４を受信し、差動通信信号２１４からデータであるＲｘデータを回復する。ＳＡＴＡデュアルスケルチ検出器２０８は、複数の導体Ｒｘ＋及びＲｘ−上の複数のスケルチ信号を検出し、複数のスケルチ信号に基づいて帯域外（ＯＯＢ）シグナリングシーケンス２１６を決定する。ＯＯＢシグナリングシーケンス２１６は、低電力状態から回復するために、ＳＡＴＡホスト１０２又はＳＡＴＡデバイス１０４によって使用されることができる。

図３は、一実施形態に係るＳＡＴＡデュアルスケルチ検出器３０２の詳細を示す。説明される実施形態においては、ＳＡＴＡデュアルスケルチ検出器３０２の構成要素が、一つの配置において提示されるが、他の実施形態は、他の配置を特徴付けてよい。例えば、ＳＡＴＡデュアルスケルチ検出器３０２の構成要素は、ハードウェア、ソフトウェア、又はそれらの組み合わせで実装されることができる。ＳＡＴＡデュアルスケルチ検出器３０２は、図２のＳＡＴＡデュアルスケルチ検出器２０８として使用されることができる。

図３を参照すると、ＳＡＴＡデュアルスケルチ検出器３０２は、２つのスケルチ回路である高性能スケルチ回路３０４及び低電力スケルチ回路３０６を含む。高性能スケルチ回路３０４は、低電力スケルチ回路３０６によって提供された制御信号３１６に応答して、高電力状態又は低電力状態のいずれでも動作できる。具体的には、高性能スケルチ回路３０４は、制御信号３１６の無効に応答して高電力状態で動作し、制御信号３１６の有効に応答して低電力状態で動作する。高性能スケルチ回路３０４は、高電力状態で動作している間だけ、複数のスケルチ信号を検出し、複数のスケルチ信号に基づいて帯域外（ＯＯＢ）シグナリングシーケンス２１６を決定する。

高性能スケルチ回路３０４は、高性能スケルチ検出器３０８及び帯域外（ＯＯＢ）信号検出器３１０を含む。高性能スケルチ検出器３０８及び帯域外（ＯＯＢ）信号検出器３１０は、それぞれ、低電力スケルチ回路３０６によって提供される制御信号３１６に応答して、高電力状態又は低電力状態のいずれでも動作できる。

具体的には、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０は、制御信号３１６の無効に応答して高電力状態で動作し、制御信号３１６の有効に応答して低電力状態で動作する。

高性能スケルチ検出器３０８は、高電力状態で動作している間だけ、複数のスケルチ信号を検出する。高性能スケルチ検出器３０８は、スケルチ信号の振幅及び２つの予め定められた振幅閾値に基づいて、スケルチ信号を検出する。具体的には、高性能スケルチ検出器３０８は、スケルチ信号の振幅が２つの予め定められた振幅閾値の間にあるときだけ、スケルチ信号を検出する。一実施形態において、２つの予め定められた閾値振幅は、７５ｍＶ及び２００ｍＶであってよい。いくつかの実施形態において、高性能スケルチ検出器３０８は、Serial ATA International OrganizationのSerial ATA Revision 3.0仕様の全て又は一部に準拠して、複数のスケルチ信号を検出する。その仕様の開示は、その全体において引用によってここに組み込まれる。

ＯＯＢ信号検出器３１０は、高電力状態で動作している間だけ、複数のスケルチ信号に基づいて、ＯＯＢシグナリングシーケンス２１６を決定する。具体的には、ＯＯＢ信号検出器３１０は、スケルチ信号の要素についての最小及び最大の継続時間に基づいて、ＯＯＢシグナリングシーケンス２１６を決定する。いくつかの実施形態において、ＯＯＢ信号検出器３１０は、Serial ATA International OrganizationのSerial ATA Revision 3.0仕様の全て又は一部に準拠して、ＯＯＢシグナリングシーケンス２１６を決定する。

低電力スケルチ回路３０６は、制御信号３１６を有効にすること及び無効にすることによって、高性能スケルチ回路３０４の電力状態を制御する。具体的には、低電力スケルチ回路３０６は、見込みのスケルチ信号を検出することに応答して制御信号３１６を無効にし、そうでなければ制御信号３１６を有効にする。このように、高性能スケルチ回路３０４は、見込みのスケルチ信号が検出されたときだけ、高電力状態に置かれる。

低電力スケルチ回路３０６は、低電力スケルチ検出器３１２及び信号検出器３１４を含む。低電力スケルチ検出器３１２は、見込みのスケルチ信号の振幅及び予め定められた閾値振幅に基づいて、見込みのスケルチ信号を検出する。具体的には、低電力スケルチ検出器３１２は、見込みのスケルチ信号の振幅が予め定められた閾値振幅より大きいときだけ、見込みのスケルチ信号を検出する。予め定められた閾値振幅を上回る信号は、スケルチ信号であっても又はなくてもよく、ここで「見込みのスケルチ信号」と称される。一実施形態において、予め定められた閾値振幅は、１００ｍＶであってよい。信号検出器３１４は、低電力スケルチ検出器３１２が受信した差動通信信号２１４の中に見込みのスケルチ信号を検出するときに、制御信号３１６を無効にする。

図４は、一実施形態に係る図３の低電力スケルチ回路３０６のための処理４００を示す。説明される実施形態においては、処理４００の構成要素が、一つの配置において提示されるが、他の実施形態は、他の配置を特徴付けてよい。例えば、様々な実施形態において、処理４００の構成要素のいくつか又は全てが、異なる順序で、同時に、又はその他の方法で実行されることができる。また、処理４００のいくつかの構成要素は、遂行されなくてよく、また、互いの直後に実行されなくてよい。加えて、処理４００の構成要素のいくつか又は全ては、人間の介入なしに自動的に遂行されることができる。

図４を参照すると、４０２において、処理４００が開始する。４０４において、低電力スケルチ検出器３１２は、複数の見込みのスケルチ信号のために受信した差動通信信号２１４を監視する。具体的には、低電力スケルチ検出器３１２は、見込みのスケルチ信号の振幅が予め定められた閾値振幅より大きいときに、見込みのスケルチ信号を検出する。

４０６において、低電力スケルチ検出器３１２が見込みのスケルチ信号を検出しなかったことに応答して、４０８において、信号検出器３１４は、制御信号３１６を有効にする、又は有効にすることを継続する。しかし、４０６において、低電力スケルチ検出器３１２が見込みのスケルチ信号を検出したことに応答して、４１０において、信号検出器３１４は、制御信号３１６を無効にする。

図５は、一実施形態に係る図３の高性能スケルチ回路３０４のための処理５００を示す。説明される実施形態においては、処理５００の構成要素が、一つの配置において提示されるが、他の実施形態は、他の配置を特徴付けてよい。例えば、様々な実施形態において、処理５００の構成要素のいくつか又は全てが、異なる順序で、同時に、又はその他の方法で実行されることができる。また、処理５００のいくつかの構成要素は、遂行されなくてよく、また、互いの直後に実行されなくてよい。加えて、処理５００の構成要素のいくつか又は全ては、人間の介入なしに自動的に遂行されることができる。

図５を参照すると、５０２において、処理５００が開始する。５０４において、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０は、制御信号３１６を監視する。５０６において、制御信号が有効にされていることを検出したことに応答して、５０８において、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０は、低電力状態で動作する。低電力状態において、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０の中の複数の回路は、制御信号３１６を監視して制御信号３１６が無効にされていることを検出したことに応答して残りの回路の電源をオンすることが要求されている回路を除いて、電源がオフされることができる。そして、５０４において、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０は、制御信号３１６を監視することを継続する。

５０６において、制御信号が無効にされていることを検出したことに応答して、５１０において、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０は、高電力状態で動作する。高電力状態において、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０の中の複数の回路は、電源がオンされ、完全に機能する。そして、５１２において、高性能スケルチ検出器３０８は、複数のスケルチ信号のために受信した差動通信信号２１４を監視する。具体的には、高性能スケルチ検出器３０８は、スケルチ信号の振幅が予め定められた最小閾値振幅より大きくかつ予め定められた最大の閾値振幅より小さいときに、スケルチ信号を検出する。

５１４において、高性能スケルチ検出器３０８が予め定められたインターバルの間にスケルチ信号を検出しなかったことに応答して、５０８において、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０は、低電力状態で動作する。そして、５０４において、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０は、制御信号３１６を監視することを継続する。

５１４において、高性能スケルチ検出器３０８が予め定められたインターバルの間にスケルチ信号を検出することに応答して、５１６において、ＯＯＢ信号検出器３１０は、スケルチ信号に基づいて、ＯＯＢシグナリングシーケンス２１６を決定する。例えば、ＯＯＢ信号検出器３１０は、ＣＯＭＩＮＩＴ、ＣＯＭＲＥＳＥＴ、及びＣＯＭＷＡＫＥのようなＳＡＴＡＯＯＢシグナリングシーケンス２１６を決定する。そして、５０８において、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０は、低電力状態で動作する。そして、５０４において、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０は、制御信号３１６を監視することを継続する。

いくつかの実施形態において、高性能スケルチ回路３０４は、イネーブル信号が有効にされているときだけ、高電力状態に入る。図６は、一実施形態に係るＳＡＴＡデュアルスケルチ検出器６０２の詳細を示す。説明される実施形態においては、ＳＡＴＡデュアルスケルチ検出器６０２の構成要素が、一つの配置において提示されるが、他の実施形態は、他の配置を特徴付けてよい。例えば、ＳＡＴＡデュアルスケルチ検出器６０２の構成要素は、ハードウェア、ソフトウェア、又はそれらの組み合わせで実装されることができる。ＳＡＴＡデュアルスケルチ検出器６０２は、図２のＳＡＴＡデュアルスケルチ検出器２０８として使用されることができる。

図６を参照すると、ＳＡＴＡデュアルスケルチ検出器６０２は、図３のＳＡＴＡデュアルスケルチ検出器３０２と同類であるが、ロジック６０４が追加されている。ロジック６０４は、制御信号３１６が無効にされ、イネーブル信号６０８が有効にされているときだけ、制御信号６０６を無効にする。高性能スケルチ回路３０４は、制御信号６０６が無効にされているときだけ、高電力状態に入る。具体的には、高性能スケルチ検出器３０８及びＯＯＢ信号検出器３１０は、制御信号６０６が無効にされているときだけ、高電力状態に入る。イネーブル信号６０８は、例えば、差動通信信号２１４を提供するＳＡＴＡリンクのリンク状態を表すことができる。

本開示の様々な実施形態は、デジタル電子回路、又はコンピュータハードウェア、ファームウェア、ソフトウェア、又はそれらの組み合わせで実装されることができる。本開示の実施形態は、プログラム可能プロセッサによる実行のための、コンピュータ可読ストレージデバイスに明白に具現化されたコンピュータプログラム製品で実装されることができる。説明される処理は、入力データ上で動作すること及び出力を生成することによって機能を遂行するための命令のプログラムを実行するプログラム可能プロセッサによって遂行されることができる。本開示の実施形態は、データ及び命令を受信及びデータ及び命令を送信するために、データストレージシステム、少なくとも１つの入力デバイス、及び少なくとも１つの出力デバイスに連結された少なくとも１つのプログラム可能なプロセッサを含むプログラム可能システム上で実行可能な１つまたは複数のコンピュータプログラムで実装されることができる。各コンピュータプログラムは、高水準手続き型又はオブジェクト指向プログラム言語で、又はアセンブリ言語又は機械語で実装されることができ、必要に応じて、どのような場合でも、言語はコンパイル又は解釈されることができる。適切なプロセッサは、例として、汎用及び専用マイクロプロセッサの両方を含む。概して、プロセッサは、リードオンリメモリ及び／又はランダムアクセスメモリから命令及びデータを受信する。概して、コンピュータは、データファイルを格納するための１つ又は複数のマスストレージデバイスを含む。そのようなデバイスは、内蔵ハードディスク及びリムーバブルディスクのような磁気ディスク、光磁気ディスク、光ディスク、及びソリッドステートディスクを含む。コンピュータプログラムの命令及びデータを明白に具現化するために適切なストレージデバイスは、例として、ＥＰＲＯＭ、ＥＥＰＲＯＭ、及びフラッシュメモリデバイスのような半導体メモリデバイス、内蔵ハードディスク及びリムーバブルディスクのような磁気ディスク、光磁気ディスク、及びＣＤ−ＲＯＭディスクを含む不揮発性メモリの全ての型式を含む。上述のいずれも、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）によって又はＡＳＩＣに組み込まれることによって補完されることができる。ここで使用されるように、用語「モジュール」は、上記実装のいずれにも言及してよい。

多数の実装が説明されている。それでもなお、本開示の範囲から外れることなく、様々な修正がなされてよい。その結果、他の実装が請求項の範囲内にある。

Claims

通信信号の中に複数の見込みのスケルチ信号を検出する第１スケルチ回路と、
（ｉ）前記第１スケルチ回路が前記通信信号の中に前記複数の見込みのスケルチ信号のうちの１つも検出しないことに応答して低電力状態で動作し、（ｉｉ）前記第１スケルチ回路が前記通信信号の中に前記複数の見込みのスケルチ信号のうちの１つを検出することに応答して高電力状態で動作する第２スケルチ回路と
を備える装置。
前記第２スケルチ回路は、さらに、（ｉｉｉ）前記高電力状態で動作することに応答して、通信信号の中のスケルチ信号に基づいて、帯域外シグナリングシーケンス（ＯＯＢシグナリングシーケンス）を決定する請求項１に記載の装置。
前記第１スケルチ回路は、
閾値振幅より大きい前記複数の見込みのスケルチ信号の前記１つの振幅に応答して、前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つを検出する第１スケルチ検出器
を備える請求項２に記載の装置。
前記第１スケルチ回路は、
前記第１スケルチ検出器が前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つを検出することに応答して、制御信号を無効にする信号検出器
をさらに備え、
前記第２スケルチ回路は、前記制御信号が無効にされていることに応答して、高電力状態で動作する請求項３に記載の装置。
前記第１スケルチ回路は、
前記第１スケルチ検出器が前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つを検出することに応答して、第１制御信号を無効にする信号検出器と、
（ｉ）前記第１制御信号が無効にされていること、及び（ｉｉ）イネーブル信号が有効にされていることに応答して、第２制御信号を無効にするロジックと
をさらに備え、
前記第２スケルチ回路は、さらに、前記第２制御信号が無効にされていることに応答して、高電力状態で動作する請求項３に記載の装置。
前記イネーブル信号は、リンクのリンク状態を表し、
前記リンクは、前記装置に前記通信信号を提供する請求項５に記載の装置。
前記第２スケルチ回路は、
（ｉ）前記第１スケルチ回路が前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つを検出すること、（ｉｉ）前記スケルチ信号の振幅が第１閾値振幅より大きいこと、及び（ｉｉｉ）前記スケルチ信号の前記振幅が第２閾値振幅より小さいことに応答して、前記通信信号の中の前記スケルチ信号を検出する第２スケルチ検出器
を備え、
前記第２閾値振幅は、前記第１閾値振幅より大きい請求項２に記載の装置。
前記第２スケルチ回路は、
前記第２スケルチ検出器が前記通信信号の中の前記スケルチ信号を検出することに応答して、前記スケルチ信号に基づいて前記ＯＯＢシグナリングシーケンスを決定するＯＯＢ信号検出器
をさらに備える請求項７に記載の装置。
前記通信信号は、
シリアルＡＴＡ（ＳＡＴＡ）信号、
ＰＣＩＥｘｐｒｅｓｓ（ＰＣＩｅ）信号、及び
ユニバーサルシリアルバス（ＵＳＢ）信号
からなるグループから選択される請求項１に記載の装置。
請求項１に記載の装置を備える１つ又は複数の集積回路。
請求項１に記載の装置を備えるアナログフロントエンド。
請求項１１に記載のアナログフロントエンドを備える通信デバイス。
前記装置は、Serial ATA International OrganizationのSerial ATA Revision 3.0仕様に準拠する請求項１に記載の装置。
第１スケルチ回路を用いて通信信号の中の複数の見込みのスケルチ信号を検出する段階と、
前記第１スケルチ回路において前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つも検出しないことに応答して、低電力状態で第２スケルチ回路を動作させる段階と、
前記第１スケルチ回路において前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つを検出することに応答して、高電力状態で前記第２スケルチ回路を動作させる段階と
を備える方法。
高電力状態で動作することに応答して、前記複数の見込みのスケルチ信号のうちの１つに基づいて、帯域外シグナリングシーケンス（ＯＯＢシグナリングシーケンス）を決定する段階
をさらに備える請求項１４に記載の方法。
前記複数の見込みのスケルチ信号の前記１つの振幅が閾値振幅より大きいことに応答して、前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つを検出する段階
をさらに備える請求項１５に記載の方法。
前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つを検出することに応答して、制御信号を無効にする段階と、
前記制御信号が無効にされていることに応答して、前記高電力状態で前記第２スケルチ回路を動作させる段階と
をさらに備える請求項１６に記載の方法。
前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つを検出することに応答して、第１制御信号を無効にする段階と、
（ｉ）前記第１制御信号が無効にされていること、及び（ｉｉ）イネーブル信号が有効にされていることに応答して、第２制御信号を無効にする段階と、
前記第２制御信号が無効にされていることに応答して、前記高電力状態で前記第２スケルチ回路を動作させる段階と
をさらに備える請求項１６に記載の方法。
前記イネーブル信号は、リンクのリンク状態を表し、
前記リンクは、前記通信信号を提供する請求項１８に記載の方法。
（ｉ）前記通信信号の中の前記複数の見込みのスケルチ信号のうちの１つを検出すること、（ｉｉ）前記スケルチ信号の振幅が第１閾値振幅より大きいこと、及び（ｉｉｉ）前記スケルチ信号の前記振幅が第２閾値振幅より小さいことに応答して、前記通信信号の中のスケルチ信号を検出する段階
をさらに備え、
前記第２閾値振幅は、前記第１閾値振幅より大きい請求項１５に記載の方法。
前記通信信号の中の前記スケルチ信号を検出することに応答して、前記スケルチ信号に基づいて前記ＯＯＢシグナリングシーケンスを決定する段階
をさらに備える請求項２０に記載の方法。
前記通信信号は、
シリアルＡＴＡ（ＳＡＴＡ）信号、
ＰＣＩＥｘｐｒｅｓｓ（ＰＣＩｅ）信号、及び
ユニバーサルシリアルバス（ＵＳＢ）信号
からなるグループから選択される請求項１４に記載の方法。