TWI590424B - 畫素結構 - Google Patents

畫素結構 Download PDF

Info

Publication number
TWI590424B
TWI590424B TW105107744A TW105107744A TWI590424B TW I590424 B TWI590424 B TW I590424B TW 105107744 A TW105107744 A TW 105107744A TW 105107744 A TW105107744 A TW 105107744A TW I590424 B TWI590424 B TW I590424B
Authority
TW
Taiwan
Prior art keywords
opening
contact
drain
pixel
contact window
Prior art date
Application number
TW105107744A
Other languages
English (en)
Other versions
TW201733091A (zh
Inventor
呂思慧
蘇志中
李明賢
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105107744A priority Critical patent/TWI590424B/zh
Priority to CN201610308126.4A priority patent/CN105762156B/zh
Priority to US15/457,197 priority patent/US10332918B2/en
Application granted granted Critical
Publication of TWI590424B publication Critical patent/TWI590424B/zh
Publication of TW201733091A publication Critical patent/TW201733091A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

畫素結構
本發明是有關於一種畫素結構，且特別是有關於一種相鄰畫素單元共同使用同一共用電極的共用開口的畫素結構。
頭戴式顯示器 (Head-mount Display, HMD) 是一種配戴在身上的顯示器。頭戴式顯示器是藉由在離眼睛很近的位置處設置一透鏡組來觀看的小型顯示器，因此實際上與觀看遠處大型顯示器的效果相似。一般來說，觀看顯示器的方式包括雙眼式和單眼式兩種，而顯示器的尺寸隨著觀看方式的不同而改變。為了要開發符合輕薄要求且接近雙眼的頭戴式顯示器，需進一步縮小畫素尺寸來提高顯示器的解析度，以達到縮減顯示器尺寸的目的。然而，受限於製程極限，畫素中的導電結構可能因間隙縮小而短路，使得高解析度的畫素設計難以實現。
本發明提供一種畫素結構，能避免畫素單元中的導電結構短路。
本發明的畫素結構包括第一畫素單元、第二畫素單元、第一絕緣層以及共用電極。第一畫素單元配置於基板上，包括第一汲極與第一畫素電極。第二畫素單元配置於基板上，包括第二汲極與第二畫素電極。第一絕緣層覆蓋第一汲極與第二汲極。第一畫素電極與第二畫素電極配置於第一絕緣層上，第一絕緣層具有暴露第一汲極的一第一接觸窗開口與暴露第二汲極的一第二接觸窗開口。共用電極配置於第一絕緣層上且與第一畫素電極與第二畫素電極電性絕緣，共用電極具有共用開口，於基板的垂直投影上，第一接觸窗開口與第二接觸窗開口均落在共用開口的範圍內。
在本發明的一實施例中，於基板的垂直投影上，第一接觸窗開口的邊緣位於第一汲極的邊緣內。
在本發明的一實施例中，更包括第二絕緣層與第一訊號線，第一汲極與第二汲極配置於第二絕緣層上且填入第二絕緣層的一第三接觸窗開口與一第四接觸窗開口中，第一訊號線位於第一畫素單元與第二畫素單元之間。
在本發明的一實施例中，在水平方向上，上述的第一接觸窗開口的對稱中心偏移於第一汲極的對稱中心，第一接觸窗開口的邊緣位於第一汲極的邊緣內。
在本發明的一實施例中，更包括一第一訊號線，第一訊號線位於第一畫素單元與第二畫素單元之間，其中第一接觸窗開口相對於第一汲極朝第一訊號線靠近，第二接觸窗開口相對於第二汲極朝第一訊號線靠近。
在本發明的一實施例中，上述的第一接觸窗開口暴露部分第一汲極，且第一接觸窗開口暴露第一汲極以外的區域。
在本發明的一實施例中，更包括一第一訊號線，第一訊號線位於第一畫素單元與第二畫素單元之間，其中第一接觸窗開口相對於第一汲極朝第一訊號線靠近，第二接觸窗開口相對於第二汲極朝第一訊號線靠近，第一接觸窗開口與第二接觸窗開口暴露第二絕緣層的部分頂部。
在本發明的一實施例中，更包括第三絕緣層，配置於第一絕緣層上且覆蓋部分共用電極，具有第五接觸窗開口與一第六接觸窗開口，其中第五接觸窗開口連通第一接觸窗開口，第六接觸窗開口連通第二接觸窗開口。
在本發明的一實施例中，上述的第一畫素電極配置於第三絕緣層上且經由第五接觸窗開口及第一接觸窗開口與第一汲極電性連接，第二畫素電極配置於第三絕緣層上且經由第六接觸窗開口及第二接觸窗開口與第二汲極電性連接。
在本發明的一實施例中，上述的第一畫素單元更包括第一源極與第一通道層，第一源極經由第七接觸窗開口與第一通道層電性連接。
在本發明的一實施例中，更包括第三畫素單元，具有第三汲極與第三畫素電極，其中第三畫素單元配置於第一畫素單元與第二畫素單元之間。
在本發明的一實施例中，上述的第一絕緣層更覆蓋第三汲極，第三畫素電極配置於第一絕緣層上，第一絕緣層更具有暴露第三汲極的第八接觸窗開口，於基板的垂直投影上，第一接觸窗開口、第二接觸窗開口以及第八接觸窗開口均落在共用開口的範圍內。
在本發明的一實施例中，上述的基板的垂直投影上，第一接觸窗開口與第一汲極部分重疊，第二接觸窗開口與第二汲極部分重疊，且第八接觸窗開口的邊緣位於第三汲極的邊緣內。
在本發明的一實施例中，更包括第一訊號線與第二訊號線，第一訊號線位於第一畫素單元與第三畫素單元之間，第二訊號線位於第二畫素單元與第三畫素單元之間，其中第八接觸窗開口與第一訊號線與第二訊號線之間的距離實質上相同，第一接觸窗開口相對於第一汲極朝第一訊號線靠近，第二接觸窗開口相對於第二汲極朝第二訊號線靠近。
在本發明的一實施例中，更包括第三絕緣層，配置於第一絕緣層上且覆蓋部分共用電極，具有第五接觸窗開口、第六接觸窗開口以及第九接觸窗開口，其中第五接觸窗開口連通第一接觸窗開口，第六接觸窗開口連通第二接觸窗開口，第九接觸窗開口連通第八接觸窗開口。
在本發明的一實施例中，上述的第一畫素電極經由第五接觸窗開口及第一接觸窗開口與第一汲極電性連接，第二畫素電極經由第六接觸窗開口及第二接觸窗開口與第二汲極電性連接，第三畫素電極經由該九接觸窗開口及第八接觸窗開口與第三汲極電性連接。
基於上述，在本發明中，絕緣層具有分別暴露出畫素單元的汲極的接觸窗開口，而共用電極的共用開口同時暴露兩相鄰的畫素單元的接觸窗開口。如此一來，可以使得共用開口與接觸窗開口之間具有足夠的間隔，以避免共用電極與汲極短路。因此，畫素結構具有良好的元件特性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是依照本發明的一實施例的一種畫素結構的示意圖，以及圖1B是沿圖1A的A-A’的剖面示意圖。請同時參照圖1A與圖1B，在本實施例中，畫素結構10包括基板110、兩相鄰畫素單元100a、100b、第一絕緣層180以及共用電極190。在本實施例中，畫素結構10更包括掃描線140、資料線160、閘絕緣層130、第二絕緣層150以及第三絕緣層200。資料線160例如是位於兩相鄰的畫素單元100a、100b之間。在本實施例中，是以資料線160為直線為例，但本發明不以此為限，在其他實施例中，資料線160也可以是彎折線或其他形狀的線。
在本實施例中，畫素單元100a、100b例如是位於基板110上。畫素單元100a、100b例如是包括閘極142、通道層120、源極162與汲極164以及畫素電極210。其中，源極162與汲極164電性連接通道層120並與閘極142構成薄膜電晶體。在本實施例中，源極162與汲極164例如是位於通道層120的兩端且與通道層120部分重疊，汲極164例如是在垂直方向上位於通道層120與畫素電極210之間且與通道層120與畫素電極210部分重疊。在本實施例中，汲極164例如是矩形，但本發明不以此為限，在其他實施例中，汲極164也可以具有諸如圓形、多邊形或不規則形狀。在本實施例中，源極162與汲極164分別經由第二絕緣層150的接觸窗開口154及接觸窗開口152與通道層120電性連接，其中閘絕緣層130亦在與上述接觸窗開口152、154的對應位置形成接觸窗開口來使通道層120各自與源極162和汲極164電性連接，舉例來說，接觸窗開口132對應於接觸窗開口152的位置，使得通道層120與汲極164電性連接。在本實施例中，通道層120的材料例如是金屬氧化物半導體材料或非晶矽材料等，例如是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide, IGZO)、氧化鋅(ZnO) 氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide, IZO)、氧化鎵鋅(Gallium-Zinc Oxide, GZO)、氧化鋅錫(Zinc-Tin Oxide, ZTO)或氧化銦錫(Indium-Tin Oxide, ITO)、或其它合適的材料、或上述之組合。在本實施例中，閘極142例如是掃描線140的一部分。源極162電性連接資料線160或者源極162是資料線160的一部分。另需說明的是，本實施例是以通道層120位於基板110與閘極142之間的頂閘極（top gate）型態的薄膜電晶體200為例，但本發明也可應用底閘極（bottom gate）型態或其他型態的薄膜電晶體。在本實施例中，畫素單元100a、100b例如為紅色畫素單元、藍色畫素單元以及綠色畫素單元中的兩者。
在本實施例中，第一絕緣層180例如是全面地形成在基板110上方而覆蓋上述的薄膜電晶體、掃描線140、資料線160以及第二絕緣層150。第一絕緣層180覆蓋汲極164，且具有暴露出汲極164的接觸窗182a、182b。如同前文所述，汲極164例如是在垂直方向上與畫素電極210部分重疊，第一絕緣層180配置於汲極164與畫素電極210之間，且第一絕緣層180接觸窗182a、182b暴露出汲極164。在本實施例中，在水平方向上，接觸窗開口182a、182b的對稱中心與汲極164的對稱中心例如是實質上重疊，如圖1B所示，且於基板110的垂直投影上，接觸窗開口182a、182b的邊緣例如是位於汲極164的邊緣內。本文所述的水平方向上，例如是掃描線140的延伸方向上，對稱中心是指物體在水平方向上的對稱中心，對稱軸的延伸方向例如是平行於資料線的延伸方向。第一絕緣層180的材料例如是有機材料(例如：聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類、或其它合適的材料、或上述之組合)、無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、或其它合適的材料、或上述之組合。
在本實施例中，共用電極190例如是位於第一絕緣層180上，具有共用開口192，共用開口192同時暴露出兩相鄰畫素單元100a、100b的汲極164。在本實施例中，第三絕緣層200例如是全面地形成在共用電極190上，並具有暴露出汲極164的接觸窗開口202。在本實施例中，接觸窗開口202例如是與接觸窗開口182a、182b一起形成，但本發明不限於此。第三絕緣層200的材料例如是不同於第一絕緣層180的材料。第三絕緣層200的材料例如是無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。在本實施例中，畫素電極210例如是位於第三絕緣層200上，且經由接觸窗202與接觸窗182a、182b而電性連接汲極164。共用電極190與畫素電極210電性絕緣。共用電極190以及畫素電極210的材料舉例係為氧化銦錫等透明導電材料，但不侷限於此，亦可視設計需求採用含有金屬的材料。在本實施例中，畫素電極210具有多個彼此電性連接的電極條212，藉以與共用電極190產生密度更高的電場變化，但本發明不侷限於此。在本實施例中，畫素電極210例如是具有靴形，靴形的一邊210a與另一邊210b之間具有小於180度的夾角θ。在本實施例中，夾角θ例如是位於共用開口192附近。在本實施例中，夾角θ所在位置與共用開口192之間的距離例如是小於5um。在一實施例中，夾角θ所在位置與共用開口192之間的距離例如是小於2um。在一實施例中，夾角θ所在位置與共用開口192之間的距離例如是小於1um。在一實施例中，可以更包括位於第一絕緣層180與第二絕緣層150之間的一絕緣層，此絕緣層可以具有與接觸窗202一起形成的接觸窗開口，此絕緣層的材質例如是無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。
在本實施例中，對應於兩相鄰畫素單元100a、100b的接觸窗開口152、接觸窗開口182a、182b以及接觸窗開口202例如是都完全位於共用開口192的範圍內。藉由使相鄰畫素單元100a、100b使用同一個共用開口192，使得共用電極190的邊緣與接觸窗開口182a、182b的邊緣之間具有足夠的距離b，距離b諸如大於製程極限的2um，能避免共用電極190滑落至接觸窗開口182a、182b中而造成汲極164與共用電極190短路。因此，在本實施例中，畫素電極210在電性連接汲極164時不會接觸到共用電極190，亦即畫素電極210與共用電極190彼此隔離而不接觸，因此畫素電極210與共用電極190可以分別具有不同電位而在兩者之間產生電場。在本實施例中，共用電極190的邊緣與接觸窗開口182a、182b的邊緣之間的距離符合大於2um的設計規範，且無須縮小接觸窗開口182a、182b的尺寸，亦無須減薄絕緣層180的厚度。此外，本實施例的畫素結構可以用於邊際場切換式(Fringe Field Switching，FFS)的液晶顯示面板的畫素結構，且適用於高解析度所需的微小畫素結構，同時又保有良好的電性連接。
圖2A是依照本發明的一實施例的一種畫素結構的示意圖，以及圖2B是沿圖2A的A-A’的剖面示意圖。請同時參照圖2A與圖2B，在本實施例中，在第一與第二畫素單元100a、100b中，與前述實施例不同之處在於在水平方向上，接觸窗開口182a、182b的對稱中心例如是偏移於汲極164的對稱中心外，如圖2B所示。也就是說，兩接觸窗開口182a、182b例如是相對於汲極164分別朝向兩畫素單元100a、100b之間的資料線160偏移靠近，但在基板110的垂直投影上，接觸窗開口182a、182b的邊緣仍位於汲極164的邊緣內。在另一實施例中，如圖3A與圖3B所示，接觸窗開口182a、182b例如是相對於汲極164朝資料線160更靠近，因此接觸窗開口182a、182b例如是與接觸窗開口152錯位配置，但在基板110的垂直投影上接觸窗開口182a、182b的邊緣仍位於汲極164的邊緣內。
圖4A是依照本發明的一實施例的一種畫素結構的示意圖，以及圖4B是沿圖4A的A-A’的剖面示意圖。請同時參照圖4A與圖4B，在本實施例中，與前述實施例不同之處在於接觸窗開口182a、182b僅暴露部分汲極164，例如暴露出汲極164的邊緣，且接觸窗開口182a、182b暴露汲極164以外的區域。也就是說，在本實施例中，兩接觸窗開口182a、182b例如是相對於汲極164分別朝向兩畫素單元100a、100b之間的資料線160靠近，使得接觸窗開口182a、182b例如是與接觸窗開口152錯位配置，且在基板110的垂直投影上接觸窗開口182a、182b邊緣落在汲極164外，亦即，接觸窗開口182a、182b暴露絕緣層150的部分頂部150a。
在上述的圖2A至圖4B的實施例中，藉由使相鄰畫素單元100a、100b共用一個共用開口192，使得第一絕緣層180的接觸窗開口182a、182b可以朝向相鄰畫素單元100a、100b之間的資料線160偏移，如此確保接觸窗開口182a、182b的邊緣與共用電極190之間具有較大的水平間距，諸如大於2um的間距。
在上述的實施例中是以兩個相鄰畫素單元為例來進行說明，但本發明不以此為限。圖5A是依照本發明的一實施例的一種畫素結構的示意圖，以及圖5B是沿圖5A的A-A’的剖面示意圖。請同時參照圖5A與圖5B，在本實施例中，畫素結構10可以更包括第三畫素單元100c，其位於第一與第二畫素單元100a、100b之間。第三畫素單元100c的構件與前述的第一與第二畫素單元100a、100b的構件相同。在本實施例中，畫素單元100a、100b、100c例如為紅色畫素單元、藍色畫素單元以及綠色畫素單元。在本實施例中，共用開口192同時暴露對應於相鄰畫素單元100a、100b、100c的接觸窗開口182a、182b、182c。也就是說，在本實施例中，相鄰的三個畫素單元100a、100b、100c共用一個共用電極190的共用開口192。在本實施中，對應於第三畫素單元100c的整個接觸窗開口182c例如是暴露部分汲極164，且此接觸窗開口182c的邊緣例如是位於汲極164的邊緣內。在本實施例中，對應於第三畫素單元100c的接觸窗開口152的邊緣例如是位於接觸窗開口182c的邊緣內。在本實施例中，資料線160a例如是位於第一畫素單元100a與第三畫素單元100c之間，以及資料線160b例如是位於第二畫素單元100b與第三畫素單元100c之間。接觸窗開口182c與資料線160a之間的距離例如是實質上相同於接觸窗開口182c與資料線160b之間的距離，接觸窗開口182a相對於第一畫素單元100a的汲極164朝資料線160a靠近，接觸窗開口182b相對於第二畫素單元100b的汲極164朝資料線160b靠近。在本實施例中，是以接觸窗開口182a、182b具有與圖4A與圖4B所述的相同的配置方式為例，但本發明不以此為限。在其他實施例中，接觸窗開口182a、182b、182c可以具有與圖1A與圖1B、圖2A與圖2B、圖3A與圖3B、圖4A與圖4B或其相似者或上述之組合具有相同的配置方式。特別一提的是，在上述的實施例中是以接觸窗開口182a、182b朝向資料線160、160a、160b偏移為例，但本發明不限於此，也就是說，接觸窗開口182a、182b也可以一同朝向兩相鄰畫素單元之間的其他訊號線(諸如掃描線140)偏移。
在上述的實施例中，由於相鄰畫素單元使用共用電極的同一個共用開口，因此可以進一步縮小畫素單元的寬度。詳細地說，請參照圖6A，此為習知的畫素結構，此畫素結構的共用電極190的開口191是分別對應於一個畫素單元100。一般來說，為了避免共用電極190滑落至接觸窗開口182中而造成汲極164與共用電極190短路，共用電極190與接觸窗開口182的邊緣之間具有設計規範為2um，以及製造接觸窗開口182的製程極限為4um，因此在訊號線（以掃描線140為例，但不限於此）的延伸方向上，假設兩相鄰開口191之間的共用電極的寬度a為2um，接觸窗開口182的邊緣與開口191的邊緣之間的距離b為2um，接觸窗開口182的尺寸c為4um，如此一來，單一個畫素單元的寬度為（a+2b+c），也就是約為10um。
然而，在上述的實施例中，如圖6B所示，假設兩相鄰共用開口192之間的共用電極190的寬度a為2um，接觸窗開口182a、182b的邊緣與共用開口192的邊緣之間的距離b為2um，接觸窗開口182a、182b的尺寸c為4um，兩接觸窗開口182a、182b之間的距離d為3um，如此一來，單一個畫素單元的寬度為（1/2a+b+c+1/2d）也就是約為8.5um。在另一實施例中，如圖6C所示，兩相鄰共用開口192之間的共用電極190的寬度a為1.5~2um，接觸窗開口182a、182b的邊緣與共用開口192的邊緣之間的距離b為2~2.5um，接觸窗182a、182b的尺寸c為3~4um，兩接觸窗開口182a、182b之間的距離d為1.5~2um，如此一來，單一個畫素單元的寬度為（1/2a+b+c+1/2d），也就是約為6.5~8.5um。在又一實施例中，如圖6D所示，兩相鄰共用開口192之間的共用電極190的寬度a為1.5~2um，接觸窗開口182a、182b的邊緣與共用開口192的邊緣之間的距離b為2~2.5um，接觸窗開口182a、182b、182c的尺寸c為3~4um，兩接觸窗182a、182b、182c之間的距離d為4um，如此一來，單一個畫素單元的寬度為1/3（a+2b+3c+2d），也就是約為7.5~9um。由上述可知，相較於習知的畫素結構，本實施例的畫素單元的寬度可以進一步縮減，因此適用於高解析度所需的微小畫素結構。
綜上所述，本發明的畫素結構的絕緣層具有分別暴露出畫素單元的汲極的接觸窗開口，而共用電極的共用開口同時暴露兩相鄰的畫素單元的接觸窗開口。如此一來，可以使得共用開口與接觸窗開口之間具有足夠的間隔，以避免共用電極與汲極短路。此外，在一實施例中，藉由使相鄰畫素單元共用一個共用開口，使得絕緣層的接觸窗開口可以朝向相鄰畫素單元之間的訊號線偏移，如此確保接觸窗開口的邊緣與共用電極之間具有較大的間距，以進一步避免共用電極與汲極短路。因此，畫素結構具有良好的元件特性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧畫素結構
100、100a、100b、100c‧‧‧畫素單元
110‧‧‧基板
120‧‧‧通道層
130‧‧‧閘絕緣層
132、152、154、182、182a、182b、182c、202‧‧‧接觸窗開口
140‧‧‧掃描線
142‧‧‧閘極
150‧‧‧第二絕緣層
150a‧‧‧頂部
160、160a、160b‧‧‧資料線
162‧‧‧源極
164‧‧‧汲極
180‧‧‧第一絕緣層
190‧‧‧共用電極
191‧‧‧開口
192‧‧‧共用開口
200‧‧‧第三絕緣層
210‧‧‧畫素電極
210a、210b‧‧‧邊
212‧‧‧電極條
a‧‧‧寬度
b、d‧‧‧距離
c‧‧‧尺寸
θ‧‧‧夾角
圖1A是依照本發明的一實施例的一種畫素結構的示意圖，以及圖1B是沿圖1A的A-A’的剖面示意圖。
圖2A是依照本發明的一實施例的一種畫素結構的示意圖，以及圖2B是沿圖2A的A-A’的剖面示意圖。
圖3A是依照本發明的一實施例的一種畫素結構的示意圖，以及圖3B是沿圖3A的A-A’的剖面示意圖。
圖4A是依照本發明的一實施例的一種畫素結構的示意圖，以及圖4B是沿圖4A的A-A’的剖面示意圖。
圖5A是依照本發明的一實施例的一種畫素結構的示意圖，以及圖5B是沿圖5A的A-A’的剖面示意圖。
圖6A是習知一種畫素結構的局部示意圖，以及圖6B至圖6D分別是圖1A、圖4A以及圖5A的局部放大示意圖。
10‧‧‧畫素結構
100a、100b‧‧‧畫素單元
110‧‧‧基板
120‧‧‧通道層
130‧‧‧閘絕緣層
132、152、182a、182b、202‧‧‧接觸窗開口
150‧‧‧第二絕緣層
160‧‧‧資料線
164‧‧‧汲極
180‧‧‧第一絕緣層
190‧‧‧共用電極
192‧‧‧共用開口
200‧‧‧第三絕緣層
210‧‧‧畫素電極
b‧‧‧距離

Claims (15)

  1. 一種畫素結構，包括：一第一畫素單元，配置於一基板上，包括一第一汲極與一第一畫素電極；一第二畫素單元，配置於該基板上，包括一第二汲極與一第二畫素電極；一第一絕緣層，覆蓋該第一汲極與該第二汲極，其中該第一畫素電極與該第二畫素電極配置於該第一絕緣層上，該第一絕緣層具有暴露該第一汲極的一第一接觸窗開口與暴露該第二汲極的一第二接觸窗開口；一共用電極，配置於該第一絕緣層上且與該第一畫素電極與該第二畫素電極電性絕緣，該共用電極具有一共用開口，於該基板的垂直投影上，該第一接觸窗開口與該第二接觸窗開口均落在該共用開口的範圍內；以及一第二絕緣層與一第一訊號線，該第一汲極與該第二汲極配置於該第二絕緣層上且填入該第二絕緣層的一第三接觸窗開口與一第四接觸窗開口中，該第一訊號線位於該第一畫素單元與該第二畫素單元之間。
  2. 如申請專利範圍第1項所述的畫素結構，其中於該基板的垂直投影上該第一接觸窗開口的邊緣位於該第一汲極的邊緣內。
  3. 如申請專利範圍第1項所述的畫素結構，其中在水平方向上，該第一接觸窗開口的對稱中心偏移於該第一汲極的對稱中心，該第一接觸窗開口的邊緣位於該第一汲極的邊緣內。
  4. 如申請專利範圍第3項所述的畫素結構，其中該第一接觸窗開口相對於該第一汲極朝該第一訊號線靠近，該第二接觸窗開口相對於該第二汲極朝該第一訊號線靠近。
  5. 如申請專利範圍第1項所述的畫素結構，其中該第一接觸窗開口暴露部分該第一汲極，且該第一接觸窗開口暴露該第一汲極以外的區域。
  6. 如申請專利範圍第5項所述的畫素結構，其中該第一接觸窗開口相對於該第一汲極朝該第一訊號線靠近，該第二接觸窗開口相對於該第二汲極朝該第一訊號線靠近，該第一接觸窗開口與該第二接觸窗開口暴露該第二絕緣層的部分頂部。
  7. 如申請專利範圍第1項所述的畫素結構，更包括一第三絕緣層，配置於該第一絕緣層上且覆蓋部分該共用電極，具有一第五接觸窗開口與一第六接觸窗開口，其中該第五接觸窗開口連通該第一接觸窗開口，該第六接觸窗開口連通該第二接觸窗開口。
  8. 如申請專利範圍第7項所述的畫素結構，其中該第一畫素電極配置於該第三絕緣層上且經由該第五接觸窗開口及該第一接觸窗開口與該第一汲極電性連接，該第二畫素電極配置於該第 三絕緣層上且經由該第六接觸窗開口及該第二接觸窗開口與該第二汲極電性連接。
  9. 如申請專利範圍第1項所述的畫素結構，其中該第一畫素單元更包括一第一源極與一第一通道層，該第一源極經由一第七接觸窗開口與該第一通道層電性連接。
  10. 一種畫素結構，包括：一第一畫素單元，配置於一基板上，包括一第一汲極與一第一畫素電極；一第二畫素單元，配置於該基板上，包括一第二汲極與一第二畫素電極；一第一絕緣層，覆蓋該第一汲極與該第二汲極，其中該第一畫素電極與該第二畫素電極配置於該第一絕緣層上，該第一絕緣層具有暴露該第一汲極的一第一接觸窗開口與暴露該第二汲極的一第二接觸窗開口；一共用電極，配置於該第一絕緣層上且與該第一畫素電極與該第二畫素電極電性絕緣，該共用電極具有一共用開口，於該基板的垂直投影上，該第一接觸窗開口與該第二接觸窗開口均落在該共用開口的範圍內；以及一第三畫素單元，具有一第三汲極與一第三畫素電極，其中該第三畫素單元配置於該第一畫素單元與該第二畫素單元之間。
  11. 如申請專利範圍第10項所述的畫素結構，其中該第一絕緣層更覆蓋該第三汲極，該第三畫素電極配置於該第一絕緣層 上，該第一絕緣層更具有暴露該第三汲極的一第八接觸窗開口，於該基板的垂直投影上該第一接觸窗開口、該第二接觸窗開口以及該第八接觸窗開口均落在該共用開口的範圍內。
  12. 如申請專利範圍第11項所述的畫素結構，其中於該基板的垂直投影上該第一接觸窗開口與該第一汲極部分重疊，該第二接觸窗開口與該第二汲極部分重疊，且該第八接觸窗開口的邊緣位於該第三汲極的邊緣內。
  13. 如申請專利範圍第12項所述的畫素結構，更包括一第一訊號線與一第二訊號線，該第一訊號線位於該第一畫素單元與該第三畫素單元之間，該第二訊號線位於該第二畫素單元與該第三畫素單元之間，其中該第八接觸窗開口與該第一訊號線與該第二訊號線之間的距離實質上相同，該第一接觸窗開口相對於該第一汲極朝該第一訊號線靠近，該第二接觸窗開口相對於該第二汲極朝該第二訊號線靠近。
  14. 如申請專利範圍第12項所述的畫素結構，更包括一第三絕緣層，配置於該第一絕緣層上且覆蓋部分該共用電極，具有一第五接觸窗開口、一第六接觸窗開口以及一第九接觸窗開口，其中該第五接觸窗開口連通該第一接觸窗開口，該第六接觸窗開口連通該第二接觸窗開口，該第九接觸窗開口連通該第八接觸窗開口。
  15. 如申請專利範圍第14項所述的畫素結構，其中該第一畫素電極經由該第五接觸窗開口及該第一接觸窗開口與該第一汲 極電性連接，該第二畫素電極經由該第六接觸窗開口及該第二接觸窗開口與該第二汲極電性連接，該第三畫素電極經由該第九接觸窗開口及該第八接觸窗開口與該第三汲極電性連接。
TW105107744A 2016-03-14 2016-03-14 畫素結構 TWI590424B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105107744A TWI590424B (zh) 2016-03-14 2016-03-14 畫素結構
CN201610308126.4A CN105762156B (zh) 2016-03-14 2016-05-11 像素结构
US15/457,197 US10332918B2 (en) 2016-03-14 2017-03-13 Pixel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105107744A TWI590424B (zh) 2016-03-14 2016-03-14 畫素結構

Publications (2)

Publication Number Publication Date
TWI590424B true TWI590424B (zh) 2017-07-01
TW201733091A TW201733091A (zh) 2017-09-16

Family

ID=56323863

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107744A TWI590424B (zh) 2016-03-14 2016-03-14 畫素結構

Country Status (3)

Country Link
US (1) US10332918B2 (zh)
CN (1) CN105762156B (zh)
TW (1) TWI590424B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
CN210073855U (zh) * 2019-08-26 2020-02-14 北京京东方技术开发有限公司 阵列基板、显示面板和显示装置
TWI778352B (zh) * 2020-04-15 2022-09-21 友達光電股份有限公司 畫素結構

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356750B2 (ja) * 2007-01-25 2009-11-04 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
TWI380111B (en) * 2009-04-09 2012-12-21 Au Optronics Corp Pixel array and display panel
CN101718934B (zh) * 2009-12-28 2011-05-25 友达光电股份有限公司 显示器及其光电装置
TWI515498B (zh) * 2013-05-20 2016-01-01 群創光電股份有限公司 顯示裝置及其電晶體陣列基板
TWI615664B (zh) 2013-11-08 2018-02-21 友達光電股份有限公司 畫素陣列
KR102323658B1 (ko) * 2015-06-16 2021-11-09 삼성디스플레이 주식회사 액정 표시 장치
CN105572927A (zh) * 2016-03-11 2016-05-11 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
KR102547501B1 (ko) * 2016-04-28 2023-06-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Also Published As

Publication number Publication date
US10332918B2 (en) 2019-06-25
CN105762156A (zh) 2016-07-13
CN105762156B (zh) 2019-01-01
US20170263653A1 (en) 2017-09-14
TW201733091A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
TWI495942B (zh) 畫素結構、顯示面板與畫素結構的製作方法
US8212951B2 (en) Liquid crystal display
CN103984130B (zh) 像素结构及显示面板
US11843002B2 (en) Transistor structure, display device including transistor structure, and method of manufacturing transistor structure
US10571763B2 (en) Array substrate and electronic device
KR102295477B1 (ko) 박막 트랜지스터 표시판
CN112133709A (zh) 显示装置
TWI590424B (zh) 畫素結構
TW201622112A (zh) 顯示面板
KR20220046529A (ko) 표시 장치
CN103901684A (zh) 一种ips模式的液晶显示器
US20140175424A1 (en) Thin film transistor array panel and method of manufacturing the same
US9213208B2 (en) Liquid crystal display device comprising voltage fluctuations
CN105824160B (zh) 显示面板
CN101515590B (zh) 薄膜晶体管数组基板
JP6279248B2 (ja) 液晶表示装置
CN108663862B (zh) 显示面板
US11703732B2 (en) Pixel array substrate comprising a plurality of signal lines disposed on a plurality of insulation patterns each having at least one recess structure filled with the signal lines
US11796874B2 (en) Display panel
TWI437342B (zh) 電泳顯示器及其畫素結構
US20230094885A1 (en) Display panel
KR102081604B1 (ko) 액정표시장치
CN106571372A (zh) 显示面板
CN105679704A (zh) 像素结构及其制造方法
TW201624723A (zh) 薄膜電晶體及薄膜電晶體基板