TWI589727B - 矽氧化膜之形成方法及其形成裝置 - Google Patents

矽氧化膜之形成方法及其形成裝置 Download PDF

Info

Publication number
TWI589727B
TWI589727B TW104108251A TW104108251A TWI589727B TW I589727 B TWI589727 B TW I589727B TW 104108251 A TW104108251 A TW 104108251A TW 104108251 A TW104108251 A TW 104108251A TW I589727 B TWI589727 B TW I589727B
Authority
TW
Taiwan
Prior art keywords
film
ruthenium
oxide film
forming
gas supply
Prior art date
Application number
TW104108251A
Other languages
English (en)
Other versions
TW201602394A (zh
Inventor
岡田充弘
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201602394A publication Critical patent/TW201602394A/zh
Application granted granted Critical
Publication of TWI589727B publication Critical patent/TWI589727B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

矽氧化膜之形成方法及其形成裝置
本發明係關於一種矽氧化膜之形成方法及其形成裝置。
半導體裝置等之製程中，具有在介電導體形成溝，並於溝內嵌入矽氧化膜之步驟。此等情況，過去，係藉由CVD(Chemical Vapor Deposition，化學氣相沉積)法使如甲矽烷(SiH4)等矽化合物與過氧化氫反應而形成該膜。
【本發明所欲解決的問題】
而伴隨半導體裝置的細微化，要求增高嵌入矽氧化膜的溝之寬高比，一旦寬高比變高，則具有在嵌入矽氧化膜時變得容易產生孔隙或縫隙等問題。因此，需要即便寬高比變高仍可抑制孔隙或縫隙之產生的矽氧化膜之形成方法。
本發明提供一種，可抑制孔隙或縫隙之產生的矽氧化膜之形成方法及其形成裝置。 【解決問題之技術手段】
本發明之第1觀點的矽氧化膜之形成方法，以嵌入至表面形成有溝的被處理體之該溝的方式形成矽氧化膜，包含如下步驟： 矽膜形成步驟，於該被處理體的溝形成矽膜； 蝕刻步驟，將在該矽膜形成步驟中形成的矽膜加以蝕刻； 氧化步驟，將在該蝕刻步驟中蝕刻的矽膜氧化而形成第1矽氧化膜；以及 嵌入步驟，形成第2矽氧化膜，使其覆蓋在該氧化步驟中形成的第1矽氧化膜，並嵌入至該被處理體的溝。
本發明之第2觀點的矽氧化膜之形成裝置，在收納於反應室內且表面形成有溝的被處理體之該溝，形成矽氧化膜，具備： 矽膜成膜用氣體供給機構，對該反應室內供給矽膜成膜用氣體； 蝕刻用氣體供給機構，對該反應室內供給蝕刻矽膜之蝕刻用氣體； 氧化用氣體供給機構，對該反應室內供給將該矽膜氧化而形成第1矽氧化膜之氧化用氣體； 矽氧化膜成膜用氣體供給機構，對該反應室內供給矽氧化膜成膜用氣體；以及 控制機構，控制該矽膜成膜用氣體供給機構、該蝕刻用氣體供給機構、該氧化用氣體供給機構、及該矽氧化膜成膜用氣體供給機構； 該控制機構，控制該矽膜成膜用氣體供給機構以於該被處理體的溝形成矽膜，控制該蝕刻用氣體供給機構以蝕刻該形成的矽膜，控制該氧化用氣體供給機構以將該蝕刻的矽膜氧化而形成第1矽氧化膜，控制該矽氧化膜成膜用氣體供給機構以形成第2矽氧化膜，使其覆蓋該形成的第1矽氧化膜，並嵌入該被處理體的溝。
以下，對本發明的矽氧化膜之形成方法及其形成裝置加以說明。下述詳細的說明中，為了可充分理解本發明而給予大量具體的描述細節。然而，應明白即便不具有此等說明細節，所屬技術領域中具有通常知識者仍可獲得本發明。其他例子中，為了避免不易理解各種實施形態，對於習知方法、順序、系統及構成要素並未詳細顯示。
本實施形態，作為矽氧化膜之形成裝置，以利用圖1所示之分批式縱型處理裝置的情況為例予以說明。
如圖1所示，處理裝置1，具備長邊方向朝向垂直方向的反應管(反應室)2。反應管2，具備由內管2a及外管2b構成之雙管構造，外管2b以包覆內管2a且與內管2a具有既定間隔的方式形成，具有頂棚。內管2a與外管2b之側壁，於圖1如箭頭所示地，具有複數個開口。內管2a及外管2b，係以耐熱及耐腐蝕性優良的材料，例如石英形成。
於反應管2之一側方，配置供將反應管2內的氣體排氣所用之排氣部3。排氣部3，以沿著反應管2往上方延伸的方式形成，藉由設置在反應管2之側壁的開口，而與反應管2連通。排氣部3之上端，與配置在反應管2之上部的排氣口4相連接。該排氣口4與未圖示之排氣管相連接，在排氣管設置未圖示的閥與後述真空泵127等壓力調整機構。藉由該壓力調整機構，使從外管2b之一方的側壁側(處理氣體供給管8)供給之氣體，通過內管2a、外管2b之另一方的側壁側、排氣部3、排氣口4，而往排氣管排氣，將反應管2內控制為期望的壓力(真空度)。
於反應管2之下方，配置蓋體5。蓋體5，係以耐熱及耐腐蝕性優良的材料，例如石英形成。此外，蓋體5，構成為可藉由後述之晶舟升降部128上下移動。而若藉由晶舟升降部128使蓋體5上升，則將反應管2之下方側(爐口部分)關閉；若藉由晶舟升降部128使蓋體5下降，則使反應管2之下方側(爐口部分)開口。
於蓋體5上方，載置晶圓舟6。晶圓舟6，以例如石英形成。晶圓舟6，構成為可在垂直方向於既定間隔中收納複數片半導體晶圓W。另，亦可於蓋體5之上部，設置防止反應管2內的溫度自反應管2之爐口部分起降低的保溫筒、以可使收納半導體晶圓W的晶圓舟6旋轉之方式載置晶圓舟6的旋轉台，於其等上方載置晶圓舟6。此等情況，變得容易將收納於晶圓舟6之半導體晶圓W控制在均一的溫度。
於反應管2周圍，以包圍反應管2的方式，例如，設置由電阻發熱體構成之升溫用加熱器7。藉由該升溫用加熱器7將反應管2之內部加熱至既定溫度，此一結果，將收納在反應管2之內部的半導體晶圓W加熱至既定溫度。
於反應管2的下端附近之側壁，使對反應管2(外管2b)內供給處理氣體的處理氣體供給管8貫穿。作為處理氣體，可使用：作為矽膜之成膜用氣體的乙矽烷(Si2 H6 )、甲矽烷(SiH4 )；作為蝕刻氣體的氯(Cl2 )、氟(F2 )；作為氧化氣體的氧(O2 )、臭氧(O3 )；作為矽氧化膜之成膜氣體的TEOS(Tetra Ethyl Ortho Silicate，四乙氧基矽烷)、鈦酸鋇(BTO)等。
於處理氣體供給管8，在垂直方向之各個既定間隔設置供給孔，從供給孔起對反應管2(外管2b)內供給處理氣體。因此，於圖1如箭頭所示地，從垂直方向之複數處起往反應管2內供給處理氣體。
此外，於反應管2的下端附近之側壁，使對反應管2(外管2b)內供給作為稀釋氣體及沖洗氣體的氮(N2 )之氮氣供給管11貫穿。
處理氣體供給管8、氮氣供給管11，隔著後述質量流量控制器(MFC：Mass Flow Controller)125，而與未圖示之氣體供給源相連接。
此外，於反應管2內，配置複數根測定反應管2內的溫度之例如由熱電偶構成的溫度感測器122、以及測定反應管2內的壓力之壓力計123。
此外，處理裝置1，具備施行裝置各部之控制的控制部100。圖2顯示控制部100之構成。如圖2所示，於控制部100，連接操作面板121、溫度感測器122、壓力計123、加熱器控制器124、MFC125、閥控制部126、真空泵127、晶舟升降部128等。
操作面板121，具備顯示畫面與操作鈕，將操作者之操作指示往控制部100傳遞，此外，將來自控制部100的各種資訊顯示在顯示畫面。
溫度感測器122，測定反應管2內及排氣管內等之各部的溫度，將該測定值告知控制部100。 壓力計123，測定反應管2內及排氣管內等之各部的壓力，將該測定值告知控制部100。
加熱器控制器124，係供各別地控制升溫用加熱器7所用之元件，回應來自控制部100的指示，對升溫用加熱器7通電以將其等加熱，此外，各別地測定升溫用加熱器7之消耗電力，告知控制部100。
MFC125，配置於處理氣體供給管8、氮氣供給管11等各配管，將流通於各配管之氣體的流量控制為由控制部100指示的量，並測定實際流通之氣體的流量，告知控制部100。
閥控制部126，配置於各配管，將配置於各配管之閥的開度控制為由控制部100指示的值。 真空泵127，與排氣管連接，將反應管2內的氣體排氣。
晶舟升降部128，藉由使蓋體5上升，而將晶圓舟6(半導體晶圓W)裝載於反應管2內；藉由使蓋體5下降，而將晶圓舟6(半導體晶圓W)自反應管2內卸載。
控制部100，由配方記憶部111、ROM(Read Only Memory，唯讀記憶體)112、RAM(Random Access Memory，隨機存取記憶體)113、I/O埠(Input/Output Port) 114、CPU(Central Processing Unit，中央處理單元)115、及將其等相互連接之匯流排116構成。
於配方記憶部111，儲存設定用配方與複數個製程用配方。最初製造處理裝置1時，僅收納設定用配方。設定用配方，係在產生配合各處理裝置之熱模型等時實行的配方。製程用配方，係在使用者實際施行之各處理(製程)所準備的配方，規定自將半導體晶圓W往反應管2裝載起，至將處理完畢之半導體晶圓W卸載為止，其各部的溫度之變化、反應管2內之壓力變化、各種氣體的供給開始及停止之時間點與供給量等。
ROM112，由EEPROM(Electrically　Erasable　Programmable　Read　Only　Memory，電子抹除式可複寫唯讀記憶體)、快閃記憶體、硬碟等構成，係儲存CPU115之動作程式等的記錄媒體。 RAM113，作為CPU115之工作區等而作用。
I/O埠114，與操作面板121、溫度感測器122、壓力計123、加熱器控制器124、MFC125、閥控制部126、真空泵127、晶舟升降部128等連接，控制資料與訊號的輸出入。
CPU115，構成控制部100的中樞，實行儲存在ROM112之控制程式。此外，CPU115，依循來自操作面板121之指示，依照儲存在配方記憶部111的配方(製程用配方)，而控制處理裝置1之動作。亦即，CPU115控制下述各部以使其等依循製程用配方：使溫度感測器122、壓力計123、MFC125等測定反應管2內及排氣管內等之各部的溫度、壓力、流量等，依據該測定資料，對加熱器控制器124、MFC125、閥控制部126、真空泵127等輸出控制訊號等。 匯流排116，在各部之間傳達資訊。
接著，對利用如同上述地構成之處理裝置1的矽氧化膜之形成方法加以說明。另，下述說明中，構成處理裝置1之各部的動作，係以控制部100(CPU115)控制。此外，各處理中之反應管2內的溫度、壓力、氣體之流量等，如同前述地，藉由使控制部100(CPU115)控制加熱器控制器124(升溫用加熱器7)、MFC125、閥控制部126等，例如設定為依循如圖3所示之配方(時間程序)的條件。
此外，本實施形態，於作為被處理體之半導體晶圓W，如圖4所示，在基板51上的作為介電導體之第1矽膜52形成溝53，以嵌入該溝53的方式，形成矽氧化膜。
首先，將反應管2內設定為既定溫度，例如，如圖3(a)所示地設定為300℃。此外，如圖3(c)所示，從氮氣供給管11起對反應管2內供給既定量的氮。其次，將收納圖4(a)所示之半導體晶圓W的晶圓舟6載置於蓋體5。而後，藉由晶舟升降部128使蓋體5上升，將半導體晶圓W(晶圓舟6)裝載於反應管2內(裝載步驟)。
接著，如圖3(c)所示，從氮氣供給管11起對反應管2內供給既定量的氮，並將反應管2內設定為既定溫度，例如，如圖3(a)所示地設定為400℃。另外，排出反應管2內的氣體，將反應管2減壓至既定壓力，例如，如圖3(b)所示地減壓至133 Pa(1Torr)。而後，使反應管2內在該溫度及壓力下趨於穩定(穩定化步驟)。
反應管2內的溫度，宜為200℃~600℃，更宜為350℃~550℃。此係因藉由使反應管2內的溫度位於此一範圍，而可提高形成之矽膜的膜質與膜厚均一性等。
反應管2內的壓力，宜為0.133Pa(0.001Torr)~13.3kPa(100Torr)。此係因藉由使壓力位於此一範圍，而可促進半導體晶圓W與Si的反應。更宜使反應管2內的壓力，為13.3Pa(0.1Torr)~1330Pa(10Torr)。此係因藉由使壓力位於此一範圍，而變得容易控制反應管2內的壓力。
一旦反應管2內在既定壓力及溫度趨於穩定，則停止來自氮氣供給管11之氮的供給，對反應管2內供給成膜用氣體。具體而言，如圖3(d)所示，從處理氣體供給管8起供給既定量的乙矽烷(Si2 H6 )(流通步驟)。
供給至反應管2內的乙矽烷，在反應管2內被加熱而活性化。因此，一旦對反應管2內供給乙矽烷，則半導體晶圓W與活性化的Si反應，將既定量的Si吸附於半導體晶圓W。此一結果，如圖4(b)所示地，於半導體晶圓W形成具有溝部54的第2矽膜55。
一旦於半導體晶圓W吸附既定量的Si，則停止來自處理氣體供給管8之乙矽烷的供給。而後，排出反應管2內的氣體，並如圖3(c)所示地，從氮氣供給管11起對反應管2內供給既定量的氮，將反應管2內的氣體往反應管2外排出(沖洗、Vacuum步驟)。
此外，如圖3(c)所示，從氮氣供給管11起對反應管2內供給既定量的氮，並將反應管2內設定為既定溫度，例如，如圖3(a)所示地設定為300℃。另外，排出反應管2內的氣體，將反應管2減壓至既定壓力，例如，如圖3(b)所示地減壓至40Pa (0.3Torr)。
此處，反應管2內的溫度，宜為200℃~350℃，更宜為250℃~325℃。反應管2內的壓力，宜為1.33Pa(0.01Torr)~1330Pa(10Torr)，更宜為13.3Pa(0.1Torr)~133kPa (1Torr)。此係因藉由使反應管2內的溫度及壓力位於此一範圍，而可良好地蝕刻。
接著，停止來自氮氣供給管11之氮的供給，對反應管2內供給蝕刻用氣體。具體而言，如圖3(e)所示，從處理氣體供給管8起供給既定量的氯(Cl2 )(流通步驟)。
供給至反應管2內的氯，在反應管2內被加熱而活性化，蝕刻形成在半導體晶圓W的溝53之第2矽膜55。此一結果，如圖4(c)所示，於半導體晶圓W之第2矽膜55形成V字形的溝部54。
一旦於半導體晶圓W之第2矽膜55形成V字形的溝部54，則停止來自處理氣體供給管8之氯的供給。而後，排出反應管2內的氣體，並如圖3(c)所示，從氮氣供給管11起對反應管2內供給既定量的氮，將反應管2內的氣體往反應管2外排出(沖洗、Vacuum步驟)。
此外，如圖3(c)所示，從氮氣供給管11起對反應管2內供給既定量的氮，並將反應管2內設定為既定溫度，例如，如圖3(a)所示地設定為800℃。另外，排出反應管2內的氣體，將反應管2加壓至既定壓力，例如，如圖3(b)所示地加壓至133 Pa(1Torr)。
此處，反應管2內的溫度，宜為450℃~1000℃，更宜為700℃~900℃。反應管2內的壓力，宜為0.133Pa(0.001Torr)~13.3kPa(100Torr)，更宜為13.3Pa(0.1Torr)~ 1330Pa(10Torr)。此係因藉由使反應管2內的溫度及壓力位於此一範圍，而可將形成的矽膜良好地氧化。
接著，停止來自氮氣供給管11之氮的供給，對反應管2內供給氧化用氣體。具體而言，如圖3(f)所示，從處理氣體供給管8起供給既定量的氧(O2 )(流通步驟)。
供給至反應管2內的氧，在反應管2內被加熱而活性化，形成氧自由基。藉由此氧自由基，將形成的第2矽膜55氧化，如圖4(d)所示地，形成第1矽氧化膜56。
一旦第2矽膜55被氧化而形成第1矽氧化膜56，則停止來自處理氣體供給管8之氧的供給。接著，排出反應管2內的氣體，並如圖3(c)所示，從氮氣供給管11起對反應管2內供給既定量的氮，將反應管2內的氣體往反應管2外排出(沖洗、Vacuum步驟)。
此外，如圖3(c)所示，從氮氣供給管11起對反應管2內供給既定量的氮，並將反應管2內設定為既定溫度，例如，如圖3(a)所示地設定為800℃。另外，排出反應管2內的氣體，將反應管2加壓至既定壓力，例如，如圖3(b)所示地加壓至133 Pa(1Torr)。
接著，停止來自氮氣供給管11之氮的供給，對反應管2內供給矽氧化膜之成膜用氣體。具體而言，如圖3(g)所示，從處理氣體供給管8起供給既定量的TEOS (流通步驟)。
供給至反應管2內的TEOS，在反應管2內被加熱而活性化，如圖4(d)所示地，在所形成之第1矽氧化膜56上形成第2矽氧化膜57。
此處，如圖4(d)所示，在蝕刻第2矽膜55後被氧化的第1矽氧化膜56，形成V字形的溝部54，故即便於該第1矽氧化膜56上形成第2矽氧化膜57，在嵌入第2矽氧化膜57時仍不易產生孔隙或縫隙。因此，例如，即便寬高比變高，仍可抑制孔隙或縫隙之產生。
一旦於半導體晶圓W形成期望的矽氧化膜，則藉由升溫用加熱器7將反應管2內維持為既定的卸載溫度，例如，如圖3(a)所示地維持為300℃並從氮氣供給管11起對反應管2內供給既定量的氮，將反應管2內以氮循環沖洗使其回到常壓(常壓恢復步驟)。接著，藉由以晶舟升降部128使蓋體5下降，而將半導體晶圓W卸載(卸載步驟)。
如同上述說明，若依本實施形態，則於第1矽膜52的溝53形成具有溝部54之第2矽膜55，蝕刻以使溝部54呈V字形後，使第2矽膜55氧化而形成第1矽氧化膜56，進一步，以嵌入溝部54的方式形成第2矽氧化膜57，故例如可形成即便寬高比變高，孔隙或縫隙之產生仍受到抑制的矽氧化膜。
另，本發明，並未限定於上述實施形態，亦可進行各種變形、應用。以下，對可適用於本發明之其他實施形態加以說明。
上述實施形態，雖對於以藉由乙矽烷形成矽膜之情況為例而說明本發明，但例如亦可如圖5所示地，在形成矽膜前，吸附胺基矽烷氣體而形成胺基矽烷層61作為種晶層後，藉由乙矽烷形成矽膜62。此一情況，可提高形成之矽膜62的膜質(例如面內均一性)。作為吸附為種晶層之胺基矽烷層61，具有：BAS(丁胺基矽烷)、BTBAS(雙(叔丁胺基)矽烷)、DMAS(二甲胺基矽烷)、TDMAS(三(二甲胺基)矽烷)、DEAS(二乙胺基矽烷)、BDEAS(雙(二乙胺基)矽烷)、DPAS(二丙胺基矽烷)、DIPAS(二(異丙胺基)矽烷)。
進一步，亦可在吸附胺基矽烷層61以作為種晶層的步驟、及藉由乙矽烷形成矽膜62的步驟之間，如圖6所示地，追加在較藉由乙矽烷形成矽膜62的步驟中的壓力更高的高壓下，藉由乙矽烷形成矽膜71的步驟。此一情況，可縮短保溫時間，去除形成之矽膜62的表面粗糙度惡化之疑慮。此一結果，可形成表面粗糙度、及覆蓋性良好的矽膜62。如此地，藉由形成表面粗糙度、及覆蓋性良好的矽膜，而可使形成於其上方之矽氧化膜的表面粗糙度、及覆蓋性良好。
上述實施形態，雖以在形成有溝53的第1矽膜52形成第1矽氧化膜56之情況為例說明本發明，但形成有溝的膜並未限定於矽膜，亦可為例如SiC膜、SiO膜、SiN膜。
上述實施形態，雖以使溝部54成為V字形的方式蝕刻之情況為例說明本發明，但在矽氧化膜形成步驟中，以形成矽氧化膜至溝部54之底部為止的方式將溝部54之上部開口即可，溝部54不形成為V字形亦可。
上述實施形態，雖以使用作為蝕刻氣體的氯之情況為例說明本發明，但為能夠以使形成之矽膜的溝部54呈V字形之方式蝕刻的氣體即可，例如可使用如氟(F2 )之各種蝕刻氣體。
上述實施形態，雖以使用作為氧化氣體的氧之情況為例說明本發明，但為能夠將所形成之第2矽膜55氧化而形成第1矽氧化膜56的氣體即可，可使用如臭氧(O3 )之各種氧化氣體。
上述實施形態，雖以使用作為第2矽氧化膜57之成膜氣體的TEOS之CVD法的情況為例說明本發明，但可使用各種成膜用氣體。此外，亦可藉由ALD(Atomic Layer Deposition，原子層沉積)法將矽氧化膜成膜。
上述實施形態，雖以在供給處理氣體時僅供給處理氣體之情況為例說明本發明，但例如亦可在供給處理氣體時供給作為稀釋氣體的氮。此一情況，處理時間的設定等變得簡單。作為稀釋氣體，宜為惰性氣體，除了氮以外，例如可應用氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)。
本實施形態，雖以利用雙管構造的分批式處理裝置作為處理裝置1之情況為例說明本發明，但例如亦可將本發明應用在單管構造的分批式處理裝置。此外，本發明亦可應用在分批式橫型處理裝置或單片式處理裝置。
本發明之實施形態的控制部100，亦可不藉由專用系統，而使用一般的電腦系統實現。例如，可藉由在通用電腦，自收納有供實行上述處理所用之程式的記錄媒體(軟性磁碟、CD-ROM(Compact Disc Read Only Memory，唯讀記憶光碟)等)安裝該程式，而構成實行上述處理之控制部100。
此外，供給此等程式所用之手段為任意手段。除了可如同上述地藉由既定記錄媒體供給以外，例如，亦可藉由通訊線路、通訊網路、通訊系統等而供給。此一情況，例如，亦可於通訊網路之電子佈告欄(BBS：Bulletin Board System)揭露該程式，將其等藉由網路提供。而後，藉由啟動以此方式提供之程式，在OS(Operating System，操作系統)的控制下，與其他應用程式同樣地實行，而可實行上述處理。
若依本發明，則可抑制孔隙或縫隙之產生。
應了解本次揭露之實施形態其全部觀點皆為例示，並非用於限制本發明。實際上，上述實施形態可藉由各種形態具體實現。此外，上述實施形態，亦可不脫離添附之申請專利範圍及其主旨地，以各種形態省略、置換、變更。本發明之範圍，亦包含在添附之申請專利範圍與其均等意涵及範圍內的全部變更內容。
1‧‧‧處理裝置
2‧‧‧反應管
2a‧‧‧內管
2b‧‧‧外管
3‧‧‧排氣部
4‧‧‧排氣口
5‧‧‧蓋體
6‧‧‧晶圓舟
7‧‧‧升溫用加熱器
8‧‧‧處理氣體供給管
11‧‧‧氮氣供給管
51‧‧‧基板
52‧‧‧第1矽膜
53‧‧‧溝
54‧‧‧溝部
55‧‧‧第2矽膜
56‧‧‧第1矽氧化膜
57‧‧‧第2矽氧化膜
61‧‧‧胺基矽烷層
62‧‧‧矽膜
71‧‧‧矽膜
100‧‧‧控制部
111‧‧‧配方記憶部
112‧‧‧ROM
113‧‧‧RAM
114‧‧‧I/O埠
115‧‧‧CPU
116‧‧‧匯流排
121‧‧‧操作面板
122‧‧‧溫度感測器
123‧‧‧壓力計
124‧‧‧加熱器控制器
125‧‧‧MFC
126‧‧‧閥控制部
127‧‧‧真空泵
128‧‧‧晶舟升降部
W‧‧‧半導體晶圓
引用附圖作為本說明書的一部分而顯示本發明所揭露之實施形態，與上述一般性說明及後述實施形態之細節，一同說明本發明的概念。
【圖1】係顯示本發明之實施形態的熱處理裝置之圖。
【圖2】係顯示圖1之控制部的構成之圖。
【圖3】(a)~(g)係顯示說明本實施形態的矽氧化膜之形成方法的配方之圖。
【圖4】(a)~(d)係用於說明半導體晶圓的表面形狀之圖。
【圖5】係用於說明形成其他實施形態之矽膜的步驟之圖。
【圖6】係用於說明形成其他實施形態之矽膜的步驟之圖。
51‧‧‧基板
52‧‧‧第1矽膜
53‧‧‧溝
54‧‧‧溝部
55‧‧‧第2矽膜
56‧‧‧第1矽氧化膜
57‧‧‧第2矽氧化膜
W‧‧‧半導體晶圓

Claims (8)

  1. 一種矽氧化膜之形成方法，以嵌入至表面形成有溝的被處理體之該溝中的方式形成矽氧化膜，包含如下步驟：矽膜形成步驟，於該被處理體的溝中形成矽膜；蝕刻步驟，將在該矽膜形成步驟中形成的矽膜加以蝕刻；氧化步驟，將在該蝕刻步驟中蝕刻的矽膜氧化而形成第1矽氧化膜；以及嵌入步驟，直接在該第1矽氧化膜之上形成第2矽氧化膜，使該第2矽氧化膜覆蓋該氧化步驟中形成的該第1矽氧化膜，並嵌入至該被處理體的溝中，俾使該溝係由該第2矽氧化膜完全填充。
  2. 如申請專利範圍第1項之矽氧化膜之形成方法，其中，於該蝕刻步驟，蝕刻該矽膜以形成V字形的溝部。
  3. 如申請專利範圍第1項之矽氧化膜之形成方法，其中，於該矽膜形成步驟，在將胺基矽烷吸附於該被處理體的溝中之後形成該矽膜。
  4. 如申請專利範圍第3項之矽氧化膜之形成方法，其中，該矽膜形成步驟，包含如下步驟：第1矽膜形成步驟，於吸附有該胺基矽烷之被處理體的溝中，以第1壓力形成該矽膜；以及第2矽膜形成步驟，於在該第1矽膜形成步驟中形成的矽膜上，以較該第1壓力更低之第2壓力形成其他矽膜。
  5. 一種矽氧化膜之形成裝置，在收納於反應室內且表面形成有溝的被處理體之該溝中，形成矽氧化膜，具備：矽膜成膜用氣體供給機構，對該反應室內供給矽膜成膜用氣體；蝕刻用氣體供給機構，對該反應室內供給蝕刻矽膜之蝕刻用氣體；氧化用氣體供給機構，對該反應室內供給將該矽膜氧化而形成第1矽氧化膜之氧化用氣體；矽氧化膜成膜用氣體供給機構，對該反應室內供給矽氧化膜成膜用氣體；以及控制機構，控制該矽膜成膜用氣體供給機構、該蝕刻用氣體供給機構、該氧化用氣體供給機構、及該矽氧化膜成膜用氣體供給機構；該控制機構，控制該矽膜成膜用氣體供給機構以於該被處理體的溝中形成該矽膜，控制該蝕刻用氣體供給機構以蝕刻該形成的矽膜，控制該氧化用氣體供給機構以將該蝕刻的矽膜氧化而形成第1矽氧化膜，控制該矽氧化膜成膜用氣體供給機構以形成第2矽氧化膜，使其覆蓋該形成的第1矽氧化膜，並嵌入該被處理體的溝中。
  6. 如申請專利範圍第5項之矽氧化膜之形成裝置，其中，該控制機構控制該蝕刻用氣體供給機構，以蝕刻該矽膜，俾於該形成之矽膜形成V字形的溝部。
  7. 如申請專利範圍第5項之矽氧化膜之形成裝置，其中，更具備胺基矽烷氣體供給機構，對該反應室內供給胺基矽烷氣體；該控制機構，在控制該胺基矽烷氣體供給機構，將胺基矽烷吸附於該被處理體的溝中之後，控制該矽膜成膜用氣體供給機構，在吸附有該胺基矽烷的溝中形成該矽膜。
  8. 如申請專利範圍第7項之矽氧化膜之形成裝置，其中，更具備壓力設定手段，設定該反應室內的壓力；該控制機構，在控制該壓力設定手段以將該反應室內設定為第1壓力之狀態下，控制該矽膜成膜用氣體供給機構以在吸附有該胺基矽烷的溝中形成該矽膜後，在控制該壓力設定手段以將該反應室內設定為較該第1壓力更低的第2壓力之狀態下，控制該矽膜成膜用氣體供給機構以於該矽膜上形成其他矽膜。
TW104108251A 2014-03-19 2015-03-16 矽氧化膜之形成方法及其形成裝置 TWI589727B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014056207A JP2015179729A (ja) 2014-03-19 2014-03-19 シリコン酸化膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
TW201602394A TW201602394A (zh) 2016-01-16
TWI589727B true TWI589727B (zh) 2017-07-01

Family

ID=54121415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104108251A TWI589727B (zh) 2014-03-19 2015-03-16 矽氧化膜之形成方法及其形成裝置

Country Status (5)

Country Link
US (1) US20150270160A1 (zh)
JP (1) JP2015179729A (zh)
KR (1) KR20150109267A (zh)
CN (1) CN104934299A (zh)
TW (1) TWI589727B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7203515B2 (ja) * 2017-06-06 2023-01-13 アプライド マテリアルズ インコーポレイテッド 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
JP6946248B2 (ja) * 2018-09-26 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR20210152743A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
CN115125621B (zh) * 2022-08-12 2023-11-10 合肥晶合集成电路股份有限公司 一种利用氧化反应炉形成氧化膜的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199230A (ja) * 1987-10-13 1989-04-18 Matsushita Electric Ind Co Ltd 分離領域形成方法
US5316616A (en) * 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
JPH07106413A (ja) * 1993-10-08 1995-04-21 Nippondenso Co Ltd 溝分離半導体装置及びその製造方法
JPH0897277A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 半導体装置の製造方法
JPH08227885A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置の製造方法
JPH10144784A (ja) * 1996-11-11 1998-05-29 Nec Corp 半導体装置及びその製造方法
JP4660964B2 (ja) * 2001-05-11 2011-03-30 株式会社デンソー 絶縁分離型半導体装置の製造方法
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
US6872630B1 (en) * 2002-06-12 2005-03-29 Taiwan Semiconductor Manufacturing Company Using V-groove etching method to reduce alignment mark asymmetric damage in integrated circuit process
JP4594648B2 (ja) * 2004-05-26 2010-12-08 株式会社東芝 半導体装置およびその製造方法
US7265015B2 (en) * 2005-06-30 2007-09-04 Promos Technologies Inc. Use of chlorine to fabricate trench dielectric in integrated circuits
US7524750B2 (en) * 2006-04-17 2009-04-28 Applied Materials, Inc. Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
US8304322B2 (en) * 2006-04-18 2012-11-06 Micron Technology, Inc. Methods of filling isolation trenches for semiconductor devices and resulting structures
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
JP5353174B2 (ja) * 2008-10-08 2013-11-27 トヨタ自動車株式会社 半導体装置の製造方法
JP5692763B2 (ja) * 2010-05-20 2015-04-01 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
CN104934299A (zh) 2015-09-23
JP2015179729A (ja) 2015-10-08
KR20150109267A (ko) 2015-10-01
US20150270160A1 (en) 2015-09-24
TW201602394A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
US11359285B2 (en) Substrate processing apparatus, heater and method of manufacturing semiconductor device
JP4456533B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
TWI589727B (zh) 矽氧化膜之形成方法及其形成裝置
JP2012004542A (ja) シリコン膜の形成方法およびその形成装置
US20160376699A1 (en) Substrate processing apparatus, and storage medium
JP6478330B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2011014872A (ja) アモルファスカーボン膜の形成方法および形成装置
US10910214B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI576899B (zh) 矽膜之形成方法及其形成裝置
KR101664153B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
TWI549181B (zh) 矽膜之形成方法及其形成裝置
US9343292B2 (en) Stacked semiconductor device, and method and apparatus of manufacturing the same
TW201600622A (zh) 非晶矽膜形成裝置之清洗方法、非晶矽膜之形成方法、及非晶矽膜形成裝置
KR101906653B1 (ko) 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치
JP7018849B2 (ja) 成膜方法及び成膜装置
TW201708595A (zh) 矽氮化膜之形成方法及矽氮化膜之形成裝置
JP5571225B2 (ja) アモルファスカーボン膜の形成方法および形成装置
JP5922542B2 (ja) 積層膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees