CN104934299A - 氧化硅膜的形成方法和氧化硅膜的形成装置 - Google Patents

氧化硅膜的形成方法和氧化硅膜的形成装置 Download PDF

Info

Publication number
CN104934299A
CN104934299A CN201510122874.9A CN201510122874A CN104934299A CN 104934299 A CN104934299 A CN 104934299A CN 201510122874 A CN201510122874 A CN 201510122874A CN 104934299 A CN104934299 A CN 104934299A
Authority
CN
China
Prior art keywords
oxide film
silicon oxide
silicon
silicon fiml
gas supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510122874.9A
Other languages
English (en)
Inventor
冈田充弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104934299A publication Critical patent/CN104934299A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供氧化硅膜的形成方法和氧化硅膜的形成装置，该氧化硅膜的形成方法是以将氧化硅膜埋入到表面形成有槽的被处理体的所述槽内的方式形成氧化硅膜的方法，其中，该氧化硅膜的形成方法包括：硅膜形成工序，在该硅膜形成工序中，使硅膜形成于所述被处理体的槽；蚀刻工序，在该蚀刻工序中，对由所述硅膜形成工序形成了的硅膜进行蚀刻；氧化工序，在该氧化工序中，将由所述蚀刻工序蚀刻了的所述硅膜氧化而形成氧化硅膜；以及埋入工序，在该埋入工序中，以覆盖由所述氧化工序形成了的所述氧化硅膜且埋入到所述被处理体的槽内的方式形成氧化硅膜。

Description

氧化硅膜的形成方法和氧化硅膜的形成装置
技术领域
本发明涉及氧化硅膜的形成方法和氧化硅膜的形成装置。
背景技术
在半导体装置等的制造工序中，具有在电介质上形成槽并将氧化硅膜埋入到槽内的工序。在这样的情况下，以往，利用CVD(Chemical VaporDeposition：化学气相沉积)法使甲硅烷(SiH4)那样的硅化合物和过氧化氢发生反应来形成氧化硅膜。
发明内容
发明要解决的问题
但是，随着半导体装置的微细化，要求增大用于埋入氧化硅膜的槽的深宽比，若深宽比变大，则存在在埋入氧化硅膜时容易产生孔(日文：ボイド)、裂缝(日文：シーム)这样的问题。因此，要求一种即使深宽比变大、也能够抑制产生孔、裂缝的氧化硅膜的形成方法。
本发明提供能够抑制产生孔、裂缝的氧化硅膜的形成方法和氧化硅膜的形成装置。
用于解决问题的方案
本发明的第1技术方案提供一种氧化硅膜的形成方法，其是以将氧化硅膜埋入到表面形成有槽的被处理体的所述槽内的方式形成氧化硅膜的方法，其中，该氧化硅膜的形成方法包括以下工序：硅膜形成工序，在该硅膜形成工序中，使硅膜形成于所述被处理体的槽；蚀刻工序，在该蚀刻工序中，对由所述硅膜形成工序形成了的硅膜进行蚀刻；氧化工序，在该氧化工序中，将由所述蚀刻工序蚀刻了的硅膜氧化而形成氧化硅膜；以及埋入工序，在该埋入工序中，以覆盖由所述氧化工序形成了的所述氧化硅膜且埋入到所述被处理体的槽内的方式形成氧化硅膜。
本发明的第2技术方案提供一种氧化硅膜的形成装置，其用于在被收纳于反应室内且其表面形成有槽的被处理体的所述槽内形成氧化硅膜，其中，该氧化硅膜的形成装置包括：硅膜成膜用气体供给部件，其用于向所述反应室内供给硅膜成膜用气体；蚀刻用气体供给部件，其用于向所述反应室内供给用于对硅膜进行蚀刻的蚀刻用气体；氧化用气体供给部件，其用于向所述反应室内供给用于将所述硅膜氧化而形成氧化硅膜的氧化用气体；氧化硅膜成膜用气体供给部件，其用于向所述反应室内供给氧化硅膜成膜用气体；以及控制部件，其用于控制所述硅膜成膜用气体供给部件、所述蚀刻用气体供给部件、所述氧化用气体供给部件以及所述氧化硅膜成膜用气体供给部件，所述控制部件控制所述硅膜成膜用气体供给部件而在所述被处理体的槽内形成硅膜，控制所述蚀刻用气体供给部件而对形成了的所述硅膜进行蚀刻，控制所述氧化用气体供给部件而将被蚀刻了的所述硅膜氧化并形成氧化硅膜，控制所述氧化硅膜成膜用气体供给部件而以覆盖被形成了的所述氧化硅膜且埋入到所述被处理体的槽内的方式形成氧化硅膜。
发明的效果
附图作为本说明书的一部分而被编入本说明书并用于表示本发明的实施方式，与所述的一般性说明以及后述的实施方式的详细描述一起说明本发明的概念。
附图说明
图1是表示本发明的实施方式的处理装置的图。
图2是表示图1的控制部的结构的图。
图3是表示对本实施方式的氧化硅膜的形成方法进行说明的制程的图。
图4是用于说明半导体晶圆的表面形状的图。
图5是用于对形成其他实施方式的硅膜的工序进行说明的图。
图6是用于对形成其他实施方式的硅膜的工序进行说明的图。
具体实施方式
以下，说明本发明的氧化硅膜的形成方法和氧化硅膜的形成装置。在下述详细的说明中，为了能够充分地理解本发明而记载很多具体的详细内容。然而，不言自明，在没有这样的详细说明的情况下本领域的技术人员也能够获得本发明。在其他例子中，为了避免难以理解各种实施方式，没有详细地示出公知的方法、步骤、***、构成要件。
在本实施方式中，作为氧化硅膜的形成装置，以使用图1所示的批量式的立式处理装置的情况为例进行说明。
如图1所示，处理装置1具有将长度方向沿着铅垂方向设置的反应管(反应室)2。反应管2具有由内管2a和有顶的外管2b构成的二重管构造，该外管4以覆盖内管2a且与内管2a之间具有规定的间隔的方式形成。如图1的箭头所示，内管2a的侧壁和外管2b的侧壁具有多个开口。内管2a和外管2b由耐热和耐腐蚀性优异的材料、例如石英形成。
在反应管2的一侧配置有用于将反应管2内的气体排出的排气部3。排气部3以沿着反应管2向上方延伸的方式形成，借助设于反应管2的侧壁的开口而与反应管2相连通。排气部3的上端连接于配置在反应管2的上部的排气口4。该排气口4连接有未图示的排气管，在排气管上设置有未图示的阀、后述的真空泵127等压力调整机构。利用该压力调整机构，将自外管2b的一个侧壁侧(处理气体供给管8)供给过来的气体经由内管2a、外管2b的另一个侧壁侧、排气部3以及排气口4排入排气管，从而将反应管2内控制为期望的压力(真空度)。
在反应管2的下方配置有盖体5。盖体5由耐热和耐腐性优异的材料、例如石英形成。此外，盖体5构成为能够利用后述的舟皿升降机128上下移动。而且，当盖体5利用舟皿升降机128上升时，将反应管2的下方侧(炉口部分)封闭，当盖体5利用舟皿升降机128下降时，将反应管2的下方侧(炉口部分)敞开。
在盖体5之上载置有晶圆舟皿6。晶圆舟皿6例如由石英形成。晶圆舟皿6构成为能够在铅垂方向上隔开规定间隔地收纳多张半导体晶圆W。此外，也可以是，在盖体5的上部设置有保温筒、旋转台，在这些构件之上载置晶圆舟皿6，该保温筒用于防止由反应管2的炉口部分引起反应管2内的温度降低，该旋转台以使用于收纳半导体晶圆W的晶圆舟皿6能够旋转的方式载置该晶圆舟皿6。在这些情况下，能够易于将收纳于晶圆舟皿6的半导体晶圆W控制为相同的温度。
在反应管2的周围，以包围反应管2的方式设置有例如由电阻发热体构成的升温用加热器7。利用该升温用加热器7将反应管2的内部加热到规定的温度，其结果，将收纳于反应管2的内部的半导体晶圆W加热到规定的温度。
在反应管2的下端附近的侧壁贯穿有用于向反应管2(外管2b)内供给处理气体的处理气体供给管8。作为处理气体，能够使用如下处理气体：作为硅膜的成膜用气体的乙硅烷(Si2H6)、甲硅烷(SiH4)、作为蚀刻气体的氯气(Cl2)、氟气(F2)、作为氧化气体的氧气(O2)、臭氧(O3)气体、作为氧化硅膜的成膜气体的TEOS(Tetra Ethyl Ortho Silicate：正硅酸乙酯)气体、钛酸钡(BTO)等。
在处理气体供给管8上，以铅垂方向的规定间隔设置有供给孔，并自供给孔向反应管2(外管2b)内供给处理气体。因此，如图1的箭头所示，能够自铅垂方向的多处向反应管2内供给处理气体。
另外，在反应管2的下端附近的侧壁贯穿有用于向反应管2(外管2b)内供给作为稀释气体和吹扫气体的氮气(N2)的氮气供给管11。
处理气体供给管8和氮气供给管11经由后述的质量流量控制器(MFC：Mass Flow Controller)125连接于未图示的气体供给源。
此外，在反应管2内配置有多个用于测量反应管2内的温度的、例如由热电偶构成的温度传感器122、和多个用于测量反应管2内的压力的压力计123。
此外，处理装置1具有用于执行装置各部分的控制的控制部100。图2表示控制部100的结构。如图2所示，控制部100与操作面板121、温度传感器122、压力计123、加热控制器124、MFC125、阀控制部126、真空泵127、舟皿升降机128等相连接。
操作面板121具有显示画面和操作按钮，将操作员的操作指示传递到控制部100，另外，在显示画面上显示来自控制部100的各种各样的信息。
温度传感器122用于测量反应管2内和排气管内等的各部分的温度，并将该测量值通知给控制部100。
压力计123用于测量反应管2内和排气管内等的各部分的压力，并将该测量值通知给控制部100。
加热控制器124用于单独控制升温用加热器7，对来自控制部100的指示作出响应，对升温用加热器7通电而对这些升温用加热器7进行加热，此外，单独测量升温用加热器7的耗电并通知给控制部100。
MFC125配置于处理气体供给管8、氮气供给管11等各配管，该MFC125将在各配管中流动的气体的流量控制为控制部100所指示的量并测量实际流动的气体的流量，并通知给控制部100。
阀控制部126配置于各配管，用于将配置于各配管的阀的开度控制为控制部100所指示的值。
真空泵127与排气管相连接，用于将反应管2内的气体排出。
舟皿升降机128通过使盖体5上升，而将晶圆舟皿6(半导体晶圆W)装载到反应管2内，通过使盖体5下降，而自反应管2内卸载晶圆舟皿6(半导体晶圆W)。
控制部100由制程存储部111、ROM(Read Only Memory：只读存储器)112、RAM(Random Access Memory：随机存取存储器)113、I/O端口(Input/Output Port：输入/输出端口)114、CPU(Central Processing Unit：中央处理单元)115以及将这些部件彼此相连的总线116构成。
在制程存储部111中存储有安装用制程和多个工艺用制程。在制造处理装置1的最初只存储有安装用制程。安装用制程是在生成与各处理装置相对应的热模型时被执行的制程。工艺用制程为针对使用者实际上执行的每个处理(工艺)所准备的制程，规定自向反应管2装载半导体晶圆W到卸载处理完毕的半导体晶圆W为止的各部分的温度的变化、反应管2内的压力变化、各种气体的供给的开始和停止的时间以及供给量等。
ROM112由EEPROM(Electrically Erasable Programmable Read OnlyMemory：电可擦除可编程只读存储器)、闪速存储器以及硬盘等构成，是用于存储CPU115的动作程序等的存储介质。
RAM113作为CPU115的工作区等发挥作用。
I/O端口114与操作面板121、温度传感器122、压力计123、加热控制器124、MFC125、阀控制部126、真空泵127、舟皿升降机128等相连接，用于控制数据、信号的输入输出。
CPU115构成控制部100的中枢，用于执行已存储在ROM112的控制程序。此外，CPU115根据来自操作面板121的指示，按照存储于制程存储部111的制程(工艺用制程)来控制处理装置1的工作。即，CPU115使温度传感器122、压力计123、MFC125等测量反应管2内和排气管内等的各部分的温度、压力、流量等，并基于该测量的数据将控制信号等向加热控制器124、MFC125、阀控制部126、真空泵127等输出，从而按照工艺用制程来控制所述各部分。
总线116用于在各部分之间传递信息。
接着，说明使用了如上那样构成的处理装置1的氧化硅膜的形成方法。另外，在以下说明中，构成处理装置1的各部分的动作由控制部100(CPU115)控制。另外，如上所述那样，通过由控制部100(CPU115)控制加热控制器124(升温用加热器7)、MFC125以及阀控制部126等，将各个处理中的反应管2内的温度、压力以及气体的流量等设定为例如遵循如图3所示那样的制程(时序)的条件。
另外，在本实施方式中，在作为被处理体的半导体晶圆W中，如图4所示，在基板51上的作为电介质的第1硅膜52上形成有槽53，以埋入到该槽53内的方式形成有氧化硅膜。
首先，将反应管2内设定为规定的温度，例如，如图3的(a)所示那样设定为300℃。另外，如图3的(c)所示，自氮气供给管11向反应管2内供给规定量的氮气。接着，将收纳有图4的(a)所示的半导体晶圆W的晶圆舟皿6载置在盖体5上。然后，利用舟皿升降机128使盖体5上升，将半导体晶圆W(晶圆舟皿6)装载在反应管2内(装载工序)。
接下来，如图3的(c)所示，自氮气供给管11向反应管2内供给规定量的氮气，并且将反应管2内设定为规定的温度，例如，如图3的(a)所示那样设定为400℃。另外，排出反应管2内的气体，将反应管2减压至规定的压力，例如，如图3的(b)所示那样减压至133Pa(1Torr)。并且，使反应管2内在该温度和压力下稳定(稳定化工序)。
反应管2内的温度优选为200℃～600℃，更优选为350℃～550℃。这是因为，通过将反应管2内的温度控制在这样的范围内，能够提高所形成的硅膜的膜质、膜厚均匀性等。
反应管2内的压力优选为0.133Pa(0.001Torr)～13.3kPa(100Torr)。这是因为，通过将压力控制在这样的范围内，能够促进半导体晶圆W与Si之间的反应。反应管2内的压力更加优选为13.3Pa(0.1Torr)～1330Pa(10Torr)。这是因为，通过将压力控制在这样的范围内，从而容易进行反应管2内的压力控制。
当反应管2内在规定的压力和温度下稳定时，停止自氮气供给管11供给氮气，而向反应管2内供给成膜用气体。具体而言，如图3的(d)所示，自处理气体供给管8供给规定量的乙硅烷(Si2H6)(吹气工序)。
供给到反应管2内的乙硅烷在反应管2内被加热而活性化。因此，当向反应管2内供给乙硅烷时，半导体晶圆W与被活性化的Si发生反应，从而使规定量的Si吸附于半导体晶圆W。其结果，如图4的(b)所示，在半导体晶圆W上形成具有槽部54的第2硅膜55。
在规定量的Si吸附于半导体晶圆W的表面后，停止自处理气体供给管8供给乙硅烷。然后，将反应管2内的气体排出，并如图3的(c)所示那样自氮气供给管11向反应管2内供给规定量的氮气而将反应管2内的气体排出到反应管2之外(吹扫、真空工序)。
此外，如图3的(c)所示，自氮气供给管11向反应管2内供给规定量的氮气，并将反应管2内设定为规定的温度，例如，如图3的(a)所示那样设定为300℃。另外，将反应管2内的气体排出，并将反应管2减压至规定的压力，例如，如图3的(b)所示，减压至40Pa(0.3Torr)。
在此，反应管2内的温度优选为200℃～350℃，更优选为250℃～325℃。反应管2内的压力优选为1.33Pa(0.01Torr)～1330Pa(10Torr)，更优选为13.3Pa(0.1Torr)～133kPa(1Torr)。这是因为，通过将反应管2内的温度和压力控制在这样的范围内，能够良好地进行蚀刻。
接着，停止自氮气供给管11供给氮气，而向反应管2内供给蚀刻用气体。具体而言，如图3的(e)所示，自处理气体供给管8供给规定量的氯气(Cl2)(吹气工序)。
供给到反应管2内的氯气在反应管2内被加热而活性化，从而对形成于半导体晶圆W的槽53的第2硅膜55进行蚀刻。其结果，如图4的(c)所示，在半导体晶圆W的第2硅膜55上形成V字状的槽部54。
当在半导体晶圆W的第2硅膜55上形成V字状的槽部54时，停止自处理气体供给管8供给氯气。然后，将反应管2内的气体排出，并如图3的(c)所示那样自氮气供给管11向反应管2内供给规定量的氮气而将反应管2内的气体排出到反应管2之外(吹扫、真空工序)。
另外，如图3的(c)所示，自氮气供给管11向反应管2内供给规定量的氮气，并将反应管2内设定为规定的温度，例如，如图3的(a)所示那样设定为800℃。另外，将反应管2内的气体排出，并将反应管2加压至规定的压力，例如，如图3的(b)所示那样加压至133Pa(1Torr)。
在此，反应管2内的温度优选为450℃～1000℃，更优选为700℃～900℃。反应管2内的压力优选为0.133Pa(0.001Torr)～13.3kPa(100Torr)，更优选为13.3Pa(0.1Torr)～1330Pa(10Torr)。这是因为，通过将反应管2内的温度和压力控制在这样的范围内，能够将所形成的硅膜良好地氧化。
接下来，停止自氮气供给管11供给氮气，而向反应管2内供给氧化用气体。具体而言，如图3的(f)所示，自处理气体供给管8供给规定量的氧气(O2)(吹气工序)。
供给到反应管2内的氧气在反应管2内被加热而活性化，从而形成氧自由基。所形成的第2硅膜55被该氧自由基氧化，从而如图4的(d)所示那样形成第1氧化硅膜56。
当第2硅膜55被氧化而形成第1氧化硅膜56时，停止自处理气体供给管8供给氧气。然后，将反应管2内的气体排出，并如图3的(c)所示那样自氮气供给管11向反应管2内供给规定量的氮气而将反应管2内的气体排出到反应管2之外(吹扫、真空工序)。
另外，如图3的(c)所示，自氮气供给管11向反应管2内供给规定量的氮气，并将反应管2内设定为规定的温度，例如，如图3的(a)所示那样设定为800℃。另外，将反应管2内的气体排出，并将反应管2加压至规定的压力，例如，如图3的(b)所示那样加压至133Pa(1Torr)。
接下来，停止自氮气供给管11供给氮气，而向反应管2内供给氧化硅膜的成膜用气体。具体而言，如图3的(g)所示，自处理气体供给管8供给规定量的TEOS(吹气工序)。
供给到反应管2内的TEOS在反应管2内被加热而活性化，从而如图4的(d)所示那样在所形成的第1氧化硅膜56上形成第2氧化硅膜57。
在此，如图4的(d)所示，在对第2硅膜55进行蚀刻之后并进行氧化而成的第1氧化硅膜56上形成有V字状的槽部54，因此，即使在该第1氧化硅膜56上形成第2氧化硅膜57，在埋入第2氧化硅膜57时，也不易产生孔、裂缝。因此，例如，即使深宽比变大，也能够抑制产生孔、裂缝。
当在半导体晶圆W上形成期望氧化硅膜时，利用升温用加热器7将反应管2内维持为规定的卸载温度，例如，如图3的(a)所示那样维持为300℃，并自氮气供给管11向反应管2内供给规定量的氮气，从而利用氮气对反应管2内进行循环吹扫而使其回复到常压(常压复原工序)。接下来，通过利用舟皿升降机128使盖体5下降，从而将半导体晶圆W卸载(卸载工序)。
如以上说明那样，采用本实施方式，在第1硅膜52的槽53内形成具有槽部54的第2硅膜55，以使槽部54成为V字状的方式进行蚀刻，之后将第2硅膜55氧化而形成第1氧化硅膜56，然后，以埋入到槽54内的方式形成第2氧化硅膜57，因此，例如，即使深宽比变大，也能够形成抑制了产生孔、裂缝的氧化硅膜。
此外，本发明并不限于所述实施方式，能够进行各种变形、应用。以下，说明能够应用于本发明的其他实施方式。
在所述实施方式中，以利用乙硅烷来形成硅膜的情况为例来说明了本发明，但例如，如图5所示，也可以是，在形成硅膜之前，吸附氨基硅烷气体而形成作为晶种层的氨基硅烷层61，然后利用乙硅烷形成硅膜62。在该情况下，能够提高所形成的硅膜62的膜质(例如面内均匀性)。对于作为晶种层吸附而成的氨基硅烷层61，存在BAS(丁基氨基硅烷)、BTBAS(双叔丁基氨基硅烷)、DMAS(二甲基氨基硅烷)、TDMAS(三二甲基氨基硅烷)、DEAS(二乙基氨基硅烷)、BDEAS(双二乙基氨基硅烷)、DPAS(二丙基氨基硅烷)以及DIPAS(二异丙基氨基硅烷)等的层。
并且，如图6所示，也可以在使作为晶种层的氨基硅烷层61吸附的工序与利用乙硅烷来形成硅膜62的工序之间追加在比利用乙硅烷来形成硅膜62的工序中的压力大的压力下利用乙硅烷来形成硅膜71的工序。在该情况下，能够缩短孵化期(incubation time)，从而不必担心所形成的硅膜62的表面粗糙度变差。其结果，能够形成表面粗糙度和覆盖率均良好的硅膜62。通过如此形成表面粗糙度和覆盖率均良好的硅膜，能够使形成在硅膜之上的氧化硅膜的表面粗糙度和覆盖率均良好。
在所述实施方式中，以在形成有槽53的第1硅膜52上形成第1氧化硅膜56的情况为例来说明了本发明，但形成有槽的膜并不限定于硅膜，也可以是例如SiC膜、SiO膜、SiN膜。
在所述实施方式中，以使槽54成为V字状的方式进行蚀刻的情况为例来说明了本发明，但在氧化硅膜形成工序中，只要以使氧化硅膜形成到槽54的底部的方式使槽54的上部敞开即可，槽54也可以不形成为V字状。
在所述实施方式中，以作为蚀刻气体而使用氯气的情况为例来说明了本发明，但其只要是能够以使所形成的硅膜的槽54成为V字状的方式进行蚀刻的气体即可，能够使用例如氟气(F2)那样的各种蚀刻气体。
在所述实施方式中，以作为氧化气体而使用氧气的情况为例来说明了本发明，但其只要是能够将所形成的第2硅膜55氧化而形成第1氧化硅膜56的气体即可，能够使用臭氧(O3)气体那样的各种氧化气体。
在所述实施方式中，以利用CVD法的情况为例来说明了本发明，在该CVD法中使用作为第2氧化硅膜57的成膜气体的TEOS，但能够使用各种成膜用气体。另外，也可以利用ALD(Atomic Layer Deposition：原子层沉积)法来形成氧化硅膜。
在所述实施方式中，以在供给处理气体时仅供给处理气体的情况为例来说明了本发明，但例如，也可以在供给处理气体时供给作为稀释气体的氮气。在该情况下，使处理时间的设定等变得容易。作为稀释气体，优选非活性气体，除了氮气以外，例如能够应用氦气(He)、氖气(Ne)、氩气(Ar)、氪气(Kr)、氙气(Xe)。
在本实施方式中，以二重管构造的批量式处理装置作为处理装置1的情况为例来说明了本发明，但本发明也能应用于例如单管构造的批量式处理装置。此外，本发明也能够应用于批量式的卧式处理装置、单片式处理装置。
本发明的实施方式的控制部100不依赖专用的***而使用普通的计算机***就能够实现。例如，能够通过从存储有用于执行所述处理的程序的存储介质(软盘、CD－ROM(Compact Disc Read Only Memory：只读光盘)等)将该程序安装到通用计算机中而构成用于执行所述处理的控制部100。
并且，用于供给这些程序的部件是任意的。除了如上所述那样能够借助规定的存储介质供给所述程序之外，例如也可以借助通信线路、通信网络以及通信***等供给所述程序。在该情况下，例如，也可以在通信网络的布告栏(BBS：Bulletin Board System(公告牌***))中公布该程序，并经由网络提供该程序。而且，通过起动如此提供的程序，并在OS(Operating System：操作***)的控制下与其他应用程序同样地执行该程序，能够执行所述处理。
采用本发明，能够抑制产生孔、裂缝。
此次记载的实施方式的所有的点均为例示，而不应认作来限定本发明。事实上，所述实施方式能够以多种多样的形态具体化。此外，所述实施方式可以在不脱离附带的权利要求书和其主旨的情况下，以各种各样的形态来进行省略、置换以及变更。本发明的范围包括在与附带的权利要求书均等的含义和范围内进行的所有的变更。
本发明基于2014年3月19日申请的日本特许出愿第2014-056207号的优先权的利益，将该日本申请的全部内容作为参照文献引入于此。

Claims (8)

1.一种氧化硅膜的形成方法，其是以将氧化硅膜埋入到表面形成有槽的被处理体的所述槽内的方式形成氧化硅膜的方法，其中，
该氧化硅膜的形成方法包括：
硅膜形成工序，在该硅膜形成工序中，使硅膜形成于所述被处理体的槽；
蚀刻工序，在该蚀刻工序中，对由所述硅膜形成工序形成了的硅膜进行蚀刻；
氧化工序，在该氧化工序中，将由所述蚀刻工序蚀刻了的硅膜氧化而形成第1氧化硅膜；以及
埋入工序，在该埋入工序中，以覆盖由所述氧化工序形成了的所述第1氧化硅膜且埋入到所述被处理体的槽内的方式形成第2氧化硅膜。
2.根据权利要求1所述的氧化硅膜的形成方法，其中，
在所述蚀刻工序中，以形成V字状的槽部的方式对所述硅膜进行蚀刻。
3.根据权利要求1所述的氧化硅膜的形成方法，其中，
在所述硅膜形成工序中，在使氨基硅烷吸附于所述被处理体的槽之后形成所述硅膜。
4.根据权利要求3所述的氧化硅膜的形成方法，其中，
所述硅膜形成工序包括：
第1硅膜形成工序，在该第1硅膜形成工序中，在第1压力下，在被处理体的吸附有所述氨基硅烷的槽内形成所述硅膜；以及
第2硅膜形成工序，在该第2硅膜形成工序中，在比所述第1压力低的第2压力下，在由所述第1硅膜形成工序形成了的硅膜上形成其他硅膜。
5.一种氧化硅膜的形成装置，其用于在被收纳于反应室内且其表面形成有槽的被处理体的所述槽内形成氧化硅膜，其中，
该氧化硅膜的形成装置包括：
硅膜成膜用气体供给部件，其用于向所述反应室内供给硅膜成膜用气体；
蚀刻用气体供给部件，其用于向所述反应室内供给用于对硅膜进行蚀刻的蚀刻用气体；
氧化用气体供给部件，其用于向所述反应室内供给用于将所述硅膜氧化而形成第1氧化硅膜的氧化用气体；
氧化硅膜成膜用气体供给部件，其用于向所述反应室内供给氧化硅膜成膜用气体；以及
控制部件，其用于控制所述硅膜成膜用气体供给部件、所述蚀刻用气体供给部件、所述氧化用气体供给部件以及所述氧化硅膜成膜用气体供给部件，
所述控制部件控制所述硅膜成膜用气体供给部件而在所述被处理体的槽内形成所述硅膜，控制所述蚀刻用气体供给部件而对形成了的所述硅膜进行蚀刻，控制所述氧化用气体供给部件而将被蚀刻了的所述硅膜氧化并形成第1氧化硅膜，控制所述氧化硅膜成膜用气体供给部件而以覆盖被形成了的所述第1氧化硅膜且埋入到所述被处理体的槽内的方式形成第2氧化硅膜。
6.根据权利要求5所述的氧化硅膜的形成装置，其中，
所述控制部件控制所述蚀刻用气体供给部件而以在形成了的所述硅膜上形成V字状的槽部的方式对该硅膜进行蚀刻。
7.根据权利要求5所述的氧化硅膜的形成装置，其中，
该氧化硅膜的形成装置还包括用于向所述反应室内供给氨基硅烷气体的氨基硅烷气体供给部件，
所述控制部件控制所述氨基硅烷气体供给部件而使氨基硅烷吸附于所述被处理体的槽，之后，控制所述硅膜成膜用气体供给部件而在吸附有所述氨基硅烷的槽内形成所述硅膜。
8.根据权利要求7所述的氧化硅膜的形成装置，其中，
该氧化硅膜的形成装置还包括用于对所述反应室内的压力进行设定的压力设定部件，
所述控制部件在控制所述压力设定部件而将所述反应室内设定为第1压力的状态下控制所述硅膜成膜用气体供给部件而在吸附有所述氨基硅烷的槽内形成所述硅膜，之后，所述控制部件在控制所述压力设定部件而将所述反应室内设定为比所述第1压力低的第2压力的状态下控制所述硅膜成膜用气体供给部件而在所述硅膜上形成其他硅膜。
CN201510122874.9A 2014-03-19 2015-03-19 氧化硅膜的形成方法和氧化硅膜的形成装置 Pending CN104934299A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-056207 2014-03-19
JP2014056207A JP2015179729A (ja) 2014-03-19 2014-03-19 シリコン酸化膜の形成方法およびその形成装置

Publications (1)

Publication Number Publication Date
CN104934299A true CN104934299A (zh) 2015-09-23

Family

ID=54121415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510122874.9A Pending CN104934299A (zh) 2014-03-19 2015-03-19 氧化硅膜的形成方法和氧化硅膜的形成装置

Country Status (5)

Country Link
US (1) US20150270160A1 (zh)
JP (1) JP2015179729A (zh)
KR (1) KR20150109267A (zh)
CN (1) CN104934299A (zh)
TW (1) TWI589727B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003880A (zh) * 2017-06-06 2018-12-14 应用材料公司 使用顺序沉积-蚀刻-处理加工的氧化硅和氮化硅的自底向上生长
CN115125621A (zh) * 2022-08-12 2022-09-30 合肥晶合集成电路股份有限公司 一种利用氧化反应炉形成氧化膜的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
JP6946248B2 (ja) * 2018-09-26 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR20210152743A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897277A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 半導体装置の製造方法
JPH10144784A (ja) * 1996-11-11 1998-05-29 Nec Corp 半導体装置及びその製造方法
JP2002343856A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置の製造方法
US20030139012A1 (en) * 2002-01-21 2003-07-24 Shoichi Yamauchi Method for manufacturing semiconductor device with semiconductor region inserted into trench
CN102254807A (zh) * 2010-05-20 2011-11-23 东京毅力科创株式会社 硅膜的形成方法及其形成装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199230A (ja) * 1987-10-13 1989-04-18 Matsushita Electric Ind Co Ltd 分離領域形成方法
US5316616A (en) * 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
JPH07106413A (ja) * 1993-10-08 1995-04-21 Nippondenso Co Ltd 溝分離半導体装置及びその製造方法
JPH08227885A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置の製造方法
US6872630B1 (en) * 2002-06-12 2005-03-29 Taiwan Semiconductor Manufacturing Company Using V-groove etching method to reduce alignment mark asymmetric damage in integrated circuit process
JP4594648B2 (ja) * 2004-05-26 2010-12-08 株式会社東芝 半導体装置およびその製造方法
US7265015B2 (en) * 2005-06-30 2007-09-04 Promos Technologies Inc. Use of chlorine to fabricate trench dielectric in integrated circuits
US7524750B2 (en) * 2006-04-17 2009-04-28 Applied Materials, Inc. Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
US8304322B2 (en) * 2006-04-18 2012-11-06 Micron Technology, Inc. Methods of filling isolation trenches for semiconductor devices and resulting structures
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
JP5353174B2 (ja) * 2008-10-08 2013-11-27 トヨタ自動車株式会社 半導体装置の製造方法
JP5692763B2 (ja) * 2010-05-20 2015-04-01 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897277A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 半導体装置の製造方法
JPH10144784A (ja) * 1996-11-11 1998-05-29 Nec Corp 半導体装置及びその製造方法
JP2002343856A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置の製造方法
US20030139012A1 (en) * 2002-01-21 2003-07-24 Shoichi Yamauchi Method for manufacturing semiconductor device with semiconductor region inserted into trench
CN102254807A (zh) * 2010-05-20 2011-11-23 东京毅力科创株式会社 硅膜的形成方法及其形成装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003880A (zh) * 2017-06-06 2018-12-14 应用材料公司 使用顺序沉积-蚀刻-处理加工的氧化硅和氮化硅的自底向上生长
CN109003880B (zh) * 2017-06-06 2023-09-12 应用材料公司 使用顺序沉积-蚀刻-处理加工的氧化硅和氮化硅的自底向上生长
CN115125621A (zh) * 2022-08-12 2022-09-30 合肥晶合集成电路股份有限公司 一种利用氧化反应炉形成氧化膜的方法
CN115125621B (zh) * 2022-08-12 2023-11-10 合肥晶合集成电路股份有限公司 一种利用氧化反应炉形成氧化膜的方法

Also Published As

Publication number Publication date
TWI589727B (zh) 2017-07-01
JP2015179729A (ja) 2015-10-08
KR20150109267A (ko) 2015-10-01
US20150270160A1 (en) 2015-09-24
TW201602394A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
US11359285B2 (en) Substrate processing apparatus, heater and method of manufacturing semiconductor device
US20160376699A1 (en) Substrate processing apparatus, and storage medium
CN104934299A (zh) 氧化硅膜的形成方法和氧化硅膜的形成装置
JP2012004542A (ja) シリコン膜の形成方法およびその形成装置
KR101622666B1 (ko) 기판 처리 장치, 챔버 덮개 구조, 기판의 생산 방법을 기억한 프로그램 및 기판의 생산 방법
KR102227965B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN102569030B (zh) 薄膜形成方法及薄膜形成装置
JP2011014872A (ja) アモルファスカーボン膜の形成方法および形成装置
US9490139B2 (en) Method and apparatus for forming silicon film
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
KR101664153B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20190035469A (ko) 기판 처리 장치, 석영 반응관, 클리닝 방법 및 프로그램
US9343292B2 (en) Stacked semiconductor device, and method and apparatus of manufacturing the same
TWI549181B (zh) 矽膜之形成方法及其形成裝置
KR20130133672A (ko) 실리콘막의 형성 방법 및 그의 형성 장치
US20160276147A1 (en) Silicon Nitride Film Forming Method and Silicon Nitride Film Forming Apparatus
JP5658118B2 (ja) シリコン酸化膜の形成方法およびその形成装置
JP5351948B2 (ja) アモルファスカーボン膜の形成方法および形成装置
JP5922542B2 (ja) 積層膜の形成方法およびその形成装置
JP6340332B2 (ja) 薄膜形成方法、および、薄膜形成装置
JP6196925B2 (ja) 薄膜形成装置の立ち上げ方法、及び、薄膜形成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150923

WD01 Invention patent application deemed withdrawn after publication