TWI584588B - 饋通信號傳輸裝置與方法以及相關饋通信號傳輸電路 - Google Patents
饋通信號傳輸裝置與方法以及相關饋通信號傳輸電路 Download PDFInfo
- Publication number
- TWI584588B TWI584588B TW105119830A TW105119830A TWI584588B TW I584588 B TWI584588 B TW I584588B TW 105119830 A TW105119830 A TW 105119830A TW 105119830 A TW105119830 A TW 105119830A TW I584588 B TWI584588 B TW I584588B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal transmission
- feedthrough signal
- circuit
- feedthrough
- grid
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明所揭露之實施例有關於信號傳輸電路、裝置,以及方法,尤指有關於使用至少一個常開的緩衝器和可被選擇性地斷電的可切換正常緩衝器的饋通(feedthrough)信號傳輸電路以及裝置和方法。
饋通係用於通過印刷電路板(printed circuit board,簡寫為PCB)攜帶信號之導體。饋通可被分為電源和儀器儀表類,其中電源饋通用於攜帶大電流或高電壓,而儀器儀表類饋通用於攜帶通常為低電流或低電壓的電信號。
請參考第1圖,第1圖為依據先前技術的電路設計中的饋通的示意圖。如第1圖所示,電路系統100包含三個電路10、20、30,分別屬於不同分區/塊/電源域。當電路20將信號傳輸給電路10或自電路10接收信號時,這些信號不得不通過電路10和20之間的電路30。因為該原因,電路30不得不被設計為常開(permanently on)型;否則,電路10和20之間的信號傳輸將可能失敗。若電路30斷電,則電路20將不能把信號傳輸給電路10或自電路10接收信號。然而,使用常開型的細胞將增加電耗。具體而言,當饋通電路前的源塊和饋通電路後的接收器塊(sink block)均斷電時,饋通電路將繼續供電,這不可避免地導致泄漏功率。從而,需要一種創新的饋通電路設計,其使用常開型的細胞,但該電路可以被斷電。
依據本發明的示範性實施例,提出一種饋通信號傳輸裝置/方法以及相關饋通信號傳輸電路以解決上述問題。
依據本發明的一實施例,提出一種饋通信號傳輸裝置,在一單一矽上製成,包含複數個饋通信號傳輸電路,其中該複數個饋通信號傳輸電路中之每一饋通信號傳輸電路包含至少一子電路,其中當該子電路執行饋通信號傳輸時,該子電路保持在一上電狀態,且該子電路包含:一用於饋通常開中繼器;以及一常開控制細胞,耦接于該複數個饋通信號傳輸電路,當該子電路執行饋通信號傳輸時,維持該子電路的該上電狀態;其中該複數個饋通信號傳輸電路的複數個子電路位於該單一矽的一晶片區域的複數個基於網格的位置。
依據本發明的另一實施例,提出一種饋通信號傳輸方法,用於一饋通信號傳輸裝置,其中該饋通信號傳輸裝置在一單一矽上製成,該饋通信號傳輸方法包含:傳輸一控制信號至一常開控制細胞,其中該饋通信號傳輸裝置包含複數個饋通信號傳輸電路以及該常開控制細胞;以及依據該控制信號,當子電路執行饋通信號傳輸時,利用該常開控制細胞保持該複數個饋通信號傳輸電路之每一者的至少一子電路在一上電狀態;其中該複數個饋通信號傳輸電路的複數個子電路位於該單一矽的一晶片區域的複數個基於網格的位置。
依據本發明的又一實施例,提出一種依據如饋通信號傳輸方法運行之饋通信號傳輸電路,其中該饋通信號傳輸電路是該複數個饋通信號傳輸電路之一。
本發明的饋通信號傳輸裝置/方法以及相關饋通信號傳輸電路可按需斷電,極大降低漏電功耗。
100‧‧‧電路系統
10、20、30‧‧‧電路
200、300、504、602、702、704、800‧‧‧饋通信號傳輸電路
210、250、810_1-810_N‧‧‧常開細胞
220、820‧‧‧細胞控制單元
222、822_1-822_N‧‧‧電源開關
224_1-224_N、824_1-824_N‧‧‧緩衝器
230_1-230_N、506、606、706、708‧‧‧中繼器
402、404、502、604‧‧‧常開塊
900A、900B、900C、900D、900E‧‧‧晶片區域
第1圖為依據先前技術的電路設計中的饋通的示意圖。
第2圖為依據本發明第一實施例之饋通信號傳輸電路的示意圖。
第3圖為依據本發明第二實施例之饋通信號傳輸電路的示意圖。
第4圖展示了使用如第3圖所示的饋通信號傳輸電路的第一範例的場景。
第5圖展示了使用如第3圖所示的饋通信號傳輸電路的第二範例的場景。
第6圖展示了使用如第2圖所示的饋通信號傳輸電路的第三範例的場景。
第7圖展示了使用如第3圖所示的饋通信號傳輸電路的第四範例的場景。
第8圖為依據本發明第三實施例之饋通信號傳輸電路的示意圖。
第9圖是依據本發明某些實施例的晶片區域上的部分網格位置的示意圖。
第10圖是依據本發明另一實施例的晶片區域上的部分網格位置的示意圖。
第11圖是依據本發明實施例的晶片區域上的部分具有偏移的網格位置的示意圖。
第12圖是依據本發明另一實施例的晶片區域上的部分具有偏移的網格位置的示意圖。
第13圖是依據本發明又一實施例的晶片區域上的部分具有偏移的網格位置的示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解,製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語,故應解釋成「包含
但不限定於」。另外,「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此,若文中描述一第一裝置耦接于一第二裝置,則代表該第一裝置可直接電氣連接于該第二裝置,或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第2圖,其為依據本發明第一實施例之饋通信號傳輸電路200的示意圖。饋通信號傳輸電路200包含複數個常開細胞210、250(亦被標記為‘PBUF’)、細胞控制單元220及複數個中繼器230_1-230_N(亦被標記為‘ISO’)。常開細胞210接收並發送第一控制源PWR_CON。常開細胞250接收並發送第二控制源ISO_CON。請注意,即便當電源域(饋通信號傳輸電路200所在區域)中其他邏輯元件的的供電被關閉,常開細胞210、250仍保持有源(active)。在該實施例中,常開細胞210和250均沒有被用來充當饋通緩衝器。相反,普通緩衝器被用作饋通緩衝器。
如第2圖所示,細胞控制單元220耦接於常開細胞210,且包含電源開關222(亦被表示為‘SW’)以及複數個緩衝器224_1-224_N(亦被表示為‘BUF’),其中緩衝器224_1-224_N用普通緩衝器實現以用作饋通緩衝器。請注意,N的值可為任意正整數,取決於實際設計需求/考量。電源開關222耦接於常開細胞210,接收自常開細胞220傳輸的第一控制信號PWR_CON。第一控制信號PWR_CON用作開關控制信號。電源開關222參考第一控制信號PWR_CON選擇性的傳導/輸出供電信號PWR。舉例而言,但並非本發明限制,電源開關222可利用一多臨界值互補金屬氧半導體(multi-threshold complementary metal-oxide-semiconductor,簡寫為MTCMOS)電晶體實現。在本實施例中,採用粗粒度的(coarse-grained)功率門控拓撲(power gating topology)。從而,第一控
制信號PWR_CON的電壓/功率位準決定MTCMOS電晶體是否導通來用於將供電信號PWR提供至緩衝器224_1-224_N。由於緩衝器224_1-224_N並非常開緩衝器,緩衝器224_1-224_N之每一者將僅當被來自電源開關222的供電信號PWR供電時,緩存對應資料輸入。舉例而言,當被供電信號PWR供電時,緩衝器224_1-224_N緩存資料輸入DIN_1-DIN_N並分別產生對應資料輸出OUT_1-OUT_N。
在該實施例中,緩衝器224_1-224_N每一者之輸出埠耦接於中繼器230_1-230_N之一,其中中繼器230_1-230_N被自常開細胞250傳送之第二控制信號ISO_CON控制。舉例而言,第二控制信號ISO_CON控制中繼器230_1-230_N是否用於信號中繼或用於信號隔離。
請注意,儘管第2圖示出了複數個普通緩衝器和複數個中繼器的示意圖,饋通信號傳輸電路200可被配置為或修飾為僅具有一個普通緩衝器和一單一中繼器。
細胞控制單元220以粗粒度方式配置。一單一電源開關負責控制複數個緩衝器的供電。當存在資料信號需要通過饋通信號傳輸電路200,被自一個域傳送至另一個域時,第一控制信號PWR_CON被設置為打開電源開關222,以使饋通緩衝器(即,緩衝器224_1-224_N)上電。此外,第二控制信號ISO_CON被設置為使得中繼器230_1-230_N促進(boost)資料信號強度,以使自緩衝器224_1-224_N傳送至下一階饋通信號傳輸電路的資料信號不會衰減。當不存在資料信號需要通過饋通信號傳輸電路200,被自一個域傳送至另一個域時,第一控制信號PWR_CON被設置為關閉電源開關222,以使饋通緩衝器(即,緩衝器
224_1-224_N)斷電。此外,第二控制信號ISO_CON可被設置為使得中繼器230_1-230_N隔離兩個電源域之間的信號。與傳統饋通設計相比,本發明的饋通設計的饋通緩衝器(即,緩衝器224_1-224_N)被允許斷電。以此種方式,漏電功耗可以有效地緩解和減少。
請注意,中繼器230_1-230_N和常開細胞250係可選元件。在一可選設計中,饋通信號傳輸電路200可被修飾為在不脫離本發明的精神的前提下,省略中繼器230_1-230_N和常開細胞250。第3圖為依據本發明第二實施例之饋通信號傳輸電路300的示意圖。在本實施例中,饋通信號傳輸電路300包含上述常開細胞210和細胞控制單元220,且實現斷電饋通緩衝器而達成有效地緩解/減少漏電功耗的相同目標。
第2圖/第3圖所示的饋通信號傳輸電路200/300可用於不同的場景中。下面將提供數個範例,用做說明。
請參考第4圖,第4圖展示了使用如第3圖所示的饋通信號傳輸電路的第一範例的場景。饋通信號傳輸電路300耦接於兩個常開塊402和404之間。為清楚簡潔起見,饋通信號傳輸電路300中僅展示了一個緩衝器。請注意,陰影區域代表關閉的域,而非陰影區域代表通電域。在該場景中,不需要中繼器。
請參考第5圖,第5圖展示了使用如第3圖所示的饋通信號傳輸電路的第二範例的場景。饋通信號傳輸電路300耦接於常開塊502和另一饋通信號傳輸電路504之間,其中饋通信號傳輸電路504也可以具有上述的細胞控制單元220在其中實施。為清楚簡潔起見,饋通信號傳輸電路300中僅展示了一個緩衝器。請
注意,陰影區域代表關閉的域,而非陰影區域代表通電域。在該場景中,緩衝器224_1-224_N之每一者之輸出埠耦接於中繼器506,其中中繼器506位於跟隨饋通信號傳輸電路300的饋通信號傳輸電路504中。
請參考第6圖,第6圖展示了使用如第2圖所示的饋通信號傳輸電路的第三範例的場景。饋通信號傳輸電路200耦接於另一饋通信號傳輸電路602和常開塊604之間,其中饋通信號傳輸電路602也可以具有上述的細胞控制單元220在其中實施。為清楚簡潔起見,饋通信號傳輸電路200中僅展示了一個緩衝器。請注意,陰影區域代表關閉的域,而非陰影區域代表通電域。在該場景中,緩衝器224_1-224_N之每一者之輸入埠耦接於中繼器606,其中中繼器606位於設置在饋通信號傳輸電路200之前的饋通信號傳輸電路602中。
請參考第7圖,第7圖展示了使用如第3圖所示的饋通信號傳輸電路的第四範例的場景。饋通信號傳輸電路300耦接於兩個饋通信號傳輸電路704和704之間,其中饋通信號傳輸電路704和704之每一者也可以具有上述的細胞控制單元220在其中實施。為清楚簡潔起見,饋通信號傳輸電路300中僅展示了一個緩衝器。請注意,陰影區域代表關閉的域,而非陰影區域代表通電域。在該場景中,緩衝器224_1-224_N之每一者之輸入埠耦接於中繼器706,其中中繼器706位於設置在饋通信號傳輸電路300之前的饋通信號傳輸電路702中,且緩衝器224_1-224_N之每一者之輸出埠耦接於中繼器708,其中中繼器708位於跟隨饋通信號傳輸電路300的饋通信號傳輸電路704中。
在上述每一範例場景中,由於饋通緩衝器可依據實際需求在電源開關的控制下被斷電,饋通信號傳輸電路的功耗可被極大減小。
如上所述,第2圖和第3圖所示的實施例採用粗粒度功率門控拓撲。本發明相同的概念也可用於具有細粒度(fine-grained)功率門控拓撲的饋通信號傳輸電路。請參考第8圖,其為依據本發明第三實施例之饋通信號傳輸電路800的示意圖。饋通信號傳輸電路800包含複數個常開細胞810_1-810_N(亦被標記為‘PBUF’)和細胞控制單元820,其中細胞控制單元820包含複數個電源開關822_1-822_N(亦被標記為‘SW’)和複數個緩衝器824_1-824_N(亦被標記為‘BUF’)。舉例而言,但並非本發明限制,電源開關822_1-822_N之每一者可利用一MTCMOS電晶體實現。緩衝器824_1-824_N係普通緩衝器,用作饋通緩衝器。由于細胞控制單元820以細粒度方式配置,複數個電源開關(即,822_1-822_N)分別被複數個控制信號(即,由常開細胞810_1-810_N所傳送之PWR_CON_1-PWR_CON_N)控制,且複數個電源開關(即,822_1-822_N)分別負責控制複數個緩衝器(即,824_1-824_N)的供電PWR。每一常開細胞810_1-810_N的操作和功能係與常開細胞210相同;每一電源開關822_1-822_N的操作和功能係與電源開關222相同;且每一緩衝器824_1-824_N的操作和功能係與緩衝器224_1-224_N之每一者相同。緩衝器824_1-824_N之每一者之操作狀態由對應電源開關獨立控制。由於使用正常的緩衝器實現的饋通緩衝器可根據需要被斷電,減少饋通信號傳輸電路的洩漏電耗的相同的目標得以實現。
在第8圖所示的範例中,饋通信號傳輸電路800中不包含中繼器。這僅用做說明之用。在一替換設計中,饋通信號傳輸電路800可被修飾為包含第2圖所示之上述中繼器230_1-230_N,而該替換設計亦屬於本發明的範圍。
依據本發明之某些實施例,製造於積體電路(integrated circuit,簡寫
為IC)(例如,單一矽)上之饋通信號傳輸裝置可包含複數個饋通信號傳輸電路,其中複數個饋通信號傳輸電路中之一饋通信號傳輸電路(例如,複數個饋通信號傳輸電路中之每一饋通信號傳輸電路,複數個饋通信號傳輸電路之一部分中之每一饋通信號傳輸電路)可包含至少一子電路(例如,一個或多個子電路)為當該子電路執行饋通信號傳輸時,該子電路保持在上電狀態。從而,上述至少一子電路可被保持在上電狀態用於饋通信號傳輸。舉例而言,當饋通信號傳輸電路中某些其他部分的電源被關閉時,上述至少一子電路可被保持在上電狀態用於饋通信號傳輸。舉另一例而言,不管饋通信號傳輸電路中某些其他部分的電源是否可被關閉,上述至少一子電路可被保持在上電狀態用於饋通信號傳輸。再舉例而言,當饋通信號傳輸裝置運行時(例如,饋通信號傳輸裝置的電源沒有被關閉),上述至少一子電路可一直被保持在上電狀態用於饋通信號傳輸。
無論上述至少一子電路之電源是否可被獨立開啟或關閉,以及無論該饋通信號傳輸電路的某些其他部分的電源是否可被獨立開啟或關閉,上述至少一子電路可在需要時(例如,用於饋通信號傳輸)被保持在上電狀態。更具體地講,上述至少一子電路可包含至少一中繼器(例如,一個或多個中繼器),當需要時(例如,用於饋通信號傳輸)可被保持在上電狀態。舉例而言,當上述至少一子電路執行饋通信號傳輸時,上述至少一中繼器可被保持在上電狀態用於饋通信號傳輸。由於上述至少一中繼器可被保持在上電狀態用於饋通信號傳輸,上述至少一中繼器可被稱為至少一用於饋通常開中繼器(permanently on-for-feedthrough)。上述至少一用於饋通常開中繼器的範例可包含,但不限於,普通緩衝器(例如,由自於如上述的電源開關輸出的供電信號供電的緩衝器,或無需使用如上述的電源開關被正常供電的緩衝器),常開緩衝器(例如,只要饋通信號傳輸裝置運行,被永久接通的緩衝器)等。除複數個饋通信號傳輸電路之外,
饋通信號傳輸裝置可更包含耦接於該複數個饋通信號傳輸電路的常開控制細胞。舉例而言,該常開控制細胞可被配置為當上述至少一子電路執行饋通信號傳輸時,維持上述至少一子電路的上電狀態。
請注意,饋通信號傳輸電路200或饋通信號傳輸電路300的任一者可以用做本饋通信號傳輸電路的範例。舉例而言,複數個饋通信號傳輸電路中的該饋通信號傳輸電路可包含供電島(power island)電路(為簡潔起見,其也可以稱為“供電島”),且該供電島電路可包含至少一電源開關(例如,一個或多個電源開關),並可更包含由上述至少一電源開關控制之複數個中繼器,例如一組緩衝器或一組同一極性下的反向器對(inverter pair),用於將信號自一個電源域的信號源傳送至另一電源域的信號接收器(signal sink)中。由上述至少一電源開關控制之中繼器的範例可包含,但不限于,第2圖所示之複數個緩衝器224_1-224_N,以及第8圖所示之複數個緩衝器824_1-824_N,其中第2-3圖之任一者所示之每一細胞控制單元220、與第4-7圖分別所示之任一實施例中的相關的細胞控制單元,以及第8圖所示之細胞控制單元820可被視為供電島電路的範例。以複數個緩衝器224_1-224_N作為複數個中繼器之範例,由於複數個緩衝器224_1-224_N中的每一個可以實施為比常開緩衝器(或常開細胞)小得多,並且由於複數個緩衝器224_1-224_N可以共享一些共同的結構(例如,供電島電路的公共配線和邊界隔離結構),用於實施複數個緩衝器224_1-224_N的晶片區域可比實施N個常開緩衝器的晶片區域小的多。在一些實施例中,當有需要時,饋通信號傳輸電路可包含多於一個供電島電路。舉例而言,在信號源和信號接收器之間的距離長的情況下,饋通信號傳輸電路可包含複數個供電島電路,耦接來(例如,一個耦接於另一個)在信號源和信號接收器之間形成信號傳輸路徑。
依據本發明某些實施例,複數個饋通信號傳輸電路中的一組饋通信號傳輸電路的子電路,例如該組饋通信號傳輸電路的供電島電路,可分別位於IC的晶片區域(例如,單一矽的晶片區域)上複數個基於網格的位置,其中該組饋通信號傳輸電路可包含該複數個饋通信號傳輸電路的至少一部分(例如,一部分或全部)。舉例而言,該複數個基於網格的位置可包含該IC的該晶片區域(例如,單一矽的晶片區域)的複數個網格位置的至少一部分(例如,一部分或全部),例如對應於一網格間距的複數個網格位置。複數個網格位置的網格間距的典型值可能大於該組饋通信號傳輸電路的子電路的尺寸,例如該組饋通信號傳輸電路的供電島電路。舉例而言,複數個網格位置的網格間距可能大於或數倍於饋通信號傳輸電路的供電島電路的尺寸。此外,該組饋通信號傳輸電路的子電路的至少一部分(例如,一部分或全部)可分別位於複數個網格位置的上述至少一部分。為簡潔起見,對該些實施例的相似的描述不再細述。
依據本發明某些實施例,複數個基於網格的位置可包含IC之晶片區域(例如,單一矽之晶片區域)上的複數個具有偏移的網格位置,該複數個具有偏移的網格位置之任一者係自該IC之該晶片區域上的複數個網格位置之一偏離一位置偏移之位置。此外,該組饋通信號傳輸電路的該複數個子電路的至少一部分(例如,部分或全部)可分別位於該複數個具有偏移的網格位置。為簡潔起見,該些實施例的類似描述不再詳細重複。
依據某些實施例,位置偏移可包含對應於IC的晶片區域上的至少一網格綫方向的至少一位置偏移組成(offset component)(例如,對應於IC的晶片區域上的一網格綫方向例如X方向或Y方向的一偏移組成,或分別對應於IC的晶片區域上的兩個網格綫方向例如X方向和Y方向的兩個偏移組成),且上述至少一位
置偏移內的每一位置偏移組成可小於或等於該複數個網格位置的網格間距的一半。為簡潔起見,該些實施例的類似描述不再詳細重複。
依據某些實施例,該複數個基於網格的位置可包含上述複數個網格位置的至少一部分,且可更包含複數個具有偏移的網格位置,其中該組饋通信號傳輸電路的一部分可分別位於上述複數個網格位置的至少一部分,且該組饋通信號傳輸電路的另一部分可分別位於複數個具有偏移的網格位置。為簡潔起見,該些實施例的類似描述不再詳細重複。
第9圖是依據本發明某些實施例的晶片區域900A上的部分網格位置的示意圖,其中晶片區域900A可視為上述IC的晶片區域的範例,而標號”GP”可表示網格間距。如第9圖所示,虛綫可表示電力網(power mesh),例如用於決定複數個基於網格的位置的相關網格線,而該些網格綫的交叉點可表示該複數個網格位置的至少一部分(例如,一部分或全部)。舉例而言,第9圖所示之小方塊可指示該組饋通信號傳輸電路的典型尺寸,其中該複數個網格位置的網格間距通常比饋通信號傳輸電路的尺寸大,且更具體而言,可能大於或數倍於該組饋通信號傳輸電路之任一者的尺寸。其僅用做說明,並非為本發明的限制。依據某些實施例,該組饋通信號傳輸電路的典型尺寸可能改變。依據某些實施例,該組饋通信號傳輸電路的可能具有相同尺寸。依據某些實施例,該組饋通信號傳輸電路的不必具有相同尺寸。舉例而言,該組饋通信號傳輸電路內的一個或多個饋通信號傳輸電路的尺寸可能不同於該組饋通信號傳輸電路內的一個或多個其他饋通信號傳輸電路的尺寸。
為了更好的理解,小方塊分別在網格點(例如該些網格線的交叉點)
被示出,以指示複數個供電島(如該複數個饋通信號傳輸電路)的候選位置。舉例而言,在IC的電源工程師/設計師的設計工具裝置(例如具有運行一組計算機程式碼的至少一處理器的計算機)的控制下,網格線和小方塊可顯示於設計工具裝置的顯示模組(例如,設計工具裝置內的液晶顯示器(LCD)模塊,或耦合至設計工具裝置的液晶顯示器)上。其僅用做說明的目的,並非為本發明的限制。依據某些實施例,不必要該些網格線的所有交叉點均用做該複數個供電島(例如複數個饋通信號傳輸電路)的候選位置。請注意,無論是否該些網格線的所有交叉點均用做該複數個供電島(例如複數個饋通信號傳輸電路)的候選位置,在IC的設計階段期間,複數個基於網格的位置可被設計工具裝置自動決定,其中IC的電源工程師/設計師可以設置或輸入一些初始參數(如IC的一些元件上的初始放置位置的參數(initial placement parameter))進設計工具裝置(如具有運行該組計算機程式碼的處理器的計算機),以允許計算機開始自動決定複數個基於網格的位置。舉例而言,該組計算機程式碼可依據基于波傳播(wave-propagation)的供電島演算法被編寫,以決定複數個供電島(例如複數個饋通信號傳輸電路)的位置為複數個基於網格的位置。
第10圖是依據本發明另一實施例的晶片區域900B上的部分網格位置的示意圖,其中晶片區域900B可視為上述IC的晶片區域的範例。舉例而言,第10圖所示之晶片區域900B可位於第9圖所示實施例之晶片區域900A之內。為簡潔起見,第9圖所示之虛綫沒有展示在第10圖中,但在該實施例中第10圖所示之晶片區域900B中的部分小方塊仍然可以被展示出來。舉例而言,本實施例的小方塊可展示於第10圖所示之晶片區域900B,以指示該組饋通信號傳輸電路的典型尺寸,其中該複數個網格位置的網格間距通常比饋通信號傳輸電路的尺寸大,且更具體而言,可能大於或數倍於該組饋通信號傳輸電路之任一者的尺寸。其
僅用做說明,並非為本發明的限制。依據某些實施例,該組饋通信號傳輸電路的典型尺寸可能改變。依據某些實施例,該組饋通信號傳輸電路的可能具有相同尺寸。依據某些實施例,該組饋通信號傳輸電路的不必具有相同尺寸。舉例而言,該組饋通信號傳輸電路內的一個或多個饋通信號傳輸電路的尺寸可能不同於該組饋通信號傳輸電路內的一個或多個其他饋通信號傳輸電路的尺寸。
依據該實施例,該組饋通信號傳輸電路可能有某些阻礙(obstacle)。阻礙的範例可包含,但不限於靜態隨機存取記憶體(static random access memory,簡寫為SRAM),和類比電路。如第10圖所示,本實施例之小方塊可分別位於除了已經具有阻礙(例如,SRAM、類比電路等)之外的虛擬網格點上(例如,虛擬網格線的交叉點,其中虛擬網格線未展示於IC的電源工程師/設計師的設計工具裝置的顯示模組上)。為簡潔起見,該實施例的類似描述不再詳細重複。
第11圖是依據本發明實施例的晶片區域900C上的部分具有偏移的網格位置的示意圖,其中晶片區域900C可視為上述IC的晶片區域的範例。與第9圖的實施例相比,第9圖所示的小方塊中的三個小方塊的位置分別自初始網格位置偏離一位置偏移,在本實施例中,位置偏移包含對應於Y方向的偏移組成LY,其中該位置偏移可被視為位置偏移矢量(0,LY)。請注意本實施例中的三個小方塊的位置可被視為上述IC的晶片區域的具有偏移的網格位置的範例。舉例而言,在IC的設計階段期間,設計工具裝置(例如具有運行一組計算機程式碼的處理器的計算機)可通過將第9圖所示的小方塊中的三個小方塊的候選位置自初始網格位置分別偏離該位置偏移來自動決定複數個基於網格的位置,其中該位置偏移包含位置偏移組成LY(例如,位置偏移矢量(0,LY))。為簡潔起見,該實施例的類似描述不再詳細重複。
第12圖是依據本發明另一實施例的晶片區域900D上的部分具有偏移的網格位置的示意圖,其中晶片區域900D也可視為上述IC的晶片區域的範例。與第9圖的實施例相比,第9圖所示的小方塊中的上述三個小方塊的位置分別自初始網格位置偏離一位置偏移,在本實施例中,位置偏移包含分別對應於X方向和Y方向的偏移組成LX和LY,其中該位置偏移可被視為位置偏移矢量(LX,LY)。請注意本實施例中的三個小方塊的位置也可被視為上述IC的晶片區域的具有偏移的網格位置的範例。舉例而言,在IC的設計階段期間,設計工具裝置(例如具有運行一組計算機程式碼的處理器的計算機)可通過將第9圖所示的小方塊中的三個小方塊的候選位置自初始網格位置分別偏離該位置偏移來自動決定複數個基于網格的位置,其中該位置偏移包含位置偏移組成LX和LY(例如,位置偏移矢量(LX,LY))。為簡潔起見,該實施例的類似描述不再詳細重複。
第13圖是依據本發明又一實施例的晶片區域900E上的部分具有偏移的網格位置的示意圖,其中晶片區域900E也可被視為上述IC的晶片區域的範例。與第9圖的實施例相比,第9圖所示的小方塊中的上述三個小方塊的位置分別自初始網格位置偏離複數個位置偏移。複數個位置偏移的範例可包含,但不限於,包含分別對應於X方向和Y方向的偏移組成LX1和LY1(在第13圖中標記為“(LX1,LY1)”,用於指示對應位置偏移矢量)的第一位置偏移,包含分別對應於X方向和Y方向的偏移組成LX2和LY2(在第13圖中標記為“(LX2,LY2)”,用於指示對應位置偏移矢量)的第二位置偏移,以及包含分別對應於X方向和Y方向的偏移組成LX3和LY3(在第13圖中標記為“(LX3,LY3)”,用於指示對應位置偏移矢量)的第三位置偏移。請注意本實施例中的三個小方塊的位置也可被視為上述IC的晶片區域的具有偏移的網格位置的範例。舉例而言,在IC的設計階段
期間,設計工具裝置(例如具有運行一組計算機程式碼的處理器的計算機)可通過將第9圖所示的小方塊中的三個小方塊的候選位置自初始網格位置分別偏離該複數個位置偏移(例如,位置偏移矢量(LX1,LY1)、(LX2,LY2),和(LX3,LY3))來自動決定複數個基於網格的位置。為簡潔起見,該實施例的類似描述不再詳細重複。
依據部分實施例,複數個饋通信號傳輸電路可包含未配置任何上述實施例中的電源開關(例如,第2圖中所示的電源開關222,或第8圖中所示的電源開關822_1-822_N)的另一組饋通信號傳輸電路,其中部分上述實施例中描述的該組饋通信號傳輸電路可包含該複數個饋通信號傳輸電路的一部分,而該另一組饋通信號傳輸電路可包含該複數個饋通信號傳輸電路的另一部分。此外,該複數個饋通信號傳輸電路中的該另一組饋通信號傳輸電路的部分子電路,例如沒有被任何電源開關控制的中繼器分群(例如,緩衝器分群),可分別位於IC的晶片區域(例如,單一矽的晶片區域)上其他複數個基於網格的位置,其中該另一組饋通信號傳輸電路的中繼器分群的每一個可包含用於執行饋通信號傳輸的複數個中繼器(例如,複數個普通緩衝器)。舉例而言,在複數個基於網格的位置僅包含IC的晶片區域上的複數個網格位置的一部分(例如,並非全部)的情況下,其他複數個基於網格的位置可包含IC的晶片區域(例如,單一矽的晶片區域)上的複數個網格位置的另一部分,例如對應於網格間距的複數個網格位置。複數個網格位置的網格間距的典型值可能大於另一組饋通信號傳輸電路的子電路的尺寸,例如該另一組饋通信號傳輸電路的中繼器分群(例如,緩衝器分群)。舉例而言,複數個網格位置的網格間距可能大於或數倍於另一組饋通信號傳輸電路的任一中繼器分群的尺寸。此外,該另一組饋通信號傳輸電路的子電路的至少一部分(例如,一部分或全部)可分別位於複數個網格位置的的另一部分。為簡潔起見,對
該些實施例的相似的描述不再細述。
依據本發明某些實施例,其他複數個基於網格的位置可包含IC之晶片區域(例如,單一矽之晶片區域)上的複數個具有偏移的網格位置,該其他複數個具有偏移的網格位置之任一者係自該IC之該晶片區域上的複數個網格位置之一偏離一位置偏移(例如上述位置偏移)之位置。此外,該另一組饋通信號傳輸電路的該複數個子電路的至少一部分(例如,部分或全部)可分別位於該複數個具有偏移的網格位置。為簡潔起見,該些實施例的類似描述不再詳細重複。
依據某些實施例,該其他複數個基於網格的位置可包含上述複數個網格位置的其他部分,且可更包含其他複數個具有偏移的網格位置,其中該另一組饋通信號傳輸電路的子電路的一部分可分別位於上述複數個網格位置的另一部分,且該另一組饋通信號傳輸電路的子電路的另一部分可分別位於其他複數個具有偏移的網格位置。為簡潔起見,該些實施例的類似描述不再詳細重複。
依據部分實施例,接收和傳送控制信號以控制複數個饋通信號傳輸電路操作的常開細胞,例如第2圖所示的常開細胞210和250以及第8圖所示的常開細胞810_1-810_N,可被視為用做控制目的的常開細胞,並從而可被稱為是常開控制細胞。舉例而言,常開控制細胞可利用常開緩衝器實施。此外,沒有被任一電源開關控制的用做控制目的的部分中繼器,例如在第2圖和第5-7圖中被標記為“ISO”的中繼器(例如,第2圖所示之中繼器230_1-230_N、第5圖所示之中繼器506、第6圖所示之中繼器606,以及第7圖所示之中繼器706和708),可被視為用做控制目的的常開中繼器。此外,被一個或多個電源開關控制的中繼器,例如在第2-8圖中被標記為“BUF”的中繼器(例如,第2-3圖之任一者所示之緩衝器
224_1-224_N、第4-7圖之任一者中被標記為“BUF”的緩衝器,以及第8圖所示之緩衝器824_1-824_N),可被視為非常開中繼器。舉例而言,當相關子電路(例如,供電島)執行饋通信號傳輸時,該些非常開中繼器可被保持於如上所述的上電狀態,從而該些非常開中繼器可被視為用於饋通常開中繼器,其可被視作上述用於饋通常開中繼器的範例。請注意,當相關子電路(例如,供電島)執行饋通信號傳輸時,上述中繼器分群的任一者中的中繼器也可被保持於如上所述的上電狀態,從而該些中繼器也可被視為用於饋通常開中繼器,可被視作上述用於饋通常開中繼器的範例。因此,當包含任一中繼器的相關子電路執行饋通信號傳輸時,可被保持於如上所述的上電狀態的該中繼器,因為其準備饋通信號傳輸,可被視為用於饋通常開中繼器。
依據部分實施例,另一組饋通信號傳輸電路可包含複數個饋通信號傳輸電路中的全部。為簡潔起見,該些實施例的類似描述不再詳細重複。
本發明的優點之一為,由於利用普通緩衝器實施的饋通緩衝器可按需斷電,饋通信號傳輸電路和相關方法可極大降低漏電功耗。此外,複數個饋通信號傳輸電路中的該組饋通信號傳輸電路可分別位於IC的晶片區域上的複數個基於網格的位置。在IC的設計階段期間,複數個基於網格的位置可在一組計算機程式碼的幫助下自動決定,而不是由IC的電源工程師/設計師手動決定。由於在一組計算機程式碼的幫助下自動決定複數個基於網格的位置所需的時間(例如,半天)少於由IC的電源工程師/設計師手動決定複數個基於網格的位置所需的時間(例如,一或多天),該發明可在IC的設計階段期間節省電源工程師/設計師的時間。因此,與先前技術相比,依據本發明實施的饋通信號傳輸電路的電源工程師/設計師可以以一個時間高效的方式設計(例如,在一組計算機程式碼的幫
助下)。以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
200‧‧‧饋通信號傳輸電路
210、250‧‧‧常開細胞
220‧‧‧細胞控制單元
222‧‧‧電源開關
224_1-224_N‧‧‧緩衝器
230_1-230_N‧‧‧中繼器
Claims (19)
- 一種饋通信號傳輸裝置,在一單一矽上製成,包含:複數個饋通信號傳輸電路,其中該複數個饋通信號傳輸電路中之每一饋通信號傳輸電路包含至少一子電路,其中當該子電路執行饋通信號傳輸時,該子電路保持在一上電狀態,且該子電路包含:一用於饋通常開中繼器;以及一常開控制細胞,耦接于該複數個饋通信號傳輸電路,當該子電路執行饋通信號傳輸時,維持該子電路的該上電狀態;其中該複數個饋通信號傳輸電路的複數個子電路位於該單一矽的一晶片區域的複數個基於網格的位置。
- 如申請專利範圍第1項所述之饋通信號傳輸裝置,其中該子電路是一供電島電路,且該供電島電路包含至少一電源開關和由該至少一電源開關控制之多個中繼器。
- 如申請專利範圍第2項所述之饋通信號傳輸裝置,其中該複數個中繼器包含:一組緩衝器或一組同一極性下之反向器對。
- 如申請專利範圍第2項所述之饋通信號傳輸裝置,其中該至少一電源開關包含一多臨界值互補金屬氧半導體電晶體。
- 如申請專利範圍第1項所述之饋通信號傳輸裝置,其中該子電路係一中繼器分群,且該中繼器分群包含複數個中繼器。
- 如申請專利範圍第5項所述之饋通信號傳輸裝置,其中該複數個中繼器包含:一組緩衝器或一組同一極性下之反向器對。
- 如申請專利範圍第1項所述之饋通信號傳輸裝置,其中該子電路包含至少一電源開關,用於當該子電路執行饋通信號傳輸時,保持該子電路在該上電狀態,且該至少一電源開關包含一多臨界值互補金屬氧半導體電晶體。
- 如申請專利範圍第1項所述之饋通信號傳輸裝置,其中該複數個基於網格的位置包含位於該單一矽的該晶片區域的複數個網格位置的至少一部分;且該複數個饋通信號傳輸電路的該複數個子電路的至少一部分分別位於該複數個網格位置的該至少一部分。
- 如申請專利範圍第8項所述之饋通信號傳輸裝置,其中該複數個網格位置的一網格間距大於該複數個饋通信號傳輸電路的該複數個子電路的大小。
- 如申請專利範圍第9項所述之饋通信號傳輸裝置,其中該子電路是一供電島電路,且該供電島電路包含至少一電源開關和由該至少一電源開關控制之多個中繼器。
- 如申請專利範圍第9項所述之饋通信號傳輸裝置,其中該子電路係中繼器分群,且該中繼器分群包含複數個中繼器。
- 如申請專利範圍第1項所述之饋通信號傳輸裝置,其中該複數個基於網格的位置包含該單一矽之該晶片區域上的複數個具有偏移的網格位置,該複數個具有偏移的網格位置之任一者係自該單一矽之該晶片區域上的複數個網格位置之一偏離一位置偏移之位置;且該複數個饋通信號傳輸電路的該複數個子電路的至少一部分分別位於該複數個具有偏移的網格位置。
- 如申請專利範圍第12項所述之饋通信號傳輸裝置,其中該複數個網格位置的一網格間距大於該複數個饋通信號傳輸電路的該複數個子電路的大小。
- 如申請專利範圍第13項所述之饋通信號傳輸裝置,其中該子電路是供電島電路,且該供電島電路包含至少一電源開關和由該至少一電源開關控制之多個中繼器。
- 如申請專利範圍第13項所述之饋通信號傳輸裝置,其中該子電路係一中繼器分群,且該中繼器分群包含複數個中繼器。
- 一種饋通信號傳輸方法,用於一饋通信號傳輸裝置,其中該饋通信號傳輸裝置在一單一矽上製成,該饋通信號傳輸方法包含:傳輸一控制信號至一常開控制細胞,其中該饋通信號傳輸裝置包含複數個饋通信號傳輸電路以及該常開控制細胞;以及依據該控制信號,當子電路執行饋通信號傳輸時,利用該常開控制細胞保持該複數個饋通信號傳輸電路之每一者的至少一子電路在一上電狀態; 其中該複數個饋通信號傳輸電路的複數個子電路位於該單一矽的一晶片區域的複數個基於網格的位置。
- 如申請專利範圍第16項所述之饋通信號傳輸方法,其中該複數個基於網格的位置包含位於該單一矽的該晶片區域的複數個網格位置的至少一部分;且該複數個饋通信號傳輸電路的該複數個子電路的至少一部分分別位於該複數個網格位置的該至少一部分。
- 如申請專利範圍第16項所述之饋通信號傳輸方法,其中該複數個基於網格的位置包含該單一矽之該晶片區域上的複數個具有偏移的網格位置,該複數個具有偏移的網格位置之任一者係自該單一矽之該晶片區域上的複數個網格位置之一偏離一位置偏移之位置;且該複數個饋通信號傳輸電路的該複數個子電路的至少一部分分別位於該複數個具有偏移的網格位置。
- 一種依據如申請專利範圍第16項所述之饋通信號傳輸方法運行之饋通信號傳輸電路,其中該饋通信號傳輸電路是該複數個饋通信號傳輸電路之一。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562184499P | 2015-06-25 | 2015-06-25 | |
US15/145,779 US20160248423A1 (en) | 2014-03-26 | 2016-05-03 | Feedthrough signal transmission circuit and apparatus and method utilizing permanently on buffer and switchable normal buffer |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201701588A TW201701588A (zh) | 2017-01-01 |
TWI584588B true TWI584588B (zh) | 2017-05-21 |
Family
ID=57651608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105119830A TWI584588B (zh) | 2015-06-25 | 2016-06-24 | 饋通信號傳輸裝置與方法以及相關饋通信號傳輸電路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106301340B (zh) |
TW (1) | TWI584588B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113158832B (zh) * | 2021-03-29 | 2022-10-11 | 新华三半导体技术有限公司 | 一种馈通feedthrough信号检查方法及装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100017775A1 (en) * | 2005-06-07 | 2010-01-21 | Renesas Technology Corp. | Semiconductor integrated circuit device |
US20100045327A1 (en) * | 2008-08-20 | 2010-02-25 | Faraday Technology Corp. | Test circuit and test method for power switch |
US7755110B2 (en) * | 2004-03-24 | 2010-07-13 | Infineon Technologies Ag | Architecture of function blocks and wirings in a structured ASIC and configurable driver cell of a logic cell zone |
US20110273226A1 (en) * | 2009-12-28 | 2011-11-10 | Au Optronics Corp. | Gate driving circuit |
US9048832B2 (en) * | 2013-02-13 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
-
2016
- 2016-06-24 TW TW105119830A patent/TWI584588B/zh not_active IP Right Cessation
- 2016-06-27 CN CN201610482065.3A patent/CN106301340B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7755110B2 (en) * | 2004-03-24 | 2010-07-13 | Infineon Technologies Ag | Architecture of function blocks and wirings in a structured ASIC and configurable driver cell of a logic cell zone |
US20100017775A1 (en) * | 2005-06-07 | 2010-01-21 | Renesas Technology Corp. | Semiconductor integrated circuit device |
US20100045327A1 (en) * | 2008-08-20 | 2010-02-25 | Faraday Technology Corp. | Test circuit and test method for power switch |
US20110273226A1 (en) * | 2009-12-28 | 2011-11-10 | Au Optronics Corp. | Gate driving circuit |
US9048832B2 (en) * | 2013-02-13 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
CN106301340B (zh) | 2019-07-05 |
CN106301340A (zh) | 2017-01-04 |
TW201701588A (zh) | 2017-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10693457B2 (en) | Semiconductor integrated circuit device | |
KR102090504B1 (ko) | 집적회로와 이 집적회로의 레이아웃 생성방법 | |
JP2005259879A (ja) | 半導体集積回路 | |
US20090079465A1 (en) | Semiconductor integrated circuit | |
US11442517B2 (en) | On-chip passive power supply compensation circuit and operation unit, chip, hash board and computing device using same | |
KR20110099072A (ko) | 고속 조건부 백 바이어스 가상 접지 복구 회로 | |
TWI357563B (en) | Integrated circuit provided with core unit and inp | |
JP2002009242A (ja) | 半導体集積回路、論理演算回路およびフリップフロップ | |
JP5038654B2 (ja) | 半導体装置 | |
JP2006295926A (ja) | 電圧レベルシフタを備えるインターフェース回路 | |
US20230411379A1 (en) | Semiconductor integrated circuit device | |
TWI584588B (zh) | 饋通信號傳輸裝置與方法以及相關饋通信號傳輸電路 | |
KR20140135597A (ko) | 전압 레벨 쉬프터 및 이를 구현하는 시스템 | |
US10263619B1 (en) | Low leakage isolation cell | |
US10475780B2 (en) | Level shifter spare cell | |
US9123438B2 (en) | Configurable delay circuit and method of clock buffering | |
US20160248423A1 (en) | Feedthrough signal transmission circuit and apparatus and method utilizing permanently on buffer and switchable normal buffer | |
US7180208B2 (en) | Switch structure for reduced voltage fluctuation in power domains and sub-domains | |
US10153754B2 (en) | Method for managing the operation of a low-complexity synchronous retention flip-flop circuit, and corresponding circuit | |
JP2007258226A (ja) | 半導体集積回路 | |
CN107276563B (zh) | 包括保持复位双稳态触发器的半导体装置 | |
JP2006322732A (ja) | 半導体集積回路 | |
US9484134B2 (en) | Feedthrough signal transmission circuit and method utilizing permanently on buffer and switchable normal buffer | |
JP2008042763A (ja) | 半導体集積回路 | |
US9379725B2 (en) | Digital to analog converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |